TWI789220B - 類比弦波信號產生裝置與方法 - Google Patents

Abstract

本發明實施例提供了一種可以減少所需之暫存器數量的類比弦波信號產生裝置與方法，其主要利用類比弦波信號之對稱性質與奇函數性質讓本來應該要儲存的N個數位取樣值減少成只要儲存N/4+1個數位取樣值。配合上述要達到的目的，類比弦波信號產生裝置與方法使用了兩個計數器來計數，其中一者為往上計數，另一者則為往下計數，然後，根據此兩個計數器的計數值向數值暫存表獲取N/4+1個數位取樣值的一者或兩者來產生輸入到數位類比轉換器的數位輸出值，以讓數位類比轉換器藉此產生類比弦波信號的一部份。

Description

類比弦波信號產生裝置與方法

本發明涉及一種類比弦波信號產生裝置與方法，且特別是一種利用類比弦波信號之對稱性質與奇函數性質來減少所需之暫存器數量的類比弦波信號產生裝置與方法。

現有的類比弦波信號產生裝置可以透過晶片震盪器或石英震盪器來實現。晶片震盪器需要設計反饋迴路，使其迴路增益為1，而石英震盪器則需要配置有石英晶體。另一種類比弦波信號產生裝置的實現方式是透過預先對類比弦波信號取樣，並將多個數位取樣值儲存在具有多個暫存器的數值暫存表中，然後透過數位類比轉換器將多個數位取樣值依照時間順序進行數位類比轉換，來產生類比弦波信號。

請參照圖1，圖1是一種傳統類比弦波信號產生裝置的方塊圖。傳統類比弦波信號產生裝置1包括數位類比轉換器11與數值暫存表12，其中類比弦波信號在[-π/2,3π/2)的相位區間中進行取樣之N個數位取樣值會被記錄在數值暫存表12，其中[-π/2,3π/2)的相位區間是指相位是在大於等於-π/2與小於3π/2的區間。以圖1的實施例，N為32，因此[sin(-π/2+i*π/16)+1]/2的32個數位取樣值會被記錄在數值暫存表12，即需要使用32個12位元的暫存器來儲存。數位類比轉換器11會自數值暫存表12依序讀取N個數位取樣值並進行數位類比轉換，以藉此 產生類比弦波信號。傳統類比弦波信號產生裝置1是將[-π/2,3π/2)的相位區間之N個數位取樣值全部儲存在數值暫存表12，故導致整體電路的閘數(gate count)較多，增加了製造成本與電路面積。

本發明實施例提供一種類比弦波信號產生裝置，其用於產生類比弦波信號，且包括數值暫存表、第一計數器、第二計數器、邏輯電路以及數位類比轉換器，其中邏輯電路電性連接數值暫存表、第一計數器、第二計數器與數位類比轉換器。數值暫存表用於儲存類比弦波信號於[-π/2,0)之相位區間進行取樣而獲取的N/4+1個數位取樣值，其中N為類比弦波信號於[-π/2,3π/2)之相位區間進行取樣的取樣數量，以及N為4的倍數且大於等於8。第一計數器由0開始往上計數，以產生第一計數值，且在第一計數值計數至N時，第一計數值會被重置為0。第二計數器由N開始往下計數，以產生第二計數值，且在第二計數值計數至0時，第二計數值會被重置為N。邏輯電路用於接收第一計數值及第二計數值，根據第一計數值及第二計數值向數值暫存表獲取N/4+1個數位取樣值的一者或兩者，且根據獲取的N/4+1個數位取樣值的一者或兩者產生數位輸出值。數位類比轉換器用於接收邏輯電路輸出的數位輸出值，並對數位輸出值進行數位類比轉換，以產生類比弦波信號的一部份。

本發明實施例還提供一種類比弦波信號產生方法，其用於產生類比弦波信號，且包括以下步驟：透過第一計數器與第二計數器，分別提供由0開始往上計數的第一計數值與由N開始往下計數的第二計數值；透過邏輯電路，根據第一計數值及第二計數值向數值暫存表獲取其所儲存的N/4+1個數位取樣值的一者或兩者，其中N/4+1個數位取樣值是指類比弦波信號於[-π/2,0)之相位區間進行取樣而獲取的N/4+1個數位取樣值，N為類比弦波信號於[-π/2,3π/2)之相位區 間進行取樣的取樣數量，以及N為4的倍數且大於等於8；透過邏輯電路，根據獲取的N/4+1個數位取樣值的一者或兩者產生數位輸出值；透過數位類比轉換器，對數位輸出值進行數位類比轉換，以產生類比弦波信號的一部份；透過第一計數器與第二計數器，分別遞增第一計數值與遞減第二計數值；以及透過邏輯電路，判斷第一計數值是否計數至N以及第二計數值是否計數至0，以藉此將第一計數值與第二計數值分別重置為0與N。

綜上所述，本發明實施例提供的類比弦波信號產生裝置與方法可以讓本來應該要儲存的N個數位取樣值減少成只要儲存N/4+1個數位取樣值，故可以減少暫存器的數量，使得整體電路的閘數變少，並減少電路面積與製造成本。

為了進一步理解本發明的技術、手段和效果，可以參考以下詳細描述和附圖，從而可以徹底和具體地理解本發明的目的、特徵和概念。然而，以下詳細描述和附圖僅用於參考和說明本發明的實現方式，其並非用於限制本發明。

1:傳統類比弦波信號產生裝置

11:數位類比轉換器

12:數值暫存表

3:類比弦波信號產生裝置

31:數位類比轉換器

32:數值暫存表

33:邏輯電路

34:時序電路

35:計數器模塊

351:第一計數器

352:第二計數器

S41~S49:步驟

R1~R4:區間

提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明，並且被併入與構成本發明之說明書的一部分。附圖示出了本發明的示範實施例，並且用以與本發明之說明書一起用於解釋本發明的原理。

圖1是一種傳統類比弦波信號產生裝置的方塊圖。

圖2是類比弦波信號及在其[-π/2,3π/2)的相位區間中進行取樣之N個數位取樣值的關係示意圖。

圖3是本發明實施例的類比弦波信號產生裝置的方塊圖。

圖4是本發明實施例的類比弦波信號產生方法的流程圖。

現在將詳細參考本發明的示範實施例，其示範實施例會在附圖中被繪示出。在可能的情況下，在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外，示範實施例的做法僅是本發明之設計概念的實現方式之一，下述的該等示範皆非用於限定本發明。

本發明實施例提供了一種可以減少所需之暫存器數量的類比弦波信號產生裝置與方法，其主要利用類比弦波信號之對稱性質與奇函數性質讓本來應該要儲存的N個數位取樣值減少成只要儲存N/4+1個數位取樣值。配合上述要達到的目的，類比弦波信號產生裝置與方法使用了兩個計數器來計數，其中一者為往上計數，另一者則為往下計數，然後，根據此兩個計數器的計數值向數值暫存表獲取N/4+1個數位取樣值的一者或兩者來產生輸入到數位類比轉換器的數位輸出值，以讓數位類比轉換器藉此產生類比弦波信號的一部份。

首先，請參照圖2，圖2是類比弦波信號及在其[-π/2,3π/2)的相位區間中進行取樣之N個數位取樣值的關係示意圖。於此實施例中，N=32，數位取樣值Sine[n]是[sin(-π/2+n*π/16)+1]/2的數值，即定義Sine[n]=[sin(-π/2+n*π/16)+1]/2，其中n為0至N-1的整數。基於類比弦波信號之對稱性質，區間R2與R3以對稱中心線SYM(對應於數位取樣值Sine[16])對稱，以及區間R1與R33以對稱中心線SYM對稱，因此數位取樣值Sine[15]~Sine[1]分別相同於數位取樣值Sine[17]至Sine[31]，換言之，數位取樣值Sine[17]~Sine[31]可以用儲存，也就是利用類比弦波信號之對稱性質，可以僅儲存數位取樣值Sine[0]~Sine[16]。根據上述的特性，不限定N為特定數值，但N必須是4的倍數且大於等於8(若N為4，此時取樣數量不足，難以產生類比弦波信號)，可以推出Sine[j]=Sine[N-j]的關係式，其中j為N/2+1至N-1的整數。

基於類比弦波信號之奇函數性質，數位取樣值Sine[0]~Sine[16]具有之關係：Sine[8]-Sine[7]=Sine[9]-Sine[8]、Sine[8]-Sine[6]=Sine[10]-Sine[8]、Sine[8]-Sine[5]=Sine[11]-Sine[8]、Sine[8]-Sine[4]=Sine[12]-Sine[8]、Sine[8]-Sine[3]=Sine[13]-Sine[8]、Sine[8]-Sine[2]=Sine[14]-Sine[8]、Sine[8]-Sine[1]=Sine[15]-Sine[8]、Sine[8]-Sine[0]=Sine[16]-Sine[8]。換言之，只要儲存數位取樣值Sine[0]~Sine[8]，便可以計算出Sine[9]~Sine[16]。根據上述的特性，不限定N為特定數值，但N必須是4的倍數且大於等於8，可以推出Sine[x]=2*Sine[N/4]-Sine[N/4-(x-N/4)]=2*Sine[N/4]-Sine[N/2-x]的關係式，其中x為N/4+1至N/2的整數。較佳地，N大於等於16時，會有比較高的準確值。據此，透過類比弦波信號之對稱性質與奇函數性質，僅要儲存數位取樣值Sine[0]~Sine[N/4]，即可以獲取數位取樣值Sine[0]~Sine[N-1]。

請參照圖3，圖3是本發明實施例的類比弦波信號產生裝置的方塊圖。類比弦波信號產生裝置3用於產生類比弦波信號，且包括數值暫存表32、計數器模塊35(其包括第一計數器351與第二計數器352)、邏輯電路33、數位類比轉換器31以及時序電路34，其中邏輯電路33電性連接數值暫存表32、第一計數器351、第二計數器352、數位類比轉換器31，以及時序電路34電性連接邏輯電路33、第一計數器351及第二計數器352。

根據前面所述，數值暫存表32可以僅儲存N/4+1個數位取樣值，也就是僅儲存類比弦波信號在[-π/2,0)之相位區間進行取樣而獲取的N/4+1個數位取樣值，而不用儲存類比弦波信號在[-π/2,3π/2)的相位區間中進行取樣之N個數位取樣值。數值暫存表32可以所儲存N/4+1個數位取樣值分別為Sine[0]、Sine[1]、...、Sine[N/4]。

時序電路34用於提供時脈信號給邏輯電路33、第一計數器351及第二計數器352，以使邏輯電路33、第一計數器351及第二計數器352可以基於時 脈信號同步工作。在其他實施例中，時序電路34可以是非必要元件，而被移除。例如，使用外部的參考時脈，而不用設置時序電路34於類比弦波信號產生裝置3。

第一計數器351與第二計數器352分別是由0往上計數與由N往下計數的計數器，且第一計數器351的第一計數值與第二計數器352的第二計數值可以被邏輯電路33重置為第一初始值與第二初始值，且第一初始值與第二初始分別為0與N。換言之，邏輯電路33會判斷第一計數值是否小於N以及第二計數值是否大於0，並在第一計數值大於等於N以及第二計數值小於等於0時，分別將第一計數值與第二計數值重置。

邏輯電路33會比較第一計數值與第二計數值的大小，即判斷第一計數值是否小於等於第二計數值，第一計數值小於等於第二計數值，則令其內部的第三計數值為第一計數值，否則，則令第三計數值為第二計數值。

接著，邏輯電路33判斷第三計數值是否小於等於N/4，如果第三計數值小於等於N/4，則向數值暫存表32獲取數位取樣值Sine[i]做為數位輸出值，其中i為第三計數值；如果第三計數值大於N/4，則向數值暫存表32獲取數位取樣值Sine[k]與Sine[N/4]來計算數位輸出值，其中數位輸出值為2*Sine[N/4]-Sine[k]，且k=N/2-i。

數位類比轉換器31用於接收數位輸出值，並且對其進行數位類比轉換，以產生類比弦波信號的一部份。一個完整的類比弦波信號可以由N個數位輸出值來形成，換言之，數位類比轉換器31依序接收N個數位輸出值，並進行類比數位轉換後，可以產生一個[-π/2,3π/2)之相位區間的類比弦波信號。

於此實施例中，取樣數量N是以32為例，第一計數器351與第二計數器352是以6位元的計數器實現，以及數值暫存表32的9個暫存器的每一者都是以12位元的暫存器來實現，但本發明並不以此為限制。透過本發明的作法，可以有效地約減少3/4的閘數，故可以減少製造成本與電路面積等。

請同時參照圖3與圖4，圖4是本發明實施例的類比弦波信號產生方法的流程圖。首先，在步驟S41中，初始化第一計數值CNT1與第二計數值CNT2為0與N(即CNT1=0與CNT2=N)，並接著透過第一計數器351與第二計數器352，分別提供由0開始往上計數的第一計數值CNT1與由N開始往下計數的第二計數值CNT2。

在步驟S42中，透過邏輯電路33，判斷第一計數值CNT1是否小於等於第二計數值CNT2。當第一計數值CNT1小於等於第二計數值CNT2，則在步驟S43中，令邏輯電路33內部的第三計數值CNTVal為第一計數值CNT1(即CNTVal=CNT1)，否則，則在步驟S44中，令第三計數值CNTVal為第二計數值CNT2(即CNTVal=CNT2)。

在步驟S43與S44之後，步驟S45被執行，在步驟S45中，透過邏輯電路33，判斷第三計數值CNTVal是否小於等於N/4，若第三計數值CNTVal小於等於N/4，則執行步驟S46，否則，則執行步驟S47。在步驟S46中，透過邏輯電路33，令數位輸出值DACout等於數位取樣值Sne[CNTVal](即DACout=Sne[CNTVal])。在步驟S47中，透過邏輯電路33，令數位輸出值DACout等於兩倍的數位取樣值Sine[N/4]減去數位取樣值Sine[k]的結果(DACout=2*Sine[N/4]-Sne[k])，其中k=N/2-CNTVal。

在步驟S46與S47之後，第一計數器351與第二計數器352收到下一個時脈信號，並且分別遞增第一計數值CNT1與第二計數值CNT2，即CNT1=CNT1+1，CNT2=CNT2-1。之後，在步驟S49中，透過邏輯電路33，判斷第一計數值CNT1是否計數至N以及第二計數值CNT2是否計數至0。若第一計數值CNT1計數至N以及第二計數值CNT2計數至0，則執行步驟S41，透過邏輯電路33將第一計數器351的第一計數值CNT1與第二計數器352的第二計數值CNT2分別重置為0與N，否則，則接著執行步驟S42。

綜合以上所述，本發明實施例提供的類比弦波信號產生裝置與方法可以讓本來應該要儲存的N個數位取樣值減少成只要儲存N/4+1個數位取樣值，故可以減少暫存器的數量，使得整體電路的閘數變少，並減少電路面積與製造成本。

應當理解，本文描述的示例和實施例僅用於說明目的，並且鑑於其的各種修改或改變將被建議給本領域技術人員，並且將被包括在本申請的精神和範圍以及所附權利要求的範圍之內。

3:類比弦波信號產生裝置

31:數位類比轉換器

32:數值暫存表

33:邏輯電路

34:時序電路

35:計數器模塊

351:第一計數器

352:第二計數器

Claims (8)

1. 一種類比弦波信號產生裝置，用於產生類比弦波信號，包括：數值暫存表，用於儲存所述類比弦波信號於[-π/2,0)之相位區間進行取樣而獲取的N/4+1個數位取樣值，其中N為所述類比弦波信號於[-π/2,3π/2)之相位區間進行取樣的取樣數量，以及N為4的倍數且大於等於8；第一計數器，由0開始往上計數，以產生第一計數值，且在所述第一計數值計數至N時，所述第一計數值被重置為0；第二計數器，由N開始往下計數，以產生第二計數值，且在所述第二計數值計數至0時，所述第二計數值被重置為N；邏輯電路，電性連接所述數值暫存表、所述第一計數器及所述第二計數器，用於接收所述第一計數值及所述第二計數值，根據所述第一計數值及所述第二計數值向所述數值暫存表獲取所述N/4+1個數位取樣值的一者或兩者，且根據獲取的所述N/4+1個數位取樣值的一者或兩者產生數位輸出值，其中所述邏輯電路判斷所述第一計數值是否小於等於所述第二計數值，若所述第一計數值小於等於所述第二計數值，將第三計數值設定為所述第一計數值，以及若所述第一計數值大於所述第二計數值，將所述第三計數值設定為所述第二計數值，其中所述邏輯電路根據所述第三計數值向所述數值暫存表獲取所述N/4+1個數位取樣值的一者或兩者；以及數位類比轉換器，電性連接所述邏輯電路，用於接收所述邏輯電路輸出的所述數位輸出值，並對所述數位輸出值進行數位類比轉換，以產生所述類比弦波信號的一部份。
2. 如請求項1所述之類比弦波信號產生裝置，其中所述邏輯電路判斷所述第三計數值是否小於等於N/4，若所述第三計數值小於等於N/4，則所述邏輯電路獲取所述N/4+1個數位取樣值中的第i個數位取樣值做為所述數位輸出值，若所述第三計數值大於N/4，則所述邏輯電路獲取所述N/4+1個數位取樣值中的第k個數位取樣值與第N/4個數位取樣值來計算出所述數位輸出值，其中i為所述第三計數值，以及k=N/2-i。
3. 如請求項2所述之類比弦波信號產生裝置，其中在所述第三計數值大於N/4時，所述數位輸出值為兩倍的所述第N/4個數位取樣值減去所述第k個數位取樣值。
4. 如請求項1所述之類比弦波信號產生裝置，更包括：時序電路，電性連接所述邏輯電路、所述第一計數器與所述第二計數器，以用於提供時脈信號給所述邏輯電路、所述第一計數器與所述第二計數器。
5. 一種類比弦波信號產生方法，用於產生類比弦波信號，包括：透過第一計數器與第二計數器，分別提供由0開始往上計數的第一計數值與由N開始往下計數的第二計數值；透過邏輯電路，根據所述第一計數值及所述第二計數值向數值暫存表獲取其所儲存的N/4+1個數位取樣值的一者或兩者，其中所述N/4+1個數位取樣值是指所述類比弦波信號於[-π/2,0)之相位區間進行取樣而獲取的N/4+1個數位取樣值，N為所述類比弦波信號於[-π/2,3π/2)之相位區間進行取樣的取樣數量，以及N為4的倍數且大於等於8；透過所述邏輯電路，根據獲取的所述N/4+1個數位取樣值的一者或兩者產生數位輸出值； 透過數位類比轉換器，對所述數位輸出值進行數位類比轉換，以產生所述類比弦波信號的一部份；透過所述第一計數器與所述第二計數器，分別遞增所述第一計數值與遞減所述第二計數值；透過所述邏輯電路，判斷所述第一計數值是否計數至N以及所述第二計數值是否計數至0，以藉此將所述第一計數值與所述第二計數值分別重置為0與N；以及透過所述邏輯電路，判斷所述第一計數值是否小於等於所述第二計數值，若所述第一計數值小於等於所述第二計數值，將第三計數值設定為所述第一計數值，以及若所述第一計數值大於所述第二計數值，將所述第三計數值設定為所述第二計數值，其中所述邏輯電路根據所述第三計數值向所述數值暫存表獲取所述N/4+1個數位取樣值的一者或兩者。
6. 如請求項5所述之類比弦波信號產生方法，其中，透過所述邏輯電路，判斷所述第三計數值是否小於等於N/4，若所述第三計數值小於等於N/4，則所述邏輯電路獲取所述N/4+1個數位取樣值中的第i個數位取樣值做為所述數位輸出值，若所述第三計數值大於N/4，則所述邏輯電路獲取所述N/4+1個數位取樣值中的第k個數位取樣值與第N/4個數位取樣值來計算出所述數位輸出值，其中i為所述第三計數值，以及k=N/2-i。
7. 如請求項6所述之類比弦波信號產生方法，其中在所述第三計數值大於N/4時，所述數位輸出值為兩倍的所述第N/4個數位取樣值減去所述第k個數位取樣值。
8. 如請求項8所述之類比弦波信號產生方法，更包括： 透過時脈電路，提供時脈信號給所述邏輯電路、所述第一計數器與所述第二計數器。

Images