TWI783845B - 級聯驅動電路之資料傳輸方法、led顯示驅動電路、led顯示裝置及資訊處理裝置 - Google Patents

Abstract

本發明主要揭示一種LED顯示驅動電路及其應用，其包括相互級聯的N個顯示驅動晶片，且各所述顯示驅動晶片包括：一第一輸入輸出單元、一第二輸入輸出單元、一數據處理模塊、一第三輸入輸出單元、以及一第四輸入輸出單元。依據本發明之設計，係透過切換一第一選擇信號和一第二選擇信號的準位決定該第一輸入輸出單元、第二輸入輸出單元、該第三輸入輸出單元和該第四輸入輸出單元對於級聯在前之顯示驅動晶片的輸入顯示數據之接收或傳送以及對於級聯在前之顯示驅動晶片的輸入顯示數據之接收或傳送，使每個顯示驅動晶片皆具備雙向傳輸之功能。依此設計，即使有一個晶片異常或損壞，則其他所有晶片還是能夠接收到顯示數據，實現斷點續傳之功能。

Description

級聯驅動電路之資料傳輸方法、LED顯示驅動電路、LED顯示裝置及資訊處理裝置

本發明為LED顯示技術之有關領域，尤指應用於LED顯示裝置之中的一種LED顯示驅動電路。

發光二極體(Light-emitting diode , LED)具有體積小、重量輕、使用壽命長、發光效率高等多項優點，目前已廣泛地應用於照明裝置及顯示裝置之中。LED顯示裝置為一種自發光平面顯示裝置，具有色彩鮮艷、動態範圍廣、亮度高、壽命長、可靠度高等優點，是以大尺寸螢幕的LED顯示裝置已廣泛地應用於大型廣場、商業廣告、體育場館、信息傳播、新聞發布、證券交易場所，作為一種公眾顯示媒介。

圖1顯示習知的一種LED掃描顯示裝置的架構圖。如圖1所示，習知的LED顯示裝置1a包括：一LED顯示面板11a以及一LED顯示驅動電路，其中該LED顯示驅動電路包括相互級聯的複數個顯示驅動晶片131a和一顯示控制單元14a。熟悉LED顯示器之設計與製造的電子工程師必然知道，顯示控制單元14a依據不同影像顯示需求而控制所有顯示驅動晶片131a以同時點亮LED顯示面板11a的整個顯示區域，或僅控制部分顯示驅動晶片131a以點亮LED顯示面板11a的至少一塊顯示區域。

另外，如圖1所示，習知技術採用單線傳輸形式，令複數個所述顯示驅動晶片131a相互級聯，簡化了多晶片之間的連接，省去了共用的時鐘晶片。習知技術還建立的單線傳輸協議，其編碼格式如下表(1)所示，且圖2A、圖2B與圖2C顯示編碼“0”、編碼“1”和編碼“Reset”的工作時序圖。 表(1)

名稱	描述	Min (μs)	Typ (μs)	Max (μs)
T0H	編碼“0” 高電平時間	0.1	0.8	1.0
T1H	編碼“1” 高電平時間	1.4	1.6	-
TL	低電平時間	0.2	0.4	8
Tcode	高/低電平時間 的總時間	2.0	2.5	8
Treset	編碼“Reset” 低電平時間	24	24	-

依此設計，各所述顯示驅動晶片131a利用內含的本地振盪器配合數據解碼器、數據緩衝器及數據再生器對一輸入顯示數據(即，D1、D2、……、DN)進行解碼、緩存和再生，從而實現顯示數據的單線級聯遠距離傳輸。圖3顯示N個輸入顯示數據的工作時序圖。由圖1與圖3可知，D1為由第1個顯示驅動晶片131a所接收得第1個輸入顯示數據，且第1個顯示驅動晶片131a在對第1組24 bits數據進行解碼與緩存之後，產生(即，數據再生)第1個輸入顯示數據D2傳送至第2個顯示驅動晶片131a(即，數據續傳)。依此類推，實現N個顯示驅動晶片131a的單線級聯資料通訊。

然而，習知技術所使用的單線級聯資料通訊方法在實務應用中顯示出諸多缺點。第一， 如圖1所示，在級聯的N個顯示驅動晶片131a之中，若有一個晶片異常或損壞，則級聯其後的其他所有晶片均不能接收到顯示數據。第二，每個顯示驅動晶片131a直接接收24 bits數據，容易被噪聲所干擾從而導致數據解碼異常。第三，24 bits數據中包含8 bits紅色灰階數據、8 bits綠色灰階數據以及8 bits藍色灰階數據，換句話說灰階度只有8 bits，顯示效果一般。

由上述說明可知，本領域亟需一種新式的LED顯示驅動電路。

本發明之主要目的在於提供一種LED顯示驅動電路，其包括相互級聯的N個顯示驅動晶片。本發明特別在所述顯示驅動晶片之增設一第一輸入輸出單元、一第二輸入輸出單元、一第三輸入輸出單元、以及一第四輸入輸出單元。如此，便可以透過切換一第一選擇信號和一第二選擇信號的準位決定該第一輸入輸出單元、第二輸入輸出單元、該第三輸入輸出單元和該第四輸入輸出單元對於級聯在前之顯示驅動晶片的輸入顯示數據之接收或傳送以及對於級聯在前之顯示驅動晶片的輸入顯示數據之接收或傳送，使每個顯示驅動晶片皆具備雙向傳輸之功能。依此設計，即使有一個晶片異常或損壞，則其他所有晶片還是能夠接收到顯示數據，實現斷點續傳之功能。

此外，所有顯示驅動晶片的通道驅動數據(即，灰階數據)可以增加到16 bits，大幅提升顯示效果。另一方面，本發明還在顯示數據之中增加了幀頭數據以及寄存器配置數據，使顯示驅動晶片之數據處理模塊於進行數據解碼與緩存的過程中不易受到噪聲、毛刺的干擾。

為達成上述目的，本發明提出所述LED顯示驅動電路的一實施例，其特徵在於包括相互級聯的N個顯示驅動晶片，N為至少為2的正整數，且N個所述顯示驅動晶片皆包括：

一第一輸入輸出單元，接收一第一控制信號和一第j個輸出顯示數據，且依據該第一控制信號的控制而傳/收一第j個第一輸入顯示數據以及一第一顯示數據；j為至少為2的正整數；

一第二輸入輸出單元，接收一第二控制信號和所述第j個輸出顯示數據，且依據該第二控制信號的控制而傳/收一第j個第二輸入顯示數據以及一第二顯示數據；

一第三輸入輸出單元，接收一第三控制信號和所述第j個輸出顯示數據，且依據該第三控制信號的控制而傳/收一第j+1個第一輸入顯示數據以及一第三顯示數據；

一第四輸入輸出單元，接收一第四控制信號和所述第j個輸出顯示數據，且依據該第四控制信號的控制而傳/收一第j+1個第二輸入顯示數據以及一第四顯示數據；以及

一數據處理模塊，接收該第一顯示數據、該第二顯示數據、該第三顯示數據、和該第四顯示數據，且產生所述第j個輸出顯示數據傳送至該第一輸入輸出單元、該第二輸入輸出單元、該第三輸入輸出單元和該第四輸入輸出單元，且產生一第j個通道驅動數據以及所述第j個輸出顯示數據。

在一實施例中，所述第j個第一輸入顯示數據Sj和所述第j個第二輸入顯示數據Pj皆包括：幀頭數據、寄存器配置數據、N-j+1個顯示數據、結尾編碼、以及控制編碼。

在一實施例中，該數據處理模塊包括：

一檢測單元，耦接該第一輸入輸出單元、該第二輸入輸出單元、該第三輸入輸出單元和該第四輸入輸出單元，且依據該第一顯示數據、該第二顯示數據、該第三顯示數據、及/或該第四顯示數據而產生所述第一控制信號、所述第二控制信號、所述第三控制信號和所述所述第三控制信號，並同時產生一第一選擇信號和一第二選擇信號；

一多工器，耦接該第一選擇信號、該第二選擇信號、該第一顯示數據、該第二顯示數據、該第三顯示數據、和該第四顯示數據；

一第一振盪器，用以產生一第一時鐘信號；

一數據解碼器，耦接該第一振盪器與該多工器，其中，該多工器依據該第一選擇信號和該第二選擇信號而輸出為一第五顯示數據，使得該數據解碼器依據該第一時鐘信號對所述第五顯示數據進行一解碼操作；

一數據緩存器，耦接該數據解碼器，從而對該數據解碼器所輸出的第一數據一進行數據緩存操作；

一數據再生器，耦接該數據緩存器，從而存取該數據緩存器之一緩存數據，接著產生所述第j個輸出顯示數據；

一第一鎖存器，耦接該數據緩存器，從而存取該數據緩存器之該緩存數據，接著對所述寄存器配置數據進行一配置數據鎖存操作；

一第二鎖存器，耦接該第一鎖存器，從而經由該第一鎖存器存取該數據緩存器之該緩存數據，接著對所述顯示數據進行一顯示數據鎖存操作；

一第二振盪器，用以產生一第二時鐘信號；

一PWM產生器，耦接該第二振盪器與該第二鎖存器，其中，該PWM產生器依據該第二時鐘信號對存取該第二鎖存器之鎖存數據，從而產生一PWM信號；以及

一通道驅動器，耦接該PWM產生器，從而依據該PWM信號而產生一驅動電流。

在一實施例中，透過切換該第一選擇信號和該第二選擇信號的準位決定各所述顯示驅動晶片對於所述第j個第一輸入顯示數據之接收或傳送、對於所述第j個第二輸入顯示數據之接收或傳送、對於所述第j+1個第二輸入顯示數據之傳送或接收、及對於所述第j+1個第二輸入顯示數據之傳送或接收。

為達成上述目的，本發明進一步提出一種級聯驅動電路之資料傳輸方法，該級聯驅動電路包括成級聯組態之多個顯示驅動晶片，各所述顯示驅動晶片均具有一第一資料傳輸端以與級聯在前之至少一所述顯示驅動晶片傳輸顯示資料，及一第二資料傳輸端以與級聯在後之至少一所述顯示驅動晶片傳輸顯示資料，該方法之特徵在於：

各所述顯示驅動晶片均能夠在偵測到第一資料傳輸端有輸入顯示資料時將該第一資料傳輸端設為輸入端，並將該第二資料傳輸端設為輸出端；以及在偵測到第二資料傳輸端有輸入顯示資料時將該第二資料傳輸端設為輸入端，並將該第一資料傳輸端設為輸出端。

並且，本發明同時提出一種LED顯示裝置，包括一LED顯示面板以及一LED顯示驅動電路，其特徵在於，該LED顯示驅動電路包括相互級聯的N個顯示驅動晶片，N為至少為2的正整數，且N個所述顯示驅動晶片皆包括：

一第一輸入輸出單元，接收一第一控制信號和一第j個輸出顯示數據，且依據該第一控制信號的控制而傳/收一第j個第一輸入顯示數據以及一第一顯示數據；j為至少為2的正整數；

一第二輸入輸出單元，接收一第二控制信號和所述第j個輸出顯示數據，且依據該第二控制信號的控制而傳/收一第j個第二輸入顯示數據以及一第二顯示數據；

一第三輸入輸出單元，接收一第三控制信號和所述第j個輸出顯示數據，且依據該第三控制信號的控制而傳/收一第j+1個第一輸入顯示數據以及一第三顯示數據；

一第四輸入輸出單元，接收一第四控制信號和所述第j個輸出顯示數據，且依據該第四控制信號的控制而傳/收一第j+1個第二輸入顯示數據以及一第四顯示數據；以及

一數據處理模塊，接收該第一顯示數據、該第二顯示數據、該第三顯示數據、和該第四顯示數據，且產生所述第j個輸出顯示數據傳送至該第一輸入輸出單元、該第二輸入輸出單元、該第三輸入輸出單元和該第四輸入輸出單元，且產生一第j個通道驅動數據以及所述第j個輸出顯示數據。

在一實施例中，該LED顯示面板包括X×Y個LED元件，X和Y皆為正整數，且所述LED元件為選自於由常規LED元件、量子點LED元件、鈣鈦礦LED元件、Mirco-LED元件和Mini-LED元件組成的群組之中的任一者。

在一實施例中，所述第j個第一輸入顯示數據和所述第j個第二輸入顯示數據皆包括：幀頭數據、寄存器配置數據、N-j+1個顯示數據、結尾編碼、以及控制編碼。

在一實施例中，該數據處理模塊包括：

一檢測單元，耦接該第一輸入輸出單元、該第二輸入輸出單元、該第三輸入輸出單元和該第四輸入輸出單元，且依據該第一顯示數據、該第二顯示數據、該第三顯示數據、及/或該第四顯示數據而產生所述第一控制信號、所述第二控制信號、所述第三控制信號和所述所述第三控制信號，並同時產生一第一選擇信號和一第二選擇信號；

一多工器1316，耦接該第一選擇信號、該第二選擇信號、該第一顯示數據、該第二顯示數據、該第三顯示數據、和該第四顯示數據；

一第一振盪器，用以產生一第一時鐘信號；

一數據解碼器，耦接該第一振盪器與該多工器，其中，該多工器依據該第一選擇信號和該第二選擇信號而輸出為一第五顯示數據，使得該數據解碼器依據該第一時鐘信號對所述第五顯示數據進行一解碼操作；

一數據緩存器，耦接該數據解碼器，從而對該數據解碼器所輸出的第一數據一進行數據緩存操作；

一數據再生器，耦接該數據緩存器，從而存取該數據緩存器之一緩存數據，接著產生所述第j個輸出顯示數據；

一第一鎖存器，耦接該數據緩存器，從而存取該數據緩存器之該緩存數據，接著對所述寄存器配置數據進行一配置數據鎖存操作；

一第二鎖存器，耦接該第一鎖存器，從而經由該第一鎖存器存取該數據緩存器之該緩存數據，接著對所述顯示數據進行一顯示數據鎖存操作；

一第二振盪器，用以產生一第二時鐘信號；

一PWM產生器，耦接該第二振盪器與該第二鎖存器，其中，該PWM產生器依據該第二時鐘信號對存取該第二鎖存器之鎖存數據，從而產生一PWM信號；以及

一通道驅動器，耦接該PWM產生器，從而依據該PWM信號而產生一驅動電流。

在一實施例中，透過切換該第一選擇信號和該第二選擇信號的準位決定各所述顯示驅動晶片對於所述第j個第一輸入顯示數據之接收或傳送、對於所述第j個第二輸入顯示數據之接收或傳送、對於所述第j+1個第二輸入顯示數據之傳送或接收、及對於所述第j+1個第二輸入顯示數據之傳送或接收。

並且，本發明同時提出一種資訊處理裝置，其特徵在於，具有如前所述本發明之LED顯示裝置。在可行的實施例中，該資訊處理裝置是選自於由電視牆、智慧型電視、平板電腦、筆記型電腦、一體式電腦、門禁裝置、打卡裝置、和電子式門鎖所組成群組之中的一種電子裝置。

為使  貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。

圖4顯示本發明之一種LED掃描顯示裝置的架構圖。如圖4所示，本發明之的LED顯示裝置1包括：一LED顯示面板11以及一LED顯示驅動電路，其中該LED顯示驅動電路包括相互級聯的複數個顯示驅動晶片131和一顯示控制單元14。熟悉LED顯示器之設計與製造的電子工程師必然知道，顯示控制單元14依據不同影像顯示需求而控制所有顯示驅動晶片131以同時點亮LED顯示面板11的整個顯示區域，或僅控制部分顯示驅動晶片131以點亮LED顯示面板11的至少一塊顯示區域。

圖5為圖4所示之多個顯示驅動晶片131以及一顯示控制單元14的方塊圖。如圖4與圖5所示，N個顯示驅動晶片131係相互級聯，N為至少為2的正整數。特別說明的是，圖5之中係示範性地繪出五個顯示驅動晶片131，藉此表示N個所述顯示驅動晶片131和該顯示控制單元14之間的資訊連接關係。在可行的實施例中，該LED顯示面板11包括X×Y個LED元件，且所述LED元件為選用常規LED元件、量子點LED元件、鈣鈦礦LED元件、Mirco-LED元件或Mini-LED元件。換句話說，本發明不特別限制用以組成所述LED顯示面板11的LED元件的種類。

圖6為圖5所示之顯示驅動晶片131的內部方塊圖。如圖5與圖6所示，N個所述顯示驅動晶片131皆包括：一第一輸入輸出單元1311、一第二輸入輸出單元1312、一數據處理模塊、一第三輸入輸出單元1313、以及一第四輸入輸出單元1314。依據本發明之設計，第j個顯示驅動晶片131以其所述第一輸入輸出單元1311自第j-1個顯示驅動晶片131接收一第j個第一輸入顯示數據Sj，或向第j-1個顯示驅動晶片131傳送所述第j個第一輸入顯示數據Sj，其中j=1,2,3……,N。舉例而言。在j=2的情況下，第2個所述顯示驅動晶片131自第1個顯示驅動晶片131接收第2個第一輸入顯示數據S2，或者向第1個顯示驅動晶片131傳送第2個第一輸入顯示數據S2。

另一方面，依據本發明之設計，第j個顯示驅動晶片131以其所述第二輸入輸出單元1312自第j-2個顯示驅動晶片131接收一第j-1個第二輸入顯示數據Pj-1，或向第j-2個顯示驅動晶片131傳送所述第j-1個第二輸入顯示數據Pj-1，其中j=1,2,3……,N。舉例而言。在j=3的情況下，第3個顯示驅動晶片131以其所述第二輸入輸出單元1312自第1個顯示驅動晶片131接收第2個第二輸入顯示數據P2，或向第1個顯示驅動晶片131傳送第2個第二輸入顯示數據P2。

再者，依據本發明之設計，第j個顯示驅動晶片131以其所述第三輸入輸出單元1313向第j+1個顯示驅動晶片131傳送一第j+1個第一輸入顯示數據Sj+1，或者自第j+1個顯示驅動晶片131接收所述第j+1個第一輸入顯示數據Sj+1，其中j=1,2,3……,N。舉例而言。在j=2的情況下，第2個所述顯示驅動晶片131向第3個顯示驅動晶片131傳送第3個第一輸入顯示數據S3，或者自第3個顯示驅動晶片131接收第3個第一輸入顯示數據S3。

另一方面，依據本發明之設計，第j個顯示驅動晶片131以其所述第四輸入輸出單元1314向第j+2個顯示驅動晶片131傳送所述第j+1個第二輸入顯示數據Pj+1，或者自第j+2個顯示驅動晶片131接收一第j+1個第二輸入顯示數據Pj+1。舉例而言。在j=3的情況下，第3個顯示驅動晶片131以其所述第二輸入輸出單元1312向第5個顯示驅動晶片131傳送所述第4個第二輸入顯示數據P4，或者自第5個顯示驅動晶片131接收一第4個第二輸入顯示數據P4。

圖7顯示N個第一輸入顯示數據Sj的工作時序圖，且圖8顯示N-1個第二輸入顯示數據Pj的工作時序圖。如圖7與圖8所示，第j個第一輸入顯示數據Sj和所述第j個第二輸入顯示數據Pj皆包括：幀頭數據、寄存器配置數據、N-j+1個顯示數據、結尾編碼、以及控制編碼。舉例而言，第1個第一輸入顯示數據S1包括：48 bits的幀頭(header)數據、48 bits的寄存器配置(Register configuration)數據、N個顯示數據、1位元的二進制結尾編碼(2’b0)、以及控制編碼，其中，每個顯示數據包含16 bits紅色灰階數據、16 bits綠色灰階數據以及16 bits藍色灰階數據，且所述控制編碼為20μs的低電平。再舉例而言，第3個第一輸入顯示數據S3包括：48 bits的幀頭數據、48 bits的寄存器配置數據、N-3+1個顯示數據、1位元的結尾編碼、以及控制編碼。

另一方面，第1個第二輸入顯示數據P1包括：48 bits的幀頭數據、48 bits的寄存器配置數據、N個顯示數據、1位元的結尾編碼、以及控制編碼。並且，第3個第二輸入顯示數據P3包括：48 bits的幀頭數據、48 bits的寄存器配置數據、N-3+1個顯示數據、1位元的結尾編碼、以及控制編碼。

圖9顯示第一/第二輸入顯示數據的部分工作時序圖。如圖9所示，第一輸入顯示數據Sj和第二輸入顯示數據Pj的各個位元係為一單極性歸零碼，使得編碼“1”的包含數據以及數據時鐘信息，且編碼“0”同樣包含數據以及數據時鐘信息。於圖9中，T1h為編碼“1”的高電平時間，其大於220ns，且通常持續值(Typ)為330ns。另一方面，T0h為編碼“0”的高電平時間，其大於60ns且小於160ns(即，60ns＜T0h＜160ns)，且通常持續值為1100ns。應可理解，由於Ts為一最小數據周期，因此可以得知，編碼“1”的低電平時間大於110ns，且編碼“0”的低電平時間大於330ns。

如圖6所示，各所述顯示驅動晶片131包含一主要的數據處理模塊，其接收該第一顯示數據DI_I、該第二顯示數據FI_I、該第三顯示數據DO_I、和該第四顯示數據FO_I，且產生所述第j個輸出顯示數據DO傳送至該第一輸入輸出單元1311、該第二輸入輸出單元1312、該第三輸入輸出單元1313和該第四輸入輸出單元1314，且產生一第j個通道驅動數據OUT_Gj以及所述第j個輸出顯示數據DO。更詳細地說明，所述數據處理模塊包括：一檢測單元1315、一多工器1316、一第一振盪器1317、一數據解碼器1318、一數據緩存器1319、一數據再生器131B、一第一鎖存器131C、一第二鎖存器131D、一第二振盪器131E、一PWM產生器131F、以及一通道驅動器131G。

如圖5與圖6所示，對於第j個顯示驅動晶片131而言，其係利用該耦接該第一輸入輸出單元1311、該第二輸入輸出單元1312、該第三輸入輸出單元1313和該第四輸入輸出單元1314，且依據該第一顯示數據DI_I、該第二顯示數據FI_I、該第三顯示數據DO_I、及/或該第四顯示數據FO_I而產生所述第一控制信號NEG_EN1、所述第二控制信號NEG_EN2、所述第三控制信號POS_EN1和所述所述第三控制信號POS_EN1，並同時產生一第一選擇信號DIR_SEL和一第二選擇信號IN_SEL。並且，該多工器1316耦接該第一選擇信號DIR_SEL、該第二選擇信號IN_SEL、該第一顯示數據DI_I、該第二顯示數據FI_I、該第三顯示數據DO_I、和該第四顯示數據FO_I。再者，該一振盪器1317用以產生一第一時鐘信號DCLK。

依據本發明之設計，該數據解碼器1318耦接該第一振盪器1317與該多工器1316，其中，該多工器1316依據該第一選擇信號DIR_SEL和該第二選擇信號IN_SEL而輸出為一第五顯示數據DIN，使得該數據解碼器1318依據該第一時鐘信號DCLK對所述第五顯示數據DIN進行一解碼操作。換句話說，透過切換該第一選擇信號DIR_SEL和該第二選擇信號IN_SEL的準位決定各所述顯示驅動晶片131對於所述第j個第一輸入顯示數據Sj之接收或傳送、對於所述第j個第二輸入顯示數據Pj之接收或傳送、對於所述第j+1個第二輸入顯示數據Sj+1之傳送或接收、及對於所述第j+1個第二輸入顯示數據Pj+1之傳送或接收。該第一選擇信號DIR_SEL和該第二選擇信號IN_SEL的準位調控方式如下表(2)所示。 表(2)

	準位	控制方式
DIR_SEL	0	第一/第二輸入輸出單元切換為輸入介面 且第三/第四輸入輸出單元切換為輸出介面
1	第三/第四輸入輸出單元切換為輸入介面 且第一/第二輸入輸出單元切換為輸出介面
IN_SEL	0	主輸入模式
1	輔助輸入模式

在參考圖6和上表(2)的情況下，應可理解，在第一選擇信號DIR_SEL為低準位的情況下，所述顯示驅動晶片131透過其第一輸入輸出單元1311和第二輸入輸出單元1312接收輸入顯示數據，且以其第三輸入輸出單元1313和第四輸入輸出單元1314送出輸出顯示數據。亦即，相互級聯的N個顯示驅動晶片131係由前級晶片接收輸入顯示數據，且向後級晶片接收傳送輸出顯示數據。相反地，在第一選擇信號DIR_SEL為高準位的情況下，所述顯示驅動晶片131透過其第三輸入輸出單元1313和第四輸入輸出單元1314接收輸入顯示數據，且以其第一輸入輸出單元1311和第二輸入輸出單元1312送出輸出顯示數據。亦即，相互級聯的N個顯示驅動晶片131係由後級晶片接收輸入顯示數據，且向前級晶片接收傳送輸出顯示數據。

並且，在參考圖6和上表(2)的情況下，還可理解，在第一選擇信號DIR_SEL以及第二選擇信號IN_SEL皆為低準位的情況下，顯示驅動晶片131操作在主輸入模式，此時，第j個顯示驅動晶片131以其第一輸入輸出單元1311自第j-1個顯示驅動晶片131接收第j個輸入顯示數據Sj，且以其第三輸入輸出單元1313向第j+1個顯示驅動晶片131傳送第j+1個輸入顯示數據Sj+1。另一方面，在第一選擇信號DIR_SEL以及第二選擇信號IN_SEL皆為高準位的情況下，顯示驅動晶片131操作在輔助輸入模式，此時，第j個顯示驅動晶片131以其所述第四輸入輸出單元1314自第j+2個顯示驅動晶片131接收第j+1個第二輸入顯示數據Pj+1，且以其所述第二輸入輸出單元1312向第j-1個顯示驅動晶片131傳送第j-1個第二輸入顯示數據Pj-1。

如圖5與圖6所示，該數據解碼器1318依據該第一振盪器1317所產生的一第一時鐘信號DCLK而對所述第五顯示數據DIN進行一解碼操作。接著，該數據緩存器1319，對該數據解碼器1318所輸出的第一數據一進行數據緩存操作。繼續地，該數據再生器131B在存取該數據緩存器1319之一緩存數據之後，係接著產生第j個輸出顯示數據DO。

更詳細地說明，該第一鎖存器131C耦接該數據緩存器1319，且存取該數據緩存器1319之該緩存數據，接著對所述寄存器配置數據進行一配置數據鎖存操作。並且，該第二鎖存器131D耦接該第一鎖存器131C，從而經由該第一鎖存器131C存取該數據緩存器1319之該緩存數據，接著對所述顯示數據進行一顯示數據鎖存操作。如圖5與圖6所示，該第二振盪器131E用以產生一第二時鐘信號GCLK，且該PWM產生器131F耦接該第二振盪器131E與該第二鎖存器131D，從而依據該第二時鐘信號GCLK對存取該第二鎖存器131D之鎖存數據DATA_Gj，進以產生一PWM信號PWM_Gj。最終，該通道驅動器131G依據該PWM信號PWM_Gj而產生一驅動電流OUT_Gj，從而利用驅動電流OUT_Gj對LED顯示面板11進行顯示驅動。同時，該第三輸入輸出單元1313接收傳送自該第一輸入輸出單元1311的該第二顯示數據DO_I以及傳送自該數據處理模塊的該第j個輸出顯示數據DO，從而輸出第j+1個第一輸入顯示數據Sj+1給第j+1個所述顯示驅動晶片131。

依此設計，即使在級聯的N個顯示驅動晶片131之中有一個晶片異常或損壞，其他所有晶片還是能夠接收到顯示數據，實現斷點續傳之功能。舉例而言，如圖5、圖7與圖8所示，在第3個驅動晶片131(即，j=3)異常或損壞的情況下，雖然第4個驅動晶片131無法自第3個驅動晶片131接收第j+1=4個第一輸入顯示數據S4，但第4個驅動晶片131還是可以自第2個驅動晶片131接收第3個第二輸入顯示數據P3。

值得注意的是，第N個顯示驅動晶片131輸出第N個第一輸入顯示數據SN，且第N-1個顯示驅動晶片131輸出第N-1個第二輸入顯示數據PN-1。依據本發明之設計，第N個第一輸入顯示數據SN理應傳送至第N+1個顯示驅動晶片131，且第N-1個第二輸入顯示數據PN-1理應傳送至第N+2個顯示驅動晶片131。然而，在沒有第N+1個以及第N+2個顯示驅動晶片131的情況下，如圖4與圖5所示，第N個顯示驅動晶片131所輸出的第N個第一輸入顯示數據SN以及第N-1個顯示驅動晶片131所輸出的第N-1個第二輸入顯示數據PN-1皆回傳至該顯示控制單元14。另一方面，第3個顯示驅動晶片131自第1個顯示驅動晶片131接收第2個第二輸入顯示數據P2，且第1個和第2個顯示驅動晶片131同時自該顯示控制單元14接收第2個第二輸入顯示數據P1。

補充說明的是，本發明全以編碼“1”組成所述48 bits的幀頭數據，且全以編碼“1”組成所述48 bits的寄存器配置數據，從而利用幀頭數據和寄存器配置數據組成控制命令(Control Command)以達成對於各所述顯示驅動晶片131之數據處理模塊的控制。在接收第j個第一輸入顯示數據Sj及/或第j個第二輸入顯示數據Pj的過程中，可以通過計數連續為編碼“1”的數據的個數，實現如下表(3)所示的控制命令。 表(3)

連續為編碼“1” 的數據的個數	控制命令 的描述
個數＝48	數據的鎖存與顯示
64＞個數≧56	緩存器與鎖存器的復位
68＞個數≧64	強制啟用通道驅動器
72＞個數≧68	晶片進入睡眠模式
32≦個數＜48	喚醒晶片
個數≦72	晶片進入測試模式

依上述的說明可知，本發明提出了一種級聯驅動電路之資料傳輸方法，該級聯驅動電路包括成級聯組態之多個顯示驅動晶片，各所述顯示驅動晶片均具有一第一資料傳輸端以與級聯在前之至少一所述顯示驅動晶片傳輸顯示資料，及一第二資料傳輸端以與級聯在後之至少一所述顯示驅動晶片傳輸顯示資料，該方法之特徵在於：

各所述顯示驅動晶片均能夠在偵測到第一資料傳輸端有輸入顯示資料時將該第一資料傳輸端設為輸入端，並將該第二資料傳輸端設為輸出端；以及在偵測到第二資料傳輸端有輸入顯示資料時將該第二資料傳輸端設為輸入端，並將該第一資料傳輸端設為輸出端。

如此，上述已完整且清楚地說明本發明之一種LED顯示驅動電路；並且，經由上述可得知本發明具有下列優點：

(1)本發明揭示一種LED顯示驅動電路及其應用，其包括相互級聯的N個顯示驅動晶片，且各所述顯示驅動晶片包括：一第一輸入輸出單元、一第二輸入輸出單元、一數據處理模塊、一第三輸入輸出單元、以及一第四輸入輸出單元。依據本發明之設計，係透過切換一第一選擇信號和一第二選擇信號的準位決定該第一輸入輸出單元、第二輸入輸出單元、該第三輸入輸出單元和該第四輸入輸出單元對於級聯在前之顯示驅動晶片的輸入顯示數據之接收或傳送以及對於級聯在前之顯示驅動晶片的輸入顯示數據之接收或傳送，使每個顯示驅動晶片皆具備雙向傳輸之功能。依此設計，即使有一個晶片異常或損壞，則其他所有晶片還是能夠接收到顯示數據，實現斷點續傳之功能。

(2)此外，所述通道驅動數據(即，灰階數據)可以增加到16 bits，大幅提升顯示效果。另一方面，本發明還在第一/第二輸入顯示數據之中增加了幀頭數據以及寄存器配置數據，使的顯示驅動晶片數據處理模塊再進行數據解碼與緩存的過程中不易受到噪聲、毛刺的干擾。

(3)本發明同時提供一種資訊處理裝置，其特徵在於，具有如前所述本發明之LED顯示裝置。在可行的實施例中，該資訊處理裝置是選自於由電視牆、智慧型電視、平板電腦、筆記型電腦、一體式電腦、門禁裝置、打卡裝置、和電子式門鎖所組成群組之中的一種電子裝置。

必須加以強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。

綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請  貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。

1a:LED顯示裝置

11a:LED顯示面板

131a:顯示驅動晶片

14a:顯示控制單元

1:LED顯示裝置

11:LED顯示面板

131:顯示驅動晶片

1311:第一輸入輸出單元

1312:第二輸入輸出單元

1313:第三輸入輸出單元

1314:第四輸入輸出單元

1315:檢測單元

1316:多工器

1317:第一振盪器

1318:數據解碼器

1319:數據緩存器

131B:數據再生器

131C:第一鎖存器

131D:第二鎖存器

131E:第二振盪器

131F:PWM產生器

131G:通道驅動器

14:顯示控制單元

圖1為習知的一種LED掃描顯示裝置的架構圖； 圖2A為編碼“0”的工作時序圖； 圖2B為編碼“1”的工作時序圖； 圖2C為編碼“Reset”的工作時序圖； 圖3為N個輸入顯示數據的工作時序圖； 圖4為本發明之一種LED掃描顯示裝置的架構圖； 圖5為圖4所示之之多個顯示驅動晶片以及一顯示控制單元的方塊圖； 圖6為圖5所示之顯示驅動晶片的內部方塊圖； 圖7為N個第一輸入顯示數據的工作時序圖； 圖8為N-1個第二輸入顯示數據的工作時序圖；以及 圖9為第一/第二輸入顯示數據的部分工作時序圖。

131:顯示驅動晶片

14:顯示控制單元

Claims (10)

1. 一種LED顯示驅動電路，其特徵在於包括相互級聯的N個顯示驅動晶片131，N為至少為2的正整數，且N個所述顯示驅動晶片131皆包括：一第一輸入輸出單元1311，接收一第一控制信號NEG_EN1和一第j個輸出顯示數據DO，且依據該第一控制信號NEG_EN1的控制而傳/收一第j個第一輸入顯示數據Sj以及一第一顯示數據DI_I；j為至少為2的正整數；一第二輸入輸出單元1312，接收一第二控制信號NEG_EN2和所述第j個輸出顯示數據DO，且依據該第二控制信號NEG_EN2的控制而傳/收一第j個第二輸入顯示數據Pj以及一第二顯示數據FI_I；一第三輸入輸出單元1313，接收一第三控制信號POS_EN1和所述第j個輸出顯示數據DO，且依據該第三控信號POS_EN1的控制而傳/收一第j+1個第一輸入顯示數據Sj+1以及一第三顯示數據DO_I；一第四輸入輸出單元1314，接收一第四控制信號POS_EN2和所述第j個輸出顯示數據DO，且依據該第四控制信號POS_EN4的控制而傳/收一第j+1個第二輸入顯示數據Pj+1以及一第四顯示數據FO_I；以及數據處理模塊，接收該第一顯示數據DI_I、該第二顯示數據FI_I、該第三顯示數據DO_I、和該第四顯示數據FO_I、且產生所述第j個輸出顯示數據DO傳送至該第一輸入輸出單元1311、該第二輸入輸出單元1312、該第三輸入輸出單元1313和該第四輸入輸出單元1314，且產生一第j個通道驅動數據OUT_Gj以及所述第j個輸出顯示數據DO。
2. 如請求項1所述之LED顯示驅動電路，其中，所述第j個第一輸入顯示數據Sj和所述第j個第二輸入顯示數據Pj皆包括：幀頭數據、寄存器配置數據、N-j+1個顯示數據、結尾編碼、以及控制編碼。
3. 如請求項2所述之LED顯示驅動電路，其中，該數據處理模塊包括： 一檢測單元1315，耦接該第一輸入輸出單元1311、該第二輸入輸出單元1312、該第三輸入輸出單元1313和該第四輸入輸出單元1314，且依據該第一顯示數據DI_I、該第二顯示數據FI_I、該第三顯示數據DO_I、及/或該第四顯示數據FO_I而產生所述第一控制信號NEG_EN1、所述第二控制信號NEG_EN2、所述第三控制信號POS_EN1和所述所述第三控制信號POS_EN1，並同時產生一第一選擇信號DIR_SEL和一第二選擇信號IN_SEL；一多工器1316，耦接該第一選擇信號DIR_SEL、該第二選擇信號IN_SEL、該第一顯示數據DI_I、該第二顯示數據FI_I、該第三顯示數據DO_I、和該第四顯示數據FO_I；一第一振盪器1317，用以產生一第一時鐘信號DCLK；一數據解碼器1318，耦接該第一振盪器1317與該多工器1316，其中，該多工器1316依據該第一選擇信號DIR_SEL和該第二選擇信號IN_SEL而輸出為一第五顯示數據DIN，使得該數據解碼器1318依據該第一時鐘信號DCLK對所述第五顯示數據DIN進行一解碼操作；一數據緩存器1319，耦接該數據解碼器1318，從而對該數據解碼器1318所輸出的第一數據一進行數據緩存操作；一數據再生器131B，耦接該數據緩存器1319，從而存取該數據緩存器1319之一緩存數據，接著產生所述第j個輸出顯示數據DO；一第一鎖存器131C，耦接該數據緩存器1319，從而存取該數據緩存器1319之該緩存數據，接著對所述寄存器配置數據進行一配置數據鎖存操作；一第二鎖存器131D，耦接該第一鎖存器131C，從而經由該第一鎖存器131C存取該數據緩存器1319之該緩存數據，接著對所述顯示數據進行一顯示數據鎖存操作；一第二振盪器131E，用以產生一第二時鐘信號GCLK；一PWM產生器131F，耦接該第二振盪器131E與該第二鎖存器131D，其中，該PWM產生器131F依據該第二時鐘信號GCLK對存取該第二鎖存器131D之鎖存數據DATA_Gj，從而產生一PWM信號PWM_Gj；以及 一通道驅動器131G，耦接該PWM產生器131F，從而依據該PWM信號PWM_Gj而產生一驅動電流OUT_Gj。
4. 如請求項3所述之LED顯示驅動電路，其中，透過切換該第一選擇信號DIR_SEL和該第二選擇信號IN_SEL的準位決定各所述顯示驅動晶片131對於所述第j個第一輸入顯示數據Sj之接收或傳送、對於所述第j個第二輸入顯示數據Pj之接收或傳送、對於所述第j+1個第二輸入顯示數據Sj+1之傳送或接收、及對於所述第j+1個第二輸入顯示數據Pj+1之傳送或接收。
5. 一種LED顯示裝置，包括一LED顯示面板以及一LED顯示驅動電路，其特徵在於，該LED顯示驅動電路包括相互級聯的N個顯示驅動晶片131，N為至少為2的正整數，且N個所述顯示驅動晶片131皆包括：一第一輸入輸出單元1311，接收一第一控制信號NEG_EN1和一第j個輸出顯示數據DO，且依據該第一控制信號NEG_EN1的控制而傳/收一第j個第一輸入顯示數據Sj以及一第一顯示數據DI_I；j為至少為2的正整數；一第二輸入輸出單元1312，接收一第二控制信號NEG_EN2和所述第j個輸出顯示數據DO，且依據該第二控制信號NEG_EN2的控制而傳/收一第j個第二輸入顯示數據Pj以及一第二顯示數據FI_I；一第三輸入輸出單元1313，接收一第三控制信號POS_EN1和所述第j個輸出顯示數據DO，且依據該第三控制信號POS_EN1的控制而傳/收一第j+1個第一輸入顯示數據Sj+1以及一第三顯示數據DO_I；一第四輸入輸出單元1314，接收一第四控制信號POS_EN2和所述第j個輸出顯示數據DO，且依據該第四控制信號POS_EN4的控制而傳/收一第j+1個第二輸入顯示數據Pj+1以及一第四顯示數據FO_I；以及一數據處理模塊，接收該第一顯示數據DI_I、該第二顯示數據FI_I、該第三顯示數據DO_I、和該第四顯示數據FO_I，且產生所述第j個輸出顯示數據DO傳送至該第一輸入輸出單元1311、該第二輸入輸出單元1312、該第三輸入輸出單元 1313和該第四輸入輸出單元1314，且產生一第j個通道驅動數據OUT_Gj以及所述第j個輸出顯示數據DO。
6. 如請求項5所述之LED顯示裝置，其中，所述第j個第一輸入顯示數據Sj和所述第j個第二輸入顯示數據Pj皆包括：幀頭數據、寄存器配置數據、N-j+1個顯示數據、結尾編碼、以及控制編碼。
7. 如請求項6所述之LED顯示裝置，其中，該數據處理模塊包括：一檢測單元1315，耦接該第一輸入輸出單元1311、該第二輸入輸出單元1312、該第三輸入輸出單元1313和該第四輸入輸出單元1314，且依據該第一顯示數據DI_I、該第二顯示數據FI_I、該第三顯示數據DO_I、及/或該第四顯示數據FO_I而產生所述第一控制信號NEG_EN1、所述第二控制信號NEG_EN2、所述第三控制信號POS_EN1和所述所述第三控制信號POS_EN1，並同時產生一第一選擇信號DIR_SEL和一第二選擇信號IN_SEL；一多工器1316，耦接該第一選擇信號DIR_SEL、該第二選擇信號IN_SEL、該第一顯示數據DI_I、該第二顯示數據FI_I、該第三顯示數據DO_I、和該第四顯示數據FO_I；一第一振盪器1317，用以產生一第一時鐘信號DCLK；一數據解碼器1318，耦接該第一振盪器1317與該多工器1316，其中，該多工器1316基於該第一選擇信號DIR_SEL的控制而將該第一顯示數據DI_I和該第二顯示數據DO_I輸出為一第五顯示數據DIN，或基於該第二選擇信號IN_SEL的控制而將該第三顯示數據FI_I和該第四顯示數據FO_I輸出為所述第五顯示數據DIN，使得該數據解碼器1318依據該第一時鐘信號DCLK對所述第五顯示數據DIN進行一解碼操作；一數據緩存器1319，耦接該數據解碼器1318，從而對該數據解碼器1318所輸出的第一數據一進行數據緩存操作；一數據再生器131B，耦接該數據緩存器1319，從而存取該數據緩存器1319之一緩存數據，接著產生所述第j個輸出顯示數據DO； 一第一鎖存器131C，耦接該數據緩存器1319，從而存取該數據緩存器1319之該緩存數據，接著對所述寄存器配置數據進行一配置數據鎖存操作；一第二鎖存器131D，耦接該第一鎖存器131C，從而經由該第一鎖存器131C存取該數據緩存器1319之該緩存數據，接著對所述顯示數據進行一顯示數據鎖存操作；一第二振盪器131E，用以產生一第二時鐘信號GCLK；一PWM產生器131F，耦接該第二振盪器131E與該第二鎖存器131D，其中，該PWM產生器131F依據該第二時鐘信號GCLK對存取該第二鎖存器131D之鎖存數據DATA_Gj，從而產生一PWM信號PWM_Gj；以及一通道驅動器131G，耦接該PWM產生器131F，從而依據該PWM信號PWM_Gj而產生一驅動電流OUT_Gj。
8. 如請求項7所述之LED顯示裝置，其中，透過切換該第一選擇信號DIR_SEL和該第二選擇信號IN_SEL的準位決定各所述顯示驅動晶片131對於所述第j個第一輸入顯示數據Sj之接收或傳送、對於所述第j個第二輸入顯示數據Pj之接收或傳送、對於所述第j+1個第二輸入顯示數據Sj+1之傳送或接收、及對於所述第j+1個第二輸入顯示數據Pj+1之傳送或接收。
9. 如請求項6所述之LED顯示裝置，其中，該LED顯示面板包括X×Y個LED元件，X和Y皆為正整數，且所述LED元件為選自於由常規LED元件、量子點LED元件、鈣鈦礦LED元件、Mirco-LED元件和Mini-LED元件組成的群組之中的任一者。
10. 一種資訊處理裝置，其特徵在於具有如請求項5至9中任一項所述之LED顯示裝置。

Images