TWI783310B - 計數方法以及計數裝置 - Google Patents
計數方法以及計數裝置 Download PDFInfo
- Publication number
- TWI783310B TWI783310B TW109141636A TW109141636A TWI783310B TW I783310 B TWI783310 B TW I783310B TW 109141636 A TW109141636 A TW 109141636A TW 109141636 A TW109141636 A TW 109141636A TW I783310 B TWI783310 B TW I783310B
- Authority
- TW
- Taiwan
- Prior art keywords
- line segment
- register
- coupling
- mentioned
- counting
- Prior art date
Links
Images
Landscapes
- User Interface Of Digital Computer (AREA)
- Communication Control (AREA)
Abstract
一種計數方法,適用於計數積體電路之階層數。計數方法包括於圖形使用者介面點選積體電路之起始線段;判斷起始線段是否為浮接;當判斷起始線段係耦接至第一裝置時,將第一裝置儲存於裝置暫存器;將階層數加一而為對應第一裝置之第一階層數;將除了起始線段以外的第一裝置耦接之所有線段,儲存於第一耦接暫存器;自第一耦接暫存器選擇第一線段;判斷第一線段是否為浮接;以及當判斷第一線段並非浮接時,將第一階層數在圖形使用者介面上顯示於第一線段。
Description
本發明係有關於一種計數方法以及計數裝置,特別係有關於一種在圖形使用者介面上計數信號路徑上所經過之單元階層數之計數方法以及計數裝置。
由於電路中的每一個單元都會造成信號的延遲,因此在設計電路的過程中,往往需要計算信號路徑上經過多少個裝置數目,以利找出延遲時間最長的路徑。此外,由於電路設計日益複雜,若要找出最大延遲時間的路徑需要花費設計者以及審閱者許多的時間,因此有必要針對如何找出具有最大延遲時間之路徑之方法進行最佳化。
本發明提出之計數方法以及計數裝置能夠計數信號路徑上所經過之階層數,使得設計者可根據計數結果而得知具有最大延遲時間之路徑,進而降低設計者以及審閱者審視積體電路的時間,並大幅提升設計效率。
有鑑於此,本發明提出一種計數方法,適用於計數一積體電路之一階層數。上述計數方法包括:於一圖形使用者介面點選上述積體電路之一起始線段;判斷上述起始線段是否為浮接;當判斷上述起始線段係耦接至一第一裝置時,將上述第一裝置儲存於一裝置暫存器;將上述階層數加一且儲存為對應上述第一裝置之一第一階層數;將除了上述起始線段以外的上述第一裝置耦接之所有線段,儲存於一第一耦接暫存器;自上述第一耦接暫存器選擇一第一線段;判斷上述第一線段是否為浮接;以及當判斷上述第一線段並非浮接時,將上述第一階層數在上述圖形使用者介面上顯示於上述第一線段。
本發明更提出一種計數裝置,適用於計數一積體電路之一階層數。上述計數裝置包括一機器可讀取儲存媒體以及一處理器。上述機器可讀取儲存媒體用以儲存一程式碼。上述處理器存取上述程式碼而執行複數步驟,其中上述步驟包括:於一圖形使用者介面點選上述積體電路之一起始線段;判斷上述起始線段是否為浮接;當判斷上述起始線段係耦接至一第一裝置時,將上述第一裝置儲存於一裝置暫存器;將上述階層數加一且儲存為對應上述第一裝置之一第一階層數;將除了上述起始線段以外的上述第一裝置耦接之所有線段,儲存於一第一耦接暫存器;自上述第一耦接暫存器選擇一第一線段;判斷上述第一線段是否為浮接;以及當判斷上述第一線段並非浮接時,將上述第一階層數在上述圖形使用者介面上顯示於上述第一線段。
以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則,不應視為本發明之限制,本發明之範圍當以申請專利範圍所界定者為準。
第1A、1B圖係顯示根據本發明之一實施例所述之計數方法之流程圖。如第1A圖所示,首先於圖形使用者介面上點選一線段(步驟S101)作為起始線段,並且判斷點選之線段是否係為浮接狀態(步驟S102)。
第2圖係顯示根據本發明之一實施例所述之積體電路之電路圖。根據本發明之一實施例,第2圖所示之積體電路200係顯示於圖形使用者介面上。如第2圖所示,積體電路200包括裝置201~裝置207,其中裝置201~裝置207相互耦接。
根據本發明之許多實施例,裝置201~裝置207之任一者可為邏輯閘、電晶體等電路元件,也可為包括複數電路元件串接之階層式電路元件。為了簡化說明,裝置201~裝置207之任一者係為單一電路元件(如電晶體或邏輯閘),而非階層式電路。然而,本發明亦可適用於階層式電路元件。
舉例來說,當執行計數方法100時,首先於圖形使用者介面點選起始線段(步驟S101),並且判斷起始線段是否為浮接狀態(步驟S102)。當判斷起始線段並非浮接狀態時,則執行步驟S103。當判斷起始線段係為浮接狀態時,結束執行方法100。
舉例來說,如第2圖所示,在步驟S101中點選線段W1作為起始線段,並且判斷線段W1是否為浮接狀態(步驟S102)。如第2圖所示,由於線段W1係耦接至裝置201,因此判斷線段W1並非為浮接狀態,並且執行步驟S103。
如第2圖所示,計數方法100在此係以由輸出端向輸入端計數階層數為例,並非以任何形式限定於此。此外,第1A圖之計數方法100可適用於自輸入端向輸出端計數階層數,也可適用於自電路中任一線段分別向輸入端以及輸出端計數階層數。
回到第1A圖,在步驟S103中,將起始線段耦接之裝置儲存於裝置暫存器中。隨後在步驟S104中,將階層數加1存為對應之階層數。
舉例來說,如第2圖所示,由於線段W1係耦接至裝置201,因此判斷線段W1並非為浮接狀態,而將裝置201儲存於裝置暫存器中(步驟S103),並將積體電路200之階層數加1而存為線段W1耦接之裝置201對應之第一階層數(步驟S104)。根據本發明之一實施例,當於步驟S101點選線段W1時,積體電路200之起始階層數係為1,因此在步驟S104中將積體電路200之階層數加1時,裝置201對應之第一階層數係為起始階層數加1而為2。根據本發明之一實施例,階層數係顯示於線段之中點。換句話說,起始階層數(即,1)顯示於線段W1之中點。
回到第1A圖,在步驟S105中,搜尋對應之裝置所耦接之所有線段,並將尚未檢索之線段儲存於對應之耦接暫存器。舉例來說,如第2圖所示,裝置201係耦接至線段W1、線段W2、線段W3以及線段W4,並且僅線段W1被檢索。因此在步驟S105中,係將線段W2、線段W3以及線段W4儲存於對應裝置201之第一耦接暫存器中。
回到第1A圖,在步驟S106中,自對應之耦接暫存器選擇一線段,並將選擇之線段自對應之暫存器刪除。舉例來說,如第2圖所示,自第一耦接暫存器選擇線段W2、線段W3以及線段W4之一者,並將選擇之線段自第一耦接暫存器刪除。根據本發明之一實施例,步驟S106中係選擇圖形使用者介面上最上方之線段,即線段W2,因此此時第一耦接暫存器僅剩線段W3以及線段W4。根據本發明之其它實施例,使用者可定義線段之選擇邏輯。
回到第1A圖,在步驟S107中,判斷對應之耦接暫存器是否仍存有其它線段。當在步驟S107判斷對應之耦接暫存器仍存有其它線段時,則執行步驟S108。在步驟S108中,判斷在步驟S106所選擇之線段是否為浮接狀態。當在步驟S107判斷對應之耦接暫存器不再存有其它線段時,執行步驟S109。在步驟S109中,將空的耦接暫存器對應之裝置自裝置暫存器刪除。
舉例來說,如第2圖所示,當步驟S106選擇了線段W4且第一耦接暫存器仍有線段W2以及線段W3時,因此在步驟S107判斷第一耦接暫存器仍存有其它線段之後,執行步驟S108,以判斷選擇之線段W4是否為浮接狀態。舉例來說,如第2圖所示,當步驟S106選擇了線段W3且第一耦接暫存器係為空時,則將裝置201自裝置暫存器刪除後,再判斷選擇之線段W3是否為浮接狀態。
回到第1A圖,當步驟S108判斷為非浮接狀態時,則執行步驟S110。在步驟S110中,將對應之階層數顯示於選擇之線段。在步驟S110之後,回到步驟S103將耦接之裝置儲存於裝置暫存器中,並且依序執行步驟S104至步驟S108。
舉例來說,如第2圖所示,當步驟S106選擇的是線段W4時,將裝置201對應之階層數(即,2)顯示於線段W4(步驟S110)。由於線段W4係耦接至裝置201以及裝置202,加上裝置201已經存於裝置暫存器中,因此將裝置202儲存於裝置暫存器(步驟S103),並且將裝置201對應之第一階層數加1(即,3)存成對應裝置202之第二階層數(步驟S104)。此外,更將裝置202所耦接之其它線段(即,線段W5、線段W6以及線段W7)儲存於第二耦接暫存器(步驟S105)。
根據本發明之一實施例,當步驟S106自第二耦接暫存器選擇了線段W5時,判斷第二耦接暫存器仍存有線段W6以及線段W7(步驟S107),而執行步驟S108。判斷線段W5並非為浮接狀態(步驟S108)後,將裝置202對應之第二階層數(即,3)顯示於線段W5(步驟S110),再回到步驟S103而將線段W5耦接之裝置203存入裝置暫存器。根據本發明之一實施例,第二階層數(即,3)顯示於線段W5之中點。
根據本發明之另一實施例,當第二耦接暫存器僅剩線段W7且步驟S106自第二耦接暫存器選擇了線段W7時,步驟S107判斷第二耦接暫存器係係為空,而將裝置202自裝置暫存器刪除(步驟S109)。接著,判斷線段W7並非為浮接狀態(步驟S108),將裝置202對應之第二階層數(即,3)顯示於線段W7(步驟S110),再回到步驟S103而將線段W7耦接之裝置207存入裝置暫存器。根據本發明之一實施例,第二階層數(即,3)顯示於線段W7之中點。
回到第1A圖,當步驟S108判斷為浮接狀態時,依序執行第1B圖之步驟S111以及步驟S112。在步驟S111中,將對應之階層數減1顯示於選擇之線段。在步驟S112中,判斷對應之耦接暫存器是否仍存有其它線段。當在步驟S112中判斷對應之耦接暫存器仍存有其它線段時,回到步驟S106而自對應的耦接暫存器選擇另一線段,並將選擇之線段自對應的耦接暫存器刪除,且依序執行步驟S107至步驟S108。
舉例來說,如第2圖所示,當步驟S108判斷線段W2以及線段W3係為浮接狀態時,將裝置201對應之第一階層數(即,2)減1(即,1),顯示於線段W2以及線段W3。當步驟S108判斷線段W9係為浮接狀態時,將裝置204對應之第四階層數(即,5)減1(即,4),顯示於線段W9。當步驟S108判斷線段W11係為浮接狀態時,將裝置205對應之第五階層數(即,4)減1(即,3),顯示於線段W11。當步驟S108判斷線段W12係為浮接狀態時,將裝置206對應之第六階層數(即,4)減1(即,3),顯示於線段W12。當步驟S108判斷線段W14以及線段W15係為浮接狀態時,將裝置207對應之第七階層數(即,5)減1(即,4),顯示於線段W14以及線段W15。
回到第1B圖,當在步驟S112中判斷對應之耦接暫存器不再存有其它的線段時,執行步驟S113。在步驟S113中,由於對應之耦接暫存器係為空,則將對應之裝置自裝置暫存器刪除後再執行步驟S114。在步驟S114中,判斷裝置暫存器是否仍存有其它裝置。當在步驟S114判斷裝置暫存器仍存有其它裝置時,執行步驟S115。
在步驟S115中,自裝置暫存器選擇另一裝置,並將選擇之裝置自裝置暫存器刪除。在步驟S115之後,重新執行步驟S106至步驟S108。當在步驟S114中判斷裝置暫存器不再存有其它裝置時,代表積體電路200之所有元件皆已計數完成,因此結束計數方法100。
根據本發明之一實施例,當步驟S115自裝置暫存器選擇裝置時,係選擇最先儲存至裝置暫存器之裝置。根據本發明之另一實施例,當步驟S115自裝置暫存器選擇裝置時,係選擇最後儲存至裝置暫存器之裝置。根據本發明之其它實施例,當步驟S115自裝置暫存器選擇裝置時,係任意選擇儲存於裝置暫存器之裝置。
舉例來說,如第2圖所示,當步驟S111將裝置204對應之第四階層數減1顯示於線段W9且步驟S112中判斷裝置204對應之第四耦接暫存器不再存有其它的線段時,由於此時裝置暫存器存有裝置201、裝置202、裝置203以及裝置204,步驟S113將裝置204自裝置暫存器刪除後,裝置暫存器仍存有裝置201、裝置202以及裝置203。
在步驟S114中判斷裝置暫存器仍存有其它裝置時,在步驟S115選擇裝置暫存器中之一裝置。根據本發明之一實施例,當步驟S115自裝置暫存器選擇裝置時,係選擇最先儲存至裝置暫存器之裝置。根據本發明之另一實施例,當步驟S115自裝置暫存器選擇裝置時,係選擇最後儲存至裝置暫存器之裝置。根據本發明之其它實施例,當步驟S115自裝置暫存器選擇裝置時,係任意選擇儲存於裝置暫存器之裝置。
換句話說,由於裝置暫存器係依序儲存裝置201、裝置202以及裝置203,因此在步驟S115可選擇最先存入裝置暫存器之裝置201,也可選擇最後存入裝置暫存器之裝置203。
舉例來說,計數方法100係依序計數裝置201、裝置202、裝置203以及裝置204。根據本發明之一實施例,當計數方法100於步驟S111將對應裝置204之階層數(即,4)顯示於線段W9後,計數方法100於步驟S115中自裝置暫存器選取裝置201。當線段W2以及線段W3皆顯示第一階層數減1(即,1)後,計數方法100於步驟S115再選擇裝置202,並且依序計數裝置205、裝置206以及裝置207。
根據本發明之另一實施例,當計數方法100於步驟S111將對應裝置204之階層數(即,4)顯示於線段W9後,計數方法100於步驟S115中自裝置暫存器選取裝置203。當線段W10顯示第三階層數減1(即,3)後,計數方法100於步驟S115再選擇裝置202,並且依序計數裝置205、裝置206以及裝置207。
根據本發明之一實施例,當結束計數方法100,可產生一網表(netlist),用以顯示裝置201~裝置207之每一者的階層數以及所耦接之線段名稱。
第3圖係顯示根據本發明之一實施例所述之計數裝置之方塊圖。如第3圖所示,計數裝置300包括機器可讀取儲存媒體310以及處理器320。機器可讀取儲存媒體310用以儲存程式碼,處理器320存取程式碼後,執行第1A、1B圖之計數方法100。
本發明提出之計數方法以及計數裝置能夠計數信號路徑上所經過之階層數,使得設計者可根據計數結果而得知具有最大延遲時間之路徑,進而降低設計者以及審閱者審視積體電路的時間,並大幅提升設計效率。
100:計數方法
S101~S115:步驟流程
200:積體電路
201~207:裝置
W1~W15:線段
300:計數裝置
310:機器可讀取儲存媒體
320:處理器
第1A、1B圖係顯示根據本發明之一實施例所述之計數方法之流程圖;
第2圖係顯示根據本發明之一實施例所述之積體電路之電路圖;
第3圖係顯示根據本發明之一實施例所述之計數裝置之方塊圖。
100:計數方法
S101~S115:步驟流程
Claims (18)
- 一種計數方法,適用於計數一積體電路之一階層數,包括: 於一圖形使用者介面點選上述積體電路之一起始線段; 判斷上述起始線段是否為浮接; 當判斷上述起始線段係耦接至一第一裝置時,將上述第一裝置儲存於一裝置暫存器; 將上述階層數加一且儲存為對應上述第一裝置之一第一階層數; 將除了上述起始線段以外的上述第一裝置耦接之所有線段,儲存於一第一耦接暫存器; 自上述第一耦接暫存器選擇一第一線段; 判斷上述第一線段是否為浮接;以及 當判斷上述第一線段並非浮接時,將上述第一階層數在上述圖形使用者介面上顯示於上述第一線段。
- 如請求項1所述之計數方法,更包括: 當判斷上述第一線段係為浮接時,將上述第一階層數減一且在上述圖形使用者介面上顯示於上述第一線段。
- 如請求項1所述之計數方法,更包括: 在上述將上述第一階層數在上述圖形使用者介面上顯示於上述第一線段之步驟之後,判斷上述第一線段係耦接至一第二裝置; 將上述第二裝置儲存於上述裝置暫存器; 將上述第一階層數加一且儲存為對應上述第二裝置之一第二階層數; 將除了上述第一線段以外的上述第二裝置耦接之所有線段,儲存於一第二耦接暫存器; 自上述第二耦接暫存器選擇一第二線段,並將上述第二線段自上述第二耦接暫存器刪除; 判斷上述第二線段是否為浮接; 當判斷上述第二線段並非浮接時,將上述第二階層數在上述圖形使用者介面上顯示於上述第二線段;以及 當判斷上述第二線段係為浮接時,將上述第二階層數減一且在上述圖形使用者介面上顯示於上述第二線段。
- 如請求項3所述之計數方法,更包括: 當上述將上述第二階層數減一且在上述圖形使用者介面上顯示於上述第二線段之步驟後,判斷上述第二耦接暫存器是否仍存有上述第二裝置之其它線段; 當判斷上述第二耦接暫存器仍存有上述第二裝置之其它線段時,自上述第二耦接暫存器選擇一第三線段,且將上述第三線段自上述第二耦接暫存器刪除; 判斷上述第三線段是否為浮接; 當判斷上述第三線段並非浮接且判斷上述第三線段耦接至一第三裝置時,將上述第二階層數在上述圖形使用者介面上顯示於上述第三線段; 將上述第三裝置儲存於上述裝置暫存器; 將上述第一階層數加一且儲存為對應上述第三裝置之一第三階層數; 將上述第三裝置除了上述第三線段之外之所有線段,儲存於一第三耦接暫存器;以及 當判斷上述第三線段係為浮接時,將上述第二階層數減一且在上述圖形使用者介面上顯示於上述第三線段。
- 如請求項4所述之計數方法,更包括: 在上述自上述第二耦接暫存器選擇上述第三線段且將上述第三線段自上述第二耦接暫存器刪除之步驟之後,判斷上述第二耦接暫存器是否存有上述第二裝置之其它線段; 當判斷上述第二耦接暫存器不再存有上述第二裝置之線段時,將上述第二裝置自上述裝置暫存器刪除; 判斷上述裝置暫存器是否仍存有其它裝置;以及 當判斷上述裝置暫存器仍存有其它裝置時,自上述裝置暫存器選擇另一裝置並自上述裝置暫存器刪除。
- 如請求項5所述之計數方法,其中在上述自上述裝置暫存器選擇另一裝置並自上述裝置暫存器刪除之步驟中,係選取最先儲存至上述裝置暫存器之裝置。
- 如請求項5所述之計數方法,其中在上述自上述裝置暫存器選擇另一裝置並自上述裝置暫存器刪除之步驟中,係選取最後儲存至上述裝置暫存器之裝置。
- 如請求項5所述之計數方法,更包括: 當判斷上述裝置暫存器不再存有其它裝置時,結束上述計數方法。
- 如請求項1所述之計數方法,更包括: 當判斷上述起始線段係為浮接時,結束上述計數方法。
- 一種計數裝置,適用於計數一積體電路之一階層數,包括: 一機器可讀取儲存媒體,用以儲存一程式碼;以及 一處理器,存取上述程式碼而執行複數步驟,其中上述步驟包括: 於一圖形使用者介面點選上述積體電路之一起始線段; 判斷上述起始線段是否為浮接; 當判斷上述起始線段係耦接至一第一裝置時,將上述第一裝置儲存於一裝置暫存器; 將上述階層數加一且儲存為對應上述第一裝置之一第一階層數; 將除了上述起始線段以外的上述第一裝置耦接之所有線段,儲存於一第一耦接暫存器; 自上述第一耦接暫存器選擇一第一線段; 判斷上述第一線段是否為浮接;以及 當判斷上述第一線段並非浮接時,將上述第一階層數在上述圖形使用者介面上顯示於上述第一線段。
- 如請求項10所述之計數裝置,其中上述步驟更包括: 當判斷上述第一線段係為浮接時,將上述第一階層數減一且在上述圖形使用者介面上顯示於上述第一線段。
- 如請求項10所述之計數裝置,其中上述步驟更包括: 在上述將上述第一階層數在上述圖形使用者介面上顯示於上述第一線段之步驟之後,判斷上述第一線段係耦接至一第二裝置; 將上述第二裝置儲存於上述裝置暫存器; 將上述第一階層數加一且儲存為對應上述第二裝置之一第二階層數; 將除了上述第一線段以外的上述第二裝置耦接之所有線段,儲存於一第二耦接暫存器; 自上述第二耦接暫存器選擇一第二線段,並將上述第二線段自上述第二耦接暫存器刪除; 判斷上述第二線段是否為浮接; 當判斷上述第二線段並非浮接時,將上述第二階層數在上述圖形使用者介面上顯示於上述第二線段;以及 當判斷上述第二線段係為浮接時,將上述第二階層數減一且在上述圖形使用者介面上顯示於上述第二線段。
- 如請求項12所述之計數裝置,其中上述步驟更包括: 當上述將上述第二階層數減一且在上述圖形使用者介面上顯示於上述第二線段之步驟後,判斷上述第二耦接暫存器是否仍存有上述第二裝置之其它線段; 當判斷上述第二耦接暫存器仍存有上述第二裝置之其它線段時,自上述第二耦接暫存器選擇一第三線段,且將上述第三線段自上述第二耦接暫存器刪除; 判斷上述第三線段是否為浮接; 當判斷上述第三線段並非浮接且判斷上述第三線段耦接至一第三裝置時,將上述第二階層數在上述圖形使用者介面上顯示於上述第三線段; 將上述第三裝置儲存於上述裝置暫存器; 將上述第一階層數加一且儲存為對應上述第三裝置之一第三階層數; 將上述第三裝置除了上述第三線段之外之所有線段,儲存於一第三耦接暫存器;以及 當判斷上述第三線段係為浮接時,將上述第二階層數減一且在上述圖形使用者介面上顯示於上述第三線段。
- 如請求項13所述之計數裝置,其中上述步驟更包括: 在上述自上述第二耦接暫存器選擇上述第三線段且將上述第三線段自上述第二耦接暫存器刪除之步驟之後,判斷上述第二耦接暫存器是否存有上述第二裝置之其它線段; 當判斷上述第二耦接暫存器不再存有上述第二裝置之線段時,將上述第二裝置自上述裝置暫存器刪除; 判斷上述裝置暫存器是否仍存有其它裝置;以及 當判斷上述裝置暫存器仍存有其它裝置時,自上述裝置暫存器選擇另一裝置並自上述裝置暫存器刪除。
- 如請求項14所述之計數裝置,其中上述處理器在執行上述自上述裝置暫存器選擇另一裝置並自上述裝置暫存器刪除之步驟時,選取最先儲存至上述裝置暫存器之裝置。
- 如請求項14所述之計數裝置,其中上述處理器在執行上述自上述裝置暫存器選擇另一裝置並自上述裝置暫存器刪除之步驟時,選取最後儲存至上述裝置暫存器之裝置。
- 如請求項14所述之計數裝置,其中上述步驟更包括: 當判斷上述裝置暫存器不再存有其它裝置時,結束上述計數方法。
- 如請求項10所述之計數裝置,其中上述步驟更包括: 當判斷上述起始線段係為浮接時,結束上述計數方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109141636A TWI783310B (zh) | 2020-11-26 | 2020-11-26 | 計數方法以及計數裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109141636A TWI783310B (zh) | 2020-11-26 | 2020-11-26 | 計數方法以及計數裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202221551A TW202221551A (zh) | 2022-06-01 |
TWI783310B true TWI783310B (zh) | 2022-11-11 |
Family
ID=83062449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109141636A TWI783310B (zh) | 2020-11-26 | 2020-11-26 | 計數方法以及計數裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI783310B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200609744A (en) * | 2004-06-24 | 2006-03-16 | Ibm | Digital data processing apparatus having multi-level register file |
US8161432B2 (en) * | 2000-02-17 | 2012-04-17 | Tensilica, Inc. | Automated processor generation system and method for designing a configurable processor |
TWI433032B (zh) * | 2007-07-18 | 2014-04-01 | Advanced Micro Devices Inc | 具有階層式微碼儲存之多核心處理器 |
CN103777922A (zh) * | 2012-10-23 | 2014-05-07 | 亚德诺半导体技术公司 | 预测计数器 |
US9898297B2 (en) * | 2008-10-15 | 2018-02-20 | Hyperion Core, Inc. | Issuing instructions to multiple execution units |
TW202038053A (zh) * | 2018-11-27 | 2020-10-16 | 芬蘭商米尼碼處理器公司 | 基於覆蓋率之微電子電路及用於提供微電子電路之設計的方法 |
TWI709053B (zh) * | 2016-04-27 | 2020-11-01 | 台灣積體電路製造股份有限公司 | 積體電路設計系統以及用於積體電路設計之方法 |
-
2020
- 2020-11-26 TW TW109141636A patent/TWI783310B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8161432B2 (en) * | 2000-02-17 | 2012-04-17 | Tensilica, Inc. | Automated processor generation system and method for designing a configurable processor |
TW200609744A (en) * | 2004-06-24 | 2006-03-16 | Ibm | Digital data processing apparatus having multi-level register file |
TWI433032B (zh) * | 2007-07-18 | 2014-04-01 | Advanced Micro Devices Inc | 具有階層式微碼儲存之多核心處理器 |
US9898297B2 (en) * | 2008-10-15 | 2018-02-20 | Hyperion Core, Inc. | Issuing instructions to multiple execution units |
CN103777922A (zh) * | 2012-10-23 | 2014-05-07 | 亚德诺半导体技术公司 | 预测计数器 |
TWI709053B (zh) * | 2016-04-27 | 2020-11-01 | 台灣積體電路製造股份有限公司 | 積體電路設計系統以及用於積體電路設計之方法 |
TW202038053A (zh) * | 2018-11-27 | 2020-10-16 | 芬蘭商米尼碼處理器公司 | 基於覆蓋率之微電子電路及用於提供微電子電路之設計的方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202221551A (zh) | 2022-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6425110B1 (en) | Incremental design tuning and decision mediator | |
US6993470B2 (en) | Method of evaluating test cases in a simulation environment by harvesting | |
US7197736B2 (en) | Adaptive power routing and shield sharing to reduce shield count | |
Liu et al. | Minimizing clock latency range in robust clock tree synthesis | |
TWI783310B (zh) | 計數方法以及計數裝置 | |
US8010922B2 (en) | Automated method for buffering in a VLSI design | |
US6698000B2 (en) | Semiconductor process parameter determining method, semiconductor process parameter determining system, and semiconductor process parameter determining program | |
US9342642B1 (en) | Statistical optimization in place-and-route | |
US20030070148A1 (en) | System for improving circuit simulations by utilizing a simplified circuit model based on effective capacitance and inductance values | |
US20080148213A1 (en) | Routing method for reducing coupling between wires of an electronic circuit | |
US20050223345A1 (en) | Circuit design assistant system, circuit design method, and program product for circuit design | |
CN114692531A (zh) | 一种计数方法以及计数装置 | |
US7146590B1 (en) | Congestion estimation for programmable logic devices | |
US7092858B1 (en) | Method and apparatus for formally constraining random simulation | |
CN115099178A (zh) | 一种考虑编程干扰的flash型FPGA布线方法 | |
US7913216B2 (en) | Accurate parasitics estimation for hierarchical customized VLSI design | |
US8006208B2 (en) | Reducing coupling between wires of an electronic circuit | |
Jutman et al. | Structurally synthesized binary decision diagrams | |
US6654943B2 (en) | Method, system, and computer program product for correcting anticipated problems related to global routing | |
CN111813789B (zh) | 数据配置方法、装置、计算机可读存储介质及电子设备 | |
Pan et al. | Redundant via insertion under timing constraints | |
JP3046269B2 (ja) | ホットキャリア劣化推定方法 | |
WO2023245626A1 (zh) | 用于电子设计自动化的方法和设备 | |
US11301606B1 (en) | Counting method for counting the stage number passing through a signal path on a graphical user interface | |
Huang et al. | Maze routing with buffer insertion under transition time constraints |