TWI779563B - 用於積體電路封裝的分層缺陷檢測方法 - Google Patents

用於積體電路封裝的分層缺陷檢測方法 Download PDF

Info

Publication number
TWI779563B
TWI779563B TW110113835A TW110113835A TWI779563B TW I779563 B TWI779563 B TW I779563B TW 110113835 A TW110113835 A TW 110113835A TW 110113835 A TW110113835 A TW 110113835A TW I779563 B TWI779563 B TW I779563B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
circuit package
time
built
terminal voltage
Prior art date
Application number
TW110113835A
Other languages
English (en)
Other versions
TW202229905A (zh
Inventor
張學豪
曾國華
葉明明
李棟杰
趙時峰
Original Assignee
大陸商昂寶電子（上海）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商昂寶電子（上海）有限公司 filed Critical 大陸商昂寶電子（上海）有限公司
Publication of TW202229905A publication Critical patent/TW202229905A/zh
Application granted granted Critical
Publication of TWI779563B publication Critical patent/TWI779563B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

提供了一種用於積體電路封裝的分層缺陷檢測方法，包括：在積體電路封裝的內置二極體輸入管腳施加能夠使積體電路封裝的內部晶片發熱的預定電流；測量積體電路封裝的內置二極體輸入管腳處在多個時間的端電壓；以及根據積體電路封裝的內置二極體輸入管腳處在多個時間的端電壓，判斷積體電路封裝是否存在分層缺陷，其中，分層缺陷是指積體電路封裝的內部晶片和封裝基島之間分層的封裝缺陷。根據本發明實施例的用於積體電路封裝的分層缺陷檢測方法可以成本低廉且快速地檢測出大量積體電路封裝中存在分層缺陷的積體電路封裝，從而可以實現對於大量積體電路封裝的快速診斷、篩選、和測試。

Description

用於積體電路封裝的分層缺陷檢測方法
本發明涉及積體電路封裝領域，尤其涉及一種用於積體電路封裝的分層缺陷檢測方法。
積體電路封裝的內部晶片與封裝基島之間的分層是一種較為常見的封裝缺陷，會導致內部晶片無法有效工作或性能異常(例如，內部晶片發熱、效率降低、甚至損傷或損毀等)。
目前，大多採用專業超聲波掃描設備來檢測積體電路封裝的內部晶片與封裝基島之間的分層(即，積體電路封裝的分層缺陷)。但是，專業超聲波掃描設備昂貴，並且這種檢測方法的檢測效率低，無法通過抽樣精準判斷並剔除大批量積體電路封裝中存在分層缺陷的積體電路封裝。
鑒於以上所述的一個或多個問題，本發明提供了一種用於積體電路封裝的分層缺陷檢測方法。
根據本發明實施例的用於積體電路封裝的分層缺陷檢測方法包括：在積體電路封裝的內置二極體輸入管腳施加能夠使積體電路封裝的內部晶片發熱的預定電流；測量積體電路封裝的內置二極體輸入管腳處在多個時間的端電壓；以及根據積體電路封裝的內置二極體輸入管腳處在多個時間的端電壓，判斷積體電路封裝是否存在分層缺陷，其中，分層缺陷是指積體電路封裝的內部晶片和封裝基島之間分層的封裝缺陷。
根據本發明實施例的用於積體電路封裝的分層缺陷檢測方法可以成本低廉且快速地檢測出大量積體電路封裝中存在分層缺陷的積體電路封裝，從而可以實現對於大量積體電路封裝的快速診斷、篩選、和 測試。
8:汲極(Drain)引腳
300:分層缺陷檢測方法
IH:電流
S302,S304,S306:步驟
t1:第一時間
t2:第二時間
Vf:導通電壓
VR:接觸電阻的對應等效電壓
從下面結合圖式對本發明的具體實施方式的描述中可以更好地理解本發明，其中：圖1示出了積體電路封裝的內置二極體輸入管腳所連接的內部結構的等效電路圖。
圖2示出了在積體電路封裝的內置二極體輸入管腳施加預定電流IH時，積體電路封裝的內置二極體輸入管腳處的端電壓的變化曲線。
圖3示出了根據本發明實施例的用於積體電路封裝的分層缺陷檢測方法的流程圖。
圖4示出了脈寬調變(Pulse Width Modulation，PWM)類內置金屬-氧化物半導體場效應電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的積體電路封裝的示例引腳圖。
圖5示出了圖4所示的積體電路封裝的汲極(Drain)腳處在第一時間和第二時間的端電壓之間的電壓差值與其分層程度之間的相關性示意圖。
下面將詳細描述本發明的各個方面的特徵和示例性實施例。在下面的詳細描述中，提出了許多具體細節，以便提供對本發明的全面理解。但是，對於本領域技術人員來說很明顯的是，本發明可以在不需要這些具體細節中的一些細節的情況下實施。下面對實施例的描述僅僅是為了通過示出本發明的示例來提供對本發明的更好的理解。本發明絕不限於下面所提出的任何具體配置和演算法，而是在不脫離本發明的精神的前提下覆蓋了元素、部件和演算法的任何修改、替換和改進。在圖式和下面的描述中，沒有示出公知的結構和技術，以便避免對本發明造成不必要的模糊。
在積體電路封裝中，內部晶片和封裝基島之間採用導電銀膠黏接，經常會出現導電銀膠與內部晶片黏接在一起，但是導電銀膠與 封裝基島之間出現分層從而導致內部晶片和封裝基島之間分層的情況。積體電路封裝的內部晶片和封裝基島之間分層是一種比較常見的封裝缺陷。
根據包括諸如，金屬-氧化物半導體場效應電晶體(MOSFET)、雙極性接面電晶體(Bipolar Junction Transistor，BJT)、絕緣閘雙極性接面電晶體(Insulated Gate Bipolar Transistor，IGBT)等功率器件的積體電路封裝的內置二極體的電流、電壓、和阻抗特性可知，在積體電路封裝的內部晶片和封裝基島之間不存在分層(即，積體電路封裝不存在分層缺陷)的情況下，積體電路封裝的內部晶片和封裝基島之間的接觸電阻不會隨著施加在積體電路封裝的內置二極體輸入管腳處的電流的大小顯著變化；在積體電路封裝的內部晶片和封裝基島之間存在分層(即，積體電路封裝存在分層缺陷)的情況下，在足以使積體電路封裝的內部晶片和封裝基島之間從分層恢復接觸的大電流施加在積體電路封裝的內置二極體輸入管腳時，積體電路封裝的內部晶片和封裝基島之間的接觸電阻顯著減小(相比沒有在積體電路封裝的內置二極體輸入管腳施加該大電流時)。
圖1示出了積體電路封裝的內置二極體輸入管腳所連接的內部結構的等效電路圖。在圖1中，VR表示積體電路封裝的內部晶片和封裝基島之間的接觸電阻的對應等效電壓，Vf表示積體電路封裝的內置二極體的導通電壓，IH表示足以使積體電路封裝的內部晶片和封裝基島之間從分層恢復為接觸的預定電流。當在積體電路封裝的內置二極體輸入管腳施加預定電流IH時，積體電路封裝的內置二極體輸入管腳處的端電壓為(VR+Vf)。
圖2示出了在積體電路封裝的內置二極體輸入管腳施加預定電流IH時，積體電路封裝的內置二極體輸入管腳處的端電壓的變化曲線。從圖2可以看出，對於存在分層缺陷的積體電路封裝(即，積體電路封裝缺陷品)，當在該積體電路封裝的內置二極體輸入管腳施加預定電流IH時，該積體電路封裝的內部晶片發熱，使得該積體電路封裝的內置二極體輸入管腳處在第一時間t1的端電壓和在第二時間t2的端電壓之間存在斷 崖式下降；對於不存在分層缺陷的積體電路封裝(即，積體電路封裝良品)，當在該積體電路封裝的內置二極體輸入管腳施加預定電流IH時，該積體電路封裝的內置二極體輸入管腳處在第一時間t1的端電壓和在第二時間t2的端電壓之間不存在顯著變化。
基於圖2所示的積體電路封裝缺陷品和積體電路封裝良品的內置二極體輸入管腳處的端電壓的變化趨勢的不同，提出了根據本發明實施例的用於積體電路封裝的分層缺陷檢測方法。
圖3示出了根據本發明實施例的用於積體電路封裝的分層缺陷檢測方法300的流程圖。如圖3所示，分層缺陷檢測方法300包括：S302，在積體電路封裝的內置二極體輸入管腳施加能夠使積體電路封裝的內部晶片發熱的預定電流；S304，測量積體電路封裝的內置二極體輸入管腳處在多個時間的端電壓；以及S306，根據積體電路封裝的內置二極體輸入管腳處在多個時間的端電壓，判斷積體電路封裝是否存在分層缺陷，其中，分層缺陷是指積體電路封裝的內部晶片和封裝基島之間分層的封裝缺陷。
這裡，需要說明的是，當積體電路封裝的內部晶片發熱時，積體電路封裝的內部晶片與封裝基島之間的分層面會出現明顯的物理變化，即由分離變化為接觸或部分接觸。
根據本發明實施例的用於積體電路封裝的分層缺陷檢測方法可以成本低廉且快速地檢測出大量積體電路封裝中存在分層缺陷的積體電路封裝，從而可以實現對於大量積體電路封裝的快速診斷、篩選、和測試。
在一些實施例中，預定電流是在被施加到與積體電路封裝同批次生產的、存在分層缺陷的積體電路封裝缺陷品的內置二極體輸入管腳時，使得該積體電路封裝缺陷品的內部晶片和封裝基島之間從分層恢復為接觸的負向電流。
在一些實施例中，可以根據積體電路封裝的內置二極體輸入管腳處在多個時間的端電壓的變化曲線，判斷積體電路封裝是否存在 分層缺陷。例如，當積體電路封裝的內置二極體輸入管腳處在多個時間的端電壓的變化曲線存在斷崖式下降時，判定積體電路封裝存在分層缺陷，否則判定積體電路封裝不存在分層缺陷。
在一些實施例中，可以根據積體電路封裝的內置二極體輸入管腳處在第一時間的端電壓和在第二時間的端電壓之間的電壓差值，判斷積體電路封裝是否存在分層缺陷。例如，當積體電路封裝的內置二極體輸入管腳處在第一時間的端電壓和在第二時間的端電壓之間的電壓差值大於預定閾值時，判定積體電路封裝存在分層缺陷；當積體電路封裝的內置二極體輸入管腳處在第一時間的端電壓和在第二時間的端電壓之間的電壓差值不大於預定閾值時，判定積體電路封裝不存在分層缺陷。
在一些實施例中，可以通過設置合適的回流焊和高低溫迴圈條件，模擬市場應用端的最嚴苛焊接和老化環境產生的應力情況，使與積體電路封裝同批次生產的積體電路封裝樣品的內部晶片和框架基島之間分層來獲取積體電路封裝缺陷品。分層缺陷檢測方法300還可以包括：通過在積體電路封裝缺陷品的內置二極體輸入管腳施加多個不同電流，並在每次施加不同電流時測量積體電路封裝缺陷品的內置二極體輸入管腳處在多個不同時間的端電壓，確定預定電流、第一時間、以及第二時間。
在一些實施例中，分層缺陷檢測方法300還可以包括：在與積體電路封裝同批次生產的、不存在分層缺陷的積體電路封裝良品的內置二極體輸入管腳施加預定電流，並測量積體電路封裝良品的內置二極體輸入管腳處在第一時間的端電壓和在第二時間的端電壓之間的電壓差值；在積體電路封裝缺陷品的內置二極體輸入管腳施加預定電流以使使積體電路封裝缺陷品的內部晶片發熱，並測量積體電路封裝缺陷品的內置二極體輸入管腳處在第一時間的端電壓和在第二時間的端電壓之間的電壓差值；以及通過比較積體電路封裝良品的內置二極體輸入管腳處在第一時間的端電壓和在第二時間的端電壓之間的電壓差值和積體電路封裝缺陷品的內置二極體輸入管腳處在第一時間的端電壓和在第二時間的端電壓之間的電壓差值，確定預定閾值。
下面以脈寬調變(PWM)類內置MOSFET的積體電路封裝為例，詳細說明根據本發明實施例的用於積體電路封裝的分層缺陷檢測方法的實現方式。
圖4示出了PWM類內置MOSFET的積體電路封裝的示例引腳圖。從圖4可以看出，該積體電路封裝包括四個內置二極體輸入管腳(即，Drain腳)，而該積體電路封裝的閘極(Gate)和PWM的閘極內部相連，無外部引出，該積體電路封裝的源極(Source)則與圖4上的接地(GND 1,2)連接。可以採用紅外回流焊和高低溫衝擊試驗，模擬用戶端最惡劣的應用條件產生圖4所示的積體電路封裝的存在分層缺陷的樣品。
對於圖4所示的積體電路封裝的存在分層缺陷的樣品，可以在該樣品的任意一個Drain引腳(例如，Drain引腳8)施加負向電流IH並測量Drain引腳8處的端電壓。可以通過多次實驗來確定能夠使Drain引腳8處的端電壓存在斷崖式下降的負向電流IH的大小、以及存在該斷崖式下降的時間段的起點和終點(即，第一時間t1和第二時間t2)。例如，可以確定負向電流IH的大小為3安培，第一時間t1和第二時間t2分別為從施加3安培大小的負向電流IH的時刻開始計時之後的1毫秒和12毫秒。
接著，對於圖4所示的積體電路封裝的不存在分層缺陷的樣品，可以在該樣品的Drain引腳8施加大小為3安培的負向電流IH並測量Drain引腳8處在第一時間t1的端電壓和在第二時間t2的端電壓之間的電壓差值。
假設存在圖4所示的積體電路封裝的1#至4#樣品，其中，1#和2#樣品是不存在分層缺陷的良品，3#和4#樣品是存在分層缺陷的缺陷品。下面的表1給出了在良品1#和2#、缺陷品3#和4#的Drain引腳8施加大小為3安培的負向電流IH時，良品1#和2#、缺陷品3#和4#的Drain引腳8處在第一時間t1和第二時間t2的端電壓以及端電壓之間的電壓差值Delta。
Figure 110113835-A0305-02-0008-1
Figure 110113835-A0305-02-0009-2
假設存在圖4所示的積體電路封裝的10個樣品，這些樣品的編號分別為1至10。通過實驗可以發現，當在這些樣品的Drain腳8施加3安培大小的負向電流IH時，這些樣品的Drain腳8處在第一時間t1和第二時間t2的端電壓之間的電壓差值Delta與這些樣品的分層程度呈高相關性。下面的表2給出了在樣品1至10的Drain引腳8施加大小為3安培的負向電流IH時，樣品1至10的Drain引腳8處在第一時間t1和第二時間t2的端電壓之間的電壓差值Delta和這些樣品的分層程度。
Figure 110113835-A0305-02-0009-3
圖5示出了圖4所示的積體電路封裝的Drain腳處在第一時間和第二時間的端電壓之間的電壓差值與其分層程度之間的相關性示意圖。通過比較表2和圖5所示的積體電路封裝良品和積體電路封裝缺陷品的分層程度和電壓差值，其中分層程度越大，本方法測試的Delta值越大，二者呈現一致的相關性趨勢特徵，因此可以通過測試Delta來測試物理性分層程度，如圖5所示，X軸為样品编号1~10号，Y轴(左轴)为測試Delta,Y轴(右轴)为分层程度；可以同图直观对比。实线趋势图为10颗样品的测试Delta趋势，虚线趋势图为10颗样品的分层程度趋势，两图的趋势一致。在樣品4~10的分層程度標示10%至100%；測試Delta則顯示22mV至105mV，而在樣品3時，分層程度標示0；測試Delta則顯示18mV，因此，以該18mV為比較基礎，可以確定用於圖4所示的積體電路封裝的分層缺陷檢測的Delta閾值。例如，可以確定用於圖4的Delta閾值為18毫伏(mV)，電壓差值Delta大於18mV的積體電路封裝為缺陷品，電壓差值Delta不大於18mV的積體電路封裝為良品。
通過以上描述可以看出，根據本發明實施例的用於積體電路封裝的分層缺陷檢測方法可以用於檢測具有以下特點的積體電路封裝的分層缺陷：1)內置垂直型晶圓工藝的功率器件，包括但不限於MOSFET、BJT、IGBT等單元的分立或積體類積體電路封裝；2)積體電路封裝的內部晶片和封裝基島之間採用導電銀膠黏接，接觸電阻要求高，內部晶片與封裝基島之間的分層或斷層缺陷造成的阻抗增加會造成應用性能、熱耗散或損傷不良；3)敏感型應用環境造成積體電路封裝吸濕，加劇後期焊接熱應力、引入積體電路封裝的失效風險。
本發明可以以其他的具體形式實現，而不脫離其精神和本質特徵。例如，特定實施例中所描述的演算法可以被修改，而系統體系結構並不脫離本發明的基本精神。因此，當前的實施例在所有方面都被看作是示例性的而非限定性的，本發明的範圍由所附申請專利範圍而非上述描述定義，並且，落入申請專利範圍的含義和等同物的範圍內的全部改變從而都被包括在本發明的範圍之中。
300:分層缺陷檢測方法
S302,S304,S306:步驟

Claims (7)

  1. 一種用於積體電路封裝的分層缺陷檢測方法，包括：在積體電路封裝的內置二極體輸入管腳施加能夠使所述積體電路封裝的內部晶片發熱的預定電流；測量所述積體電路封裝的內置二極體輸入管腳處在多個時間的端電壓；以及根據所述積體電路封裝的內置二極體輸入管腳處在所述多個時間的端電壓，判斷所述積體電路封裝是否存在分層缺陷，其中，所述分層缺陷是指所述積體電路封裝的內部晶片和封裝基島之間分層的封裝缺陷，當所述積體電路封裝的內置二極體輸入管腳處在所述第一時間的端電壓和在所述第二時間的端電壓之間的電壓差值大於預定閾值時，判定所述積體電路封裝存在所述分層缺陷。
  2. 如請求項1所述的分層缺陷檢測方法，其中，根據所述積體電路封裝的內置二極體輸入管腳處在第一時間的端電壓和在第二時間的端電壓之間的電壓差值，判斷所述積體電路封裝是否存在所述分層缺陷。
  3. 如請求項1所述的分層缺陷檢測方法，其中，當所述積體電路封裝的內置二極體輸入管腳處在所述第一時間的端電壓和在所述第二時間的端電壓之間的電壓差值不大於預定閾值時，判定所述積體電路封裝不存在所述分層缺陷。
  4. 如請求項1至3中任一項所述的分層缺陷檢測方法，其中，所述預定電流是在被施加到與所述積體電路封裝同批次生產的、存在所述分層缺陷的積體電路封裝缺陷品的內置二極體輸入管腳時，所述積體電路封裝缺陷品的內部晶片發熱，使得所述積體電路封裝缺陷品的內部晶片和封裝基島之間由分層恢復為接觸的負向電流。
  5. 如請求項4所述的分層缺陷檢測方法，其中，當所述積體電路封裝缺陷品的內置二極體輸入管腳被施加以所述預定電流時，所述積體電路封裝缺陷品的內置二極體輸入管腳處在所述第一時間的端電壓和在所述第二 時間的端電壓之間存在斷崖式下降。
  6. 如請求項4所述的分層缺陷檢測方法，還包括：通過在所述積體電路封裝缺陷品的內置二極體輸入管腳施加多個不同電流，並在每次施加不同電流時測量所述積體電路封裝缺陷品的內置二極體輸入管腳處在多個不同時間的端電壓，確定所述預定電流、所述第一時間、以及所述第二時間。
  7. 如請求項6所述的分層缺陷檢測方法，還包括：在與所述積體電路封裝同批次生產的、不存在所述分層缺陷的積體電路封裝良品的內置二極體輸入管腳施加所述預定電流，並測量所述積體電路封裝良品的內置二極體輸入管腳處在所述第一時間的端電壓和在所述第二時間的端電壓之間的電壓差值；在所述積體電路封裝缺陷品的內置二極體輸入管腳施加所述預定電流，並測量所述積體電路封裝缺陷品的內置二極體輸入管腳處在所述第一時間的端電壓和在所述第二時間的端電壓之間的電壓差值；以及通過比較所述積體電路封裝良品的內置二極體輸入管腳處在所述第一時間的端電壓和在所述第二時間的端電壓之間的電壓差值和所述積體電路封裝缺陷品的內置二極體輸入管腳處在所述第一時間的端電壓和在所述第二時間的端電壓之間的電壓差值，確定所述預定閾值。
TW110113835A 2021-01-18 2021-04-16 用於積體電路封裝的分層缺陷檢測方法 TWI779563B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110061443.1 2021-01-18
CN202110061443.1A CN112858887A (zh) 2021-01-18 2021-01-18 用于集成电路封装的分层缺陷检测方法

Publications (2)

Publication Number Publication Date
TW202229905A TW202229905A (zh) 2022-08-01
TWI779563B true TWI779563B (zh) 2022-10-01

Family

ID=76006219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113835A TWI779563B (zh) 2021-01-18 2021-04-16 用於積體電路封裝的分層缺陷檢測方法

Country Status (2)

Country Link
CN (1) CN112858887A (zh)
TW (1) TWI779563B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114113961A (zh) * 2021-11-05 2022-03-01 珠海市大鹏电子科技有限公司 一种光电耦合器的筛选方法
CN113781484A (zh) * 2021-11-12 2021-12-10 聚时科技(江苏)有限公司 半导体芯片结构缺陷检测方法
CN117182227A (zh) * 2023-11-08 2023-12-08 日月新检测科技(苏州)有限公司 集成电路检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372073B2 (en) * 1996-02-23 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film, semiconductor device and manufacturing method thereof
CN102901938A (zh) * 2012-10-10 2013-01-30 上海普天邮通科技股份有限公司 一种测量led灯具整体性光衰特性的方法
CN104701300A (zh) * 2013-12-10 2015-06-10 中芯国际集成电路制造(上海)有限公司 一种金属层间介质测试结构及测试方法
CN108710076A (zh) * 2018-05-24 2018-10-26 南京南大光电工程研究院有限公司 基于AlGaN/GaN HEMT器件的动态导通阻抗自动化提取电路及自动化提取方法
CN108732480A (zh) * 2018-05-24 2018-11-02 江苏矽导集成科技有限公司 基于SiCMOSFET器件并联使用的自动化分拣电路及自动化分拣方法
TW201841278A (zh) * 2017-01-23 2018-11-16 美商特索羅科學有限公司 發光二極體測試設備及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102183546B (zh) * 2010-01-19 2014-12-24 财团法人工业技术研究院 发光二极管封装接口的检测装置及方法
CN101813638B (zh) * 2010-04-30 2012-06-13 华中科技大学 一种芯片焊点缺陷在线检测方法及装置
CN104851818B (zh) * 2014-02-14 2017-12-22 中芯国际集成电路制造(上海)有限公司 介质层缺陷的检测方法和检测装置
CN204694799U (zh) * 2015-03-20 2015-10-07 深圳康姆科技有限公司 一种新型的封装检测系统
CN105044536B (zh) * 2015-03-20 2018-11-13 深圳康姆科技有限公司 一种新型的封装缺陷检测方法和系统
US9793231B2 (en) * 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
CN111652844B (zh) * 2020-04-27 2024-04-12 中国空间技术研究院 一种基于数字图像区域增长的x射线缺陷检测方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372073B2 (en) * 1996-02-23 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film, semiconductor device and manufacturing method thereof
CN102901938A (zh) * 2012-10-10 2013-01-30 上海普天邮通科技股份有限公司 一种测量led灯具整体性光衰特性的方法
CN104701300A (zh) * 2013-12-10 2015-06-10 中芯国际集成电路制造(上海)有限公司 一种金属层间介质测试结构及测试方法
TW201841278A (zh) * 2017-01-23 2018-11-16 美商特索羅科學有限公司 發光二極體測試設備及其製造方法
CN108710076A (zh) * 2018-05-24 2018-10-26 南京南大光电工程研究院有限公司 基于AlGaN/GaN HEMT器件的动态导通阻抗自动化提取电路及自动化提取方法
CN108732480A (zh) * 2018-05-24 2018-11-02 江苏矽导集成科技有限公司 基于SiCMOSFET器件并联使用的自动化分拣电路及自动化分拣方法

Also Published As

Publication number Publication date
CN112858887A (zh) 2021-05-28
TW202229905A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
TWI779563B (zh) 用於積體電路封裝的分層缺陷檢測方法
US20110133769A1 (en) Inspection apparatus and method for led package interface
JP4720586B2 (ja) 検査方法及び検査装置
JP2008147923A5 (zh)
Sarkany et al. Comparison of different power cycling strategies for accelerated lifetime testing of power devices
Sarkany et al. Failure prediction of IGBT modules based on power cycling tests
KR101869804B1 (ko) 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법
Baker et al. Experimental evaluation of IGBT junction temperature measurement via a Modified-VCE (ΔVCE_ΔVGE) method with series resistance removal
JP6348755B2 (ja) 半導体トランジスタのテスト方法
Sarkany et al. Analysis of concurrent failure mechanisms in IGBT structures during active power cycling tests
TWI482233B (zh) 用於檢測半導體元件之熱性與電性之間的關係的方法及設備
Annaniah et al. An investigation on die crack detection using Temperature Sensitive Parameter for high speed LED mass production
CN112505526B (zh) 一种大功率模块内部多芯片温度分布均匀性的评测方法
JPS5839021A (ja) 半導体装置の検査方法
EP0105003B1 (en) Method of screening resin-sealed semiconductor devices
Ibrahim et al. Using of bond-wire resistance as aging indicator of semiconductor power modules
Denk et al. Investigation of the characteristic thermal properties of IGBT power modules for robust in-situ health monitoring
JP7392533B2 (ja) 検査システム
JP6652337B2 (ja) 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置
JP2015114149A (ja) ボンディングワイヤ劣化検出装置及びボンディングワイヤ劣化検出方法
JP2013032965A (ja) 半導体装置の検査装置及び半導体装置の検査方法
CN114089150A (zh) 半导体芯片的试验装置及试验方法
JP4599776B2 (ja) ワイヤボンディング評価方法とそれに用いる評価用治具
CN115166457A (zh) 一种SiC MOSFET模块内部多芯片温度分布均匀性的无损测试方法
WO2024001883A1 (zh) 互连结构阻抗测量电路、测量装置及测量方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent