TWI779474B - 用於電性隔離之掩埋損傷層 - Google Patents

用於電性隔離之掩埋損傷層 Download PDF

Info

Publication number
TWI779474B
TWI779474B TW110103834A TW110103834A TWI779474B TW I779474 B TWI779474 B TW I779474B TW 110103834 A TW110103834 A TW 110103834A TW 110103834 A TW110103834 A TW 110103834A TW I779474 B TWI779474 B TW I779474B
Authority
TW
Taiwan
Prior art keywords
polycrystalline layer
substrate
trench isolation
thickness
shallow trench
Prior art date
Application number
TW110103834A
Other languages
English (en)
Other versions
TW202207287A (zh
Inventor
西瓦Ｐ 阿度蘇米利
安東尼Ｋ 史塔佩爾
蜜雪兒Ｊ 阿布哈利勒
約翰Ｊ 艾利斯蒙納根
柏吉達 巴布
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202207287A publication Critical patent/TW202207287A/zh
Application granted granted Critical
Publication of TWI779474B publication Critical patent/TWI779474B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Laying Of Electric Cables Or Lines Outside (AREA)
  • Insulated Conductors (AREA)

Abstract

本發明揭示包括電性隔離的結構以及形成包括電性隔離的結構的方法。第一多晶層位於基板中，且第二多晶層位於該第一多晶層與該基板的頂部表面之間。該基板包括位於該第二多晶層與該基板的該頂部表面之間的單晶半導體材料的第一部分。該基板包括位於該第一多晶層與該第二多晶層之間的該單晶半導體材料的第二部分。該第一多晶層具有一厚度。該第二多晶層具有厚度大於該第一多晶層的該厚度的部分。

Description

用於電性隔離之掩埋損傷層
本發明係關於半導體裝置製造及積體電路，尤其關於包括電性隔離的結構以及形成包括電性隔離的結構的方法。
當使用塊體半導體晶圓形成時，裝置結構例如射頻開關容易受高電容及本體間洩漏影響。為降低易感性可採取的措施是用絕緣體上矽晶圓替代該塊體晶圓，在該絕緣體上矽晶圓中，掩埋絕緣體層設於提供裝置結構的主動裝置區的本體與位於該掩埋絕緣體層下方的基板的本體之間。為降低易感性可採取的另一種措施是提供圍繞裝置結構的主動裝置區的三阱隔離。
儘管已證明這些措施適合其預期目標，但需要具有改進的電性隔離的結構以及形成包括電性隔離的結構的方法。
在本發明的一個實施例中，一種結構包括由單晶半導體材料組成的基板，位於該基板中的第一多晶層，以及位於該第一多晶層與該基板的頂部表面之間的第二多晶層。該基板包括位於該第二多晶層與該基板的該頂部表 面之間的該單晶半導體材料的第一部分。該基板包括位於該第一多晶層與該第二多晶層之間的該單晶半導體材料的第二部分。該第一多晶層具有一厚度。該第二多晶層具有厚度大於該第一多晶層的該厚度的部分。
在本發明的一個實施例中，一種方法包括執行第一多個離子植入製程，以在基板中形成第一多個片段，以及執行第二多個離子植入製程，以在該基板中形成第二多個片段。各該第一多個片段含有第一植入離子，並以第一多個不同的能量執行該第一多個離子植入製程。各該第二多個片段含有第二植入離子，並以第二多個不同的能量執行該第二多個離子植入製程。該方法進一步包括對該基板退火，以將鄰近該第一多個片段及該第二多個片段的該基板轉換成第一多晶層以及位於該第一多晶層與該基板的頂部表面之間的第二多晶層。
10:半導體基板
11:頂部表面
12:淺溝槽隔離區
12a:終止表面
13:淺溝槽隔離區
13a:終止表面
14:植入離子帶、帶
15:主動裝置區
16:植入離子帶、帶
18:植入離子帶、帶
20:植入離子帶、帶
22:植入離子帶、帶
24:植入離子帶、帶
26:改性區
28:區
30:間距
32:間距
34:間距
36:多晶層
38:多晶層
40:部分
42:部分
44:閘指
46:源極/汲極區
47:彎曲表面
48:過渡區
50:開關場效電晶體
d1:深度
d2:深度
t0:厚度
t1:厚度
t2:厚度
包含於並構成本說明書的一部分的附圖示例說明本發明的各種實施例，並與上面所作的有關本發明的概括說明以及下面所作的有關這些實施例的詳細說明一起用以解釋本發明的這些實施例。在這些附圖中，類似的元件符號表示不同視圖中類似的特徵。
圖1至4顯示依據本發明的實施例處於處理方法的連續製造階段的結構的剖視圖。
圖5顯示依據本發明的替代實施例的結構的剖視圖。
請參照圖1並依據本發明的實施例，提供由單晶半導體材料(例如單晶矽)組成的半導體基板10。半導體基板10可為由單晶半導體材料(例如，單晶矽)組成的塊體晶圓，且該塊體晶圓可為高電阻率塊體晶圓。
藉由蝕刻溝槽，在該溝槽中沉積介電材料(例如二氧化矽)，以及用化學機械拋光進行平坦化，可在半導體基板10中形成淺溝槽隔離區12、13。淺溝槽隔離區12、13圍繞半導體基板10的部分，以定義用於裝置形成的主動裝置區15。淺溝槽隔離區12、13可相對於半導體基板10的頂部表面在半導體基板10中延伸至深度d1。淺溝槽隔離區12、13具有位於深度d1處的相應終止表面12a、13a。
請參照圖2，其中，類似的元件符號表示圖1中類似的特徵，且在該處理方法的下一製造階段，執行一系列離子植入，以在半導體基板10中產生相應的植入離子段或帶14、16、18。各植入離子帶14、16、18藉由利用給定的植入條件(例如，離子種類、劑量、動能)執行離子植入製程來提供。執行獨立的一系列離子植入，從而也在半導體基板10中產生相應的植入離子段或帶20、22、24。各植入離子帶20、22、24藉由利用給定的植入條件(例如，離子種類、劑量、動能)執行離子植入製程來提供。
各離子植入製程引入能量離子，如單箭頭示意標示，離子軌跡沿穿過半導體基板10以及圍繞主動裝置區的淺溝槽隔離區12的路徑行進。藉由與所經過材料中的原子核及電子的隨機散射事件，該能量離子沿其路徑損失能量。在低能量占主導地位的核碰撞中的能量損失使半導體基板10的目標原子從其原始晶格位置移位，從而損傷半導體基板10的晶格結構並生成點缺陷。各離子植入製程的離子在它們的動能藉由能量損失被完全消散以後最終停止於帶14、16、18的其中之一或帶20、22、24的其中之一中。與初始單晶狀態相比，半導體基板10的晶格結構可能在改性區(modified region)26上方被各植入製程的植入離子所誘發的晶體結構的累積損傷損傷。超出改性區26的深度，半導體基板10的晶格結構不受損傷。在改性區26與半導體基板10的頂部表面11之間的半導體基板10的區28的晶格結構也可能不受損傷。因此，含有受損傷的半導體材料的改性區26可位於半導體基板10的上方區28的單晶半導體材料與半導體基板10的下方塊體的單晶半導體材料之間。
植入離子帶14、16、18及植入離子帶20、22、24位於改性區26中。植入離子帶20、22、24位於比淺溝槽隔離區12、13深的半導體基板10中的深度處，更具體地說，淺溝槽隔離區12、13的終止表面12a、13a位於植入離子帶20、22、24與半導體基板10的頂部表面11之間。各帶14、16、18中的植入原子的分佈以及各帶20、22、24中的植入原子的分佈可由以投影射程為中心的高斯形狀近似，或者替代地，可由以投影射程、離散、偏斜度及陡峭度為特徵的矩分佈近似。植入原子分佈中的峰值濃度發生於投影射程處。
該離子可自合適的源氣體生成，並利用離子植入工具植入半導體基板10中。該離子可自氬或自另一種類型的貴原子氣體或惰性氣體(例如氙)生成。或者，該離子可自不同的源氣體生成，例如含鍺源氣體(例如，鍺烷)。所有離子植入製程的總離子劑量經選擇以小於閾值劑量，超過該閾值劑量，藉由後續退火對改性區26中的受損傷半導體材料進行重結晶是不可能的。在一個實施例中，各離子植入製程的離子劑量可在1x1013離子/平方釐米至1x1016離子/平方釐米的範圍內。
執行多次植入可允許形成帶14、16、18的總劑量大於單次植入 的劑量，同時保持重結晶受損傷半導體材料的能力。類似地，執行多次植入可允許形成帶20、22、24的總劑量大於單次植入的劑量，同時保持重結晶受損傷半導體材料的能力。
藉由在不同的植入條件下執行的單獨離子植入製程所形成的帶14、16、18可沿深度分佈，相鄰帶14、16、18之間的間隔由距離或間距30給定。間距30可用與不同帶14、16、18相關聯的投影射程之間的距離單位(例如，奈米)度量。在一個實施例中，帶14與帶16之間的間距30可等於或基本上等於帶16與帶18之間的間距30。可藉由用相差給定的能量增量△1的一組動能植入相同種類的離子來建立間距30。更具體地說，可在給定的動能(E1)執行形成帶16的植入製程，可在較低的動能(E1-△1)執行形成帶14的植入製程，以及可在較高的動能(E1+△1)執行形成帶18的植入製程。在一個實施例中，該能量增量可大於或等於20千電子伏(keV)。作為一個數值例子，可藉由在360keV的動能植入氬離子來形成帶14，可藉由在400keV的動能植入氬離子來形成帶16，以及可藉由在440keV的動能植入氬離子來形成帶18。
帶14、16、18都可藉由使用相同的離子種類(例如氬)形成。可植入較重的惰性氣體離子(例如氙離子)來形成所有的帶14、16、18。在一個替代實施例中，形成帶14、16、18的離子植入可藉由使用不同的離子種類來執行。例如，可藉由植入鍺離子形成帶14，可藉由植入氬離子形成帶16。可植入離子種類的其它組合來形成不同的帶14、16、18。
藉由在不同的植入條件下執行的單獨離子植入製程所形成的帶20、22、24可沿深度分佈，相鄰帶20、22、24之間的間隔由距離或間距32給 定。間距32可用與不同帶20、22、24相關聯的投影射程之間的距離單位(例如，奈米)度量。在一個實施例中，帶20與帶22之間的間距32可等於或基本上等於帶22與帶24之間的間距32。可藉由用相差給定的能量增量△2的一組動能植入相同種類的離子來建立間距30。更具體地說，可在給定的動能(E2)執行形成帶22的植入製程，可在較低的動能(E2-△2)執行形成帶20的植入製程，以及可在較高的動能(E2+△2)執行形成帶24的植入製程。在一個實施例中，該能量增量△2可大於或等於20千電子伏(keV)。作為一個數值例子，可藉由在600keV的動能植入氬離子來形成帶20，可藉由在640keV的動能植入氬離子來形成帶22，以及可藉由在680keV的動能植入氬離子來形成帶24。
帶20、22、24都可藉由使用相同的離子種類(例如氬)形成。可植入較重的惰性氣體離子(例如氙離子)來形成所有帶20、22、24。在一個替代實施例中，形成帶20、22、24的離子植入可藉由使用不同的離子種類來執行。例如，可藉由植入鍺離子形成帶20，可藉由植入氬離子形成帶22。可植入離子種類的其它組合來形成不同的帶20、22、24。
帶20、22、24位於半導體基板10中的一群組中，且帶14、16、18位於半導體基板10中的較淺深度處的另一群組中。由帶20、22、24構成的群組與由帶14、16、18構成的群組隔開一距離或間距34。更具體地說，可測量包括帶14、16、18的群組的最深帶18與包括帶20、22、24的群組的最淺帶20之間的間距34。間距34可大於間距30或間距32。可藉由用相差給定的能量增量△3的動能植入與帶18及帶20相同種類的離子來建立間距34。在實施例中，能量增量Δ3可大於或等於100千電子伏(keV)。
在替代實施例中，群組的數目可大於該代表性實施例中的群組的數目。例如，可在半導體基板10中形成三個或更多由帶組成的群組。在一個替代實施例中，所述帶可被包括於單個群組中，該單個群組在帶之間具有均勻的間距。
請參照圖3，其中，類似的元件符號表示圖2中類似的特徵，且在該處理方法的下一製造階段，使半導體基板10經歷熱處理(也就是，退火製程)。在一個實施例中，該熱可為尖峰退火(spike anneal)。在一個實施例中，該尖峰退火可為快速熱退火(rapid thermal anneal；RTA)，該快速熱退火藉由使用例如一排閃光燈執行，以將半導體基板10加熱至在850℃至1125℃的範圍內的峰值溫度，並在該峰值溫度具有30毫秒至60秒的停留時間。
該熱處理將改性區26的受損傷半導體材料的部分重結晶為多晶層36，該多晶層包有多晶半導體材料(例如，多晶矽)以及除該多晶半導體材料的晶粒以外作為殘餘損傷的缺陷。該熱處理將改性區26的受損傷半導體材料的另一部分重結晶為多晶層38，該多晶層包含多晶半導體材料(例如，多晶矽)以及除該多晶半導體材料的晶粒以外作為殘餘損傷的缺陷。該缺陷可含有為形成帶14、16、18、20、22、24及改性區26而植入的貴氣體或惰性氣體種類(例如，氬)的捕獲原子。在熱處理之前，設於改性區26之上及之下(圖1)的半導體基板10的單晶半導體材料具有晶格結構，其提供用於在熱處理期間進行重結晶的晶體模板。
多晶層36、38可具有與半導體基板10的其餘部分的電阻相比較大的電阻。多晶層36、38可被特徵化為富陷阱材料(trap-rich material)，且在 一個實施例中，分別可具有大於100歐姆-釐米的電阻率。在一個替代實施例中，多晶層36、38的其中一個或兩個可具有大於1000歐姆-釐米的電阻率。多晶層36可能含有氧，該氧是藉由在植入之前被鋪設於半導體基板10的頂部表面11的氧化物屏蔽層(oxide screen layer)的離子而彈道傳遞的(ballistically transffered)。
除多晶層36、38以外，該熱處理還將改性區26內的半導體基板10的受損傷半導體材料重結晶回單晶半導體材料(例如，單晶矽)的相應部分40、42中。單晶半導體材料的部分40沿垂直方向位於多晶層36與半導體基板10的頂部表面11之間，且單晶半導體材料的部分42沿垂直方向位於多晶層36與多晶層38之間。與多晶層36、38相比，部分40、42的重結晶半導體材料沒有惰性晶粒及缺陷。
多晶層38是連續的，因為晶粒和缺陷是連續且不斷裂的。多晶層38橫向延伸於淺溝槽隔離區12、13下方及主動裝置區15下方的半導體基板10中。多晶層38具有厚度t0，其可為恒定的或基本上恒定的，並可與橫向位置無關。例如，多晶層38可具有在10奈米至20奈米的範圍內的厚度t0。
多晶層36同樣是連續且不斷裂的。該多晶層包括橫向延伸於淺溝槽隔離區12、13之間及主動裝置區15下方的半導體基板10中的部分，以及位於各淺溝槽隔離區12、13下方的部分。多晶層36具有可隨相對於淺溝槽隔離區12、13及主動裝置區15的位置而變化的厚度。位於主動裝置區15下方的多晶層36的部分具有厚度t1，且位於淺溝槽隔離區12、13下方的多晶層36的部分具有厚度t2，其大於厚度t1。例如，位於淺溝槽隔離區12、13下方的多晶層36的部分的厚度t1可等於位於主動裝置區15下方的多晶層36的部分的 厚度t2的大約兩倍。位於主動裝置區15下方的多晶層36的部分以及位於淺溝槽隔離區12、13下方的多晶層36的部分都厚於多晶層38。在實施例中，位於淺溝槽隔離區12、13下方的多晶層36的厚度t1可在從300奈米至500奈米的範圍內變化，且位於主動裝置區15下方的多晶層36的厚度t2可在從150奈米至250奈米的範圍內變化。可相對於淺溝槽隔離區12、13而自平坦化(self-planarized)多晶層36。
與淺溝槽隔離區12、13相比，位於主動裝置區15下方的多晶層36的部分可位於半導體基板10中的較大深度d2處，更具體地說，與淺溝槽隔離區12、13的終止表面12a、13a(圖1)的深度相比，可位於半導體基板10中的較大深度處。在淺溝槽隔離區12、13與主動裝置區15之間的相應界面處，位於主動裝置區15下方的多晶層36的部分和與淺溝槽隔離區12、13疊置的多晶層36的部分匯合。多晶層36包括位於主動裝置區15下方並於淺溝槽隔離區12、13的終止表面12a、13a之上延伸的過渡區48。多晶層36的各過渡區48包括非平面的並向內朝向主動裝置區15的彎曲表面47。
在替代實施例中，與淺溝槽隔離區12、13相比，位於主動裝置區15下方的多晶層36的部分可位於半導體基板10中的較淺深度處，更具體地說，可位於小於淺溝槽隔離區12、13的終止表面12a、13a(圖1)的深度的半導體基板10中的深度處。可降低用以至少形成帶14、16、18的植入離子的動能，以減小位於主動裝置區15下方的多晶層36的部分的深度。
請參照圖4，其中，類似的元件符號表示圖3中類似的特徵，且在該處理方法的下一製造階段，可藉由前端工藝製程製造開關場效電晶體50作為半導體基板10的主動裝置區15中的裝置結構。開關場效電晶體50可包括 形成於半導體基板10上的閘極電極的閘指(gate fingers)44以及形成於半導體基板10中的源極/汲極區46。閘指44可例如藉由圖案化重摻雜多晶矽沉積層形成，且源極/汲極區46可藉由p型或n型摻雜物的離子植入形成。開關場效電晶體50可包括其它元件，例如位於閘指44與半導體基板10的頂部表面11之間的閘極介電質，位於半導體基板10中的環狀區(halo region)及輕摻雜汲極延伸區，以及位於閘指44上的側壁間隔物。在一個實施例中，可將開關場效電晶體50部署於射頻電路中。
接著執行中間製程(middle-of-line processing)及後端製程(back-end-of-line processing)，包括形成接觸、過孔，以及與開關場效電晶體50耦接的互連結構的線路。
呈現高電阻的多晶層36、38可提高操作期間開關場效電晶體50的線性。開關場效電晶體50形成於主動裝置區15中的半導體基板10的部分中，而不是形成於傳統的三阱配置的摻雜阱中。由於沒有阱，所以位於多晶層36之上的半導體基板10的半導體材料具有高電阻。
請參照圖5，其中，類似的元件符號表示圖3中類似的特徵，並依據本發明的替代實施例，可在不具有淺溝槽隔離區12、13的半導體基板10的區中形成多晶層36、38。不具有溝槽隔離區可在一定程度上改變多晶層36、38的屬性。例如，過渡區48將不存在。
上述方法用於積體電路晶片的製造。製造者可以原始晶圓形式(例如，作為具有多個未封裝晶片的單個晶圓)、作為裸晶粒、或者以封裝形式分配所得的積體電路晶片。在後一種情況中，該晶片安裝於單晶片封裝件中(例如塑料承載件，其具有附著至母板或其它更高層次承載件的引腳)或者多 晶片封裝件中(例如陶瓷承載件，其具有單面或雙面互連或嵌埋互連)。在任何情況下，可將該晶片與其它晶片、分立電路元件和/或其它信號處理裝置集成，作為中間產品或最終產品的部分。
本文中引用的由近似語言例如“大約”、“大致”及“基本上”所修飾的術語不限於所指定的精確值。該近似語言可對應於用以測量該值的儀器的精度，且除非另外依賴於該儀器的精度，否則可表示所述值的+/- 10%。
本文中引用術語例如“垂直”、“水平”等作為示例來建立參考框架，並非限制。本文中所使用的術語“水平”被定義為與半導體基板的傳統平面平行的平面，而不論其實際的三維空間取向。術語“垂直”及“正交”是指垂直於如剛剛所定義的水平的方向。術語“橫向”是指在該水平平面內的方向。
與另一個特徵“連接”或“耦接”的特徵可與該另一個特徵直接連接或耦接，或者可存在一個或多個中間特徵。如果不存在中間特徵，則特徵可與另一個特徵“直接連接”或“直接耦接”。如存在至少一個中間特徵，則特徵可與另一個特徵“非直接連接”或“非直接耦接”。在另一個特徵“上”或與其“接觸”的特徵可直接在該另一個特徵上或與其直接接觸，或者可存在一個或多個中間特徵。如果不存在中間特徵，則特徵可直接在另一個特徵“上”或與其“直接接觸”。如存在至少一個中間特徵，則特徵可“不直接”在另一個特徵“上”或與其“不直接接觸”。
對本發明的各種實施例所作的說明是出於示例說明的目的，而非意圖詳盡無遺或限於所揭示的實施例。許多修改及變更對於本領域的普通技 術人員將顯而易見，而不背離所述實施例的範圍及精神。本文中所使用的術語經選擇以最佳解釋實施例的原理、實際應用或在市場已知技術上的技術改進，或者使本領域的普通技術人員能夠理解本文中所揭示的實施例。
10:半導體基板
11:頂部表面
12:淺溝槽隔離區
13:淺溝槽隔離區
15:主動裝置區
36:多晶層
38:多晶層
40:部分
42:部分
47:彎曲表面
48:過渡區
d2:深度
t0:厚度
t1:厚度
t2:厚度

Claims (19)

  1. 一種包括電性隔離之結構，該結構包括：基板，由單晶半導體材料組成，該基板具有頂部表面；第一多晶層，位於該基板中；以及第二多晶層，位於該第一多晶層與該基板的該頂部表面之間，其中，該基板包括位於該第二多晶層與該基板的該頂部表面之間的該單晶半導體材料的第一部分，該基板包括位於該第一多晶層與該第二多晶層之間的該單晶半導體材料的第二部分，該第一多晶層具有一厚度，且該第二多晶層具有第一部分，該第二多晶層的該第一部分具有大於該第一多晶層的該厚度的第一厚度。
  2. 如請求項1所述的結構，進一步包括：第一淺溝槽隔離區，從該頂部表面延伸至該基板中；以及第二淺溝槽隔離區，從該頂部表面延伸至該基板中，其中，該第一淺溝槽隔離區及該第二淺溝槽隔離區定義該基板的主動裝置區，且該第一多晶層及該第二多晶層各自橫向延伸於該主動裝置區、該第一淺溝槽隔離區及該第二淺溝槽隔離區下方。
  3. 如請求項2所述的結構，其中，該第二多晶層的該第一部分位於該主動裝置區下方，該第二多晶層包括位於該第一淺溝槽隔離區下方的第二部分以及位於該第二淺溝槽隔離區下方的第三部分，與該第一淺溝槽隔離區相比，該第二多晶層的該第一部分位於該基板中的較大深度處，該第二多晶層的該第二部分與該第一淺溝槽隔離區直接接觸，且該第二多晶層的該第三部分與該第二淺溝槽隔離區直接接觸。
  4. 如請求項2所述的結構，進一步包括： 開關場效電晶體，位於該主動裝置區中。
  5. 如請求項2所述的結構，其中，該第二多晶層的該第一部分包括在該主動裝置區下方連續的多晶結構。
  6. 如請求項1所述的結構，其中，該單晶半導體材料的該第一部分將該第二多晶層與該基板的該頂部表面完全隔開。
  7. 如請求項6所述的結構，其中，該單晶半導體材料的該第二部分將該第一多晶層與該第二多晶層完全隔開。
  8. 如請求項1所述的結構，進一步包括：淺溝槽隔離區，從該頂部表面延伸至該基板中，其中，該第二多晶層包括與該淺溝槽隔離區直接接觸的第二部分，且與該淺溝槽隔離區相比，該第二多晶層的該第一部分位於相對於該基板的該頂部表面的較大深度處。
  9. 如請求項8所述的結構，其中，該單晶半導體材料的該第一部分將該第二多晶層的該第一部分與該基板的該頂部表面完全隔開。
  10. 如請求項8所述的結構，其中，該第二多晶層包括橫向位於該第二多晶層的該第一部分與該第二部分之間並與該淺溝槽隔離區相鄰的第三部分，且該第二多晶層的該第三部分與該單晶半導體材料的該第一部分具有彎曲的界面。
  11. 如請求項8所述的結構，其中，該第二多晶層的該第二部分具有第二厚度，該第二多晶層的該第二部分的該第二厚度大於該第二多晶層的該第一部分的該第一厚度。
  12. 如請求項1所述的結構，其中，該第二多晶層的該第一部分的該第一厚度在300奈米至500奈米的範圍內，且該第一多晶層的該厚度在10奈米至20奈米的範圍內。
  13. 如請求項1所述的結構，其中，該第二多晶層的該第一部分的該第一厚度在150奈米至250奈米的範圍內，且該第一多晶層的該厚度在10奈米至20奈米的範圍內。
  14. 一種形成包括電性隔離之結構之方法，該方法包括：執行第一複數個離子植入製程，以在基板中形成第一複數個片段，其中，各該第一複數個片段含有第一植入離子，並以第一複數個不同的能量執行該第一複數個離子植入製程；執行第二複數個離子植入製程，以在該基板中形成第二複數個片段，其中，各該第二複數個片段含有第二植入離子，並以第二複數個不同的能量執行該第二複數個離子植入製程；以及對該基板退火，以將鄰近該第一複數個片段及該第二複數個片段的該基板轉換成第一多晶層以及位於該第一多晶層與該基板的頂部表面之間的第二多晶層，其中，該基板包括位於該第二多晶層與該基板的該頂部表面之間的單晶半導體材料的第一部分，該基板包括位於該第一多晶層與該第二多晶層之間的單晶半導體材料的第二部分，該第一多晶層具有一厚度，且該第二多晶層具有第一部分，該第二多晶層的該第一部分具有大於該第一多晶層的該厚度的第一厚度。
  15. 如請求項14所述的方法，進一步包括：形成從該頂部表面延伸至該基板中的淺溝槽隔離區，其中，該第二多晶層包括與該淺溝槽隔離區直接接觸的第二部分，且與該淺溝槽隔離區相比，該第二多晶層的該第一部分位於相對於該基板的該頂部表面的較大深度處。
  16. 如請求項15所述的方法，其中，該第二多晶層的該第二部分具有第二厚度，該第二多晶層的該第二部分的該第二厚度大於該第二多晶層的該第一部分的該第一厚度。
  17. 如請求項15所述的方法，其中，該第二多晶層包括橫向位於該第二多晶層的該第一部分與該第二部分之間並與該淺溝槽隔離區相鄰的第三部分，且該第二多晶層的該第三部分與該單晶半導體材料的該第一部分具有彎曲的界面。
  18. 如請求項14所述的方法，進一步包括：形成從該頂部表面延伸至該基板中的第一淺溝槽隔離區及第二溝槽隔離區，其中，該第一淺溝槽隔離區及該第二溝槽隔離區定義該基板的主動裝置區，該第一多晶層及該第二多晶層各自延伸於該主動裝置區、該第一淺溝槽隔離區及該第二溝槽隔離區下方，且該第二多晶層的該第一部分包括在該主動裝置區下方連續的多晶結構。
  19. 如請求項14所述的方法，其中，該第一複數個離子植入製程植入至少兩種不同的離子種類，以形成該第一複數個片段，且該第二複數個離子植入製程植入至少兩種不同的離子種類，以形成該第二複數個片段。
TW110103834A 2020-03-02 2021-02-02 用於電性隔離之掩埋損傷層 TWI779474B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/806,383 US11322357B2 (en) 2020-03-02 2020-03-02 Buried damage layers for electrical isolation
US16/806,383 2020-03-02

Publications (2)

Publication Number Publication Date
TW202207287A TW202207287A (zh) 2022-02-16
TWI779474B true TWI779474B (zh) 2022-10-01

Family

ID=77270956

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110103834A TWI779474B (zh) 2020-03-02 2021-02-02 用於電性隔離之掩埋損傷層

Country Status (4)

Country Link
US (1) US11322357B2 (zh)
CN (1) CN113345951B (zh)
DE (1) DE102021102294A1 (zh)
TW (1) TWI779474B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869956B2 (en) * 2021-09-30 2024-01-09 Texas Instruments Incorporated Channel stop and well dopant migration control implant for reduced MOS threshold voltage mismatch

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012305A (en) * 1986-11-17 1991-04-30 Linear Technology Corporation High speed junction field effect transistor for use in bipolar integrated circuits
US20180323066A1 (en) * 2017-05-02 2018-11-08 Globalfoundries Inc. Field-effect transistors with a body pedestal
US10192779B1 (en) * 2018-03-26 2019-01-29 Globalfoundries Inc. Bulk substrates with a self-aligned buried polycrystalline layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786608A (en) 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
US5508211A (en) 1994-02-17 1996-04-16 Lsi Logic Corporation Method of making integrated circuit structure with vertical isolation from single crystal substrate comprising isolation layer formed by implantation and annealing of noble gas atoms in substrate
JP4832629B2 (ja) * 2000-10-04 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
US6833322B2 (en) 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
US8324031B2 (en) 2008-06-24 2012-12-04 Globalfoundries Singapore Pte. Ltd. Diffusion barrier and method of formation thereof
US8299537B2 (en) 2009-02-11 2012-10-30 International Business Machines Corporation Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region
JP2015118975A (ja) * 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法
US9263587B1 (en) * 2014-09-04 2016-02-16 Globalfoundries Inc. Fin device with blocking layer in channel region
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012305A (en) * 1986-11-17 1991-04-30 Linear Technology Corporation High speed junction field effect transistor for use in bipolar integrated circuits
US20180323066A1 (en) * 2017-05-02 2018-11-08 Globalfoundries Inc. Field-effect transistors with a body pedestal
US10192779B1 (en) * 2018-03-26 2019-01-29 Globalfoundries Inc. Bulk substrates with a self-aligned buried polycrystalline layer

Also Published As

Publication number Publication date
CN113345951B (zh) 2024-06-25
CN113345951A (zh) 2021-09-03
US11322357B2 (en) 2022-05-03
TW202207287A (zh) 2022-02-16
US20210272812A1 (en) 2021-09-02
DE102021102294A1 (de) 2021-09-02

Similar Documents

Publication Publication Date Title
US11527432B2 (en) Bulk substrates with a self-aligned buried polycrystalline layer
US5372952A (en) Method for forming isolated semiconductor structures
US20160133506A1 (en) Method of Fabricating Semiconductor Device Isolation Structure
US10651281B1 (en) Substrates with self-aligned buried dielectric and polycrystalline layers
TWI779474B (zh) 用於電性隔離之掩埋損傷層
CN113764331A (zh) 在浅沟槽隔离区中具有多晶本体的场效应晶体管
TW201705223A (zh) 短通道ｎ型場效電晶體裝置
TWI759856B (zh) 半導體基板中之高電阻率的多深度區域
TWI751604B (zh) 一或多個埋藏多晶層上方之鰭型場效電晶體
TWI781529B (zh) 高電阻率半導體層中的富陷阱層
CN102130125B (zh) 半导体装置及其制造方法
US11315825B2 (en) Semiconductor structures including stacked depleted and high resistivity regions
CN113964178A (zh) 具有由富陷阱层提供的电性隔离的iii-v族化合物半导体层堆叠
US11545549B2 (en) Semiconductor structures with body contact regions embedded in polycrystalline semiconductor material
US11264457B1 (en) Isolation trenches augmented with a trap-rich layer
CN112635393B (zh) Soi衬底的处理方法
KR20060136300A (ko) 반도체장치의 제조방법
KR20070000330A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent