TWI776739B - 晶片封裝結構 - Google Patents
晶片封裝結構 Download PDFInfo
- Publication number
- TWI776739B TWI776739B TW110143514A TW110143514A TWI776739B TW I776739 B TWI776739 B TW I776739B TW 110143514 A TW110143514 A TW 110143514A TW 110143514 A TW110143514 A TW 110143514A TW I776739 B TWI776739 B TW I776739B
- Authority
- TW
- Taiwan
- Prior art keywords
- openings
- chip
- package structure
- chip package
- wafer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
本發明提供一種晶片封裝結構。晶片封裝結構包括晶片座、晶片、多個引腳、多個導線以及封裝膠體。晶片座具有貫穿晶片座的多個第一開孔。晶片透過黏晶膠層設置於晶片座上。多個引腳分別排列於晶片座的周邊。多個導線電性連接晶片與多個引腳。封裝膠體包覆晶片、多個導線、晶片座以及每個引腳的一部分。封裝膠體具有多個第二開孔。每個第二開孔連通多個第一開孔的其中一者,且多個第一開孔與多個第二開孔位於晶片的覆蓋區內且暴露出黏晶膠層。
Description
本發明是有關於一種封裝結構,且特別是有關於一種晶片封裝結構。
晶片在完成封裝後,需通過可靠度試驗(Reliability Test),確保晶片封裝體功能正常。而在正式執行可靠度試驗之前,必須先進行預處理測試(Precondition Test),模擬晶片封裝體上板組裝、回焊(Reflow)過爐等過程,以確定在進行可靠度試驗前不會因為回焊產生異常,導致零件損壞等問題而影響後續可靠度試驗結果。預處理測試主要是模擬晶片封裝體在上板過程中可能遇到的失效狀況,以確保晶片封裝體經運送過程至客戶端拆封後,能夠順利完成上板作業。
預處理測試主要包括烘烤(Bake)、吸濕(Soak)、回焊(Reflow)等步驟。而在測試過程中,由於濕氣可由封裝膠體的表面進入並漸漸向晶片封裝體的內部擴散,最終往黏晶膠層(Die Attach Film,DAF)滲透,因而使得在回焊測試時,因為溫度快速升高造成殘留於黏晶膠層的水氣汽化而快速膨脹,造成晶片局部介面應力(stress)增加,導致晶片和黏晶膠層發生脫層(delamination)的現象,進而影響晶片封裝體可靠性與產品良率。
本發明提供一種晶片封裝結構,可有效減少內部殘留的溼氣且提供水氣蒸發之壓力釋放途徑,以降低晶片與黏晶膠層的介面應力,避免晶片發生脫層現象。
本發明的晶片封裝結構,包括晶片座、晶片、多個引腳、多個導線以及封裝膠體。晶片座具有貫穿晶片座的多個第一開孔。晶片透過黏晶膠層設置於晶片座上。多個引腳分別排列於晶片座的周邊。多個導線電性連接晶片與多個引腳。封裝膠體包覆晶片、多個導線、晶片座以及每個引腳的一部分。封裝膠體具有多個第二開孔。每個第二開孔連通多個第一開孔的其中一者,且多個第一開孔與多個第二開孔位於晶片的覆蓋區內且暴露出黏晶膠層。
基於上述,本發明的晶片封裝結構,藉由晶片座的第一開孔與封裝膠體的第二開孔的設計,可增加黏晶膠層與空氣的接觸面積,進而有助於在高溫狀況下可較快速地去除黏晶膠層內部的殘留水氣。此外,也能在晶片下方的殘留濕氣汽化時,提供更快速的途徑得以進行壓力釋放並降低晶片與黏晶膠層的介面應力,進而減少晶片脫層的現象,以提升晶片封裝結構可靠性與產品良率。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是本發明一實施例的晶片封裝結構的上視示意圖。圖2是沿著圖1的線段A-A’的剖面示意圖。
請同時參照圖1與圖2,在本實施例中,晶片封裝結構10a包括晶片座(chip paddle)100、晶片120、多個導線130、多個引腳(lead)140以及封裝膠體150。晶片座100具有貫穿晶片座100的多個第一開孔108。晶片120可透過黏晶膠層110設置於晶片座100上。詳細來說,晶片座100具有第一表面102與相對於第一表面102的第二表面104。晶片120具有主動表面122與相對於主動表面122的背表面124。其中,晶片120的背表面124可透過黏晶膠層110貼附於晶片座100的第一表面102上。在本實施例中,第一開孔108可貫穿晶片座100的第一表面102與第二表面104,且第一開孔108可暴露出黏晶膠層110面向晶片座100的表面。在本實施例中,晶片座100的材料可以是具有高導熱系數(Heat Transfer Coefficient)的金屬材料,例如銅或其他合適的材料,但並不以此為限。晶片120可例如是邏輯晶片、記憶體晶片、驅動晶片或其他功能的晶片,但並不以此為限。
請繼續參照圖1與圖2,多個引腳140可分別排列於晶片座100的周邊,且多個導線130可電性連接晶片120與多個引腳140。其中,晶片120具有設置於主動表面122上的多個接墊128。多個導線130可透過連接接墊128使晶片120電性連接至引腳140。此處,引腳140的材料可例如是銅或其他合適的金屬材料,但並不以此為限。引腳140的材料可與晶片座100的材料相同或不同,本發明對此不加以限制。
在本實施例中,封裝膠體150包覆晶片120、多個導線130、晶片座100以及每個引腳140的一部分。具體而言,在本實施例中,晶片座100為內埋於封裝膠體150內,也就是說,晶片座100的第二表面104是被封裝膠體150所覆蓋,封裝膠體150的底面是低於晶片座100的第二表面104。在本實施例中,封裝膠體150具有多個第二開孔158,且封裝膠體150的各個第二開孔158對應連通多個第一開孔108的其中一者,使得多個第一開孔108與多個第二開孔158暴露出黏晶膠層120,其中封裝膠體150不會形成於多個第一開孔108與多個第二開孔158中。此處,封裝膠體150的材料例如是環氧樹脂成型材料(epoxy molding compound,EMC)或類似物,本發明並不以此為限。
本實施例的晶片封裝結構10a的製作方法可例如是但不限於以下步驟:將晶片120透過黏晶膠層110貼附於不具穿孔的晶片座(未示出)上。接著,透過打線接合製程,使晶片120通過多個導線130電性耦合至多個引腳140。然後,形成不具穿孔的封裝膠體(未示出)以包覆晶片100、黏晶膠層110、不具穿孔的晶片座、多個導線130以及各引腳140的一部分。最終,可利用雷射穿孔、機械穿孔或其他合適的穿孔製程,形成多個第二開孔158與多個第一開孔108。此處,第一開孔108與第二開孔158可是由單次穿孔製程形成,也可以是由兩次穿孔製程形成,只要使第一開孔108可連通並對應於第二開孔158即可,本發明並不加以限制。
請再同時參照圖1與圖2,在晶片封裝結構10a的法線方向Z上,晶片120對晶片座100的正投影可完全覆蓋第一開孔108與第二開孔158。也就是說,第一開孔108與第二開孔158可完全位於晶片120的覆蓋區120C內,以暴露出黏晶膠層110,藉此可以增加黏晶膠層110與空氣的接觸面積,進而有助於在高溫狀況下可較快速地去除黏晶膠層110內部的殘留水氣。此外,也能在黏晶膠層110的殘留水氣汽化時,提供更快速的途徑以進行壓力釋放,進而降低晶片與黏晶膠層之介面應力,減少晶片脫層的現象,以提升晶片封裝結構可靠性與產品良率。
在本實施例中,在晶片封裝結構10a的剖面示意圖(如圖2所示)中,第一開孔108可以為錐狀孔,且第一開孔108的孔徑沿著晶片座100的第二表面104向晶片座100的第一表面102的方向逐漸遞減,但並不以此為限。在其他實施例中,第一開孔108也可以為直立孔或其他合適形狀。具體來說,第一開孔108的最大孔徑r1可例如是大於等於200微米且小於等於300微米,但不以此為限。在本實施例中,多個第二開孔158可以同為錐狀孔,且多個第二開孔158的孔徑沿著封裝膠體150的底面向晶片座100的第二表面104的方向逐漸遞減,但並不以此為限。在其他實施例中,第二開孔158也可以為直立孔或其他合適形狀。此外,第二開孔158的任一孔徑可大於等於第一開孔108的任一孔徑。在本實施例中,第二開孔158的最小孔徑適相近於對應的第一開孔108的最大孔徑。值得一提的是,當第一開孔108的最大孔徑r1太小時,會使得空氣與黏晶膠層110的接觸面積過小,進而影響水氣散逸的效果。當第一開孔108的最大孔徑r1太大時,異物或汙染物可能會經由第一開孔108與第二開孔158進入晶片封裝結構10a內部,從而影響晶片封裝結構10a的可靠度。
在本實施例中,最外圍的第一開孔108的邊緣108s與晶片120的邊緣126之間的最短水平距離d1、d2可例如是大於等於400微米(μm),但並不以此為限。由於第一開孔108的邊緣108s處與晶片120的邊緣126處皆為應力集中位置,當第一開孔108的邊緣108s太靠近晶片120的邊緣126時,將導致鄰近晶片120的邊緣126的區域應力增加,進而造成晶片120破裂損壞等問題。
在本實施例中,多個第一開孔108與多個第二開孔158在晶片120的覆蓋區120C內呈矩陣排列,為並排設計且大致上呈均勻分布,但並不以此為限。其中,相鄰的兩個第一開孔108之間的間距(pitch)p1可例如是大於等於400微米且小於等於1000微米,但並不以此為限。當相鄰的兩個第一開孔108之間的間距p1小於400微米時,可能會因晶片座100上的第一開孔108過於密集而造成應力集中,使得晶片座100的結構強度降低,進而影響晶片座100支撐晶片120的功能。當相鄰的兩個第一開孔108之間的間距p1大於1000微米時,可能會因第一開孔108的數量過少且過於稀疏,從而影響水氣散逸的效率。進一步而言,多個第一開孔108的數量會根據晶片120的尺寸增減,然而,較適當地,多個第一開孔108的數量為至少4個。再者,由於第二開孔158對應於第一開孔108設置,因而使得相鄰的兩個第二開孔158之間的間距會大致上等於相鄰的兩個第一開孔108之間的間距p1,且第二開孔158的數量會等於第一開孔108的數量。
此外,在本實施例中,請參照圖1的晶片封裝結構10a的上視示意圖,晶片120的主動表面122的任一邊的長度L1、L2可大於等於2毫米。多個第一開孔108的總面積與晶片120的主動表面122的面積的比值可例如是但不限於20%至60%,以使晶片座100在形成足夠數量的第一開孔108以達到水氣散逸的效率的同時,仍能維持穩定支撐晶片120的功能。
在本發明的一實施例中,將不同態樣的晶片封裝結構(包括比較例1、比較例2、比較例3以及實施例1)進行預處理測試,且在260℃的回焊測試之後,測量各態樣的晶片封裝結構中所殘留濕度(相對溼度)和/或晶片所受應力。結果如表1所示:
表1. 不同態樣的晶片封裝結構的殘留濕度與晶片應力
晶片封裝結構 | 殘留 濕度 | 晶片 應力 | |
比較例1 | 未設置第一開孔與第二開孔 | 約37.8% | - |
比較例2 | 具有設置於晶片覆蓋區中央的單個第一開孔與單個第二開孔,其中第一開孔的面積與晶片的主動面的面積的比值約為50% | 約34.5% | 約776 MPa |
比較例3 | 具有設置於晶片覆蓋區中央的單個第一開孔與單個第二開孔,其中第一開孔的面積與晶片的主動面的面積的比值約為2% | 約60.5% | - |
實施例1 | 具有設置於晶片覆蓋區且呈現均勻分布的多個第一開孔與多個第二開孔,其中多個第一開孔的面積與晶片的主動面的面積的比值約為30% | 約2.5% | 約22.8 MPa |
由上表可知,相較於未在晶片覆蓋區設置第一開孔與第二開孔的比較例1,由於實施例1於晶片覆蓋區設置有多個第一開孔與多個第二開孔,因而使得實施例1可在高溫狀況下快速地去除黏晶膠層內部的殘留水氣,進而使得實施例1的殘留濕度(約2.5%)可顯著地小於比較例1的殘留濕度(約37.8%)。此外,相較於在晶片覆蓋區中央設置單個第一開孔與單個第二開孔的比較例2以及比較例3,無論是第一開孔的面積與晶片的主動面的面積的比值約為50%的比較例2,或是第一開孔的面積與晶片的主動面的面積的比值約為2%的比較例3,實施例1於晶片覆蓋區設置均勻分布的多個第一開孔與多個第二開孔,使得實施例1可在高溫狀況下快速地且均勻地去除黏晶膠層內部的殘留水氣,進而使得實施例1的殘留濕度(約2.5%)可顯著地小於比較例2的殘留濕度(約34.5%),更顯著地小於比較例3的殘留濕度(約60.5%)。再者,由於比較例2中的第一開孔與第二開孔為設置在晶片覆蓋區中央的單個且大面積的貫穿孔,不僅造成晶片座在晶片中央位置的結構強度弱化導致晶片所受支撐力下降,加上貫穿孔邊緣及晶片邊緣附近應力集中的現象,使得晶片所受應力大幅增加。相較之下,實施例1中第一開孔與第二開孔為較均勻分布於晶片覆蓋區的多個且較小尺寸的貫穿孔,晶片所受應力較為平均分散,因而使得實施例1的晶片應力(約22.8 MPa)可顯著地小於比較例2的晶片應力(約776 MPa)。總體而言,實施例1於晶片覆蓋區均勻設置多個第一開孔與多個第二開孔的態樣,在去除黏晶膠層內部的殘留水氣以及晶片座穩定支承晶片上的表現皆是最佳的。
以下將列舉其他實施例以作為說明。在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖3是本發明另一實施例的晶片封裝結構的剖面示意圖。請同時參考圖2與圖3,本實施例的晶片封裝結構10b與晶片封裝結構10a大致相似,主要差異在於:本實施例的晶片封裝結構10b的多個第一開孔108’為直立孔,且第一開孔108’具有大致上垂直於晶片120的背表面124的側壁108’s。也就是說,第一開孔108’可具有大致上固定的孔徑。
圖4是本發明又一實施例的晶片封裝結構的剖面示意圖。請同時參考圖2與圖4,本實施例的晶片封裝結構10c與晶片封裝結構10a大致相似,主要差異在於:本實施例的晶片封裝結構10c的多個第二開孔158’的任一孔徑皆大於對應的多個第一開孔108的最大孔徑r1。也就是說,第一開孔108的側壁108s與對應的第二開孔158’的側壁158’s不連續。
在此特別說明的是,多個第一開孔的形狀與多個第二開孔的形狀可以相同(如圖2、4所示)或不同(如圖3所示),本發明並不對此加以限制,只要使第一開孔與第二開孔能暴露出黏晶膠層即可。此外,在較佳的實施例(如圖2至圖4所示)中,多個第二開孔的孔徑可大於等於多個第一開孔的孔徑,如此一來,可增加水氣散逸的空間,進而可更快地去除黏晶膠層的殘留水氣並在殘留水氣汽化時提供壓力釋放的途徑,進而降低晶片與黏晶膠層的介面應力、減少晶片脫層的現象發生,並提升晶片封裝結構可靠性與產品良率。
圖5是本發明又一實施例的晶片封裝結構的上視示意圖。請同時參考圖1與圖5,本實施例的晶片封裝結構10d與晶片封裝結構10a大致相似,主要差異在於:本實施例的晶片封裝結構10d的多個第一開孔108在晶片120的覆蓋區120C內可呈矩陣排列且為錯位設置。也就是說,以上視圖觀之,相鄰兩行的第一開孔108是彼此交錯設置,且相鄰兩列的第一開孔108是彼此交錯設置,以使相鄰兩排的多個第一開孔108是呈錯位排列,藉此,可使多個第一開孔108在空間的配置上較具彈性。
圖6是本發明又一實施例的晶片封裝結構的上視示意圖。請同時參考圖1與圖6,本實施例的晶片封裝結構10e與晶片封裝結構10a大致相似,主要差異在於:本實施例的晶片封裝結構10e的多個第一開孔108鄰近晶片120的覆蓋區120C的邊緣排列。值得說明的是,一般而言,在晶片封裝結構的製程與測試中,由於晶片封裝結構內的濕氣會從黏晶膠層110的周邊開始滲入並逐漸向內部擴散,因此較多的水氣會聚集在黏晶膠層110的邊緣附近(即,晶片120的覆蓋區120C的邊緣附近)。因此,本實施例的晶片封裝結構10e可視情況僅在鄰近易聚集較多水氣的晶片120的覆蓋區120C的邊緣處設置多個第一開孔108,仍可有效地去除內部殘留水氣並提供殘留水氣汽化時的壓力釋放途徑,進而減少晶片脫層的現象,並提升晶片封裝結構可靠性與產品良率。
圖7是本發明又一實施例的晶片封裝結構的上視示意圖。請同時參考圖6與圖7,本實施例的晶片封裝結構10f與晶片封裝結構10e大致相似,主要差異在於:本實施例的晶片封裝結構10f的多個第一開孔108在鄰近晶片120的覆蓋區120C的邊緣處呈錯位排列,以使多個第一開孔108在空間的配置上較具彈性。
綜上所述,本發明的晶片封裝結構,藉由晶片座的第一開孔與封裝膠體的第二開孔的設計,可增加黏晶膠層與空氣的接觸面積,進而有助於在高溫狀況下可較快速地去除黏晶膠層內部的殘留水氣。此外,也能在晶片下方的殘留濕氣汽化時,提供更快速的途徑得以進行壓力釋放並降低晶片與黏晶膠層的介面應力,進而減少晶片脫層的現象,以提升晶片封裝結構可靠性與產品良率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a、10b、10c、10d、10e、10f:晶片封裝結構
100:晶片座
102:第一表面
104:第二表面
108、108’:第一開孔
108s、108’s、158s、158’s:側壁
110:黏晶膠層
120:晶片
120C:覆蓋區
122:主動表面
124:背表面
126:邊緣
128:接墊
130:導線
140:引腳
150:封裝膠體
158、158’:第二開孔
d1、d2、d2’:最短距離
r1:孔徑
p1:間距
L1、L2:長度
X、Y、Z:方向
圖1是本發明一實施例的晶片封裝結構的上視示意圖。
圖2是沿著圖1中的線段A-A’的剖面示意圖。
圖3是本發明另一實施例的晶片封裝結構的剖面示意圖。
圖4是本發明又一實施例的晶片封裝結構的剖面示意圖。
圖5是本發明又一實施例的晶片封裝結構的上視示意圖。
圖6是本發明又一實施例的晶片封裝結構的上視示意圖。
圖7是本發明又一實施例的晶片封裝結構的上視示意圖。
10a:晶片封裝結構
100:晶片座
102:第一表面
104:第二表面
108:第一開孔
110:黏晶膠層
120:晶片
122:主動表面
124:背表面
126:邊緣
128:接墊
130:導線
140:引腳
150:封裝膠體
158:第二開孔
d1:最短距離
r1:最大孔徑
p1:間距
X、Y、Z:方向
Claims (10)
- 一種晶片封裝結構,包括: 晶片座,具有貫穿所述晶片座的多個第一開孔; 晶片,透過黏晶膠層設置於所述晶片座上; 多個引腳,分別排列於所述晶片座的周邊; 多個導線,電性連接所述晶片與所述多個引腳;以及 封裝膠體,包覆所述晶片、所述多個導線、所述晶片座以及各所述多個引腳的一部分,所述封裝膠體具有多個第二開孔,其中各所述多個第二開孔對應連通所述多個第一開孔的其中一者,且所述多個第一開孔與所述多個第二開孔位於所述晶片的覆蓋區內且暴露出所述黏晶膠層。
- 如請求項1所述的晶片封裝結構,其中所述晶片對所述晶片座的正投影完全覆蓋所述多個第一開孔與所述多個第二開孔。
- 如請求項1所述的晶片封裝結構,其中所述多個第二開孔的孔徑大於等於所述多個第一開孔的孔徑。
- 如請求項1所述的晶片封裝結構,其中所述多個第一開孔的邊緣與所述晶片的邊緣之間的最短水平距離大於等於400微米。
- 如請求項1所述的晶片封裝結構,其中所述多個第一開孔的最大孔徑大於等於200微米且小於等於300微米,且相鄰的兩個第一開孔之間的間距大於等於400微米且小於等於1000微米。
- 如請求項1所述的晶片封裝結構,其中所述晶片的一主動表面的任一邊的長度大於等於2毫米。
- 如請求項1所述的晶片封裝結構,其中所述多個第一開孔的總面積與所述晶片的一主動表面的面積的比值為20%至60%。
- 如請求項1所述的晶片封裝結構,其中所述多個第一開孔在所述晶片的覆蓋區內呈矩陣排列。
- 如請求項1所述的晶片封裝結構,其中所述多個第一開孔鄰近所述晶片的所述覆蓋區的邊緣排列。
- 如請求項1所述的晶片封裝結構,其中相鄰兩排的所述多個第一開孔呈錯位排列。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110143514A TWI776739B (zh) | 2021-11-23 | 2021-11-23 | 晶片封裝結構 |
CN202210201809.5A CN116153868A (zh) | 2021-11-23 | 2022-03-02 | 芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110143514A TWI776739B (zh) | 2021-11-23 | 2021-11-23 | 晶片封裝結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI776739B true TWI776739B (zh) | 2022-09-01 |
TW202322302A TW202322302A (zh) | 2023-06-01 |
Family
ID=84957850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110143514A TWI776739B (zh) | 2021-11-23 | 2021-11-23 | 晶片封裝結構 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116153868A (zh) |
TW (1) | TWI776739B (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010003372A1 (en) * | 1999-11-08 | 2001-06-14 | Chien-Ping Huang | Semiconductor package structure having universal lead frame and heat sink |
US20030038382A1 (en) * | 1993-09-03 | 2003-02-27 | Combs Edward G. | Molded plastic package with heat sink and enhanced electrical performance |
US20030141575A1 (en) * | 2002-01-31 | 2003-07-31 | Siliconware Precision Industries Co., Ltd. | Semiconductor package with die pad having recessed portion |
US20040245613A1 (en) * | 2003-05-14 | 2004-12-09 | Lee Kyu-Han | Chip scale package and method of fabricating the same |
TW200541085A (en) * | 2004-05-18 | 2005-12-16 | Fairchild Semiconductor | Packaged integrated circuit with MLP leadframe and method of making same |
US20080061414A1 (en) * | 2006-08-30 | 2008-03-13 | United Test And Assembly Center Ltd. | Method of Producing a Semiconductor Package |
US20100001383A1 (en) * | 2006-12-21 | 2010-01-07 | National Semiconductor Corporation | Integrated circuit package with molded insulation |
TW201032296A (en) * | 2009-02-23 | 2010-09-01 | Alpha & Omega Semiconductor Ltd | Compact power semiconductor package and method with stacked inductor and integrated circuit die |
US20120306064A1 (en) * | 2009-09-18 | 2012-12-06 | Novatek Microelectronics Corp. | Chip package |
US20130107548A1 (en) * | 2011-10-27 | 2013-05-02 | Seoul Semiconductor Co., Ltd. | Light emitting diode package and light emitting module comprising the same |
TW201338114A (zh) * | 2012-03-15 | 2013-09-16 | Advanced Semiconductor Eng | 引腳延伸之半導體封裝及其製造方法 |
US20200388588A1 (en) * | 2019-06-04 | 2020-12-10 | Jmj Korea Co., Ltd. | Semiconductor package |
-
2021
- 2021-11-23 TW TW110143514A patent/TWI776739B/zh active
-
2022
- 2022-03-02 CN CN202210201809.5A patent/CN116153868A/zh active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030038382A1 (en) * | 1993-09-03 | 2003-02-27 | Combs Edward G. | Molded plastic package with heat sink and enhanced electrical performance |
US20010003372A1 (en) * | 1999-11-08 | 2001-06-14 | Chien-Ping Huang | Semiconductor package structure having universal lead frame and heat sink |
US20030141575A1 (en) * | 2002-01-31 | 2003-07-31 | Siliconware Precision Industries Co., Ltd. | Semiconductor package with die pad having recessed portion |
US20040245613A1 (en) * | 2003-05-14 | 2004-12-09 | Lee Kyu-Han | Chip scale package and method of fabricating the same |
TW200541085A (en) * | 2004-05-18 | 2005-12-16 | Fairchild Semiconductor | Packaged integrated circuit with MLP leadframe and method of making same |
US20080061414A1 (en) * | 2006-08-30 | 2008-03-13 | United Test And Assembly Center Ltd. | Method of Producing a Semiconductor Package |
US20100001383A1 (en) * | 2006-12-21 | 2010-01-07 | National Semiconductor Corporation | Integrated circuit package with molded insulation |
TW201032296A (en) * | 2009-02-23 | 2010-09-01 | Alpha & Omega Semiconductor Ltd | Compact power semiconductor package and method with stacked inductor and integrated circuit die |
US20120306064A1 (en) * | 2009-09-18 | 2012-12-06 | Novatek Microelectronics Corp. | Chip package |
US20130107548A1 (en) * | 2011-10-27 | 2013-05-02 | Seoul Semiconductor Co., Ltd. | Light emitting diode package and light emitting module comprising the same |
TW201338114A (zh) * | 2012-03-15 | 2013-09-16 | Advanced Semiconductor Eng | 引腳延伸之半導體封裝及其製造方法 |
US20200388588A1 (en) * | 2019-06-04 | 2020-12-10 | Jmj Korea Co., Ltd. | Semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
CN116153868A (zh) | 2023-05-23 |
TW202322302A (zh) | 2023-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI499017B (zh) | 用於懸垂晶粒之環氧基凸塊 | |
JP2001320014A (ja) | 半導体装置及びその製造方法 | |
US20070108571A1 (en) | Method for fabricating semiconductor package with stacked chips | |
JP2004128476A (ja) | エリアアレイ配線チップのtabテスト | |
KR20080022452A (ko) | Pop 패키지 및 그의 제조 방법 | |
JP2010245337A (ja) | 半導体装置及びその製造方法 | |
JP2010010301A (ja) | 半導体装置及びその製造方法 | |
TWI688057B (zh) | 半導體封裝結構 | |
JP2003338518A (ja) | 半導体チップのバンプ及びその製造方法 | |
TWI776739B (zh) | 晶片封裝結構 | |
US7838336B2 (en) | Method and structure for dispensing chip underfill through an opening in the chip | |
US20100044881A1 (en) | Semiconductor device and fabrication method thereof | |
JP2570611B2 (ja) | 樹脂封止型半導体装置 | |
JP2010251625A (ja) | 半導体装置、及び半導体装置の製造方法 | |
KR19980071599A (ko) | 반도체장치 및 그 제조방법 | |
JPH0831869A (ja) | 半導体装置及びその製造方法及びその実装検査方法 | |
JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
US20090108448A1 (en) | Metal pad of semiconductor device | |
TWI294673B (en) | Semiconductor package with heatsink | |
TWI529825B (zh) | 半導體結構之製法 | |
CN113314493A (zh) | 芯片单元和芯片组件 | |
JP3794498B2 (ja) | 半導体装置の実装方法 | |
JP3153809B2 (ja) | 半導体装置 | |
US7652383B2 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
JP4677152B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |