TWI774372B

TWI774372B - 內容可定址記憶體及其操作方法

Info

Publication number: TWI774372B
Application number: TW110117480A
Authority: TW
Inventors: 曾柏皓; 林榆瑄; 李峯旻; 李明修
Original assignee: 旺宏電子股份有限公司
Priority date: 2021-05-14
Filing date: 2021-05-14
Publication date: 2022-08-11
Also published as: TW202244916A

Abstract

本案提供內容可定址記憶體與其操作方法。內容可定址記憶體包括：複數條第一信號線；複數條第二信號線；以及複數個CAM記憶胞，耦接於該些第一信號線與該些第二信號線；其中，於進行匹配時，複數個輸入信號沿著該些第一信號線輸入至該些CAM記憶胞；該些CAM記憶胞進行資料匹配；以及根據該些第二信號線的一電性特徵，以決定一匹配結果。

Description

內容可定址記憶體及其操作方法

本揭露是有關於一種記憶體及其操作方法，且特別是有關於一種內容可定址記憶體及其操作方法。

隨著記憶體技術的發展，發明了一種內容可定址記憶體(analog content-address memory,CAM)。內容可定址記憶體是應用於超高速搜尋的一種特殊記憶體。內容可定址記憶體可以以高度並行的方式將輸入搜索詞與陣列中所有列的儲存詞進行比較。內容可定址記憶體在許多應用(尤其是圖像搜索等應用)提供了非常強大的功能。

KD樹(KD tree)是一種高維度樹狀資料結構。KD樹可用於高維度資料空間中的近鄰(Nearest Neighbor)查詢，例如，在影像復原與辨別中，KD樹可用於進行高維度特徵向量的近鄰查詢與匹配(match)。

KD樹是空間分割資料結構(space-partitioning data structure)。KD樹可用於多種應用，例如，多維度的金鑰搜尋，或者是建立點雲(point cloud)(如光偵測與測距(LiDAR， Light Detection and Ranging)等。KD樹其實就是二進位空間分割樹(binary space partitioning tree)的特殊案例。

KD樹是每個葉子節點都為k維點的二元樹。所有非葉子節點可以視作用一個超平面把空間分割成兩個半空間。節點左邊的子樹代表在超平面左邊的點，節點右邊的子樹代表在超平面右邊的點。

第1圖顯示習知的馮紐曼(Von Neumann)KD樹的搜尋示意圖。以搜尋輸入資料X1=0.02與X2=0.02為例做說明。判斷輸入資料X1是否大於0.51。在此例中為否(X1不大於0.51)，接著判斷X2是否大於0.4。在此例中為否(X2不大於0.4)，接著判斷X1是否大於0.1。在此例中為否(X1不大於0.1)，故而搜尋結果為A類。然而，習知馮紐曼KD樹的搜尋有搜尋時間較長的問題。

故而，如何利用CAM來設計更有效率的搜尋是業界努力方向。

根據本揭露之一方面，提出一種內容可定址記憶體(content-address memory,CAM)，包括：複數條第一信號線；複數條第二信號線；以及複數個CAM記憶胞，耦接於該些第一信號線與該些第二信號線；其中，於進行匹配時，複數個輸入信號沿著該些第一信號線輸入至該些CAM記憶胞；該些CAM記憶胞進行資料匹配；以及根據該些第二信號線的一電性特徵，以決定一匹配結果。

根據本揭露之再一方面，提出一種內容可定址記憶體(content-address memory,CAM)之操作方法，包括：於進行匹配時，複數個輸入信號沿著複數個第一信號線輸入至複數個CAM記憶胞；該些CAM記憶胞進行資料匹配；以及根據複數個第二信號線的一電性特徵，以決定一匹配結果。

為了對本揭露之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

200:記憶體裝置

210:記憶體陣列

220:控制器

300:類比內容可定址記憶體

CL1:類比CAM記憶胞

R1、R2、R3、R4:列

S1:輸入信號

Rn、Ry:結果

400:類比內容可定址記憶體

410:字元線驅動器

420:源極線驅動器

430:感測解碼器

X1~Xn:輸入信號

ML1、ML2、...、MLm:匹配線

MSn、MSp:浮接閘極裝置

MSn’、MSp’:超陡峭裝置

710~720:步驟

800:內容可定址記憶體

CL2:CAM記憶胞

BL1~BL3:位元線

WL1~WLn:字元線

SA1~SA3:感應放大器

CL2D:數位CAM記憶胞

MN1、MN2、MP1:浮接閘極電晶體

CL2A:類比CAM記憶胞

CL2M:多位階CAM記憶胞

Sel11、Sel11’、...Sel17、Sel17’、Sel21、Sel21’、...Sel27、Sel27’Sel31、Sel31’:搜尋線

1100A:內容可定址記憶體

1110-1~1110-m:區塊

X11~Xmn:輸入信號

BL11~BLmn:位元線

A1~Am:邏輯閘

1100B:內容可定址記憶體

1120-1~1120-m:區塊

SA1~SAm:感應放大器

1210~1230:步驟

第1圖顯示習知的馮紐曼KD樹的搜尋示意圖。

第2圖顯示根據本案第一實施例的記憶體裝置的功能方塊圖。

第3圖繪示根據一實施例之類比內容可定址記憶體之運作。

第4圖繪示根據一實施例之類比內容可定址記憶體的陣列結構。

第5圖顯示根據一實施例之類比內容可定址記憶體實現2階KD樹(2維度)的示意圖。

第6A圖繪示根據一實施例之類比CAM記憶胞之一種電路架構圖。

第6B圖繪示根據一實施例之類比CAM記憶胞之另一種電路架構圖。

第7圖繪示類比內容可定址記憶體之操作方法的流程圖。

第8A圖顯示根據本案第二實施例的內容可定址記憶體之架構，第 8B圖根據本案第二實施例的內容可定址記憶體之運作示意圖。

第9A圖至第9C圖顯示根據本案一實施例的CAM記憶胞的不同實施態樣。

第10A圖顯示馮紐曼樹的搜尋示意圖。

第10B圖至第10C圖顯示根據本案一實施例的內容可定址記憶體實現樹搜尋的示意圖。

第11A圖與第11B圖分別顯示根據本案實施例在搜尋長輸入信號的兩種架構圖。

第12圖顯示根據本案一實施例的CAM操作方法。

本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。

第一實施例

第2圖顯示根據本案第一實施例的記憶體裝置的功能方塊圖。根據本案一實施例的記憶體裝置200包括記憶體陣列210與控制器220。記憶體陣列210耦接至控制器220。控制器220控制記憶體陣列210的操作，如搜尋、匹配等。記憶體陣列210可為類比內容可定址記憶體(analog content-addressable memory, analog CAM)陣列。

請參照第3圖，其繪示根據一實施例之類比內容可定址記憶體300之運作。類比內容可定址記憶體300包括數個類比CAM記憶胞CL1。類比CAM記憶胞CL1排列於多列R1、R2、R3、R4，以儲存數筆類比內容。舉例來說，儲存於列R1的內容是「0.00~1.00、0.48~0.76、0.00~0.15」。儲存於列R2的內容是「0.62~1.00、0.25~0.63、0.25~1.00」。儲存於列R3的內容是「0.26~0.61、0.12~0.40、0.00~1.00」。儲存於列R4的內容是「0.00~0.43、0.00~0.28、0.58~1.00」。數個輸入信號S1輸入至類比內容可定址記憶體300。第一個輸入信號S1的內容是「0.81」，第二個輸入信號S1的內容是「0.62」，第三個輸入信號S1的內容是「0.12」。

這些輸入信號S1與儲存於列R1的內容進行比對。儲存於列R1之「0.00~1.00、0.48~0.76、0.00~0.15」係為匹配範圍。由於「0.81」、「0.62」及「0.12」分別落入「0.00~1.00」、「0.48~0.76」及「0.00~0.15」，故據以輸出匹配成功結果Ry。

這些輸入信號S1與儲存於列R2之內容進行比對後，輸出匹配不成功結果Rn。這些輸入信號S1與儲存於列R3之內容進行比對後，輸出匹配不成功結果Rn。這些輸入信號S1與儲存於列R4之內容進行比對後，輸出匹配不成功結果Rn。也就是說，類比內容可定址記憶體300可以儲存類比內容，任何與輸入信號S1匹配的類比內容可以被搜尋出來。

請參照第4圖，其繪示根據一實施例之類比內容可定址記憶體400的陣列結構。在陣列結構中，類比內容可定址記憶體400更包括具有搜尋暫存器之一字元線驅動器(word line driver)410、一源極線驅動器(source line driver)420及一感測解碼器(sensing decoder)430。字元線驅動器410透過多條搜尋線(其可由源極線(位元線)所實現)輸入多個輸入信號X1~Xn至該些類比CAM記憶胞CL1。匹配線(其可由字元線所實現)ML1、ML2、...、MLm耦接於感測解碼器430。

於第4圖中，類比內容可定址記憶體400可用於實現KD樹(n維度，K=1~n，n為正整數)。

該些類比CAM記憶胞CL1儲存不同的內容，以當成比較範圍。多個輸入信號X1~Xn分別輸入至這些類比CAM記憶胞CL1。

根據輸入信號X1~Xn是否匹配於第一列R1所儲存之內容，匹配線ML1之電壓將會被下拉或維持。同樣地，根據輸入信號X1~Xn是否匹配於第二列R2所儲存之內容，匹配線ML2之電壓將會被下拉或維持。依此類推。接著，感測解碼器430可以分析出哪一列所存之內容最匹配於輸入信號X1~Xn。

根據上述內容，類比內容可定址記憶體400可以儲存類比內容，任何與輸入信號S1匹配的類比內容可以被搜尋出來。

為方便了解，底下以類比內容可定址記憶體400實現2階KD樹(2維度)為例做說明，但當知本案並不受限於此。

現請參照第5圖，其顯示根據一實施例之類比內容可定址記憶體400實現2階KD樹(2維度)的示意圖。

該些類比CAM記憶胞CL1儲存不同的內容，以當成比較範圍。多個輸入信號X1~X2分別輸入至這些類比CAM記憶胞CL1。

在底下，以第1行的該些類比CAM記憶胞CL1儲存內容是「0~0.1、0.1~0.51、0~0.35、0.35~0.51、0.51~1、0.51~1」；以第2行的該些類比CAM記憶胞CL1儲存內容是「0~0.4、0~0.4、0.4~1、0.4~1、0~0.7、0.7~1」為例做說明。但當知本案並不受限於此。

於進行比較時，當輸入信號X1與X2匹配於同一匹配線的該些類比CAM記憶胞CL1所儲存之內容時，相對應的匹配線之電壓將會被維持。反之，當輸入信號X1與X2無法匹配於同一匹配線的該些類比CAM記憶胞CL1所儲存之內容時，相對應的匹配線之電壓將會被下拉。

以輸入信號X1與X2分別為0.02與0.02來舉例說明之。

以第5圖而言，輸入信號X1=0.02與輸入信號X2=0.02比對於匹配線ML1的該些類比CAM記憶胞CL1所儲存之內容；由於匹配，所以匹配線ML1的電壓會被維持。輸入信號X1=0.02與輸入信號X2=0.02比對於匹配線ML2的該些類比CAM記憶胞CL1所儲存之內容；由於不匹配，所以匹配線ML2的電壓會被下拉。同理，匹配線ML3~匹配線MLm的電壓會被下拉。

此外，如果有多條匹配線匹配的話，則感測解碼器430可以分析出哪一列所存之內容最匹配於輸入信號X1~Xn，並輸出匹配結果。

假設匹配線ML1~MLm的感應結果分別對應至A類至F類。以第5圖的情形而言，匹配線ML1被維持，而其他匹配線ML2~MLm的電位則下拉，所以，KD樹的分類結果是A類。

在本案一實施例中，對於該些匹配線ML1~MLm，該些類比CAM記憶胞CL1乃是並聯。

簡言之，在本案一實施例中，類比內容可定址記憶體中，該些類比CAM記憶胞CL1以陣列方式排列，其中，該些類比CAM記憶胞CL1乃是以並聯方式耦接。各匹配線耦接至複數個該些類比CAM記憶胞CL1。當耦接至同一匹配線的該些類比CAM記憶胞CL1的比對結果皆為匹配時，該匹配線的電位會維持，反之，當耦接至同一匹配線的該些類比CAM記憶胞CL1的比對結果至少有一者為不匹配時，該匹配線的電位會下拉。

請參照第6A圖，其繪示根據一實施例之類比CAM記憶胞CL1之其中一種電路架構圖。類比CAM記憶胞CL1包括並聯的一第一浮接閘極裝置MSn及第二浮接閘極裝置MSp。第一浮接閘極裝置MSn具有一N型通道，第二浮接閘極裝置MSp具有一P型通道。第二浮接閘極裝置MSp以並聯之方式耦接於第一浮接閘極裝置MSn。

第一浮接閘極裝置MSn係為一N型金氧半導體(NMOS)電晶體，第二浮接閘極裝置MSp係為一P型金氧半導體(PMOS)電晶體。第一浮接閘極裝置MSn之汲極與第二浮接閘極裝置MSp之汲極耦接於一匹配線。第一浮接閘極裝置MSn之源極耦接於源極線SL，第二浮接閘極裝置MSp之源極耦接於源極線SL’，其中，源極線SL與源極線SL’為成對互補。輸入信號同時輸入至第一浮接閘極裝置MSn與第二浮接閘極裝置MSp之閘極。

源極線SL與源極線SL’為成對互補是指，當源極線SL與源極線SL’之一被施加高電位，其另一被施加低電位。

在類比CAM記憶胞CL1中，第一浮接閘極裝置MSn之臨界電壓高於第二浮接閘極裝置MSp之臨界電壓，以於第一浮接閘極裝置MSn之臨界電壓與第二浮接閘極裝置MSp之臨界電壓之間形成匹配範圍MR。在類比CAM記憶胞CL1中，匹配範圍的下限係為第二浮接閘極裝置MSp之臨界電壓，匹配範圍之上限係為第一浮接閘極裝置MSn之臨界電壓。

當輸入信號落於匹配範圍之內時，第一浮接閘極裝置MSn會關閉且第二浮接閘極裝置MSp也會關閉，故通過電流不會形成。

當輸入信號不位於匹配範圍之內時，第一浮接閘極裝置MSn會被導通或者第二浮接閘極裝置MSp會被導通，故形成了通過電流，將匹配線的電位下拉。

請參照第6B圖，其繪示根據一實施例之類比CAM記憶胞CL1之另一種電路架構圖。類比CAM記憶胞CL1包括並聯的一第一超陡峭裝置(super steep slope device)MSn’及一第二超陡峭裝置MSp’。第一超陡峭裝置MSn’具有一N型通道，第二超陡峭裝置MSp’具有一P型通道。第二超陡峭裝置MSp’以並聯之方式耦接於第一超陡峭裝置MSn’。

第一超陡峭裝置MSn’之第一端(例如是陽極)與第二超陡峭裝置MSp’之第一端耦接於一匹配線。第一超陡峭裝置MSn’之第二端(例如是陰極)與第二超陡峭裝置MSp’之第二端分別耦接於源極線SL與源極線SL’，其中，源極線SL與源極線SL’為成對互補。輸入信號同時輸入至第一超陡峭裝置MSn’之控制端(例如是閘極)與第二超陡峭裝置MSp’之控制端。

相似地，在類比CAM記憶胞CL1中，第一超陡峭裝置MSn’之臨界電壓高於第二超陡峭裝置MSp’之臨界電壓，以於第一超陡峭裝置MSn’之臨界電壓與第二超陡峭裝置MSp’之臨界電壓之間形成匹配範圍。在類比CAM記憶胞CL1中，匹配範圍之下限係為第二超陡峭裝置MSp’之臨界電壓，匹配範圍之上限係為第一超陡峭裝置MSn’之臨界電壓。

當輸入信號落於匹配範圍之內時，第一超陡峭裝置MSn’被關閉且第二超陡峭裝置MSp’也被關閉，故通過電流不會形成。

當輸入信號不落於匹配範圍之內時，第一超陡峭裝置MSn’會導通或者第二超陡峭裝置MSp’會導通，故形成了通過電流，將匹配線的電位下拉。

在本案一實施例中，匹配範圍係透過對第一浮接閘極裝置MSn及第二浮接閘極裝置MSp進行編程而設定。對第一浮接閘極裝置MSn進行編程。在此步驟中，第一浮接閘極裝置MSn透過F-N穿隧技術(Fowler-Nordheim tunneling,FN tunneling)或通道熱電子注入技術(Channel Hot Electron programming,CHE programming)進行編程。舉例來說，第一浮接閘極裝置MSn之閘極被施加一FN電壓，第二浮接閘極裝置MSp之閘極被施加一通過電壓。在第一浮接閘極裝置MSn進行編程之後，匹配範圍的上限即可被定義出來。

同樣地，對第二浮接閘極裝置MSp進行編程。在此步驟中，第二浮接閘極裝置MSp透過F-N穿隧技術或通道熱電子注入技術進行編程。舉例來說，第一浮接閘極裝置MSn之閘極被施加通過電壓，第二浮接閘極裝置MSp之閘極被施加FN電壓。在第二浮接閘極裝置MSp進行編程之後，匹配範圍的下限即可被定義出來。

此外，於本案一實施例中，操作方法的方式如第7圖所示。

請參照第7圖，其繪示類比內容可定址記憶體之操作方法的流程圖。在步驟710中，複數個輸入信號輸入至該些類比CAM記憶胞CL1。類比內容可定址記憶體中，該些類比CAM記憶胞CL1以陣列方式排列，其中，該些類比CAM記憶胞CL1乃是以並聯方式耦接。多個匹配線耦接至複數個該些類比CAM記憶胞CL1。

於在步驟720中，根據複數個匹配線的電壓，輸出匹配結果。例如，當耦接至同一匹配線的該些類比CAM記憶胞CL1的比對結果皆為匹配時，該匹配線的電位會被維持。當耦接至同一匹配線的該些類比CAM記憶胞CL1的比對結果至少一者為不匹配時，該匹配線的電位會被改變(例如但不受限於，被下拉)。根據匹配線電壓是否被改變，輸出匹配結果。此外，如果有多條匹配線皆匹配的話，則感測解碼器430可以分析出哪一列所存之內容最匹配於輸入信號，並輸出匹配結果。

此外，於本案一實施例中，類比CAM記憶胞CL1之匹配範圍是可以調整的。匹配範圍之下限係透過對第二浮接閘極裝置MSp或第二超陡峭裝置MSp’進行設定，匹配範圍之上限係透過第一浮接閘極裝置MSn或第一超陡峭裝置MSn’進行設定。

本案第一實施例可應用於機器學習，例如，決策樹，KD樹，隨機森林與支援向量機(Support Vector Machine，SVM)等。本案第一實施例亦可應用於類神經網路中，以搜尋分類。本案第一實施例亦可應用於在資料庫中搜尋相似資料。

本案第一實施例可以快速搜尋及比對大量資料，提高處理速度與性能。

在本案第一實施例中，利用所提出的記憶體陣列及其操作方法，可以快速搜尋及比對大量資料，提高處理速度與性能。

第二實施例

第8A圖顯示根據本案第二實施例的內容可定址記憶體800之架構，第8B圖根據本案第二實施例的內容可定址記憶體800之運作示意圖。

如第8A圖所示，根據本案一實施例的內容可定址記憶體800包括複數個CAM記憶胞CL2、複數條位元線、複數條字元線與複數個感應放大器。該些CAM記憶胞CL2排列成陣列形式，以儲存數筆內容(可為類比內容，數位內容或者是多位階(multi-level)內容)。亦即，該些CAM記憶胞CL2可為類比CAM記憶胞，數位CAM記憶胞或者是多位階CAM記憶胞。特別是，以位元線BL1~BL3來看，該些CAM記憶胞CL2乃是串聯。

在進行搜尋時，輸入信號X1~Xn透過搜尋線(亦即字元線WL1~WLn)輸入至該些CAM記憶胞CL2，以進行搜尋與比對。當一輸入信號匹配於一CAM記憶胞CL2的儲存內容時，該CAM記憶胞CL2輸出一感應電流；反之亦然。

當位於同一條位元線上的全部CAM記憶胞CL2所儲存內容匹配於該些輸入信號X1~Xn時，該位元線上會有一感應電流通過並被相關的感應放大器所感應。相反地，當位於同一條位元線上的任何一個CAM記憶胞CL2所儲存內容不匹配於該些輸入信號X1~Xn時，該位元線上不會有一感應電流通過。

故而，在本案實施例中，可利用該些感應放大器SA1~SA3來感應是否有感應電流通過該些位元線BL1~BL3，以決定是否匹配。

現請參照第8B圖。在此以輸入信號X1~Xn分別等於3、8、6、…，4為例做說明，該些CAM記憶胞CL2所儲存內容為多位階內容，但當知本案並不受限於此。位於位元線BL1上的第一個CAM記憶胞CL2所儲存內容不匹配於輸入信號X1，所以，位元線BL1上不會有一感應電流通過。相似地，位於位元線BL2上的第一個CAM記憶胞CL2所儲存內容匹配於輸入信號X1，所以，位元線BL2上的第一個CAM記憶胞CL2會產生一感應電流；然而，位於位元線BL2上的第二個與第三個CAM記憶胞CL2所儲存內容不匹配於輸入信號X2與X3，所以，位於位元線BL2上的第二個與第三個CAM記憶胞CL2不會產生一感應電流，故而，位元線BL2上不會有一感應電流通過。同理，位於位元線BL3上的各CAM記憶胞CL2所儲存內容匹配於該些輸入信號X1~Xn，位元線BL3上會有一感應電流通過並被相關的感應放大器SA3所感應。

此外，為避免感應誤差，感應放大器SA1~SA3的感應電流大於一參考感應電流值的話，視為匹配成功。

第9A圖至第9C圖顯示根據本案一實施例的CAM記憶胞CL2的不同實施態樣。第9A圖的數位CAM記憶胞CL2D可用於數位資料匹配，亦即，輸入信號X1~Xn為數位資料(邏輯1或邏輯0或x)。數位CAM記憶胞CL2D所儲存的內容為數位內容(邏輯1或邏輯0或x)。數位CAM記憶胞CL2D包括串聯的兩個浮接閘極NMOS電晶體MN1與MN2。該些浮接閘極NMOS電晶體MN1與MN2的閘極透過搜尋線Sel1與Sel1’接收輸入信號X1，其餘可依此類推。

第9B圖的類比CAM記憶胞CL2A可用於類比資料匹配，亦即，輸入信號X1~Xn為類比資料。類比CAM記憶胞CL2A所儲存的內容為類比內容。類比CAM記憶胞CL2A包括串聯的浮接閘極NMOS電晶體MN1與浮接閘極PMOS電晶體MP1。

第9C圖的多位階CAM記憶胞CL2M可用於多位階資料匹配，亦即，輸入信號X1~Xn為多位階資料。多位階CAM記憶胞CL2M所儲存的內容為多位階內容。以第9C圖為例，多位階CAM記憶胞CL2M所儲存的多位階內容可介於0~7之間，當然本案並不受限於此。多位階 CAM記憶胞CL2M包括多個串聯的浮接閘極NMOS電晶體。以第9C圖為例，該些浮接閘極NMOS電晶體的個別閘極分別透過搜尋線Sel11、Sel11’、...Sel17、Sel17’、Sel21、Sel21’、...Sel27、Sel27’ Sel31、Sel31’...接收輸入信號X1~Xn。

在本案第二實施例的可能變形例中，第9A圖至第9C圖中的浮接閘極PMOS/NMOS電晶體可由P型/N型超陡峭裝置所取代。

第10A圖顯示馮紐曼樹的搜尋示意圖。以搜尋輸入信號X1=3與X2=5為例。經搜尋後，其為B分類。

於第10B圖中，該些CAM記憶胞CL2為多位階CAM記憶胞CL2M。在比對輸入信號X1=3時，位元線BL2~BL4上的第一個CAM記憶胞是匹配的，而位元線BL1、BL5~BL8上的第一個CAM記憶胞是不匹配的。在比對輸入信號X2=5時，位元線BL1、BL3、BL7上的第二個CAM記憶胞是匹配的，而位元線BL2、BL4~BL6、BL8上的第二個CAM記憶胞是不匹配的。所以，以第10B圖而言，位元線BL3上會出現感應電流，其餘BL1~BL2與BL4~BL8上不會出現感應電流。

於第10C圖中，該些CAM記憶胞CL2為類比CAM記憶胞CL2A。在比對輸入信號X1=3時，位元線BL2~BL4上的第一個CAM記憶胞是匹配的，而位元線BL1、BL5~BL8上的第一個CAM記憶胞是不匹配的。在比對輸入信號X2=5時，位元線BL1、BL3、 BL7上的第二個CAM記憶胞是匹配的，而位元線BL2、BL4~BL6、BL8上的第二個CAM記憶胞是不匹配的。所以，以第10C圖而言，位元線BL3上會出現感應電流，其餘BL1~BL2與BL4~BL8上不會出現感應電流。

當輸入信號的長度較長時，本案實施例可利用數個區塊來儲存內容及進行比對。不同區域的搜尋結果可以合併(例如以「及」運算合併)來得到匹配結果。

於第11A圖中，內容可定址記憶體1100A包括多個區塊1110-1~1110-m，各區塊1110-1~1110-m的架構可如第8A圖所示，其細節在此不重述。

於進行搜尋時，輸入信號X11~X1n、X21~X2n、...Xm1~Xmn分別輸入至區塊1110-1~1110-m，以進行內容比對。各區塊1110-1~1110-m的比對結果從該些位元線BL11~BLmn分別輸入至邏輯閘A1~Am。根據邏輯閘A1~Am是否輸出感應電流，以決定匹配結果。如果有感應電流，代表有匹配。

於第11B圖中，內容可定址記憶體1100B包括多個區塊1120-1~1120-m，各區塊1120-1~1120-m的架構可如第8A圖所示，其細節在此不重述。

於進行搜尋時，輸入信號X11~X1n、X21~X2n、...Xm1~Xmn分別輸入至區塊1120-1~1120-m，以進行內容比對。各區塊1120-1~1120-m的比對結果從該些位元線BL11~BLmn分別輸入至感應放大器SA1~SAm。根據感應放大器SA1~SAm的輸出感應電流是否大於一參考感應電流，以決定匹配結果。如果輸出感應電流大於參考感應電流，代表匹配。

本案第二實施例可應用於機器學習，例如，決策樹，KD樹，隨機森林與支援向量機等。本案第二實施例亦可應用於類神經網路中，以搜尋正確分類。本案第二實施例亦可應用於在資料庫中搜尋相似資料。

本案第二實施例可以快速搜尋及比對大量資料，提高處理速度與性能。

第12圖顯示根據本案一實施例的CAM操作方法。該操作方法包括：於步驟1210，於進行匹配時，複數個輸入信號沿著複數個第一信號線輸入至複數個CAM記憶胞；於步驟1220中，該些CAM記憶胞進行資料匹配；以及，於步驟1230中，根據複數個第二信號線的一電性特徵，以決定一匹配結果。

綜上所述，雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露。本揭露所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

1210~1230:步驟

Claims

一種內容可定址記憶體(content-address memory,CAM)，包括：複數條第一信號線；複數條第二信號線；以及複數個CAM記憶胞，耦接於該些第一信號線與該些第二信號線；其中，於進行匹配時，複數個輸入信號沿著該些第一信號線輸入至該些CAM記憶胞；該些CAM記憶胞進行資料匹配；以及根據該些第二信號線的一電性特徵，以決定一匹配結果；其中當該些輸入信號匹配於同一第二信號線的該些CAM記憶胞所儲存之內容，對應之該第二信號線的電壓被維持。
如請求項1所述之內容可定址記憶體，其中，根據該些第二信號線的個別電壓是否改變，以決定該匹配結果；或者根據該些第二信號線是否出現一感應電流，以決定該匹配結果。
如請求項1所述之內容可定址記憶體，其中，對於該些第二信號線，該些CAM記憶胞為並聯耦接；或者對於該些第二信號線，該些CAM記憶胞為串聯耦接。
如請求項1所述之內容可定址記憶體，其中，該CAM記憶胞為一類比CAM記憶胞，一數位CAM記憶胞，或者，一多位階CAM記憶胞；該些輸入信號為數位資料，類比資料，或者，多位階資料。
如請求項1所述之內容可定址記憶體，其中，該CAM記憶胞包括並聯的一第一浮接閘極裝置及一第二浮接閘極裝置；或者該CAM記憶胞包括並聯的一第一超陡峭裝置及一第二超陡峭裝置；或者該CAM記憶胞包括串聯的複數個浮接閘極裝置，或者該CAM記憶胞包括串聯的複數個超陡峭裝置。
一種內容可定址記憶體(content-address memory,CAM)之操作方法，包括：於進行匹配時，複數個輸入信號沿著複數個第一信號線輸入至複數個CAM記憶胞；該些CAM記憶胞進行資料匹配；以及根據複數個第二信號線的一電性特徵，以決定一匹配結果；其中當該些輸入信號匹配於同一第二信號線的該些CAM記憶胞所儲存之內容，對應之該第二信號線的電壓被維持。
如請求項6所述之內容可定址記憶體之操作方法，其中，根據該些第二信號線的個別電壓是否改變，以決定該匹配結果；或者根據該些第二信號線是否出現一感應電流，以決定該匹配結果。
如請求項6所述之內容可定址記憶體之操作方法，其中，對於該些第二信號線，該些CAM記憶胞為並聯耦接；或者對於該些第二信號線，該些CAM記憶胞為串聯耦接。
如請求項6所述之內容可定址記憶體之操作方法，其中，該CAM記憶胞為一類比CAM記憶胞，一數位CAM記憶胞，或者，一多位階CAM記憶胞；該些輸入信號為數位資料，類比資料，或者，多位階資料。
如請求項6所述之內容可定址記憶體之操作方法，其中，該CAM記憶胞包括並聯的一第一浮接閘極裝置及一第二浮接閘極裝置；或者該CAM記憶胞包括並聯的一第一超陡峭裝置及一第二超陡峭裝置；或者該CAM記憶胞包括串聯的複數個浮接閘極裝置，或者該CAM記憶胞包括串聯的複數個超陡峭裝置。