TWI773148B - 源極驅動電路及其驅動方法 - Google Patents

源極驅動電路及其驅動方法 Download PDF

Info

Publication number
TWI773148B
TWI773148B TW110106279A TW110106279A TWI773148B TW I773148 B TWI773148 B TW I773148B TW 110106279 A TW110106279 A TW 110106279A TW 110106279 A TW110106279 A TW 110106279A TW I773148 B TWI773148 B TW I773148B
Authority
TW
Taiwan
Prior art keywords
voltage transistor
negative voltage
positive voltage
control signal
coupled
Prior art date
Application number
TW110106279A
Other languages
English (en)
Other versions
TW202234369A (zh
Inventor
丁友信
傅春霖
徐偉鈞
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW110106279A priority Critical patent/TWI773148B/zh
Priority to CN202111153200.7A priority patent/CN113808518B/zh
Application granted granted Critical
Publication of TWI773148B publication Critical patent/TWI773148B/zh
Publication of TW202234369A publication Critical patent/TW202234369A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Vending Machines For Individual Products (AREA)

Abstract

本發明揭露一種源極驅動電路及其驅動方法，源極驅動電路適用於驅動顯示面板的像素陣列，源極驅動電路包含複數個正電壓電晶體以及複數個負電壓電晶體。複數個正電壓電晶體的第一端耦接於複數個資料線的一端，複數個正電壓電晶體的第二端耦接於正電壓訊號源。複數個負電壓電晶體的第一端耦接於複數個資料線的另一端，複數個負電壓電晶體的第二端耦接於負電壓訊號源。複數個負電壓電晶體的寬/長比小於複數個正電壓電晶體的寬/長比。

Description

源極驅動電路及其驅動方法
本發明是關於一種源極驅動電路及其驅動方法，特別是關於一種不同寬/長比的電晶體設置，使得正負極性源極驅動訊號的耦合能有較佳抵銷效果的源極驅動電路及其驅動方法。
在低溫多晶矽(Low Temperature Poly-Silicon,LTPS)顯示器產品當中，通常會設置多工器(Multiplexer)來降低所需之輸入接點，簡化周邊電路的設計。製作多工器電路可通過使用互補式金屬氧化物半導體(CMOS)的製程來製作，通過N型電晶體與P型電晶體之間的抵消來抑制雜訊。然而，CMOS製程相較於製作單一類型的電晶體的製程，例如N型金屬氧化物半導體(NMOS)製程或P型金屬氧化物半導體(PMOS)製程，需要更多的製程步驟及設備，增加產品製程上的複雜度，並增加產品成本。
另一方面，顯示區域通過源極驅動電路提供源極驅動訊號時，會通過多工器的開啟順序來作正負極性訊號的切換，進而使得正負耦合量相抵，避免資料線產生雜訊(Noise)或是電磁干擾(Electromagnetic Interference,EMI)等問題。不過，對單一類型的電晶體而言，在正負極性的充電特性並不完全相同， 在互相抵銷的效果上並無法達到所需的要求，上述雜訊的干擾可能使得顯示器產品的顯示品質受到影響。
綜觀前所述，習知的顯示面板在源極驅動電路的設計上仍然具有相當之缺陷，因此，本發明藉由設計一種源極驅動電路及其驅動方法，針對現有技術之缺失加以改善，以解決現有技術的問題，進而增進產業上之實施利用。
有鑑於上述習知技術之問題，本發明之目的在於提供一種源極驅動電路及其驅動方法，其不同寬/長筆的電晶體分別控制正負極性的源極驅動訊號，解決正負極性訊號耦合效果不佳的問題。
根據上述目的，本發明之實施例提出一種源極驅動電路，其適用於驅動顯示面板的像素陣列，像素陣列包含複數個資料線，源極驅動電路包含複數個正電壓電晶體以及複數個負電壓電晶體。其中，複數個正電壓電晶體的第一端耦接於複數個資料線的一端，複數個正電壓電晶體的第二端耦接於正電壓訊號源。複數個負電壓電晶體的第一端耦接於複數個資料線的另一端，複數個負電壓電晶體的第二端耦接於負電壓訊號源。複數個負電壓電晶體的寬/長比小於複數個正電壓電晶體的寬/長比。
在本發明的實施例中，複數個正電壓電晶體的寬/長比可為複數個負電壓電晶體的寬/長比的4~10倍。
在本發明的實施例中，複數個正電壓電晶體可包含第一正電壓電晶體、第二正電壓電晶體、第三正電壓電晶體、第四正電壓電晶體、第五正電壓電晶體及第六正電壓電晶體，複數個負電壓電晶體包含第一負電壓電晶體、 第二負電壓電晶體、第三負電壓電晶體、第四負電壓電晶體、第五負電壓電晶體及第六負電壓電晶體。
在本發明的實施例中，第一正電壓電晶體與第一負電壓電晶體耦接第一資料線的兩端，第二正電壓電晶體與第二負電壓電晶體耦接第二資料線的兩端，第三正電壓電晶體與第三負電壓電晶體耦接第三資料線的兩端，第四正電壓電晶體與第四負電壓電晶體耦接第四資料線的兩端，第五正電壓電晶體與第五負電壓電晶體耦接第五資料線的兩端，第六正電壓電晶體與第六負電壓電晶體耦接第六資料線的兩端，第一正電壓電晶體、第二負電壓電晶體、第三正電壓電晶體、第四負電壓電晶體、第五正電壓電晶體及第六負電壓電晶體設置於像素陣列的一側，第一負電壓電晶體、第二正電壓電晶體、第三負電壓電晶體、第四正電壓電晶體、第五負電壓電晶體及第六正電壓電晶體設置於像素陣列的另一側。
在本發明的實施例中，第一正電壓電晶體及第四負電壓電晶體的控制端耦接於第一控制訊號線，第二負電壓電晶體及第五正電壓電晶體的控制端耦接於第二控制訊號線，第三正電壓電晶體及第六負電壓電晶體的控制端耦接於第三控制訊號線，第一負電壓電晶體及第四正電壓電晶體的控制端耦接於第四控制訊號線，第二正電壓電晶體及第五負電壓電晶體的控制端耦接於第五控制訊號線，第三負電壓電晶體及第六正電壓電晶體的控制端耦接於第六控制訊號線，第一控制訊號線、第二控制訊號線及第三控制訊號線於第一幀時間驅動電晶體，第四控制訊號線、第五控制訊號線及第六控制訊號線於第二幀時間驅動電晶體。
在本發明的實施例中，第一正電壓電晶體與第一負電壓電晶體耦接第一資料線的兩端，第五正電壓電晶體與第二負電壓電晶體耦接第二資料線的兩端，第三正電壓電晶體與第三負電壓電晶體耦接第三資料線的兩端，第四正電壓電晶體與第四負電壓電晶體耦接第四資料線的兩端，第二正電壓電晶體與第二負電壓電晶體耦接第五資料線的兩端，第六正電壓電晶體與第六負電壓電晶體耦接第六資料線的兩端，第一正電壓電晶體、第二正電壓電晶體、第三正電壓電晶體、第四負電壓電晶體、第五負電壓電晶體及第六負電壓電晶體設置於像素陣列的一側，第一負電壓電晶體、第二負電壓電晶體、第三負電壓電晶體、第四正電壓電晶體、第五正電壓電晶體及第六正電壓電晶體設置於像素陣列的另一側。
在本發明的實施例中，第一正電壓電晶體及第四負電壓電晶體的控制端耦接於第一控制訊號線，第二正電壓電晶體及第五負電壓電晶體的控制端耦接於第二控制訊號線，第三正電壓電晶體及第六負電壓電晶體的控制端耦接於第三控制訊號線，第一負電壓電晶體及第四正電壓電晶體的控制端耦接於第四控制訊號線，第二負電壓電晶體及第五正電壓電晶體的控制端耦接於第五控制訊號線、第三負電壓電晶體及第六正電壓電晶體的控制端耦接於第六控制訊號線，第一控制訊號線、第二控制訊號線及第三控制訊號線於第一幀時間驅動電晶體，第四控制訊號線、第五控制訊號線及第六控制訊號線於第二幀時間驅動電晶體。
本發明之另一實施例提出一種源極驅動電路驅動方法，其適用於驅動顯示面板的像素陣列，源極驅動電路驅動方法包含：提供源極驅動電路，源極驅動電路耦接於像素陣列中的複數個資料線，源極驅動電路包含耦接於正 電壓訊號源的複數個正電壓電晶體及耦接於負電壓訊號源的複數個負電壓電晶體，複數個負電壓電晶體的寬/長比小於複數個正電壓電晶體的寬/長比；提供複數個奇數幀控制訊號線及複數個偶數幀控制訊號線，複數個奇數幀控制訊號線及複數個偶數幀控制訊號線設置於像素陣列的兩側；於奇數幀時，複數個奇數幀控制訊號線開啟複數個正電壓電晶體及複數個負電壓電晶體當中位於像素陣列一側的複數個電晶體來傳送源極驅動訊號，複數個偶數幀控制訊號線關閉複數個正電壓電晶體及複數個負電壓電晶體當中位於像素陣列另一側的複數個電晶體；以及於偶數幀時，複數個奇數幀控制訊號線關閉複數個正電壓電晶體及複數個負電壓電晶體當中位於像素陣列一側的複數個電晶體，複數個偶數幀控制訊號線開啟複數個正電壓電晶體及複數個負電壓電晶體當中位於像素陣列另一側的複數個電晶體來傳送源極驅動訊號。
在本發明的實施例中，該複數個正電壓電晶體的寬/長比可為複數個負電壓電晶體的寬/長比的4~10倍。
在本發明的實施例中，複數個正電壓電晶體包含第一正電壓電晶體、第二正電壓電晶體、第三正電壓電晶體、第四正電壓電晶體、第五正電壓電晶體及第六正電壓電晶體，複數個負電壓電晶體包含第一負電壓電晶體、第二負電壓電晶體、第三負電壓電晶體、第四負電壓電晶體、第五負電壓電晶體及第六負電壓電晶體，複數個奇數幀控制訊號線包含第一控制訊號線、第二控制訊號線及第三控制訊號線，複數個偶數幀控制訊號線包含第四控制訊號線、第五控制訊號線及第六控制訊號線。
在本發明的實施例中，第一控制訊號線耦接第一正電壓電晶體及第四負電壓電晶體，第二控制訊號線耦接第二負電壓電晶體及第五正電壓電晶 體，第三控制訊號線耦接第三正電壓電晶體及第六負電壓電晶體，第四控制訊號線耦接第一負電壓電晶體及第四正電壓電晶體，第五控制訊號線耦接第二正電壓電晶體及第五負電壓電晶體，第六控制訊號線耦接第三負電壓電晶體及第六正電壓電晶體。
在本發明的實施例中，第一控制訊號線耦接第一正電壓電晶體及第四負電壓電晶體，第二控制訊號線耦接第二正電壓電晶體及第五負電壓電晶體，第三控制訊號線耦接第三正電壓電晶體及第六負電壓電晶體，第四控制訊號線耦接第一負電壓電晶體及第四正電壓電晶體，第五控制訊號線耦接第二負電壓電晶體及第五正電壓電晶體，第六控制訊號線耦接第三負電壓電晶體及第六正電壓電晶體。
承上所述，本發明之源極驅動電路及其驅動方法，可通過多工器的設置，提供資料線路對應的子像素所需的源極驅動訊號，減少所需訊號源的設置，簡化周邊電路設計及所需空間。對於單一類型的電晶體製程，可利用不同寬/長比的電晶體來分別控制正負極性的源極驅動訊號，使得資料線路在正負極性訊號切換時，能取得較佳的抵銷效果，避免顯示裝置產生雜訊或電磁干擾的問題。
10,20:顯示面板
11,21:像素陣列
12A,22A:第一源極驅動電路
12B,22B:第二源極驅動電路
B:藍色子像素
G:綠色子像素
R:紅色子像素
D1:第一資料線
D2:第二資料線
D3:第三資料線
D4:第四資料線
D5:第五資料線
D6:第六資料線
S1+:第一正電壓訊號源
S1-:第一負電壓訊號源
S2+:第二正電壓訊號源
S2-:第二負電壓訊號源
ST1~ST4:步驟
SW1:第一控制訊號線
SW2:第二控制訊號線
SW3:第三控制訊號線
SW1’:第四控制訊號線
SW2’:第五控制訊號線
SW3’:第六控制訊號線
TA1,TA1’:第一正電壓電晶體
TA2,TA2’:第二正電壓電晶體
TA3,TA3’:第三正電壓電晶體
TA4,TA4’:第四正電壓電晶體
TA5,TA5’:第五正電壓電晶體
TA6,TA6’:第六正電壓電晶體
TB1,TB1’:第一負電壓電晶體
TB2,TB2’:第二負電壓電晶體
TB3,TB3’:第三負電壓電晶體
TB4,TB4’:第四負電壓電晶體
TB5,TB5’:第五負電壓電晶體
TB6,TB6’:第六負電壓電晶體
為使本發明之技術特徵、內容與優點及其所能達成之功效更為顯而易見，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下：第1圖為本發明實施例之源極驅動電路的示意圖。
第2圖為本發明實施例之源極驅動電路的波形圖。
第3圖為本發明另一實施例之源極驅動電路的示意圖。
第4圖為本發明實施例之源極驅動電路驅動方法的流程圖。
第5圖為本發明實施例之源極驅動電路驅動方法的波形圖。
為利瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的權利範圍，合先敘明。
在附圖中，為了淸楚起見，放大了基板、面板、區域、線路等的厚度或寬度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如基板、面板、區域或線路的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反地，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的「連接」，其可以指物理及/或電性的連接。再者，「電性連接」或「耦合」係可為二元件間存在其它元件。此外，應當理解，儘管術語「第一」、「第二」、「第三」在本文中可以用於描述各種元件、部件、區域、層及/或部分，其係用於將一個元件、部件、區域、層及/或部分與另一個元件、部件、區域、層及/或部分區分開。因此，僅用於描述目的，而不能將其理解為指示或暗示相對重要性或者其順序關係。
除非另有定義，本文所使用的所有術語具有與本發明所屬技術領域的通常知識者通常理解的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地如此定義。
請參閱第1圖，其為本發明實施例之源極驅動電路的示意圖。如圖所示，顯示面板10包含複數個像素所組成的像素陣列11以及像素陣列11周邊的驅動電路。像素陣列11包含複數個資料線(第一資料線D1~第六資料線D6)，分別耦接至各行中的紅色子像素R、綠色子像素G及藍色子像素B，每一資料線交錯連接四個子像素，例如第一資料線D1耦接第一行的第一及第三個紅色子像素R與第二行的第二及第四個綠色子像素G，第二資料線D2耦接第二行的第一及第三個綠色子像素G與第三行的第二及第四個藍色子像素B，第三資料線D3耦接第三行的第一及第三個藍色子像素B與第四行的第二及第四個紅色子像素R，第四資料線D4、第五資料線D5及第六資料線D6與子像素的連接關係則依此類推。在本實施例中，像素陣列11中的每一行中包含4個子像素，但本揭露不侷限於此，每一資料線耦接的子像素數量及像素陣列11的陣列大小可依據顯示面板10的需求規格而調整。另外，本揭露所揭示的子像素顏色排列方式也可根據顯示面板10的需求規格而調整。
驅動像素陣列11包含第一源極驅動電路12A及第二源極驅動電路12B，第一源極驅動電路12A與第二源極驅動電路12B設置於像素陣列11的兩側，分別包含複數個正電壓電晶體及複數個負電壓電晶體，這些正電壓電晶體及負電壓電晶體的一端耦接於像素陣列11中的各條資料線，另一端耦接電壓訊 號源。複數個正電壓電晶體包含第一正電壓電晶體TA1、第二正電壓電晶體TA2、第三正電壓電晶體TA3、第四正電壓電晶體TA4、第五正電壓電晶體TA5及第六正電壓電晶體TA6，複數個負電壓電晶體包含第一負電壓電晶體TB1、第二負電壓電晶體TB2、第三負電壓電晶體TB3、第四負電壓電晶體TB4、第五負電壓電晶體TB5及第六負電壓電晶體TB6。第一正電壓電晶體TA1與第一負電壓電晶體TB1耦接於第一資料線D1的兩側，第二正電壓電晶體TA2與第二負電壓電晶體TB2耦接於第二資料線D2的兩側，以下依此類推。
在第一源極驅動電路12A當中，第一正電壓電晶體TA1、第三正電壓電晶體TA3及第五正電壓電晶體TA5耦接第一正電壓訊號源S1+，第二負電壓電晶體TB2、第四負電壓電晶體TB4及第六負電壓電晶體TB6耦接第二負電壓訊號源S2-。第一正電壓電晶體TA1及第四負電壓電晶體TB4的控制端耦接於第一控制訊號線SW1，第二負電壓電晶體TB2及第五正電壓電晶體TA5的控制端耦接於第二控制訊號線SW2，第三正電壓電晶體TA3及第六負電壓電晶體TB6的控制端耦接於第三控制訊號線SW3。通過控制訊號線控制電晶體開關，形成一傳三的多工器電路，第一正電壓訊號源S1+的正極性源極驅動訊號可傳送至第一資料線D1、第三資料線D3及第五資料線D5的子像素，第二負電壓訊號源S2-的負極性源極驅動訊號可傳送至第二資料線D2、第四資料線D4及第六資料線D6的子像素。通過多工器電路使得一個電壓訊號源可同時控制三個子像素行，減少訊號源設置的成本及所需的設置空間。
在像素陣列11相對側的第二源極驅動電路12B當中，第一負電壓電晶體TB1、第三負電壓電晶體TB3及第五負電壓電晶體TB5耦接第一負電壓訊號源S1-，第二正電壓電晶體TA2、第四正電壓電晶體TA4及第六正電壓電晶體 TA6耦接第二正電壓訊號源S2+。第一負電壓電晶體TB1及第四正電壓電晶體TA4的控制端耦接於第四控制訊號線SW1’，第二正電壓電晶體TA2及第五負電壓電晶體TB5的控制端耦接於第五控制訊號線SW2’，第三負電壓電晶體TB3及第六正電壓電晶體TA6的控制端耦接於第六控制訊號線SW3’。第一負電壓訊號源S1-的負極性源極驅動訊號可傳送至第一資料線D1、第三資料線D3及第五資料線D5的子像素，第二正電壓訊號源S2+的正極性源極驅動訊號可傳送至第二資料線D2、第四資料線D4及第六資料線D6的子像素。
在第一源極驅動電路12A及第二源極驅動電路12B中，複數個負電壓電晶體的寬/長比(W/L)小於複數個正電壓電晶體的寬/長比(W/L)，即第一負電壓電晶體TB1至第六負電壓電晶體TB6的寬/長比，小於第一正電壓電晶體TA1至第六正電壓電晶體TA6的寬/長比。由於電晶體在單一製程的限制下，例如NMOS製程下製作的電晶體，其特性是在正極性充電較弱，負極性充電較強，若通過交錯開啟的方式來傳送正極性與負極性的源極驅動訊號，無法互相抵銷，容易在操作時產生雜訊，造成顯示裝置亮度不均或是電磁干擾的問題。因此，在本實施例中，通過寬/長比較大的正電壓電晶體傳送正極性訊號，寬/長比較小的負電壓電晶體傳送負極性訊號，通過抑制負極性的充電能力，取得較佳的正負極性抵銷效果。在本實施例中，複數個正電壓電晶體的寬/長比可為複數個負電壓電晶體的寬/長比的4~10倍。在另一實施例中，複數個正電壓電晶體的寬/長比可為複數個負電壓電晶體的寬/長比的6倍。
在本實施例中，像素陣列11的驅動是通過設置於兩側的第一源極驅動電路12A及第二源極驅動電路12B分別提供不同極性的驅動訊號。第一控制訊號線SW1、第二控制訊號線SW2及第三控制訊號線SW3於第一幀時間驅動電 晶體，第四控制訊號線SW1’、第五控制訊號線SW2’及第六控制訊號線SW3’於第二幀時間驅動電晶體。詳細驅動方式於以下段落說明。
請參閱第2圖，其為本發明實施例之源極驅動電路的波形圖。請同時參閱第1圖之顯示面板10的結構，在第N幀的時序當中，第一源極驅動電路12A開啟而第二源極驅動電路12B關閉，在第(N+1)幀的時序時，第一源極驅動電路12A關閉而第二源極驅動電路12B開啟，以資料線兩端交錯開啟的方式讓源極訊號能通過不同寬/長比的電晶體傳送至各個子像素。以像素陣列11當中第一資料線D1及第四資料線D4為例，在第N幀時，第一控制訊號線SW1傳送訊號開啟第一正電壓電晶體TA1及第四負電壓電晶體TB4，由第一正電壓訊號源S1+傳送正極性源極驅動訊號至第一資料線D1，由第二負電壓訊號源S2-傳送負極性源極驅動訊號至第四資料線D4，此時第四控制訊號線SW1’關閉第一負電壓電晶體TB1及第四正電壓電晶體TA4。當時序進入第N+1幀，第一控制訊號線SW1關閉第一正電壓電晶體TA1及第四負電壓電晶體TB4，第四控制訊號線SW1’開啟第一負電壓電晶體TB1及第四正電壓電晶體TA4，由第一負電壓訊號源S1-傳送負極性源極驅動訊號至第一資料線D1，由第二正電壓訊號源S2+傳送正極性源極驅動訊號至第四資料線D4。接續的第(N+2)幀及第(N+3)幀依據上述切換方式，讓第一資料線D1與第四資料線D4能由兩端的源極驅動電路提供源極驅動訊號。
如圖所示，若是以相同大小的電晶體進行正負切換，電晶體在負極性的驅動訊號充電較強，如第一資料線D1第(N+1)幀的虛線及第四資料線D4於第N幀的虛線所示，在正負極性的耦合上無法互相抵銷而造成雜訊。在本實施例中，通過設置負電壓電晶體的寬/長比小於正電壓電晶體的寬/長比，讓負極性 源極驅動訊號通過較小的電晶體來抑制負極性充電能力，使得正負極性耦合時能取得較佳的抵銷效果，避免雜訊產生。
請參閱第3圖，其為本發明另一實施例之源極驅動電路的示意圖。如圖所示，顯示面板20包含複數個像素所組成的像素陣列21以及像素陣列21周邊的驅動電路。像素陣列21包含複數個資料線(第一資料線D1~第六資料線D6)，分別耦接至各行中的紅色子像素R、綠色子像素G及藍色子像素B，每一資料線交錯連接四個子像素，與前述實施例相同的元件以相同符號表示，其相同內容不再重複描述。
驅動像素陣列21包含第一源極驅動電路22A及第二源極驅動電路22B，第一源極驅動電路22A與第二源極驅動電路22B設置於像素陣列21的兩側，分別包含複數個正電壓電晶體及複數個負電壓電晶體，這些正電壓電晶體及負電壓電晶體的一端耦接於像素陣列21中的各條資料線，另一端耦接電壓訊號源，負電壓電晶體的寬/長比(W/L)小於正電壓電晶體的寬/長比(W/L)。在本實施例中，複數個正電壓電晶體包含第一正電壓電晶體TA1’、第二正電壓電晶體TA2’、第三正電壓電晶體TA3’、第四正電壓電晶體TA4’、第五正電壓電晶體TA5’及第六正電壓電晶體TA6’，複數個負電壓電晶體包含第一負電壓電晶體TB1’、第二負電壓電晶體TB2’、第三負電壓電晶體TB3’、第四負電壓電晶體TB4’、第五負電壓電晶體TB5’及第六負電壓電晶體TB6’。第一正電壓電晶體TA1’與第一負電壓電晶體TB1’耦接於第一資料線D1的兩側，第五正電壓電晶體TA5’與第五負電壓電晶體TB5’耦接於第二資料線D2的兩側，第三正電壓電晶體TA3’與第三負電壓電晶體TB3’耦接於第三資料線D3的兩側，第四正電壓電晶體TA4’與第四負電壓電晶體TB4’耦接於第四資料線D4的兩側，第二正電壓電晶體TA2’與第二 負電壓電晶體TB2’耦接於第五資料線D5的兩側，第六正電壓電晶體TA6’與第六負電壓電晶體TB6’耦接於第六資料線D6的兩側。與前述實施例的線路在電晶體與訊號源之間交錯有所不同，本實施例的線路則是在電晶體與像素陣列21之間交錯設置。
依據上述電路設置，在第一源極驅動電路22A當中，第一正電壓電晶體TA1’、第二正電壓電晶體TA2’及第三正電壓電晶體TA3’耦接第一正電壓訊號源S1+，第四負電壓電晶體TB4’、第五負電壓電晶體TB5’及第六負電壓電晶體TB6’耦接第二負電壓訊號源S2-。第一正電壓電晶體TA1’及第四負電壓電晶體TB4’的控制端耦接於第一控制訊號線SW1，第二正電壓電晶體TA2’及第五負電壓電晶體TB5’的控制端耦接於第二控制訊號線SW2，第三正電壓電晶體TA3’及第六負電壓電晶體TB6’的控制端耦接於第三控制訊號線SW3。在相對的第二源極驅動電路22B當中，第一負電壓電晶體TB1’、第二負電壓電晶體TB2’及第三負電壓電晶體TB3’耦接第一負電壓訊號源S1-，第四正電壓電晶體TA4’、第五正電壓電晶體TA5’及第六正電壓電晶體TA6’耦接第二正電壓訊號源S2+。第一負電壓電晶體TB1’及第四正電壓電晶體TA4’的控制端耦接於第四控制訊號線SW1’，第二負電壓電晶體TB2’及第五正電壓電晶體TA5’的控制端耦接於第五控制訊號線SW2’，第三負電壓電晶體TB3’及第六正電壓電晶體TA6’的控制端耦接於第六控制訊號線SW3’。
通過控制訊號線控制電晶體開關，形成一傳三的多工器電路，在第一幀時間中，第一控制訊號線SW1、第二控制訊號線SW2及第三控制訊號線SW3開啟電晶體，第一正電壓訊號源S1+的正極性源極驅動訊號可傳送至第一資料線D1、第五資料線D5及第三資料線D3的子像素，第二負電壓訊號源S2-的負 極性源極驅動訊號可傳送至第四資料線D4、第二資料線D2及第六資料線D6的子像素。在第二幀時間中，第四控制訊號線SW1’、第五控制訊號線SW2’及第六控制訊號線SW3’開啟電晶體，第一負電壓訊號源S1-的負極性源極驅動訊號可傳送至第一資料線D1、第五資料線D5及第三資料線D3的子像素，第二正電壓訊號源S2+的正極性源極驅動訊號可傳送至第四資料線D4、第二資料線D2及第六資料線D6的子像素。第一源極驅動電路22A與第二源極驅動電路22B在不同幀時間交錯開啟以傳送源極驅動訊號，其驅動方式參閱第2圖的時序圖，同樣的驅動方式不再重複描述。
請參閱第4圖，其為本發明實施例之源極驅動電路驅動方法的流程圖。請參閱第1圖或第3圖所示，顯示面板中包含像素陣列兩側的源極驅動電路，通過源極驅動電路提供像素陣列中各個子像素的源極驅動訊號。如圖所示，源極驅動電路驅動方法包含以下步驟(ST1~ST4)：
步驟ST1：設置源極驅動電路。如前述實施例所示，於顯示面板設置源極驅動電路，其設置於像素電路的兩側，源極驅動電路耦接於像素陣列中的複數個資料線，通過源極驅動電路中的正電壓電晶體耦接正電壓訊號源，負電壓電晶體耦接於負電壓訊號源，分別提供正極性的源極驅動訊號及負極性的源極驅動訊號。在本實施例中，負電壓電晶體的寬/長比小於正電壓電晶體的寬/長比，其中，正電壓電晶體的寬/長比可為負電壓電晶體的寬/長比的4~10倍。在其他實施例中，正電壓電晶體的寬/長比可為負電壓電晶體的寬/長比的6倍。
步驟ST2：設置複數個奇數幀控制訊號線及複數個偶數幀控制訊號線。請參閱前述實施例，源極驅動電路當中的正電壓電晶體極富電壓電晶體的控制端耦接於奇數幀控制訊號線及偶數幀控制訊號線，奇數幀控制訊號線及 偶數幀控制訊號線設置於該像素陣列的兩側。奇數幀控制訊號線包含第一控制訊號線、第二控制訊號線及第三控制訊號線，耦接於第一源極驅動電路的電晶體，偶數幀控制訊號線包含第四控制訊號線、第五控制訊號線及第六控制訊號線，耦接於第二源極驅動電路的電晶體。
以第1圖的實施例為例，第一控制訊號線SW1耦接第一正電壓電晶體及第四負電壓電晶體，第二控制訊號線SW2耦接第二負電壓電晶體及第五正電壓電晶體，第三控制訊號線SW3耦接第三正電壓電晶體及第六負電壓電晶體，第四控制訊號線SW1’耦接第一負電壓電晶體及第四正電壓電晶體，第五控制訊號線SW2’耦接第二正電壓電晶體及第五負電壓電晶體，第六控制訊號線SW3’耦接第三負電壓電晶體及第六正電壓電晶體。
以第3圖的另一實施例為例，第一控制訊號線SW1耦接第一正電壓電晶體及第四負電壓電晶體，第二控制訊號線SW2耦接第二正電壓電晶體及第五負電壓電晶體，第三控制訊號線SW3耦接第三正電壓電晶體及第六負電壓電晶體，第四控制訊號線SW1’耦接第一負電壓電晶體及第四正電壓電晶體，第五控制訊號線SW2’耦接第二負電壓電晶體及第五正電壓電晶體，第六控制訊號線SW3’耦接第三負電壓電晶體及第六正電壓電晶體。
步驟ST3：於奇數幀時，複數個奇數幀控制訊號線開啟像素陣列一側的電晶體來傳送源極驅動訊號，複數個偶數幀控制訊號線關閉像素陣列另一側的電晶體。請同時參閱第5圖，其為本發明實施例之源極驅動電路驅動方法的波形圖。如圖所示，在奇數幀時，例如第N幀及第(N+2)幀的時序當中，第一控制訊號線SW1、第二控制訊號線SW2及第三控制訊號線SW3依序傳送高電壓VGH以開啟耦接的正電壓電晶體及負電壓電晶體，由正電壓電晶體傳送正極性 源極驅動訊號，由負極性電晶體傳送負極性源極驅動訊號，第四控制訊號線SW1’、第五控制訊號線SW2’及第六控制訊號線SW3’則維持低電壓VGL而關閉耦接的正電壓電晶體及負電壓電晶體。在本實施例中，顯示面板於奇數幀開啟第一源極驅動電路來傳送源極驅動訊號，圖中高電壓VGH的波形數量僅為示例，實際數量可依據像素陣列當中子像素的數量來調整。
步驟ST4：於偶數幀時，複數個奇數幀控制訊號線關閉像素陣列一側的電晶體，複數個偶數幀控制訊號線開啟像素陣列另一側的電晶體來傳送源極驅動訊號。同樣參閱第5圖，在偶數幀時，例如第(N+1)幀及第(N+3)幀的時序當中，第四控制訊號線SW1’、第五控制訊號線SW2’及第六控制訊號線SW3’依序傳送高電壓VGH以開啟耦接的正電壓電晶體及負電壓電晶體，由正電壓電晶體傳送正極性源極驅動訊號，由負極性電晶體傳送負極性源極驅動訊號，第一控制訊號線SW1、第二控制訊號線SW2及第三控制訊號線SW3則維持低電壓VGL而關閉耦接的正電壓電晶體及負電壓電晶體。在本實施例中，顯示面板於偶數幀開啟第二源極驅動電路來傳送源極驅動訊號，圖中高電壓VGH的波形數量僅為示例，實際數量可依據像素陣列當中子像素的數量來調整。
依據步驟ST4與步驟ST5所示，源極驅動電路可在奇數幀與偶數幀的時序切換，由第一源極驅動電路與第二源極驅動電路交錯驅動，提供像素陣列當中各個子像素所需的源極驅動訊號。同時，通過正電壓電晶體與負電壓電晶體的寬/長比不同，彌補正負極性充電不同的特性，使得源極驅動電路在像素陣列的資料線在正極性與負極性的耦合量能達到最佳的抵銷效果，進而避免顯示面板產生雜訊或電磁干擾的問題。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
10:顯示面板
11:像素陣列
12A:第一源極驅動電路
12B:第二源極驅動電路
B:藍色子像素
G:綠色子像素
R:紅色子像素
D1:第一資料線
D2:第二資料線
D3:第三資料線
D4:第四資料線
D5:第五資料線
D6:第六資料線
S1+:第一正電壓訊號源
S1-:第一負電壓訊號源
S2+:第二正電壓訊號源
S2-:第二負電壓訊號源
SW1:第一控制訊號線
SW2:第二控制訊號線
SW3:第三控制訊號線
SW1’:第四控制訊號線
SW2’:第五控制訊號線
SW3’:第六控制訊號線
TA1:第一正電壓電晶體
TA2:第二正電壓電晶體
TA3:第三正電壓電晶體
TA4:第四正電壓電晶體
TA5:第五正電壓電晶體
TA6:第六正電壓電晶體
TB1:第一負電壓電晶體
TB2:第二負電壓電晶體
TB3:第三負電壓電晶體
TB4:第四負電壓電晶體
TB5:第五負電壓電晶體
TB6:第六負電壓電晶體

Claims (12)

  1. 一種源極驅動電路，其適用於驅動一顯示面板的一像素陣列，該像素陣列包含複數個資料線，該源極驅動電路包含：複數個正電壓電晶體，該複數個正電壓電晶體的第一端耦接於該複數個資料線的一端，該複數個正電壓電晶體的第二端耦接於一正電壓訊號源；以及複數個負電壓電晶體，該複數個負電壓電晶體的第一端耦接於該複數個資料線的另一端，該複數個負電壓電晶體的第二端耦接於一負電壓訊號源；其中，該複數個負電壓電晶體的寬/長比小於該複數個正電壓電晶體的寬/長比。
  2. 如請求項1所述之源極驅動電路，其中該複數個正電壓電晶體的寬/長比為該複數個負電壓電晶體的寬/長比的4~10倍。
  3. 如請求項1所述之源極驅動電路，其中該複數個正電壓電晶體包含一第一正電壓電晶體、一第二正電壓電晶體、一第三正電壓電晶體、一第四正電壓電晶體、一第五正電壓電晶體及一第六正電壓電晶體，該複數個負電壓電晶體包含一第一負電壓電晶體、一第二負電壓電晶體、一第三負電壓電晶體、一第四負電壓電晶體、一第五負電壓電晶體及一第六負電壓電晶體。
  4. 如請求項3所述之源極驅動電路，其中該第一正電壓電晶體與該第一負電壓電晶體耦接一第一資料線的兩端，該第二正電壓電晶體與該第二負電壓電晶體耦接一第二資料線的兩 端，該第三正電壓電晶體與該第三負電壓電晶體耦接一第三資料線的兩端，該第四正電壓電晶體與該第四負電壓電晶體耦接一第四資料線的兩端，該第五正電壓電晶體與該第五負電壓電晶體耦接一第五資料線的兩端，該第六正電壓電晶體與該第六負電壓電晶體耦接一第六資料線的兩端，該第一正電壓電晶體、該第二負電壓電晶體、該第三正電壓電晶體、該第四負電壓電晶體、該第五正電壓電晶體及該第六負電壓電晶體設置於該像素陣列的一側，該第一負電壓電晶體、該第二正電壓電晶體、該第三負電壓電晶體、該第四正電壓電晶體、該第五負電壓電晶體及該第六正電壓電晶體設置於該像素陣列的另一側。
  5. 如請求項4所述之源極驅動電路，其中該第一正電壓電晶體及該第四負電壓電晶體的控制端耦接於一第一控制訊號線，該第二負電壓電晶體及該第五正電壓電晶體的控制端耦接於一第二控制訊號線，該第三正電壓電晶體及該第六負電壓電晶體的控制端耦接於一第三控制訊號線，該第一負電壓電晶體及該第四正電壓電晶體的控制端耦接於一第四控制訊號線，該第二正電壓電晶體及該第五負電壓電晶體的控制端耦接於一第五控制訊號線，該第三負電壓電晶體及該第六正電壓電晶體的控制端耦接於一第六控制訊號線，該第一控制訊號線、該第二控制訊號線及該第三控制訊號線於一第一幀時間驅動電晶體，該第四控制訊號線、該第五控制訊號線及該第六控制訊號線於一第二幀時間驅動電晶體。
  6. 如請求項3所述之源極驅動電路，其中該第一正電壓電晶體與該第一負電壓電晶體耦接一第一資料線的兩端，該第五正 電壓電晶體與該第五負電壓電晶體耦接一第二資料線的兩端，該第三正電壓電晶體與該第三負電壓電晶體耦接一第三資料線的兩端，該第四正電壓電晶體與該第四負電壓電晶體耦接一第四資料線的兩端，該第二正電壓電晶體與該第二負電壓電晶體耦接一第五資料線的兩端，該第六正電壓電晶體與該第六負電壓電晶體耦接一第六資料線的兩端，該第一正電壓電晶體、該第二正電壓電晶體、該第三正電壓電晶體、該第四負電壓電晶體、該第五負電壓電晶體及該第六負電壓電晶體設置於該像素陣列的一側，該第一負電壓電晶體、該第二負電壓電晶體、該第三負電壓電晶體、該第四正電壓電晶體、該第五正電壓電晶體及該第六正電壓電晶體設置於該像素陣列的另一側。
  7. 如請求項6所述之源極驅動電路，其中該第一正電壓電晶體及該第四負電壓電晶體的控制端耦接於一第一控制訊號線，該第二正電壓電晶體及該第五負電壓電晶體的控制端耦接於一第二控制訊號線，該第三正電壓電晶體及該第六負電壓電晶體的控制端耦接於一第三控制訊號線，該第一負電壓電晶體及該第四正電壓電晶體的控制端耦接於一第四控制訊號線，該第二負電壓電晶體及該第五正電壓電晶體的控制端耦接於一第五控制訊號線、該第三負電壓電晶體及該第六正電壓電晶體的控制端耦接於一第六控制訊號線，該第一控制訊號線、該第二控制訊號線及該第三控制訊號線於一第一幀時間驅動電晶體，該第四控制訊號線、該第五控制訊號線及該第六控制訊號線於一第二幀時間驅動電晶體。
  8. 一種源極驅動電路驅動方法，其適用於驅動一顯示面板的一 像素陣列，該源極驅動電路驅動方法包含：提供一源極驅動電路，該源極驅動電路耦接於該像素陣列中的複數個資料線，該源極驅動電路包含耦接於正電壓訊號源的複數個正電壓電晶體及耦接於一負電壓訊號源的複數個負電壓電晶體，該複數個負電壓電晶體的寬/長比小於該複數個正電壓電晶體的寬/長比；提供複數個奇數幀控制訊號線及複數個偶數幀控制訊號線，該複數個奇數幀控制訊號線及該複數個偶數幀控制訊號線設置於該像素陣列的兩側；於奇數幀時，該複數個奇數幀控制訊號線開啟該複數個正電壓電晶體及該複數個負電壓電晶體當中位於該像素陣列一側的複數個電晶體來傳送源極驅動訊號，該複數個偶數幀控制訊號線關閉該複數個正電壓電晶體及該複數個負電壓電晶體當中位於該像素陣列另一側的複數個電晶體；以及於偶數幀時，該複數個奇數幀控制訊號線關閉該複數個正電壓電晶體及該複數個負電壓電晶體當中位於該像素陣列一側的複數個電晶體，該複數個偶數幀控制訊號線開啟該複數個正電壓電晶體及該複數個負電壓電晶體當中位於該像素陣列另一側的複數個電晶體來傳送源極驅動訊號。
  9. 如請求項8所述之源極驅動電路驅動方法，其中該複數個正電壓電晶體的寬/長比為該複數個負電壓電晶體的寬/長比的4~10倍。
  10. 如請求項8所述之源極驅動電路驅動方法，其中該複數個正電壓電晶體包含一第一正電壓電晶體、一第二正電壓電晶體、一第三正電壓電晶體、一第四正電壓電晶體、一第五正電壓電晶體及一第六正電壓電晶體，該複數個負電壓電晶體包含一第一負電壓電晶體、一第二負電壓電晶體、一第三負電壓電晶體、一第四負電壓電晶體、一第五負電壓電晶體及一第六負電壓電晶體，該複數個奇數幀控制訊號線包含一第一控制訊號線、一第二控制訊號線及一第三控制訊號線，該複數個偶數幀控制訊號線包含一第四控制訊號線、一第五控制訊號線及一第六控制訊號線。
  11. 如請求項10所述之源極驅動電路驅動方法，其中該第一控制訊號線耦接該第一正電壓電晶體及該第四負電壓電晶體，該第二控制訊號線耦接該第二負電壓電晶體及該第五正電壓電晶體，該第三控制訊號線耦接該第三正電壓電晶體及該第六負電壓電晶體，該第四控制訊號線耦接該第一負電壓電晶體及該第四正電壓電晶體，該第五控制訊號線耦接該第二正電壓電晶體及該第五負電壓電晶體，該第六控制訊號線耦接該第三負電壓電晶體及該第六正電壓電晶體。
  12. 如請求項10所述之源極驅動電路驅動方法，其中該第一控制訊號線耦接該第一正電壓電晶體及該第四負電壓電晶體，該第二控制訊號線耦接該第二正電壓電晶體及該第五負電壓電晶體，該第三控制訊號線耦接該第三正電壓電晶體及該第六負電壓電晶體，該第四控制訊號線耦接該第一負電壓電晶體及該第四正電壓電晶體，該第五控制訊號線耦接該第二負電壓電晶體及該第五正電壓電晶體，該第六控制訊號線耦 接該第三負電壓電晶體及該第六正電壓電晶體。
TW110106279A 2021-02-23 2021-02-23 源極驅動電路及其驅動方法 TWI773148B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110106279A TWI773148B (zh) 2021-02-23 2021-02-23 源極驅動電路及其驅動方法
CN202111153200.7A CN113808518B (zh) 2021-02-23 2021-09-29 源极驱动电路及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110106279A TWI773148B (zh) 2021-02-23 2021-02-23 源極驅動電路及其驅動方法

Publications (2)

Publication Number Publication Date
TWI773148B true TWI773148B (zh) 2022-08-01
TW202234369A TW202234369A (zh) 2022-09-01

Family

ID=78897106

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110106279A TWI773148B (zh) 2021-02-23 2021-02-23 源極驅動電路及其驅動方法

Country Status (2)

Country Link
CN (1) CN113808518B (zh)
TW (1) TWI773148B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115113446B (zh) * 2022-06-13 2023-08-08 武汉华星光电技术有限公司 显示模组、驱动方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104662595A (zh) * 2012-09-19 2015-05-27 夏普株式会社 显示面板驱动装置及显示装置
TW201715505A (zh) * 2015-10-26 2017-05-01 友達光電股份有限公司 顯示裝置及其畫素驅動方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391394B2 (en) * 2004-05-21 2008-06-24 Au Optronics Corporation Electroluminescent display
JP5073544B2 (ja) * 2008-03-26 2012-11-14 富士フイルム株式会社 表示装置
KR101155898B1 (ko) * 2010-05-12 2012-06-20 삼성모바일디스플레이주식회사 유기발광 표시장치 및 그 구동 방법
CN104347043A (zh) * 2013-08-02 2015-02-11 友达光电股份有限公司 液晶显示面板及驱动液晶显示器的方法
CN104900199B (zh) * 2014-03-05 2017-08-15 矽创电子股份有限公司 驱动模块及其显示装置
WO2016027425A1 (ja) * 2014-08-20 2016-02-25 株式会社Ｊｏｌｅｄ 表示装置及びその駆動方法
TWI552142B (zh) * 2015-03-20 2016-10-01 矽創電子股份有限公司 閘極驅動電路
TWI576806B (zh) * 2015-09-23 2017-04-01 矽創電子股份有限公司 顯示系統中驅動裝置的電源供應模組及相關的驅動裝置及電源供應方法
CN105679243B (zh) * 2016-03-17 2019-01-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104662595A (zh) * 2012-09-19 2015-05-27 夏普株式会社 显示面板驱动装置及显示装置
TW201715505A (zh) * 2015-10-26 2017-05-01 友達光電股份有限公司 顯示裝置及其畫素驅動方法

Also Published As

Publication number Publication date
CN113808518A (zh) 2021-12-17
TW202234369A (zh) 2022-09-01
CN113808518B (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
US8816728B2 (en) Gate driving circuit and display apparatus having the same
US8686990B2 (en) Scanning signal line drive circuit and display device equipped with same
TWI415099B (zh) 液晶顯示器驅動電路及相關驅動方法
WO2019033823A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US9786239B2 (en) GOA circuit based on P-type thin film transistors
WO2017113438A1 (zh) 栅极驱动电路和使用栅极驱动电路的显示器
WO2020142923A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US10395617B2 (en) Shift register circuit
TW201610971A (zh) 顯示面板及其中之信號傳送方法
US10665194B1 (en) Liquid crystal display device and driving method thereof
US10453413B2 (en) Array substrate and driving method, driving circuit, and display apparatus
US11244595B2 (en) Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
US20120140873A1 (en) Shift register
US12057046B2 (en) Shift register unit, driving method, gate driving circuit, and display device
CN109658861B (zh) 显示面板和显示装置
TWI459350B (zh) 顯示面板及其驅動方法
TWI773148B (zh) 源極驅動電路及其驅動方法
US10565952B1 (en) GOA circuit and liquid crystal display device
CN113506534B (zh) 显示面板
CN117037737A (zh) 显示控制电路、显示控制装置及显示装置
US20210201752A1 (en) Shift register unit, gate drive circuit, display panel, display device and driving method
JP4189427B2 (ja) 表示装置用駆動回路及び表示装置
US20230343285A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Panel
KR20050049796A (ko) 표시 장치의 구동 장치
TWM656992U (zh) 無耦合電容之閘極驅動電路