CN117037737A - 显示控制电路、显示控制装置及显示装置 - Google Patents

Abstract

本申请实施例涉及一种显示控制电路、显示控制装置及显示装置，应用于显示面板，显示面板与N个级联的驱动控制模块连接，包括：显示面板设置有N个栅极连接线，以及N个显示单元，每个显示单元包括2行M列个像素单元，驱动控制模块设置有栅极驱动单元和开关控制单元；栅极驱动单元的输入端对应连接N个栅极连接线中一个；一个栅极驱动单元对应连接N个显示单元中的一个；由此，可以实现双速率驱动和硬件超分辨率技术功能；改善高频驱动不足/低频漏电问题，解决像素色偏的问题，提升产品适配性及信赖性的技术效果。

Description

显示控制电路、显示控制装置及显示装置

技术领域

本申请实施例涉及显示技术领域，尤其涉及一种显示控制电路、显示控制装置及显示装置。

背景技术

当前的液晶显示器(Liquid Crystal Display，LCD)产业逐渐朝着高刷新率，高分辨率的趋势发展，同时成本控制也成为了亟待解决的问题，为了低成本的实现高刷新率，目前引入了一种新型的显示模式即硬件超分辨率(Hardware Super Resolution，HSR)模式，HSR模式通过使用栅极驱动器(gate driver less，GDL)信号倍频的方式，数据信号不变，相邻的行之间采用相同的数据信号，从而降低垂直向分辨率，提高屏幕的刷新率的目的。同时，为了进一步的降低成本，采用了双速率驱动器(Dual Rate Driver，DRD)驱动方式，采用DRD驱动方式时，在同一行的像素内，采用两组扫描信号进行驱动，在第一行像素内使用相邻两个信号进行驱动，采用该方案减少数据线的数量，减少COF数目，达成降低成本的目的。

但采用DRD的方式无法实现HSR功能，并且给像素单路带来色偏问题，因为对数据线而言，相邻的扫描数据信号接入的是不同的像素结构，因此无法实现HSR功能。

发明内容

鉴于此，为解决上述像素色偏且无法采用DRD方式实现HSR功能的技术问题，本申请实施例提供一种显示控制电路、显示控制装置及显示装置。

第一方面，本申请实施例提供一种显示控制电路，应用于显示面板，所述显示面板与N个级联的驱动控制模块连接，包括：

所述显示面板设置有N个栅极连接线，以及N个显示单元，每个所述显示单元包括2行M列个像素单元，其中，满足条件N≥1，M≥3；

所述驱动控制模块设置有栅极驱动单元和开关控制单元；

所述栅极驱动单元的输入端对应连接N个所述栅极连接线中一个；

一个所述栅极驱动单元对应连接N个所述显示单元中的一个；

所述栅极驱动单元的第一输出端连接至一个所述显示单元的第一输入端，第二输出端连接至所述开关控制单元的第一输入端，第三输出端连接至所述开关控制单元的第二输入端，第四输出端连接至所述显示单元的第六输入端；

所述开关控制单元的第一输出端连接至所述显示单元的第二输入端，第二输出端连接至所述显示单元的第三输入端，第三输出端连接至所述显示单元的第四输入端，第四输出端连接至所述显示单元的第五输入端。

在一个可能的实施方式中，所述栅极连接线向所述栅极驱动单元输入栅极信号，所述栅极驱动单元将所述栅极信号输入给开关控制单元，所述开关控制单元对输入的栅极信号进行选择控制后向所述显示单元输入控制信号，所述显示单元利用所述控制信号控制内部像素单元的状态。

在一个可能的实施方式中，所述栅极连接线包括：第一栅极连接线、第二栅极连接线、第三栅极连接线和第四栅极连接线；

所述栅极驱动单元包括：第一栅极驱动子单元、第二栅极驱动子单元、第三栅极驱动子单元和第四栅极驱动子单元，所述第一栅极驱动子单元、第二栅极驱动子单元、第三栅极驱动子单元和第四栅极驱动子单元的结构相同；

所述第一栅极连接线连接至所述第一栅极驱动子单元的输入端，所述第一栅极驱动子单元的输出端连接至所述显示单元的第一输入端；

所述第二栅极连接线连接至所述第二栅极驱动子单元的输入端，所述第二栅极驱动子单元的输出端连接至所述开关控制单元的第一输入端；

所述第三栅极连接线连接至所述第三栅极驱动子单元的输入端，所述第三栅极驱动子单元的输出端连接至所述开关控制单元的第二输入端；

所述第四栅极连接线连接至所述第四栅极驱动子单元的输入端，所述第四栅极驱动子单元的输出端连接至所述显示单元的第六输入端。

在一个可能的实施方式中，所述开关控制单元包括：第一开关子单元和第二开关子单元；

所述第一开关子单元的输入端连接至所述栅极驱动单元的第二输出端，第一输出端连接至所述显示单元的第二输入端，第二输出端连接至所述显示单元的第三输入端；

所述第二开关子单元的输入端连接至所述栅极驱动单元的第三输出端，第一输出端连接至所述显示单元的第四输入端，第二输出端连接至所述显示单元的第五输入端。

在一个可能的实施方式中，所述第一开关子单元包括：第一开关晶体管和第二开关晶体管；

所述第一开关晶体管的第一端与所述栅极驱动单元的第二输出端和所述第二开关晶体管的第一端连接，第二端与控制电压源的输出端和所述第二开关晶体管的第二端连接，第三端连接至所述显示单元的第二输入端；

所述第二开关晶体管的第三端连接至所述显示单元的第五输入端。

在一个可能的实施方式中，所述第二开关子单元包括：第三开关晶体管和第四开关晶体管，所述第一开关晶体管与所述第三开关晶体管的类型相同，所述第二开关晶体管和所述第四开关晶体管的类型相同；

所述第三开关晶体管的第一端与所述栅极驱动单元的第三输出端和所述第四开关晶体管的第一端连接，第二端与控制电压源的输出端和所述第四开关晶体管的第二端连接，第三端连接至所述显示单元的第三输入端；

所述第四开关晶体管的第三端连接至所述显示单元的第四输入端。

在一个可能的实施方式中，所述显示单元包括：第一显示奇数子单元、第一显示偶数子单元、第二显示奇数子单元和第二显示偶数子单元，所述第一显示奇数子单元和所述第一显示偶数子单元为所述显示单元中第一行M列显示区域中对应奇数列和偶数列的像素单元，所述第二显示奇数子单元和所述第二显示偶数子单元为所述显示单元中第二行M列显示区域中对应奇数列和偶数列的像素单元；

所述第一显示奇数子单元的输入端连接至所述栅极驱动单元的第一输出端；

所述第一显示偶数子单元的第一输入端连接至所述开关控制单元的第一输出端，第二输入端连接至所述开关控制单元的第二输出端；

所述第二显示奇数子单元的第一输入端连接至所述开关控制单元的第三输出端，第二输入端连接至所述开关控制单元的第四输入端；

所述第二显示偶数子单元的输入端连接至所述栅极驱动单元的第四输出端。

在一个可能的实施方式中，所述第一栅极驱动子单元包括：第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管、第九开关晶体管、第十开关晶体管和第一电容；

所述第五开关晶体管的第一端与当前栅极驱动单元级联连接的上一层栅极驱动单元中的第一栅极连接端连接，第二端与控制电压源的输出端和所述第六开关晶体管的第二端连接，第三端与所述第六开关晶体管的第三端和所述第七开关晶体管的第一端连接；

所述第六开关晶体管的第一端连接至所述控制电压源的输出端；

所述第七开关晶体管的第二端与当前栅极驱动单元级联连接的上一层栅极驱动单元中的第一栅极连接端连接，第三端与所述第九开关晶体管的第一端连接至第一节点；

所述第八开关晶体管的第一端连接至当前栅极驱动单元对应的时钟信号输出端，第二端与所述第一节点和所述第一电容的一端连接，第三端与所述第一电容的另一端、所述第十开关晶体管的第一端和所述当前栅极驱动单元中的第一栅极连接端连接；

所述第十开关晶体管的第二端与所述第九开关晶体管的第二端和所述当前栅极驱动单元级联连接的下一层栅极驱动单元中的第一栅极连接端连接，第三端与所述第九开关晶体管的第三端和接地电压源的输出端连接。

第二方面，本申请实施例提供一种显示控制装置，包括：壳体以及如第一方面中所述的显示控制电路。

第三方面，本申请实施例提供一种显示装置，包括显示面板，所述显示装置还包括：如第二方面中所述的显示控制装置。

本申请实施例提供的显示控制电路，通过应用于显示面板，所述显示面板与N个级联的驱动控制模块连接，所述显示面板设置有N个栅极连接线，以及N个显示单元，每个所述显示单元包括2行M列个像素单元，其中，满足条件N≥1，M≥3；所述驱动控制模块设置有栅极驱动单元和开关控制单元；所述栅极驱动单元的输入端对应连接N个所述栅极连接线中一个；一个所述栅极驱动单元对应连接N个所述显示单元中的一个；所述栅极驱动单元的第一输出端连接至一个所述显示单元的第一输入端，第二输出端连接至所述开关控制单元的第一输入端，第三输出端连接至所述开关控制单元的第二输入端，第四输出端连接至所述显示单元的第六输入端；所述开关控制单元的第一输出端连接至所述显示单元的第二输入端，第二输出端连接至所述显示单元的第三输入端，第三输出端连接至所述显示单元的第四输入端，第四输出端连接至所述显示单元的第五输入端。通过在栅极驱动单元和显示单元之间增加开关控制单元，利用在选择高低频情况下对应控制开关控制单元的开关状态，达到栅极驱动单元控制不同的显示单元，达到基于DRD方法实现HSR功能的目的，解决显示单元中像素的色偏问题。由本方案，可以实现双速率驱动和硬件超分辨率技术功能；改善高频驱动不足/低频漏电问题，解决像素色偏的问题，提升产品适配性及信赖性的技术效果。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1A为现有技术中提供的一种HSR功能显示面板的像素波形示意图；

图1B为现有技术中提供的一种DRD驱动方式下的显示面板的像素波形示意图；

图1C为现有技术中提供的一种DRD驱动方式下的显示控制电路的结构示意图；

图1D为现有技术中提供的一种DRD驱动方式下的显示控制电路的像素波形示意图；

图2为本申请实施例提供的一种显示控制电路的结构示意图；

图3为本申请实施例提供的另一种显示控制电路的结构示意图；

图4为本申请实施例提供的一种显示控制电路的像素波形示意图；

图5为本申请实施例提供的一种栅极驱动单元的结构示意图；

图6为本申请实施例提供的一种栅极驱动单元的输出波形示意图；

图7为本申请实施例提供的一种显示控制装置的结构示意图；

图8为本申请实施例提供的一种显示装置的结构示意图。

附图标记说明：

显示面板100，显示控制装置1000，显示装置10000，驱动控制模块20，设置有栅极驱动单元201，开关控制单元202，第一栅极驱动子单元31、第二栅极驱动子单元32、第三栅极驱动子单元33，第四栅极驱动子单元34，第一栅极连接线G1、第二栅极连接线G2、第三栅极连接线G3，第四栅极连接线G4，第一开关子单元35，第二开关子单元36，显示单元30，第一显示奇数子单元301、第一显示偶数子单元302、第二显示奇数子单元303，第二显示偶数子单元304，栅极连接线G，控制电压源V1，第一开关晶体管T1，第二开关晶体管T2，第三开关晶体管T3，第四开关晶体管T4，数据线D1，数据线D2，数据线D3，第五栅极连接线G5，第六栅极连接线G6，第七栅极连接线G7，第八栅极连接线G8，第九栅极连接线G9，第十栅极连接线G10，第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8、第九开关晶体管T9、第十开关晶体管T10，第一电容C(N)，第一栅极连接端G(N-4)，第一节点P，第一栅极连接端G(N)，时钟信号CK(N)，第一栅极连接端G(N+4)，接地电压源VSS，第一节点P对应的电位Q(N)，电压区域A，电压区域B，绿色像素G，红色像素R，蓝色像素B。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例中的用语“包括”和“具有”用以表示开放式的包括在内的意思，并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。此外，附图中的不同元件和区域只是示意性示出，因此本申请不限于附图中示出的尺寸或距离。

为便于对本申请实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本申请实施例的限定。

DRD驱动，即双速率驱动，Dual-gate驱动技术也被称为DRD，DRD技术将驱动速度提高一倍，一颗源极驱动IC可以完成两颗源极驱动IC的工作。在DRD的情况下，由于驱动速度提升，只需要一颗具有1536个信道的源极驱动IC，每个信道可以驱动两个子像素。

GDL技术，即栅极驱动技术，是运用液晶显示面板的原有阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接集成电路板来完成水平扫描线的驱动。通过采用GDL技术将栅极驱动器制作在薄膜晶体管阵列基板上，可以节省空间，可以使液晶显示面板更适合制作为窄边框或无边框的显示产品。

HSR，又称硬件超分辨率,是指将低分辨率的图像或视频重建成高分辨率的过程。它通过使用各种算法和技术,以增加像素的数量和修改像素的颜色来实现。HSR功能被广泛应用到图像和视频处理中，如，电视，监控，医疗影像，卫星图像、遥感图像，可以有效提高图像和视频的清晰度和细节。

图1A为现有技术中提供的一种HSR功能显示面板的像素波形示意图。根据图1A提供的示图，显示面板上的像素阵列为RGB三原色。HSR模式下的栅极信号和源极信号成横竖垂直设置。且第一行中的栅极信号G1与第二行栅极信号G2对应设置的像素排列顺序相同。相同的顺序设置第三行栅极信号G3和第四行栅极信号G4。竖列为源极对应的数据信号，通过使用GDL信号倍频的方式，数据信号不变，相邻的像素单元行之间采用相同的数据信号，从而降低垂直向分辨率，但提高了屏幕的刷新率的方式，从波形中可以看出，在对应相邻两个栅极信号(例如，G1和G2)之间得到相同的数据信号D1，数据信号与栅极信号的交叠部分决定显示颜色。

图1B为现有技术中提供的一种DRD驱动方式下的显示面板的像素波形示意图。参考图1B提供的示图，为了进一步的降低成本，采用DRD驱动方式。参考图1B提供的示图，显示面板上的像素阵列为RGB三原色。显示面板上的栅极信号G1、G3和G5连接像素阵列中的奇数列像素，栅极信号G2、G4和G6连接像素阵列中的偶数列像素；数据线D1连接第一列红色像素R和第二列绿色像素G，数据信号D2连接第三列蓝色像素B和第四列红色像素R，数据信号D3连接第五列绿色像素G和第六列蓝色像素B。采用DRD驱动方式时，在同一行的像素内，采用两组扫描信号进行驱动，在第一行像素内使用了G1/G2两个信号进行驱动，通过一条数据信号控制多行像素的状态得到栅极信号与数据信号分别控制后的波形图。根据图1B提供的示图，在前两行像素对应的四个栅极信号给到高电平信号打开后，通过数据信号D1控制像素阵列中第一列和第二列中的红色像素R亮起，绿色像素G关闭的控制，得到显示面板只显示红色像素的结果。采用该方案可以减少数据线的数量，减少COF数目，达成降低成本的目的。

其中，图1C为现有技术中提供的一种DRD驱动方式下的显示控制电路的结构示意图。图1C为对应图1B的驱动控制电路。根据图1C提供的示图，可以清晰了解到栅极信号(例如G1，G2，...，G7)对应连接GDL驱动电路单元，并且设置栅极信号G1连接的GDL电路单元控制显示区第一行奇数列的像素，设置栅极信号G2连接的GDL电路单元控制显示区第一行偶数列的像素，按照这种规律设置栅极信号G3，G4，G5，G6和G7对应的连接关系。实现相邻两行栅极信号控制一行像素阵列的目的。在图1C提供的结构基础上，按照DRD方式实现GDL驱动的方式参考图1D。图1D为现有技术中提供的一种DRD驱动方式下的显示控制电路的像素波形示意图。参考图1D提供的示图，数据线D1连接第一列红色像素和第二列绿色像素，数据信号D2连接第三列蓝色像素和第四列红色像素，数据信号D3连接第五列绿色像素和第六列蓝色像素。区别于HSR对应的像素排列顺序，按照图1D和图1B对应的显示面板中像素阵列的排列顺序，按照第一行奇数列像素对应栅极信号G1，第一行偶数列像素对应栅极信号G2，第二行奇数列像素对应栅极信号G3，第二行偶数列像素对应栅极信号G4的顺序得到图1D对应像素波形图。在想得到纯色设计要求下，控制数据信号D1上的红色像素打开，绿色像素关闭，进而得到显示面板上红色纯色的显示结果。但采用DRD的方式无法实现HSR功能，因为对数据线而言，相邻的扫描数据信号接入的是不同的像素结构如D1上接入的像素为R-G-R-G，因此无法实现HSR功能。

对此，本申请提供一种显示控制电路，通过在GDL驱动单元的基础上增加开关控制单元，改变GDL驱动单元对显示单元中的像素的连接方式，进而改变像素的波形图，实现基于DRD方式基础上的HSR功能，提高显示面板的高刷新率，同时通过改变GDL驱动内部结构，解决色偏问题。下面将结合示例，对本发明进行详细说明。下面的具体实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不在赘述，下面将结合附图，对实施例进行描述。

图2为本申请实施例提供的一种显示控制电路的结构示意图。根据图2提供的示图，显示控制电路具体包括：

应用于显示面板，显示面板与N个级联的驱动控制模块20连接，显示面板设置有N个栅极连接线G，以及N个显示单元30，每个显示单元30包括2行M列个像素单元，其中，满足条件N≥1，M≥3。

驱动控制模块20设置有栅极驱动单元201和开关控制单元202。

栅极驱动单元201的输入端对应连接N个栅极连接线G中一个。

一个栅极驱动单元201对应连接N个显示单元30中的一个。

栅极驱动单元201的第一输出端连接至一个显示单元30的第一输入端，第二输出端连接至开关控制单元202的第一输入端，第三输出端连接至开关控制单元202的第二输入端，第四输出端连接至显示单元30的第六输入端。

开关控制单元202的第一输出端连接至显示单元30的第二输入端，第二输出端连接至显示单元30的第三输入端，第三输出端连接至显示单元30的第四输入端，第四输出端连接至显示单元30的第五输入端。

这里说的栅极驱动单元201为GDL电路单元。

根据图2提供的示图，在一种可能的实例场景中，开关控制单元内部连接外部电源，栅极信号级联栅极驱动单元201(即GDL电路单元)，通过显示面板的栅极连接线G向栅极驱动单元201输入栅极信号，栅极驱动单元将栅极信号输入给开关控制单元202，开关控制单元对输入的栅极信号进行选择控制后向显示单元30输入控制信号，显示单元30利用控制信号控制内部像素单元的状态。通过一个栅极驱动单元控制显示单元中的两行像素，利用相邻栅极信号控制栅极驱动单元，在通过栅极驱动单元和外部电源控制开关控制单元的开关逻辑，达到GDL像素倍频的目的，从而基于DRD方法的基础上实现HSR功能。

本申请实施例提供的显示控制电路，通过应用于显示面板，显示面板级与N个级联的驱动控制模块连接，显示面板设置有N个栅极连接线，以及N个显示单元，每个显示单元包括2行M列个像素单元，其中，满足条件N≥1，M≥3；驱动控制模块设置有栅极驱动单元和开关控制单元；栅极驱动单元的输入端对应连接N个栅极连接线中一个；一个栅极驱动单元对应连接N个显示单元中的一个；栅极驱动单元的第一输出端连接至一个显示单元的第一输入端，第二输出端连接至开关控制单元的第一输入端，第三输出端连接至开关控制单元的第二输入端，第四输出端连接至显示单元的第六输入端；开关控制单元的第一输出端连接至显示单元的第二输入端，第二输出端连接至显示单元的第三输入端，第三输出端连接至显示单元的第四输入端，第四输出端连接至显示单元的第五输入端。通过在栅极驱动单元和显示单元之间增加开关控制单元，利用在选择高低频情况下对应控制开关控制单元的开关状态，达到栅极驱动单元控制不同的显示单元，达到基于DRD方法实现HSR功能的目的，解决显示单元中像素的色偏问题。可以实现双速率驱动和硬件超分辨率技术功能；改善高频驱动不足/低频漏电问题，解决像素色偏的问题，提升产品适配性及信赖性的技术效果。

图3为本申请实施例提供的另一种显示控制电路的结构示意图。图3是在上一种实施例的基础上进行介绍的。根据图3提供的示图，显示控制电路具体包括：

应用于显示面板，显示面板与N个级联的驱动控制模块20连接，显示面板设置有N个栅极连接线G，以及N个显示单元30，每个显示单元30包括2行M列个像素单元，其中，满足条件N≥1，M≥3。

驱动控制模块20设置有栅极驱动单元201和开关控制单元202。

其中，栅极连接线向栅极驱动单元输入栅极信号，栅极驱动单元将栅极信号输入给开关控制单元，开关控制单元对输入的栅极信号进行选择控制后向显示单元输入控制信号，显示单元利用控制信号控制内部像素单元的状态。

根据图3提供的示图，显示控制电路中的栅极连接线包括：第一栅极连接线G1、第二栅极连接线G2、第三栅极连接线G3和第四栅极连接线G4。

栅极驱动单元201包括：第一栅极驱动子单元31、第二栅极驱动子单元32、第三栅极驱动子单元33和第四栅极驱动子单元34，第一栅极驱动子单元31、第二栅极驱动子单元32、第三栅极驱动子单元33和第四栅极驱动子单元34的结构相同。

第一栅极连接线G1连接至第一栅极驱动子单元31的输入端，第一栅极驱动子单元31的输出端连接至显示单元30的第一输入端。

第二栅极连接线G2连接至第二栅极驱动子单元32的输入端，第二栅极驱动子单元32的输出端连接至开关控制单元202的第一输入端。

第三栅极连接线G3连接至第三栅极驱动子单元33的输入端，第三栅极驱动子单元33的输出端连接至开关控制单元202的第二输入端。

第四栅极连接线G4连接至第四栅极驱动子单元34的输入端，第四栅极驱动子单元34的输出端连接至显示单元30的第六输入端。

进一步地，显示面板中包括N个栅极连接线，每个栅极连接线又分成四个对应的连接线，每个连接线的功能相同。相同地，显示面板中包括N个驱动控制模块20，每个驱动控制模块20中包括1个栅极驱动单元201和一个开关控制单元202。每个栅极驱动单元201中包含4个栅极驱动子单元。每个栅极驱动子单元的内部电路结构相同。

根据图3提供的示图，在GDL驱动过程中，设置第一栅极连接线G1、第二栅极连接线G2、第三栅极连接线G3和第四栅极连接线G4，通过栅极连接线与栅极驱动单元对应连接，使得第一栅极连接线G1控制第一栅极驱动子单元31，第二栅极连接线G2控制第二栅极驱动子单元32，第三栅极连接线G3控制第三栅极驱动子单元33，第四栅极连接线G4控制第四栅极驱动子单元34。再通过第二栅极驱动子单元32和第三栅极驱动子单元33控制开关控制单元202，通过在第二栅极驱动子单元32和第三栅极驱动子单元33接收到第二栅极连接线G2输出的栅极信号和第三栅极连接线G3输出的栅极信号控制开关控制单元202，利用开关控制单元202内部控制电源信号输出低电平，使得通过第二栅极驱动子单元32向显示面板中的第一行偶数列像素单元输出控制信号，控制数据信号中第一行右侧的像素单元的点亮状态；使得通过第三栅极驱动子单元33向显示面板中的第二行奇数列像素单元输出控制信号，控制数据信号中第二行左侧的像素单元的点亮状态。利用开关控制单元202内部控制电源信号输出高电平，使得通过第二栅极驱动子单元32向显示面板中的第二行奇数列像素单元输出控制信号，控制数据信号中第二行左侧的像素单元的点亮状态；同时使得通过第三栅极驱动子单元33向显示面板中的第一行偶数列像素单元输出控制信号，控制数据信号中第一行右侧的像素单元的点亮状态，实现基于DRD方法的基础上的HSR功能。

根据图3提供的示图，显示控制电路中的开关控制单元包括：第一开关子单元35和第二开关子单元36。

第一开关子单元35的输入端连接至栅极驱动单元201的第二输出端，第一输出端连接至显示单元30的第二输入端，第二输出端连接至显示单元30的第三输入端；

第二开关子单元36的输入端连接至栅极驱动单元201的第三输出端，第一输出端连接至显示单元30的第四输入端，第二输出端连接至显示单元30的第五输入端。

根据图3提供的示图，在GDL驱动过程中，设置栅极连接线G和栅极驱动单元201，通过栅极连接线G控制栅极驱动单元201。再通过栅极驱动单元201控制第一开关子单元35和第二开关子单元36，通过在栅极驱动单元201接收到栅极连接线G输出的栅极信号控制第一开关子单元35和第二开关子单元36，利用第一开关子单元35内部控制电压源V1输出低电平，使得栅极驱动单元201向显示面板中的第一行偶数列像素单元输出控制信号，控制数据信号中第一行右侧的像素单元的点亮状态；利用第二开关子单元36内部的控制电压源V1输出低电平，使得通过栅极驱动子单元201向显示面板中的第二行奇数列像素单元输出控制信号，控制数据信号中第二行左侧的像素单元的点亮状态。利用第一开关子单元35内部控制电压源V1输出高电平，使得通过栅极驱动单元201向显示面板中的第二行奇数列像素单元输出控制信号，控制数据信号中第二行左侧的像素单元的点亮状态；同时利用第二开关子单元36内部控制电压源V1输出高电平，使得通过栅极驱动单元201向显示面板中的第一行偶数列像素单元输出控制信号，控制数据信号中第一行右侧的像素单元的点亮状态，实现基于DRD方法的基础上的HSR功能。

根据图3提供的示图，显示控制电路中的第一开关子单元35包括：第一开关晶体管T1和第二开关晶体管T2。

第一开关晶体管T1的第一端与栅极驱动单元201的第二输出端和第二开关晶体管T2的第一端连接，第二端与控制电压源V1的输出端和第二开关晶体管T2的第二端连接，第三端连接至显示单元30的第二输入端。

第二开关晶体管T2的第三端连接至显示单元30的第五输入端。

这里的第一晶体管和第二晶体管为不同类型的晶体管，这里说的晶体管类型包括PMOS管，NMOS管、N型TFT管、P型TFT管或IGBT等。

本方案选取其中一种情况，设定第一开关晶体管T1为P型TFT薄膜晶体管，设定第二开关晶体管T2为N型TFT薄膜晶体管。

这里说的第一开关晶体管和第二开关晶体管的第一端为薄膜晶体管的源极，第二端为薄膜晶体管的栅极，第三端为薄膜晶体管的漏极。

进一步地，第一开关晶体管和第二开关晶体管的第一端和第三端还可以分别设置为薄膜晶体管的漏极和源极。

根据图3提供的示图，显示控制电路中的第二开关子单元包括：第三开关晶体管T3和第四开关晶体管T4，第一开关晶体管T1与第三开关晶体管T3的类型相同，第二开关晶体管T2和第四开关晶体管T4的类型相同。

第三开关晶体管T3的第一端与栅极驱动单元201的第三输出端和第四开关晶体管T4的第一端连接，第二端与控制电压源V1的输出端和第四开关晶体管T4的第二端连接，第三端连接至显示单元30的第三输入端。

第四开关晶体管T4的第三端连接至显示单元30的第四输入端。

这里的第三晶体管和第四晶体管为不同类型的晶体管，这里说的晶体管类型包括PMOS管，NMOS管、N型TFT管、P型TFT管或IGBT等。

本申请选取其中一种情况，设定第三开关晶体管T3为P型TFT薄膜晶体管，设定第四开关晶体管T4为N型TFT薄膜晶体管。

这里说的第三开关晶体管和第四开关晶体管的第一端为薄膜晶体管的源极，第二端为薄膜晶体管的栅极，第三端为薄膜晶体管的漏极。

进一步地，第三开关晶体管和第四开关晶体管的第一端和第三端还可以分别设置为薄膜晶体管的漏极和源极。

根据图3提供的示图，开关控制单元包含第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3和第四开关晶体管T4共4个TFT薄膜晶体管，以及控制电压源V1信号，其中设定第二开关晶体管T2和第三开关晶体管T3为N型TFT薄膜晶体管，高电平打开，低电平关闭。设定第一开关晶体管T1和第四开关晶体管T4是P型TFT薄膜晶体管，低电平打开，高电平关闭。在正常进行DRD显示时，控制电压源V1输出为低电平，第一开关晶体管T1和第四开关晶体管T4打开，使得栅极驱动单元201中的栅极信号分别控制显示区第一行偶数列的像素单元和控制第二行奇数列的像素单元。需要切换为DRD+HSR模式时，将控制电压源V1输出为高电平，栅极驱动单元对于显示单元30的输出控制信号进行交换，此时第二开关晶体管T2打开，控制栅极信号向显示区内的显示单元中的第二行奇数列的像素单元输出控制信号，同时第四开关晶体管T4打开，控制栅极信号向显示区内的显示单元中的第一行偶数列的像素单元输出控制信号，从而实现DRD+HSR功能。

根据图3提供的示图，显示控制电路中的显示单元30包括：第一显示奇数子单元301、第一显示偶数子单元302、第二显示奇数子单元303和第二显示偶数子单元304，第一显示奇数子单元301和第一显示偶数子单元302为显示单元中第一行M列显示区域中对应奇数列和偶数列的像素单元，第二显示奇数子单元303和第二显示偶数子单元304为显示单元中第二行M列显示区域中对应奇数列和偶数列的像素单元。

第一显示奇数子单元301的输入端连接至栅极驱动单元201的第一输出端。

第一显示偶数子单元302的第一输入端连接至开关控制单元202的第一输出端，第二输入端连接至开关控制单元202的第二输出端。

第二显示奇数子单元303的第一输入端连接至开关控制单元202的第三输出端，第二输入端连接至开关控制单元202的第四输入端。

第二显示偶数子单元304的输入端连接至栅极驱动单元201的第四输出端。

这里说的显示单元即为显示区内的多个像素单元组成的。

根据图3提供的示图，包括N个显示单元，每个显示单元包括显示区两行的像素单元。根据图3提供的示图，图中提供显示区中七行的像素单元。设定第一显示奇数子单元301为显示区第1行奇数列，第一显示偶数子单元302为显示区第1行偶数列，第二显示奇数子单元303为显示区第2行奇数列，第二显示偶数子单元304为显示区第2行偶数列。以此类推，第二个显示单元中包括第一显示奇数子单元301、第一显示偶数子单元302、第二显示奇数子单元303。其中第一显示奇数子单元301为显示区第3行奇数列，第一显示偶数子单元302为显示区第3行偶数列，第二显示奇数子单元303为显示区第4行奇数列。

根据图3提供的示图，栅极驱动单元201向显示区第1行奇数列和显示区第2行偶数列输出栅极信号，同时与当前栅极驱动单元201级联的下一个栅极驱动单元201向显示区第3行奇数列和显示区第4行偶数列输出栅极信号。同时，在当前开关控制单元202中的控制电压源输出高/低电平时，对应向显示区第1行偶数列和显示区第2行奇数列交替输出控制信号，控制显示区第1行偶数列和显示区第2行奇数列的像素单元；同时，下一个级联的开关控制单元202对应向显示区第3行偶数列和显示区第4行奇数列交替输出控制信号，控制显示区第3行偶数列和显示区第4行奇数列的像素单元，实现DRD+HSR功能。

在一种可能的实例场景中，图4为本申请实施例提供的一种显示控制电路的像素波形示意图。图4是在上一种实施例的基础上进行介绍的。根据图4提供的示图，在数据线D1连接第一列红色像素和第二列绿色像素，数据线D2连接第三列蓝色像素和第四列红色像素，数据线D3连接第五列绿色像素和第六列蓝色像素。第一栅极连接线G1连接显示单元30中第一行奇数列的像素，第二栅极连接线G2连接显示单元30中第一行偶数列的像素单元，第三栅极连接线G3连接显示单元30中第二行奇数列的像素单元，第四栅极连接线G4连接显示单元30中第二行偶数列的像素单元。以此类推，得到连接线G5、G6、G7、G8、G9、G10的连接方式。进而得到图4对应像素波形图。在想得到纯色设计要求下，在正常进行DRD显示时，控制电压源V1输出为低电平，第一开关晶体管T1和第四开关晶体管T4打开，第二栅极连接线G2和第三栅极连接线G3分别控制显示区第1行的绿像素和显示区第2行的红像素。需要切换为DRD+HSR模式时，将V1输出为高电平，第二栅极连接线G2和第三栅极连接线G3信号的输出进行交换，此时第一栅极连接线G1信号对应第1行红像素，第二栅极连接线G2信号对应显示区第2行红像素，第三栅极连接线G3信号对显示区第1行绿像素，第四栅极连接线G4信号对应显示区第2行的绿像素，因此显示单元中的显示区第一行红像素或显示区第二行红像素可以采用共用数据信号的形式进行充电，实现DRD+HSR功能。

图5为本申请实施例提供的一种栅极驱动单元的结构示意图。根据图5提供的示图，显示控制电路中的第一栅极驱动子单元31包括：第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8、第九开关晶体管T9、第十开关晶体管T10和第一电容C(N)。

第五开关晶体管T5的第一端与当前栅极驱动单元201级联连接的上一层栅极驱动单元201中的第一栅极连接端G(N-4)连接，第二端与控制电压源V1的输出端和第六开关晶体管T6的第二端连接，第三端与第六开关晶体管T6的第三端和第七开关晶体管T7的第一端连接。

第六开关晶体管T6的第一端连接至控制电压源V1的输出端。

第七开关晶体管T7的第二端与当前栅极驱动单元201级联连接的上一层栅极驱动单元201中的第一栅极连接端G(N-4)连接，第三端与第九开关晶体管T9的第一端连接至第一节点P(以下统称为P)。

第八开关晶体管T8的第一端连接至当前栅极驱动单元201对应的时钟信号CK(N)输出端，第二端与第一节点P和第一电容C(N)的一端连接，第三端与第一电容C(N)的另一端、第十开关晶体管T10的第一端和当前栅极驱动单元201中的第一栅极连接端G(N)连接。

第十开关晶体管T10的第二端与第九开关晶体管T9的第二端和当前栅极驱动单元201级联连接的下一层栅极驱动单元201中的第一栅极连接端G(N+4)连接，第三端与第九开关晶体管T9的第三端和接地电压源VSS的输出端连接。

这里的第五晶体管和第六晶体管为不同类型的晶体管，这里说的晶体管类型包括PMOS管，NMOS管、N型TFT管、P型TFT管或IGBT等。

本方案选取其中一种情况，设定第五开关晶体管T5为P型TFT薄膜晶体管，设定第六开关晶体管T6为N型TFT薄膜晶体管。设定第七开关晶体管T7、第八开关晶体管T8、第九开关晶体管T9、第十开关晶体管T10均为N型TFT薄膜晶体管。

这里说的开关晶体管的第一端为薄膜晶体管的源极，第二端为薄膜晶体管的栅极，第三端为薄膜晶体管的漏极。

进一步地，第五开关晶体管和第六开关晶体管的第一端和第三端还可以分别设置为薄膜晶体管的漏极和源极。

根据图5提供的示图，由于HSR功能提升了刷新率，对GDL驱动能力提出更高的要求，新增第五开关晶体管T5和第六开关晶体管T6，第五开关晶体管T5为P型半导体，第六开关晶体管T6为N型半导体，对上拉控制的第七开关晶体管T7输出的信号进行分别处理，当控制电压源V1为低电平时，第五开关晶体管T5打开，第六开关晶体管T6关闭，第七开关晶体管T7采用二极管方式进行驱动，第七开关晶体管T7的栅极和源极均为栅极连接端G(N-4)的栅极信号，通过第一电容C(N)两端的信号差，得到第一节点P对应的电位Q(N)；当控制电压源V1为高电平时，切换为HSR模式，第五开关晶体管T5关闭，第六开关晶体管T6打开，第七开关晶体管T7的驱动变为栅极连接线G(N-4)对应做栅极，控制电压源V1做源极，此时第七开关晶体管T7的上拉电位变高，使得第一节点P处的电位提升，有利于提升Q(N)的驱动能力，改善高频状态下Q(N)驱动不足问题。

图6为本申请实施例提供的一种栅极驱动单元的输出波形示意图。

根据图6提供的示图，对于第一节点P处的电位Q(N)信号而言，控制电压源V1做输入与G(N)输出电压Gout做输入，对第一节点P处的电位Q(N)信号的峰值会产生影响，当器件处于高频的工作环境时，第一节点P处电位Q(N)的电压区域A的时间减少，第一节点P处的电位Q(N)的峰值信号会受到影响，采用控制电压源V1做输入可以提升第一节点P处电位Q(N)的峰值信号，提升器件高频的输出稳定性。当处于低频的工作环境时，第一节点P处电位Q(N)的电压区域B的时间较长，漏电风险增加，Q(N)有塌陷风险，因此Q(N)的输入需要动态切换控制电压源V1和G(N)输出电压Gout，实现高低频兼容设计。

图7为本申请实施例提供的一种显示控制装置的结构示意图，包括：壳体以及如图2-6提供的显示控制电路。

本实施例提供的显示装置可以是如图7中所示的显示装置，可执行如图2-6中控制方法的所有步骤，进而实现图2-6所示控制方法的技术效果，具体请参照图2-6相关描述，为简洁描述，在此不作赘述。

图8为本申请实施例提供的一种显示装置的结构示意图。包括显示面板，显示装置还包括：如图7提供的显示控制装置。

以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种显示控制电路，应用于显示面板，所述显示面板与N个级联的驱动控制模块连接，其特征在于，包括：

所述显示面板设置有N个栅极连接线，以及N个显示单元，每个所述显示单元包括2行M列个像素单元，其中，满足条件N≥1，M≥3；

所述驱动控制模块设置有栅极驱动单元和开关控制单元；

所述栅极驱动单元的输入端对应连接N个所述栅极连接线中一个；

一个所述栅极驱动单元对应连接N个所述显示单元中的一个；

所述栅极驱动单元的第一输出端连接至一个所述显示单元的第一输入端，第二输出端连接至所述开关控制单元的第一输入端，第三输出端连接至所述开关控制单元的第二输入端，第四输出端连接至所述显示单元的第六输入端；

所述开关控制单元的第一输出端连接至所述显示单元的第二输入端，第二输出端连接至所述显示单元的第三输入端，第三输出端连接至所述显示单元的第四输入端，第四输出端连接至所述显示单元的第五输入端。

2.根据权利要求1所述的电路，其特征在于，所述栅极连接线向所述栅极驱动单元输入栅极信号，所述栅极驱动单元将所述栅极信号输入给开关控制单元，所述开关控制单元对输入的栅极信号进行选择控制后向所述显示单元输入控制信号，所述显示单元利用所述控制信号控制内部像素单元的状态。

3.根据权利要求1所述的电路，其特征在于，所述栅极连接线包括：第一栅极连接线、第二栅极连接线、第三栅极连接线和第四栅极连接线；

所述栅极驱动单元包括：第一栅极驱动子单元、第二栅极驱动子单元、第三栅极驱动子单元和第四栅极驱动子单元，所述第一栅极驱动子单元、第二栅极驱动子单元、第三栅极驱动子单元和第四栅极驱动子单元的结构相同；

所述第一栅极连接线连接至所述第一栅极驱动子单元的输入端，所述第一栅极驱动子单元的输出端连接至所述显示单元的第一输入端；

所述第二栅极连接线连接至所述第二栅极驱动子单元的输入端，所述第二栅极驱动子单元的输出端连接至所述开关控制单元的第一输入端；

所述第三栅极连接线连接至所述第三栅极驱动子单元的输入端，所述第三栅极驱动子单元的输出端连接至所述开关控制单元的第二输入端；

所述第四栅极连接线连接至所述第四栅极驱动子单元的输入端，所述第四栅极驱动子单元的输出端连接至所述显示单元的第六输入端。

4.根据权利要求1所述的电路，其特征在于，所述开关控制单元包括：第一开关子单元和第二开关子单元；

所述第一开关子单元的输入端连接至所述栅极驱动单元的第二输出端，第一输出端连接至所述显示单元的第二输入端，第二输出端连接至所述显示单元的第三输入端；

所述第二开关子单元的输入端连接至所述栅极驱动单元的第三输出端，第一输出端连接至所述显示单元的第四输入端，第二输出端连接至所述显示单元的第五输入端。

5.根据权利要求4所述的电路，其特征在于，所述第一开关子单元包括：第一开关晶体管和第二开关晶体管；

所述第一开关晶体管的第一端与所述栅极驱动单元的第二输出端和所述第二开关晶体管的第一端连接，第二端与控制电压源的输出端和所述第二开关晶体管的第二端连接，第三端连接至所述显示单元的第二输入端；

所述第二开关晶体管的第三端连接至所述显示单元的第五输入端。

6.根据权利要求5所述的电路，其特征在于，所述第二开关子单元包括：第三开关晶体管和第四开关晶体管，所述第一开关晶体管与所述第三开关晶体管的类型相同，所述第二开关晶体管和所述第四开关晶体管的类型相同；

所述第三开关晶体管的第一端与所述栅极驱动单元的第三输出端和所述第四开关晶体管的第一端连接，第二端与控制电压源的输出端和所述第四开关晶体管的第二端连接，第三端连接至所述显示单元的第三输入端；

所述第四开关晶体管的第三端连接至所述显示单元的第四输入端。

7.根据权利要求1所述的电路，其特征在于，所述显示单元包括：第一显示奇数子单元、第一显示偶数子单元、第二显示奇数子单元和第二显示偶数子单元，所述第一显示奇数子单元和所述第一显示偶数子单元为所述显示单元中第一行M列显示区域中对应奇数列和偶数列的像素单元，所述第二显示奇数子单元和所述第二显示偶数子单元为所述显示单元中第二行M列显示区域中对应奇数列和偶数列的像素单元；

所述第一显示奇数子单元的输入端连接至所述栅极驱动单元的第一输出端；

所述第一显示偶数子单元的第一输入端连接至所述开关控制单元的第一输出端，第二输入端连接至所述开关控制单元的第二输出端；

所述第二显示奇数子单元的第一输入端连接至所述开关控制单元的第三输出端，第二输入端连接至所述开关控制单元的第四输入端；

所述第二显示偶数子单元的输入端连接至所述栅极驱动单元的第四输出端。

8.根据权利要求3所述的电路，其特征在于，所述第一栅极驱动子单元包括：第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管、第九开关晶体管、第十开关晶体管和第一电容；

所述第五开关晶体管的第一端与当前栅极驱动单元级联连接的上一层栅极驱动单元中的第一栅极连接端连接，第二端与控制电压源的输出端和所述第六开关晶体管的第二端连接，第三端与所述第六开关晶体管的第三端和所述第七开关晶体管的第一端连接；

所述第六开关晶体管的第一端连接至所述控制电压源的输出端；

所述第七开关晶体管的第二端与当前栅极驱动单元级联连接的上一层栅极驱动单元中的第一栅极连接端连接，第三端与所述第九开关晶体管的第一端连接至第一节点；

所述第八开关晶体管的第一端连接至当前栅极驱动单元对应的时钟信号输出端，第二端与所述第一节点和所述第一电容的一端连接，第三端与所述第一电容的另一端、所述第十开关晶体管的第一端和所述当前栅极驱动单元中的第一栅极连接端连接；

所述第十开关晶体管的第二端与所述第九开关晶体管的第二端和所述当前栅极驱动单元级联连接的下一层栅极驱动单元中的第一栅极连接端连接，第三端与所述第九开关晶体管的第三端和接地电压源的输出端连接。

9.一种显示控制装置，其特征在于，包括：壳体以及如权利要求1-8所述的显示控制电路。

10.一种显示装置，包括显示面板，其特征在于，所述显示装置还包括：如权利要求9中所述的显示控制装置。