TWI772741B - 金屬電容 - Google Patents
金屬電容 Download PDFInfo
- Publication number
- TWI772741B TWI772741B TW109103780A TW109103780A TWI772741B TW I772741 B TWI772741 B TW I772741B TW 109103780 A TW109103780 A TW 109103780A TW 109103780 A TW109103780 A TW 109103780A TW I772741 B TWI772741 B TW I772741B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- electrodes
- metal layer
- sheet
- capacitor
- Prior art date
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明係為一種金屬電容。金屬電容包含設置於基板上方的第一金屬層與第二金屬層。第一金屬層包含第一電極片與第二電極片。第二金屬層包含第三電極片與第四電極片。第一平面電容形成於第一電極片與第二電極片之間;第二平面電容形成於第三電極片與該第四電極片之間。第四電極片的至少一部份位於第一電極片的上方,且第一縱向電容容形成於第一電極片與第四電極片之間。第三電極片的至少一部份位於第二電極片的上方,且第二縱向電容容形成於第二電極片與第三電極片之間。
Description
本發明是有關於一種金屬電容,且特別是有關於一種利用電容寄生效應所形成的金屬電容。
在類比電路中,經常出現內部電路需要的工作電壓高於系統所接收的電源電壓Vdd的情形。例如,記憶體電路接收的電源電壓Vdd為3V,但要進行選取操作、寫入操作、抹除操作時,則可能需要5V、10V、12V等高電壓。因此,電荷泵(charge pump)經常用於類比電路中,在電源電壓(可能由電池提供)比工作電壓低時可以產生工作電壓。
請參見第1圖,其係電荷泵倍壓電路的示意圖。電荷泵倍壓電路10包含多級電荷泵10a。隨著相序相反的時脈信號clk、clkb輪流驅動,後級的電荷泵10a產生的電壓也越來越高。電荷泵倍壓電路10所包含的電荷泵10a的個數,可根據電源電壓Vdd與輸出電壓Vout的值而決定。
在第1圖中,每個電荷泵10a各自包含串接的二級反向驅動器、升壓電容(boot capacitor)Cb與接成二極體形式的傳輸電晶體(Pass MOS)。升壓電容Cb的兩端分別接收升壓電壓(boost
voltage)Vb與時脈驅動信號(driving clock signal)clkd。在電荷泵10a中,升壓電容Cb需占用較大的面積。因此,若能減少升壓電容Cb的面積,便可降低半導體電路的生產成本。
本發明係有關於一種利用閒置的金屬層的電容寄生效應作為金屬電容。此種金屬電容可搭配電晶體電容使用,在無需使用額外面積的情況下提升電容值。
根據本發明之第一方面,提出一種金屬電容,包含:第一金屬層與第二金屬層。第一金屬層設置於基板的上方,且第二金屬層設置於第一金屬層的上方。第一金屬層包含:第一電極片以及第二電極片。第一平面電容形成於第一電極片與第二電極片之間。第二金屬層包含:第三電極片以及第四電極片。第二平面電容形成於第三電極片與第四電極片之間。其中,第四電極片的至少一部份位於第一電極片的上方,且第一縱向電容形成於第一電極片與第四電極片之間。第三電極片的至少一部份位於第二電極片的上方,且第二縱向電容形成於第二電極片與第三電極片之間。
根據本發明之第二方面,提出一種金屬電容,包含:設置於電晶體電容上方的至少一金屬層。至少一金屬層包含:第一電極片以及一第二電極片。其中,第一電極片接收第一電壓,且第二電極片接收第二電壓。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
10:電荷泵倍壓電路
Vdd:電源電壓
Vout:輸出電壓
Clk,Clkb:時脈信號
Clkd:時脈驅動信號
10a:電荷泵
Vb:升壓電壓
Cb:升壓電容
V1,V2:電壓
C_MOS:電晶體電容
31a,31c:多晶矽層
31b:擴散層
C_MET:金屬電容
ELED1,ELED2,ELED3,ELED4,mELED1,mELED2,mELED3,mELED4,mELED5,mELED6,mELED7,mELED8,oE
LED1,oELED2,oELED3,oELED4,s2ELED1,s2ELED2,s2ELED1’,s2ELED2’,s4ELED1,s4ELED2,s4ELED1’,s4ELED2’:電極片
MTL,MTL1,MTL2,mMTL1,mMTL2,mMTL3,mMTL4,oMTL1,oMTL2,s2MTL1,s2MTL1’,s4MTL1,s4MTL1’:金屬層
Ch,Ch1,Ch2:平面電容
Cv1,Cv2:縱向電容
cmn11,cmn12,cmn21,cmn22,s2cmn11,s2cmn12,s2cmn11’,s2cmn12’:共用電極
GP11a,GP11b,GP21a,GP21b,s2GP11a,s2GP11b,s2GP11c,s2GP11a’,s2GP11b’,s2GP11c’:電極組
M11a,M11b,M21a,M21b,s2M11a,s2M11c,s2M11b,s2M11a’,s2M11c’,s2M11b’:主電極
br11a,br11b,b21a,b21b,s2br11a,s2br11c1,s2br11c2,s2br11b,s2br11a’,s2br11c1’,s2br11c2’,s2br11b’:分支電極
bnd12,bnd22,s2bnd12a,s2bnd12b,s2bnd12a’,s2bnd12b’:彎折電極
eledL12,eledL22,s2bnd12aL,s2bnd12bL,s2bnd12aL’,s2bnd12bL’:長電極
eledS12a,eledS12b,eledS22a,eledS22b,s2bnd12aSa,s2bnd12aSb,sbnd12bSa,s2bnd12bSb,s2bnd12aSa’,s2bnd12aSb’,sbnd12bSa’,s2bnd12bSb’:短電極
第1圖,其係電荷泵倍壓電路的示意圖。
第2圖,其係將金屬電容C_MET與電晶體電容C_MOS並聯之示意圖。
第3圖,其係利用電晶體電容上方的金屬層形成電極圖樣之示意圖。
第4圖,其係於兩個金屬層上設置電極片,進而根據電極片的電容圖樣產生電容效果的一種實施例之示意圖。
第5A、5B、5C、5D圖,其係兩個金屬層上的電極片彼此形成互容之示意圖。
第6圖,其係電極片ELED1之示意圖。
第7圖,其係電極片ELED1所包含的電極圖樣之示意圖。
第8圖,其係電極片ELED2之示意圖。
第9圖,其係電極片ELED2所包含的電極圖樣之示意圖。
第10圖,其係第6圖的電極片ELED1與第8圖的電極片ELED2所組成之金屬層MTL1的示意圖。
第11圖,其係電極片ELED3之示意圖。
第12圖,其係電極片ELED3所包含的電極圖樣之示意圖。
第13圖,其係電極片ELED4之示意圖。
第14圖,其係電極片ELED4所包含的電極圖樣之示意圖。
第15圖,其係第11圖的電極片ELED3與第13圖的電極片ELED4所組成之金屬層MTL2的示意圖。
第16圖,其係於多個金屬層上形成電極圖樣彼此交錯之電極片的示意圖。
第17圖,其係於兩個金屬層上設置電極片,進而根據電極片的電容圖樣產生電容效果的另一種實施例之示意圖。
第18圖,其係金屬層s2MTL1上的電極片包含兩個區段的一個實施例之示意圖。
第19圖,其係第18圖的電極片s2ELED1之示意圖。
第20圖,其係第18圖的電極片s2ELED1所包含的電極圖樣之示意圖。
第21圖,其係第18圖的電極片s2ELED2之示意圖。
第22圖,其係第18圖的電極片s2ELED2所包含的電極圖樣之示意圖。
第23圖,其係金屬層s2MTL1’上的電極片包含兩個區段的另一個實施例之示意圖。
第24圖,其係第23圖的電極片s2ELED1’之示意圖。
第25圖,其係第23圖的電極片s2ELED1’所包含的電極圖樣之示意圖。
第26圖,其係第23圖的電極片s2ELED2’之示意圖。
第27圖,其係第23圖的電極片s2ELED2’所包含的電極圖樣之示意圖。
第28圖,其係於金屬層s4MTL1上的電極片包含四個區段的一個實施例之示意圖。
第29圖,其係於金屬層s4MTL1’上的電極片包含四個區段的另一個實施例之示意圖。
在半導體電路中,通常使用MOS電晶體作為電容。但使用MOS電晶體作為電容時,需額外占用面積。因此,如何能在半導體電路中,減少升壓電容Cb的面積為一重要課題。為便於說明,本文將利用MOS電晶體實現的電容稱為電晶體電容C_MOS。
在記憶體電路中,為能對記憶胞進行存取,通常設有多層金屬層。這些金屬層的設置主要用於對記憶胞電路的相關控制,但在非記憶體胞主要電路的電路(例如,電荷泵的電晶體電容C_MOS)中,並未使用這些金屬層。換言之,位於電晶體電容C_MOS上方的金屬層相當於被閒置。因此,本揭露利用此種位於電晶體電容C_MOS上方閒置的金屬層形成金屬電容C_MET。接著,將金屬電容C_MET與電晶體電容C_MOS加以並聯,達到提升升壓電容Cb之電容值的效果。同樣的,在其他使用電荷泵的電路中,若存在閒置的金屬層時,亦可用類似的方式達到提升升壓電容Cb之電容值的效果。
請參見第2圖,其係將金屬電容C_MET與電晶體電容C_MOS並聯之示意圖。根據本揭露的實施例,升壓電容Cb包含金屬電容C_MET與電晶體電容C_MOS。
在電晶體電容C_MOS中,將電晶體的閘級連接至升壓電壓Vb,以及將電晶體的源極與汲極連接至時脈驅動信號clkd。另一方面,金屬電容C_MET的兩端分別接收升壓電壓Vb與時脈驅動信號clkd。因此,金屬電容C_MET與電晶體電容C_MOS並聯於升壓電壓Vb與時脈驅動信號clkd之間。為便於說明,本文將升壓電壓Vb定義為電壓V1,以及假設將時脈驅動信號clkd定義為電壓V2。
將金屬電容C_MET與電晶體電容C_MOS並聯後,即可提升升壓電容Cb的電容值。根據模擬結果,採用金屬電容C_MET時,升壓電容Cb的電容值約可提升40%。由於金屬電容C_MET使用的是閒置的金屬層實現,並不會占用額外的面積。當升壓電容Cb利用金屬電容C_MET提供部分的電容值,則電晶體電容C_MOS所需的面積也可相對減少。
請參見第3圖,其係利用電晶體電容上方的金屬層形成電極圖樣之示意圖。電晶體電容C_MOS包含多晶矽(poly)層31a、31c與擴散層(diffusion)31b。關於電晶體電容C_MOS的作法此處不予詳述。在電晶體電容C_MOS的上方包含至少一層金屬層MTL。金屬層MTL用來做為金屬電容C_MET。在本實施例中,假設電晶體電容C_MOS與金屬電容在x方向與y方向的寬度約為20μm。然,應用本實施例之金屬層MTL的寬度數值與設計參數有關,且本發明之範圍並不受該些數值拘束。此外,金屬電容C_MET的位置在電晶體電容C_MOS的上方(z軸的正方向)。此處將電晶體電容C_MOS的層狀結構定義為一基板。
在第3圖中,假設金屬層MTL1包含電極片ELED1、ELED2。在本文中,以右上-左下的斜紋網底表示用於接收電壓V1的電極(片),以及以點狀網底表示用於接收電壓V2的電極(片)。因此,在第3圖中,電極片ELED1用於接收電壓V1,且電極片ELED2接收電壓V2。由於電極片ELED1、ELED2接收不同電壓的緣故,在電極片ELED1、ELED2之間的空隙將累積電荷並形成電容寄生效應。因此,在電極片ELED1、ELED2之間將形成電容。
在本文中,將同一個金屬層的不同電極片之間所形成的電容定義為平面電容Ch。平面電容Ch的電容值和兩側電極片之間的相對表面積成正比,並與兩側電極片之間的距離比反比。因此,當電極片上的電極數量越多且間隔越密集時,可使平面電容Ch的電容值提升。
當半導體電路包含多個金屬層時,除相同金屬層的不同電極片彼此間可能形成平面電容Ch外,跨金屬層之間的電極(片)若接收不同電壓時,電極(片)之間也可能形成電容寄生效應。本文將跨金屬層間所形成的電容定義為縱向電容Cv。
以記憶體電路為例,在電晶體電容的上方可能包含四層金屬層。根據本揭露的構想,這四層金屬層都可能包含兩個分別用於接收電壓V1、V2的電極片,且各電極片的形狀與所接收的電壓會根據所在的位置的不同而異。為便於說明,以下僅就金屬層與電極片之間的相對位置加以說明,不再重複繪式基板與金屬層之間的關係。
另請留意,為便於說明電極片的電極圖樣與金屬層的位置關係,本文假設x軸、y軸、z軸方向分別對應於半導體電路的長度方向、寬度方向、高度方向。其中,不同的金屬層代表在z軸上的位置不
同。實際應用時,電極圖樣與金屬層所對應的方向、相對位置等,均可視實際應用而異。
請參見第4圖,其係於兩個金屬層上設置電極片,進而根據電極片的電容圖樣產生電容效果的一種實施例之示意圖。此圖式假設基板上方有兩個金屬層MTL1、MTL2,其中金屬層MTL1位於設置於基板的上方,且金屬層MTL2位於金屬層MTL1的上方。再者,金屬層MTL1包含電極片ELED1、ELED2;金屬層MTL2包含電極片ELED3、ELED4。其中,電極片ELED1、ELED3接收電壓V1,而電極片ELED2、ELED4接收電壓V2。
在此圖式右上角的放大圖可以看出,在金屬層MTL2上,因為電極片ELED3、ELED4分別接收電壓V1、V2的緣故,在電極片ELED3、ELED4之間形成平面電容Ch。同理,在金屬層MTL1上,因為電極片ELED1、ELED2分別接收電壓V1、V2的緣故,在電極片ELED1、ELED2之間也將形成平面電容Ch。
除了在各個金屬層所形成的平面電容外,在本案中,跨金屬層之間,亦可藉由電極所在位置的配置而產生電容。例如,在此圖式的電極片ELED1、ELED2、ELED3、ELED4中,若金屬層MTL2上的電極片的電極所接收的電壓,與其相對位置之金屬層MTL1上的電極片的電極所接收的電壓不同時,在這兩個電極之間就會形成縱向電容Cv。
以兩層的金屬層MTL1、MTL2為例,電極片ELED4的至少一部份位於電極片ELED1的上方。由於電極片ELED1與電極片ELED4分別接收電壓V1與電壓V2的緣故,在電極片ELED1與電極片ELED4之間的重疊位置上形成縱向電容Cv。同樣的,由於電極片
ELED3的至少一部份位於電極片ELED2上方的緣故,在電極片ELED2與電極片ELED3之間的重疊位置上形成另一個縱向電容Cv。
在第4圖的電極片ELED1、ELED2、ELED3、ELED4中,有一部分電極的邊界以較粗的線條標示,另一部分電極的邊界以較細的線條標示。該些以較粗的線條所標示的電極,將與其z軸方向(上方/下方)相對應位置的電極之間形成縱向電容Cv。另一方面,該些以較細的線條所標示的電極,並不會與其z軸方向(上方/下方)相對應位置的電極之間形成縱向電容Cv。關於電極所在位置與是否產生縱向電容的進一步細節,將於下文中以較詳細的例子說明。
在第4圖中,電極片ELED1、ELED3具有相似的電極圖樣,且電極片ELED2、ELED4具有相似的電極圖樣。即,在金屬層MTL1、MTL2中,同樣用於接收電壓V1的電極片(ELED1、ELED3)的電極圖樣彼此相似;以及,在金屬層MTL1、MTL2中,同樣用於接收電壓V2的電極片(ELED2、ELED4)的電極圖樣彼此相似。
根據第4圖所示,在電極片ELED1、ELED2、ELED3、ELED4彼此形成多個平面電容Ch與縱向電容Cv。關於這些電極片ELED1、ELED2、ELED3、ELED4之間如何形成平面電容Ch與縱向電容Cv,以及該些平面電容Ch與縱向電容Cv之間的連接關係,將於第5A、5B、5C、5D圖說明。
請參見第5A、5B、5C、5D圖,其係兩個金屬層上的電極片彼此形成互容之示意圖。關於第4圖所描述之,關於電極片ELED1、ELED2、ELED3、ELED4之相對位置與所形成之平面電容Ch、縱向電容Cv的關係,可整理如第5A圖所示。
在金屬層MTL1上,由於電極片ELED1、ELED2接收的電壓不同,在電極片ELED1、ELED2之間形成平面電容Ch1;以及,在金屬層MTL2上,由於電極片ELED3、ELED4接收的電壓不同,在電極片ELED3、ELED4之間形成平面電容Ch2。在金屬層MTL1、MTL2之間,在電極片ELED1、ELED4之間形成縱向電容Cv1;以及,在電極片ELED2、ELED3之間形成縱向電容Cv2。
從側面(x-z平面)觀察第5A圖的平面電容Ch1、C2與縱向電容Cv1、Cv2之間的關係,可整理如第5B圖所示。又,基於電極片ELED1、ELED3同樣接收電壓V1的緣故,第5B圖中的電極片ELED1、ELED3具有相同電壓。據此,第5B圖可簡化為第5C圖。同理,基於電極片ELED2、ELED4同樣接收電壓V2的緣故,第5C圖中的電極片ELED2、ELED4具有相同電壓。據此,第5C圖可再簡化為第5D圖。
根據第5A、5B、5C、5D圖的說明可以得知,藉由在金屬層MTL1、MTL2上對電極片ELED1、ELED2、ELED3、ELED4的電極圖樣加以設計,可產生多個電容(包含縱向電容Cv、平面電容Ch)並聯的效果。也就是說,此種對既有未使用的金屬層加以設計而利用電極圖樣之間所形成的電容寄生效應,確實可用來作為金屬電容C_MET,達到如第2圖所示之,提升升壓電容Cb之電容值的效果。
基於繪式角度的緣故,第4圖所繪式之各電極片ELED1、ELED2、ELED3、ELED4所包含的電極數量較少。以下之一實施例,係假設將x-y平面繪式的金屬層MTL1、MTL2較完整的繪式在面積約為20μm*20μm的範圍,可在平行x軸方向上設置38列電極,然本實施例之面積數值以及可形成之電極列數,與設計參數有關,本發明之範圍並不限於該些數值拘束。如前所述,當電極之間的距離越
接近時,可使電容值增加。因此,以高密度的方式設置多列電極,可使平面電容Ch1、Ch2的電容值提升。
此處以第6、7圖說明電極片ELED1的電極圖樣;以及以第8、9圖說明電極片ELED2的電極圖樣。接著,以第10圖說明金屬層MTL1上的電極片ELED1、ELED2共同組合後的電極圖樣。
請參見第6圖,其係電極片ELED1之示意圖。電極片ELED1包含共用電極cmn11與電極組GP11a、GP11b。其中,共用電極cmn11同時與電極組GP11a、GP11b相連。
請參見第7圖,其係電極片ELED1所包含的電極圖樣之示意圖。圖中左側為電極組GP11a、右側為電極組GP11b,底部為共用電極cmn11。
電極組GP11a包含:與y軸平行並與共用電極cmn11相連的主電極M11a,以及多個與x軸平行的分支電極br11a。其中,各個分支電極br11a彼此等長,且分支電極br11a均以其左側端點連接至主電極M11a。分支電極br11a的右側端點朝向x軸的正方向。電極組GP11b包含:與y軸平行並與共用電極cmn11相連的主電極M11b,以及多個與x軸平行的分支電極br11b。其中,各個分支電極br11b彼此等長,且分支電極br11b均以其右側端點連接至主電極M11b。分支電極br11b的左側端點朝向x軸的負方向。據此,電極組GP11a、GP11b呈現平梳(flat comb)形狀。其中,電極組GP11a的梳齒朝向x軸的正方向,而電極組GP11b的梳齒朝向x軸的負方向。
共用電極cmn11平行於x軸,共用電極cmn11的兩端分別連接至主電極M11a、M11b的底部。共用電極cmn11的長度較電極組
GP11a的分支電極br11a長,且共用電極cmn11的長度亦較電極組GP11b的分支電極br11b長。
請同時參看第6、7圖。在電極片ELED1上,分支電極br11a與分支電極br11b所在的列數並不相同,且分支電極br11a與分支電極br11b以指狀交叉的方式排列。當金屬層MTL1共包含38列電極時,電極組GP11a共包含9個分支電極br11a,電極組GP11b包含9個分支電極br11b。共用電極cmn11位於第一列(y=1)。分支電極br11a自第3列開始,以四列為間隔而設置(y=3,7,...35)。分支電極br11b自第5列開始,以四列為間隔而設置(y=5,9,...37)。
請參見第8圖,其係電極片ELED2之示意圖。電極片ELED2包含共用電極cmn12與彎折電極bnd12。共用電極cmn12平行於x軸,而彎折電極bnd12呈現之字形(zigzag)。
請參見第9圖,其係電極片ELED2所包含的電極圖樣之示意圖。圖中上方為共用電極cmn12,下方為彎折電極bnd12。
共用電極cmn12平行於x軸,且共用電極cmn12的長度較彎折電極bnd12在x軸的長度略長。彎折電極bnd12包含多個長電極eledL12與多個短電極eledS12a、eledS12b。長電極eledL12彼此等長並平行於x軸,且長電極eledL12的左側端點彼此對齊、右側端點亦彼此對齊。在第9圖中,長電極eledL12位於偶數列(y=偶數)。
請同時參看第8、9圖。彎折電極bnd12的短電極eledS12a、eledS12b平行於y軸。各短電極eledS12a、eledS12b具有上方端點與下方端點。短電極eledS12a藉由上方端點與下方端點而與長電極eledL12的左側端點相連;短電極eledS12b藉由上方端點與下方端點而與長電極eledL12的右側端點相連。此外,與同一個長電極eledL12
相連的左右兩側的短電極eledS12a、eledS12b在y軸方向上的位置並不一致。
例如,位於第2列與第4列的長電極eledL12的右側端點分別連接至位於右側的短電極eledS12b的兩端;於第4列與第6列的長電極eledL12的左側端點分別連接至位於左側的短電極eledS12a的兩端;位於第6列與第8列的長電極eledL12的右側端點分別連接至位於右側的短電極eledS12b的兩端;位於第8列與第10列的長電極eledL12的左側端點分別連接至位於左側的短電極eledS12的兩端。其餘長電極eledL12與短電極eledS12a、eledS12b之間的連接關係類似故不詳述。
也就是說,位於左側的短電極eledS12a與位於右側的短電極eledS12b在y軸上的位置彼此交錯。此外,與位於第36列之長電極eledL12相連的左側短電極eledS12a,其上方端點還與共用電極cmn12相連。
請參見第10圖,其係第6圖的電極片ELED1與第8圖的電極片ELED2所組成之金屬層MTL1的示意圖。第6圖所示的電極片ELED1與第8圖所示的電極片ELED2共同組成第10圖所示的金屬層MTL1。請同時參見第6、8、10圖,其中位於金屬層MTL1的電極片ELED1、ELED2的電極位置可整理如表1。
由表1可以看出,接收電壓V1的電極片ELED1的分支電極br11a、br11b大多位於奇數列上,而接收電壓V2的電極片ELED2的長電極eledL12大多位於偶數列上。據此,在金屬層MTL1上,各列的電極之間確實可形成平面電容Ch1。
接著,以第11、12圖說明電極片ELED3的電極圖樣;以及,以第13、14圖說明電極片ELED4的電極圖樣。接著,以第15圖說明金屬層MTL2上的電極片ELED3、ELED4共同組合後的電極圖樣。
請參見第11圖,其係電極片ELED3之示意圖。電極片ELED3包含共用電極cmn21與電極組GP21a、GP21b。其中,共用電極cmn21同時與電極組GP21a、GP21b相連。
請參見第12圖,其係電極片ELED3所包含的電極圖樣之示意圖。圖中左側為電極組GP21a、右側為電極組GP21b,底部為共用電極cmn21。
電極組GP21a包含:與y軸平行並與共用電極cmn21相連的主電極M21a,以及多個與x軸平行的分支電極br21a。其中,各個分支電極br21a彼此等長,且分支電極br21a均以其左側端點連接至主電極M21a。分支電極br21a的右側端點朝向x軸的正方向。電極組GP21b
包含:與y軸平行並與共用電極cmn21相連的主電極M21b,以及多個與x軸平行的分支電極br21b。其中,各個分支電極br21b彼此等長,且分支電極br21b均以其右側端點連接至主電極M21b。分支電極br21b的左側端點朝向x軸的負方向。據此,電極組GP21a、GP21b呈現平梳形狀。其中,電極組GP21a的梳齒朝向x軸的正方向,而電極組GP21b的梳齒朝向x軸的負方向。
共用電極cmn21平行於x軸,共用電極cmn21的兩端分別連接至主電極M21a、M21b的底部。共用電極cmn21的長度較電極組GP21a的分支電極br21a,以及較電極組GP21b的分支電極br21b長。
請同時參看第11、12圖。在電極片ELED3上,分支電極br21a與分支電極br21b所在的列數並不相同,且分支電極br21a與分支電極br21b以指狀交叉的方式排列。當金屬層MTL2共包含38列電極時,電極組GP21a共包含8個分支電極br21a,電極組GP21b包含9個分支電極br21b。共用電極cmn21位於第一列(y=1)。分支電極br21a自第6列開始,以四列為間隔而設置(y=6,10,...34)。分支電極br21b自第4列開始,以四列為間隔而設置(y=4,8,...36)。
請參見第13圖,其係電極片ELED4之示意圖。電極片ELED4包含共用電極cmn22與彎折電極bnd22。共用電極cmn22平行於x軸,而彎折電極bnd22呈現之字形。
請參見第14圖,其係電極片ELED4所包含的電極圖樣之示意圖。圖中上方為共用電極cmn22,下方為彎折電極bnd22。
共用電極cmn22平行於x軸,且共用電極cmn22的長度較彎折電極bnd22在x軸的長度略長。彎折電極bnd22包含多個長電極eledL22與多個短電極eledS22a、eledS22b。長電極eledL22彼此等長
並平行於x軸,且長電極eledL22的左側端點彼此對齊、右側端點亦彼此對齊。在第13圖中,長電極eledL22位於第2列、第38列,以及介於2~38之間的奇數列(y=3,5,...37)。
請同時參看第13、14圖。短電極eledS22a、eledS22b平行於y軸。彎折電極bnd22的短電極eledS22a、eledS22b平行於y軸。各短電極eledS22a、eledS22b具有上方端點與下方端點。短電極eledS22a藉由上方端點與下方端點而與長電極eledL22的左側端點相連;短電極eledS22b藉由上方端點與下方端點而與長電極eledL22的右側端點相連。此外,與同一個長電極eledL22相連的左右兩側的短電極eledS22a、eledS22b在y軸方向上的位置並不相同。
例如,位於第2列與第3列的長電極eledL22的右側端點分別連接至位於右側的短電極eledS22b的兩端;於第3列與第5列的長電極eledL22的左側端點分別連接至位於左側的短電極eledS22a的兩端;位於第5列與第7列的長電極eledL22的右側端點分別連接至位於右側的短電極eledS22b的兩端;位於第7列與第9列的長電極eledL22的左側端點分別連接至位於左側的短電極eledS22的兩端。其餘長電極eledL22與短電極eledS22a、eledS22b之間的連接關係類似故不詳述。
也就是說,位於左側的短電極eledS22a與位於右側的短電極eledS22b在y軸上的位置彼此交錯。此外,與位於第37列之長電極eledL12相連的右側短電極eledS22b,其上方端點還與共用電極cmn22相連。
請參見第15圖,其係第11圖的電極片ELED3與第13圖的電極片ELED4所組成之金屬層MTL1的示意圖。第11圖所示的電極片ELED3與第13圖所示的電極片ELED4共同組成第15圖所示
的金屬層MTL2。請同時參見第11、13、15圖,其中位於金屬層MTL2的電極片ELED3、ELED4的電極位置可整理如表2
由表2可以看出,接收電壓V2的電極片ELED3的分支電極br21a、br21b大多位於偶數列上,而接收電壓V2的電極片ELED4的長電極eledL22大多位於奇數列上。據此,在金屬層MTL2上,各列的電極之間確實可形成平面電容Ch2。
承上,藉由電極圖樣的設計,除了各金屬層MTL1、MTL2在各自的平面上所形成的平面電容Ch1、Ch2外,還可進一步在金屬層MTL2和金屬層MTL1之間形成縱向電容Cv1、Cv2。
請同時參見第6、7、13、14圖與表1、2。如表1所列示,在第6、7圖中,電極片ELED1的分支電極br11a位於第3、7、11、15、19、23、27、31、35列,且分支電極Br11b位於第5、9、13、17、21、
25、29、33、37列。如表2所列示,在第13、14圖中,電極片ELED4的彎折電極bnd22的長電極eledL22位於第2列以及第3~37列中全部的奇數列。由於金屬層MTL2位於金屬層MTL1的上方,基於前述說明可以得知,電極片ELED4的長電極eledL22的位置大多在電極片ELED1的分支電極br11a的位置的上方。此外,電極片ELED1用於接收電壓V1,而電極片接收ELED4用於接收電壓V2。據此可以看出,若將第15圖的金屬層MTL2置放於第10圖的金屬層MTL1的正上方,在第3~37列中全部的奇數列的上下層電極之間,將形成縱向電容Cv1。
請同時參見第8、9、11、12圖與表1、2。如表1所列示,在第8、9圖中,電極片ELED2的彎折電極的長電極位於偶數列(y=2、4、6、8、10、12、14、16、18、20、22、24、26、28、30、32、34、36)。如表2所列示,在第11、12圖中,電極片ELED3的分支電極br21a位於第6、10、14、18、22、26、30、34列,且分支電極br21b位於第4、8、12、16、20、24、28、32、36列。由於金屬層MTL2位於金屬層MTL1的上方,基於前述說明可以得知,電極片ELED3的分支電極br21a、br21b的位置都在電極片ELED2的長電極eledL12的位置的上方。此外,電極片ELED2用於接收電壓V2,而電極片ELED3用於接收電壓V1。據此可以看出,若將第15圖的金屬層MTL2置放於第10圖的金屬層MTL1的正上方,在第4~36列中全部的偶數列的上下層電極之間,將形成縱向電容Cv2。
前述說明的金屬層與電極片的關係,可進一步應用於更多的金屬層上。第16圖假設包含四個金屬層的例子。實際應用時,金屬層的數量會依據半導體製程本身具有的層數而決定。
請參見第16圖,其係於多個金屬層上形成電極圖樣彼此交錯之電極片的示意圖。為便於說明,此處將各個金屬層mMTL1、mMTL2、mMTL3、mMTL4上的電極片mELED1、mELED2、mELED3、mELED4、mELED5、mELED6、mELED7、mELED8之電極圖樣中的電極片位置按照列數整理於表3。
如前所述,分屬不同金屬層的電極片之間將形成縱向電容,而同屬相同金屬層的電極片之間將形成平面電容。因此,採用第16圖之電極圖樣設計時,在金屬層mMTL1的電極片mELED1、mELED2之間形成將平面電容Ch;在金屬層mMTL2的電極片mELED3、mELED4之間形成將平面電容Ch;在金屬層mMTL3的電極
片mELED5、mELED6之間將形成平面電容Ch;以及,在金屬層mMTL4的電極片mELED7、mELED8之間將形成平面電容Ch。此外,在金屬層mMTL1、mMTL2之間將形成縱向電容Cv;在金屬層mMTL2、mMTL3之間將形成縱向電容Cv;以及,在金屬層mMTL3、mMTL4之間將形成縱向電容Cv。
在前述實施例中,假設接收電壓V1的電極片均具有類似的外觀,以及,假設接收電壓V2的電極片均具有類似的外觀。即,金屬層MTL1上用於接收電壓V1的電極片ELED1與金屬層MTL2上用於接收電壓V1的電極片ELED3均由電極組和位於第1列的共用電極所組成。以及,金屬層MTL1上用於接收電壓V2的電極片ELED2與金屬層MTL2上用於接收電壓V2的電極片ELED4均由共用電極和彎折電極所組成。但是,實際應用時,並不需要限定接收相同電壓的電極片應具有類似的外觀。例如,在第17圖的例子中,位於奇數金屬層和位於偶數金屬層中,使用具有不同的電極圖樣外觀的電極片接收相同的電壓。
請參見第17圖,其係於兩個金屬層上設置電極片,進而根據電極片的電容圖樣產生電容效果的另一種實施例之示意圖。為便於說明,此處將各個金屬層oMTL1、oMTL2、oMTL3、oMTL4上的電極片oELED1、oELED2、oELED3、oELED4的電極所在的列數,以表格方式呈現。
與第4圖相較,儘管在第17圖中的金屬層MTL2上的電極片oELED3、oELED4的電極圖樣的外觀與電極之間的相對位置稍有不同,但採用第17圖的電極圖樣的設計方式時,電極片oELED1、oELED2、oELED3、oELED4所接收的電壓V1、V2的關係仍然保持不變。即,在金屬層oMTL1上,仍由電極片oELED1接收電壓V1,由電極片oELED2接收電壓V2;以及,在金屬層oMTL2上,仍由電極片oELE4接收電壓V2,以及,由電極片oELED3接收電壓V1。因此,在不同金屬層的電極片之間形成縱向電容Cv,以及同一金屬層的電極片之間形成平面電容Ch的關係仍與前述說明相似。
在第17圖中,電極片oELED1、oELED4具有相似的電極圖樣,且電極片oELED2、oELED3具有相似的電極圖樣。即,在金屬層oMTL1中接收電壓V1的電極片(oELED1)的電極圖樣,與在金屬層oMTL2中接收電壓V2的電極片(oELED4)的電極圖樣相似;以及,在金屬層oMTL1中接收電壓V2的電極片(oELED2)的電極圖樣,與在金屬層oMTL2中接收電壓V1的電極片(oELED3)的電極圖樣相似。
更進一步的,本揭露還可將電極圖樣進一步改變,例如,在x軸的方向上進一步區分為多個區段,並依據區段的多寡而改變彎折電極與電極組的數量。隨著彎折電極與電極組的數量不同,其相對位置之間的排列方式也可能產生不同變化。以下關於將電極片區分為多個區段的說明,僅以單一個金屬層為例。實際應用時,其他金屬
層上的電極片亦須對應的修改。此處不再詳述多層金屬層的電極圖樣應該如何設計。
請參見第18圖,其係金屬層s2MTL1上的電極片包含兩個區段的一個實施例之示意圖。金屬層s2MTL1包含電極片s2ELED1、s2ELED2。以下以第19、20圖說明電極片s2ELED1的電極圖樣,以及以第21、22圖說明電極片s2ELED2的電極圖樣。
請參見第19圖,其係第18圖的電極片s2ELED1之示意圖。電極片s2ELED1包含電極組s2GP11a、s2GP11b、s2GP11c,以及共用電極s2cmn11。共用電極s2cmn11同時與電極組s2GP11a、s2GP11b、s2GP11c相連。
請參見第20圖,其係第18圖的電極片s2ELED1所包含的電極圖樣之示意圖。電極組s2GP11a包含主電極s2M11a與分支電極s2br11a;電極組s2GP11b包含主電極s2M11b與分支電極s2br11b;以及,電極組s2GP11c包含主電極s2M11c與分支電極s2br11c1、s2br11c2。主電極s2M11a、s2M11b、s2M11c均平行於y軸方向,而分支電極s2br11a、s2br11b、s2br11c1、s2br11c2均平行於x軸。
電極組s2GP11a、s2GP11b呈現平梳形狀。其組成與第7圖的電極組GP11a、GP11b相似,故不再詳述。另一方面,電極組s2GP11c呈現魚骨形狀。由於電極組s2GP11c在主電極s2M11c的兩側分別包含分支電極s2br11c1、s2br11c2,因此電極組s2GP11c所包含的分支電極s2br11c1、s2br11c2的數量較電極組s2GP11a包含的分支電極s2br11a的數量多,也較電極組s2GP11b包含的分支電極s2br11b的數量多。此外,共用電極s2cmn11平行於x軸方向。共用電極s2cmn11的兩
端分別與主電極s2M11a、s2M11b相連,且共用電極s2cmn11的中間與主電極s2M11c相連。
請參見第21圖,其係第18圖的電極片s2ELED2之示意圖。電極片s2ELED2包含共用電極s2cmn12與彎折電極s2bnd12a、s2bnd12b。
請參見第22圖,其係第18圖的電極片s2ELED2所包含的電極圖樣之示意圖。共用電極s2cmn12平行於x軸方向,彎折電極s2bnd12a、s2bnd12b具有類似的形狀且彼此對稱(鏡像)。因此,彎折電極s2bnd12a的長電極s2bnd12aL的數量,與彎折電極s2bnd12b的長電極s2bnd12bL的數量相等。此外,彎折電極s2bnd12a的短電極s2bnd12aSa的數量等於彎折電極s2bnd12b的短電極s2bnd12bSb的數量;以及,彎折電極s2bnd12a的短電極s2bnd12aSb的數量等於彎折電極s2bnd12b的短電極s2bnd12bSa的數量。
將第19圖的電極片s2ELED1與第21圖的電極片s2ELED2組合後,即可得出如第18圖所示的金屬層s2MTL1。其中,主電極s2M11c將金屬層s2MTL分為兩個區段。其中,電極片s2ELED1在區段x=1與區段x=2中的電極圖樣彼此為鏡像,且電極片s2ELED2在區段x=1與區段x=2中的電極圖樣彼此亦為鏡像。
請參見第23圖,其係金屬層s2MTL1’上的電極片包含兩個區段的另一個實施例之示意圖。金屬層s2MTL1’包含電極片s2ELED1’、s2ELED2’。以下以第24、25圖說明電極片s2ELED1’的電極圖樣,以及以第26、27圖說明電極片s2ELED2’的電極圖樣。
請參見第24圖,其係第23圖的電極片s2ELED1’之示意圖。電極片s2ELED1’包含電極組s2GP11a’、s2GP11b’、s2GP11c’,以及共用電極s2cmn11’。
請參見第25圖,其係第23圖的電極片s2ELED1’所包含的電極圖樣之示意圖。電極組s2GP11a’包含主電極s2M11a’與分支電極s2br11a’;電極組s2GP11b’包含主電極s2M11b’與分支電極s2br11b’;以及,電極組s2GP11c’包含主電極s2M11c’與分支電極s2br11c1’、s2br11c2’。主電極s2M11a’、s2M11b’、s2M11c’均平行於y軸方向,而分支電極s2br11a’、s2br11b’、s2br11c1’、s2br11c2’均平行於x軸。
電極組s2GP11’a、s2GP11b’呈現平梳形狀。其組成分別與第11圖的電極組GP21a、GP21b相似,故不再詳述。另一方面,電極組s2GP11c’呈現魚骨形狀。由於電極組s2GP11c’在主電極s2M11c’的兩側分別包含分支電極s2br11c1’、s2br11c2’,因此電極組s2GP11c’所包含的分支電極s2br11c1’、s2br11c2’的數量較電極組s2GP11a’包含的分支電極s2br11a’的數量多,也較電極組s2GP11b’包含的分支電極s2br11b’的數量多。此外,共用電極s2cmn11’平行於x軸方向。共用電極s2cmn11’的兩端分別與主電極s2M11a’、s2M11b’相連,且共用電極s2cmn11’的中間與主電極s2M11c’相連。
請參見第26圖,其係第23圖的電極片s2ELED2’之示意圖。電極片s2ELED2’包含共用電極s2cmn12’與彎折電極s2bnd12a’、s2bnd12b’。
請參見第27圖,其係第23圖的電極片ELED2所包含的電極圖樣之示意圖。共用電極s2cmn12’平行於x軸,彎折電極
s2bnd12a’、s2bnd12b’具有相同的形狀且彼此平行排列。因此,彎折電極s2bnd12a’的長電極s2bnd12aL’的數量,與彎折電極s2bnd12b’的長電極s2bnd12bL’的數量相等。此外,彎折電極s2bnd12a’的短電極s2bnd12aSa’的數量等於彎折電極s2bnd12b’的短電極s2bnd12bSa’的數量;以及,彎折電極s2bnd12a’的短電極s2bnd12aSb’的數量等於彎折電極s2bnd12b’的短電極s2bnd12bSb’的數量。
將第24圖的電極片s2ELED1’與第26圖的電極片s2ELED2’組合後,即可得出如第23圖所示的金屬層s2MTL1’。其中,主電極s2M11c’將金屬層s2MTL1’分為兩個區段。其中,電極片s2ELED1’在區段x=1與區段x=2中的電極圖樣相同,且電極片s2ELED2’在區段x=1與區段x=2中的電極圖樣彼此亦相同。
請參見第28圖,其係於金屬層s4MTL1上的電極片包含四個區段的一個實施例之示意圖。金屬層s4MTL1包含電極片s4ELED1、s4ELED2。電極片s4ELED1包含4個電極組與共用電極,電極片s4ELED2包含共用電極與4個彎折電極。其中,區段x=1和區段x=2的電極圖樣彼此為鏡像;區段x=3和區段x=4的電極圖樣彼此為鏡像。此外,左側的兩個區段(x=1和x=2)的電極圖樣和右側的兩個區段(x=3和x=4)的電極圖樣彼此為鏡像。
請參見第29圖,其係於金屬層s4MTL1’上的電極片包含四個區段的另一個實施例之示意圖。金屬層s4MTL1’包含電極片s4ELED1’、s4ELED2’。電極片s4ELED1’包含4個電極組與一個共用電極,電極片s4ELED2’包含一個共用電極與4個彎折電極。其中,每個區段x=1、2、3、4的電極圖樣都相同。
根據前述說明,電極片所包含之區段的數量(X)與電極組、共用電極以及彎折電極的數量之間的關係可整理如表5。
當區段數量增加時,電極片所包含的電極組的數量與彎折電極的數量也隨著增加。假設分為X個區段,則電極片ELED1包含(X+1)個電極組,且電極片ELED2包含X個彎折電極。另,電極片ELED1、ELED2所包含的共用電極的數量並不會隨著區段數量的改變而異,始終包含1個共用電極。如前所述,當金屬層MTL1上的電極片所包含的區段數量改變時,其他金屬層上的電極片也需對應修改。此部分的修改屬於應用上的變化,此處不予詳述。
綜上,本揭露提供一種對閒置金屬層的電極圖樣加以設計,進而使金屬層上的電極片形成寄生電容效應的做法。此種藉由改變金屬層MTL1上的電極片ELED1、ELED2,以及在金屬層MTL2上的電極片ELED3、ELED4的電極圖樣的做法,能提供一個與電晶體電容C_MOS並聯的金屬電容C_MET。由於採用的是閒置金屬層,且直接
利用金屬層之間的寄生電容的特性,本揭露的做法能在不占用額外電路的情況下,有效增加升壓電容Cb的電容值。
綜上所述,雖然本發明已以實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
C_MOS:電晶體電容
31a,31c:多晶矽層
31b:擴散層
C_MET:金屬電容
ELED1,ELED2:電極片
MTL:金屬層
Claims (10)
- 一種金屬電容,包含:一第一金屬層,設置於一基板的上方,包含:一第一電極片,包含:一第一共用電極,平行於一第一方向;一第一電極組,包含:一第一主電極,平行於一第二方向,其係與該第一共用電極相連;以及,複數個第一分支電極,平行於該第一方向,其中各該第一分支電極係包含一第一端與一第二端,且各該第一分支電極的該第一端與該第一主電極相連;以及一第二電極組,包含:一第二主電極,平行於該第二方向,其係與該第一共用電極相連;以及,複數個第二分支電極,平行於該第一方向,其中各該第二分支電極係包含一第一端與一第二端,且各該第二分支電極的該第二端與該第二主電極相連,其中該等第一分支電極的該第二端係朝向該第二主電極,且該等第二分支電極的該第一端係朝向該第一主電極;以及一第二電極片,其中一第一平面電容形成於該第一電極片與該第二電極片之間;以及一第二金屬層,設置於該第一金屬層的上方,包含:一第三電極片;以及 一第四電極片,其中一第二平面電容形成於該第三電極片與該第四電極片之間,其中,該第四電極片的至少一部份係位於該第一電極片的上方,且一第一縱向電容形成於該第一電極片與該第四電極片之間,以及該第三電極片的至少一部份係位於該第二電極片的上方,且一第二縱向電容形成於該第二電極片與該第三電極片之間。
- 一種金屬電容,包含:一第一金屬層,設置於一基板的上方,包含:一第一電極片;以及一第二電極片,其中一第一平面電容形成於該第一電極片與該第二電極片之間,且該第二電極片係包含:一第一共用電極,平行於一第一方向;一第一彎折電極,包含:複數個長電極,平行於該第一方向並沿著一第二方向而並列,其中各該長電極具有一第一端與一第二端;以及複數個短電極,平行於該第二方向,其中該等短電極中的一第一短電極係連接至該第一共用電極,其中一第一部份的該第一彎折電極的該等短電極在該第一方向上的位置互相對齊,一第二部份的該第一彎折電極的該等短電極在該第一方向上的位置互相對齊,且該第一彎折電極的該等短電極在該第二方向上的位置係彼此交錯,其中該第一部份的該第一彎折電極的該等短電極係連接至該第一彎折電極的該等長電極的該第一端,且該第二部份的該第一彎折 電極的該等短電極係連接至該第一彎折電極的該等長電極的該第二端;以及一第二金屬層,設置於該第一金屬層的上方,包含:一第三電極片;以及一第四電極片,其中一第二平面電容形成於該第三電極片與該第四電極片之間,其中,該第四電極片的至少一部份係位於該第一電極片的上方,且一第一縱向電容形成於該第一電極片與該第四電極片之間,以及該第三電極片的至少一部份係位於該第二電極片的上方,且一第二縱向電容形成於該第二電極片與該第三電極片之間。
- 如請求項2所述之金屬電容,其中該第三電極片係包含:一第二共用電極,平行於該第一方向;一第一電極組,包含:一第一主電極,平行於該第二方向,其係與該第二共用電極相連;以及,複數個第一分支電極,平行於該第一方向,其中各該第一分支電極係包含一第一端與一第二端,且各該第一分支電極的該第一端與該第一主電極相連;以及一第二電極組,包含:一第二主電極,平行於該第二方向,其係與該第二共用電極相連;以及, 複數個第二分支電極,平行於該第一方向,其中各該第二分支電極係包含一第一端與一第二端,且各該第二分支電極的該第二端與該第二主電極相連,其中該等第一分支電極的該第二端係朝向該第二主電極,且該等第二分支電極的該第一端係朝向該第一主電極。
- 如請求項3所述之金屬電容,其中該第四電極片係包含:一第三共用電極,平行於該第一方向;以及一第二彎折電極,包含:複數個長電極,平行於該第一方向並沿著該第二方向而並列,其中各該長電極具有一第一端與一第二端;以及複數個短電極,平行於該第二方向,其中該第二彎折電極的該等短電極中的一第一短電極係連接至該第三共用電極,其中一第一部份的該第二彎折電極的該等短電極在該第一方向上的位置互相對齊,一第二部份的該第二彎折電極的該等短電極在該第一方向上的位置互相對齊,且該第二彎折電極的該等短電極在該第二方向上的位置係彼此交錯,其中該第一部份的該第二彎折電極的該等短電極係連接至該第二彎折電極的該等長電極的該第一端,且該第二部份的該第二彎折電極的該等短電極係連接至該第二彎折電極的該等長電極的該第二端。
- 如請求項2所述之金屬電容,其中,該第一電極片與該第三電極片係接收一第一電壓;以及 該第二電極片與該第四電極片係接收一第二電壓,其中該第一平面電容、該第二平面電容、該第一縱向電容與該第二縱向電容係彼此並聯。
- 一種金屬電容,包含:一第一金屬層,設置於一電晶體電容的上方,包含:一第一電極片,其係接收一第一電壓,包含:一第一共用電極,平行於一第一方向;一第一電極組,包含:一第一主電極,平行於一第二方向,其係與該第一共用電極相連;以及,複數個第一分支電極,平行於該第一方向,其中各該第一分支電極係包含一第一端與一第二端,且各該第一分支電極的該第一端與該第一主電極相連;以及一第二電極組,包含:一第二主電極,平行於該第二方向,其係與該第一共用電極相連;以及,複數個第二分支電極,平行於該第一方向,其中各該第二分支電極係包含一第一端與一第二端,且各該第二分支電極的該第二端與該第二主電極相連,其中該等第一分支電極的該第二端係朝向該第二主電極,且該等第二分支電極的該第一端係朝向該第一主電極;以及 一第二電極片,其係接收一第二電壓,其中一第一平面電容形成於該第一金屬層的該第一電極片與該第一金屬層的該第二電極片間。
- 如請求項6所述之金屬電容,其中更包含:一第二金屬層,包含一第一電極片與一第二電極片,其中,一第二平面電容形成於該第二金屬層的該第一電極片與該第二金屬層的該第二電極片間,其中該第二金屬層的該第二電極片的至少一部份係位於該第一金屬層的該第一電極片的位置的上方,且一第一縱向電容形成於該第一金屬層的該第一電極片與該第二金屬層的該第二電極片間,以及,該第二金屬層的該第一電極片的至少一部份係位於該第一金屬層的該第二電極片的位置的上方,且一第二縱向電容形成於該第一金屬層的該第二電極片與該第二金屬層的該第一電極片間,其中該第一平面電容、該第二平面電容、該第一縱向電容與該第二縱向電容係彼此並聯。
- 如請求項7所述之金屬電容,其中將該第一金屬層的該第一電極片所包含之該第一共用電極、該第一電極組與該第二電極組共同組成的圖樣定義為一第一電極圖樣、將該第一金屬層的該第二電極片的圖樣定義為一第二電極圖樣、將該第二金屬層的該第一電極片的圖樣定義為一第三電極圖樣,以及將該第二金屬層的該第二電極片定義為一第四電極圖樣,其中 該等第一分支電極及該等第二分支電極係與該第二電極圖樣所包含的複數個電極互相交錯排列,且該第三電極圖樣所包含的複數個電極係與第四電極圖樣所包含的複數個電極互相交錯排列,其中該第一電極圖樣與該第三電極圖樣相似,且該第二電極圖樣與該第四電極圖樣相似。
- 如請求項7所述之金屬電容,其中將該第一金屬層的該第一電極片所包含之該第一共用電極、該第一電極組與該第二電極組共同組成的圖樣定義為一第一電極圖樣、將該第一金屬層的該第二電極片的圖樣定義為一第二電極圖樣、將該第二金屬層的該第一電極片的圖樣定義為一第三電極圖樣,以及將該第二金屬層的該第二電極片的圖樣定義為一第四電極圖樣,其中該等第一分支電極及該等第二分支電極係與該第二電極圖樣所包含的複數個電極互相交錯排列,且該第三電極圖樣所包含的複數個電極係與第四電極圖樣所包含的複數個電極互相交錯排列,其中該第一電極圖樣與該第四電極圖樣相似,且該第二電極圖樣與該第三電極圖樣相似。
- 一種金屬電容,包含:一第一金屬層,設置於一電晶體電容的上方,包含:一第一電極片,其係接收一第一電壓;以及 一第二電極片,其係接收一第二電壓,其中一平面電容形成於該第一金屬層的該第一電極片與該第二電極片間,且該第二電極片係包含:一第一共用電極,平行於一第一方向;一第一彎折電極,包含:複數個長電極,平行於該第一方向並沿著一第二方向而並列,其中各該長電極具有一第一端與一第二端;以及複數個短電極,平行於該第二方向,其中該等短電極中的一第一短電極係連接至該第一共用電極,其中一第一部份的該第一彎折電極的該等短電極在該第一方向上的位置互相對齊,一第二部份的該第一彎折電極的該等短電極在該第一方向上的位置互相對齊,且該第一彎折電極的該等短電極在該第二方向上的位置係彼此交錯,其中該第一部份的該第一彎折電極的該等短電極係連接至該第一彎折電極的該等長電極的該第一端,且該第二部份的該第一彎折電極的該等短電極係連接至該第一彎折電極的該等長電極的該第二端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109103780A TWI772741B (zh) | 2020-02-07 | 2020-02-07 | 金屬電容 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109103780A TWI772741B (zh) | 2020-02-07 | 2020-02-07 | 金屬電容 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202131524A TW202131524A (zh) | 2021-08-16 |
TWI772741B true TWI772741B (zh) | 2022-08-01 |
Family
ID=78282956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109103780A TWI772741B (zh) | 2020-02-07 | 2020-02-07 | 金屬電容 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI772741B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6383858B1 (en) * | 2000-02-16 | 2002-05-07 | Agere Systems Guardian Corp. | Interdigitated capacitor structure for use in an integrated circuit |
US6653681B2 (en) * | 2000-12-30 | 2003-11-25 | Texas Instruments Incorporated | Additional capacitance for MIM capacitors with no additional processing |
US6822312B2 (en) * | 2000-04-07 | 2004-11-23 | Koninklijke Philips Electronics N.V. | Interdigitated multilayer capacitor structure for deep sub-micron CMOS |
US7768044B2 (en) * | 2004-07-30 | 2010-08-03 | Agere Systems Inc. | Metal capacitor stacked with a MOS capacitor to provide increased capacitance density |
TWI512969B (zh) * | 2012-10-25 | 2015-12-11 | Taiwan Semiconductor Mfg Co Ltd | 差動金屬氧化半導體電容器半導體裝置 |
TWI652796B (zh) * | 2014-06-18 | 2019-03-01 | 愛爾蘭商艾克斯瑟樂普林特有限公司 | 多層印刷電容器 |
-
2020
- 2020-02-07 TW TW109103780A patent/TWI772741B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6383858B1 (en) * | 2000-02-16 | 2002-05-07 | Agere Systems Guardian Corp. | Interdigitated capacitor structure for use in an integrated circuit |
US6822312B2 (en) * | 2000-04-07 | 2004-11-23 | Koninklijke Philips Electronics N.V. | Interdigitated multilayer capacitor structure for deep sub-micron CMOS |
US6653681B2 (en) * | 2000-12-30 | 2003-11-25 | Texas Instruments Incorporated | Additional capacitance for MIM capacitors with no additional processing |
US7768044B2 (en) * | 2004-07-30 | 2010-08-03 | Agere Systems Inc. | Metal capacitor stacked with a MOS capacitor to provide increased capacitance density |
TWI512969B (zh) * | 2012-10-25 | 2015-12-11 | Taiwan Semiconductor Mfg Co Ltd | 差動金屬氧化半導體電容器半導體裝置 |
TWI652796B (zh) * | 2014-06-18 | 2019-03-01 | 愛爾蘭商艾克斯瑟樂普林特有限公司 | 多層印刷電容器 |
Also Published As
Publication number | Publication date |
---|---|
TW202131524A (zh) | 2021-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7227200B2 (en) | Metal I/O ring structure providing on-chip decoupling capacitance | |
US7859825B2 (en) | High yield, high density on-chip capacitor design | |
US7298001B1 (en) | Three-dimensional capacitor structure | |
US7202548B2 (en) | Embedded capacitor with interdigitated structure | |
CN110299070B (zh) | 一种显示面板和显示装置 | |
KR100592023B1 (ko) | 반도체장치 및 그것을 사용한 메모리카드 | |
JPH06347821A (ja) | 表示スクリーン製造方法及び該方法で製造された表示スクリーン | |
CN104733425B (zh) | 半导体器件、半导体器件设计方法、半导体器件设计装置以及程序 | |
US20160293270A1 (en) | Array substrate and method for forming the same | |
CN107045850A (zh) | 阵列基板、显示面板以及显示装置 | |
CN113554969A (zh) | 显示面板及显示装置 | |
RU2770179C1 (ru) | Подложка дисплея, способ ее производства и устройство дисплея | |
TWI772741B (zh) | 金屬電容 | |
US20070241425A1 (en) | Three-dimensional capacitor structure | |
CN111627932A (zh) | 一种Demux电路结构及显示面板 | |
JP2008112974A (ja) | 半導体容量素子 | |
CN113258001A (zh) | 金属电容 | |
JPH09134967A (ja) | 半導体集積回路装置及びその製造方法 | |
CN212587511U (zh) | 一种Demux电路结构及显示面板 | |
JP2006120883A (ja) | 半導体装置 | |
US11329554B2 (en) | Charge pump circuit arrangement | |
TWI768889B (zh) | 交錯式半導體電容陣列布局 | |
CN115315812B (zh) | 显示基板以及显示装置 | |
JP2007149964A (ja) | 半導体集積回路 | |
JPWO2018056234A1 (ja) | スイッチング回路装置、降圧型dc―dcコンバータ及び素子ユニット |