TWI767638B - 通用非同步收發器介面電路和擷取通用非同步收發器資料之方法 - Google Patents

通用非同步收發器介面電路和擷取通用非同步收發器資料之方法 Download PDF

Info

Publication number
TWI767638B
TWI767638B TW110111754A TW110111754A TWI767638B TW I767638 B TWI767638 B TW I767638B TW 110111754 A TW110111754 A TW 110111754A TW 110111754 A TW110111754 A TW 110111754A TW I767638 B TWI767638 B TW I767638B
Authority
TW
Taiwan
Prior art keywords
data
wake
uart
circuit
bit
Prior art date
Application number
TW110111754A
Other languages
English (en)
Other versions
TW202241109A (zh
Inventor
張智強
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110111754A priority Critical patent/TWI767638B/zh
Priority to US17/465,379 priority patent/US11816060B2/en
Priority to CN202111210359.8A priority patent/CN115145844A/zh
Application granted granted Critical
Publication of TWI767638B publication Critical patent/TWI767638B/zh
Publication of TW202241109A publication Critical patent/TW202241109A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本發明提供了一種通用非同步收發器介面電路。通用非同步收發器介面電路配置在一電子裝置。通用非同步收發器介面電路包括波特率產生電路、控制電路和接收電路。波特率產生電路產生一波特率和一起始位元週期時間。控制電路耦接波特率產生電路。控制電路從電子裝置之一喚醒時間電路取得一喚醒穩定時間，以及從波特率產生電路取得起始位元週期時間。接收電路從UART資料之起始位元或第一資料位元開始擷取資料。當電子裝置係被UART資料喚醒時，控制電路比較起始位元週期時間和喚醒穩定時間，以指示接收電路從起始位元或第一資料位元開始擷取資料。

Description

通用非同步收發器介面電路和擷取通用非同步收發器資料之方法
本發明之實施例主要係有關於一通用非同步收發器(Universal Asynchronous Receiver Transmitter，UART)技術，特別係有關於當一電子裝置係被UART資料喚醒時之通用非同步收發器技術。
通用非同步收發器(Universal Asynchronous Receiver/Transmitter，UART)介面係電子裝置中常應用之一種通訊介面。UART又分為多種介面標準，如RS232、RS484等。傳統上，當電子裝置係被UART資料喚醒時，會先需要經過一段喚醒穩定時間，以使系統達到穩定，才能開始擷取UART資料。然而，當喚醒穩定時間大於UART資料之起始位元(start bit)之起始位元週期時間(start bit cycle)時，將會造成接收UART資料發生錯誤。為了避免此錯誤發生，UART資料傳輸之波特率(baud rate)將會受限於喚醒穩定時間之長度。
有鑑於上述先前技術之問題，本發明之實施例提供了一種通用非同步收發器介面電路和擷取通用非同步收發器資料之方法。
根據本發明之一實施例提供了一種通用非同步收發器(UART)介面電路。通用非同步收發器介面電路配置在一電子裝置。通用非同步收發器介面電路包括一波特率產生電路、一控制電路和一接收電路。波特率產生電路用以產生一波特率和一起始位元週期時間。控制電路耦接上述波特率產生電路。控制電路從電子裝置之一喚醒時間電路取得一喚醒穩定時間，以及從上述波特率產生電路取得上述起始位元週期時間。接收電路耦接控制電路，以及用以從UART資料之一起始位元或一第一資料位元開始擷取資料。當上述電子裝置係被UART資料喚醒時，控制電路比較起始位元週期時間和喚醒穩定時間，以指示接收電路從UART資料之起始位元或第一資料位元開始擷取資料。
根據本發明一實施例，當上述起始位元週期時間大於上述喚醒穩定時間時，上述控制電路指示接收電路，在上述喚醒穩定時間結束後，從上述起始位元開始擷取資料。
根據本發明一實施例，當上述起始位元週期時間未大於上述喚醒穩定時間時，上述控制電路指示接收電路，在上述喚醒穩定時間結束後，從上述第一資料位元開始擷取資料。上述控制電路根據在上述第一資料位元之第(2*M-N)/2個系統時脈週期、第((2*M-N)/2)-1個系統時脈週期和第((2*M-N)/2)+1個系統時脈週期所擷取到之資料去判斷上述第一資料位元之位準，其中M係表示上述起始位元週期時間，以及N係表示上述喚醒穩定時間。
根據本發明一實施例，上述控制電路根據對應喚醒狀態之一設定值，判斷上述系統係是否係被UART資料喚醒。
根據本發明之一實施例提供了一種UART資料擷取方法。UART資料擷取方法適用一通用非同步收發器(UART)介面電路，其中通用非同步收發器介面電路配置在一電子裝置中。UART資料擷取方法之步驟包括：藉由上述通用非同步收發器介面電路之一控制電路從上述電子裝置之一喚醒時間電路取得一喚醒穩定時間，以及從上述通用非同步收發器介面電路之一波特率產生電路取得一起始位元週期時間：以及當上述電子裝置係被UART資料喚醒時，藉由上述控制電路比較上述起始位元週期時間和上述喚醒穩定時間，以指示上述通用非同步收發器介面電路之一接收電路從UART資料之一起始位元或一第一資料位元開始擷取資料。
關於本發明其他附加的特徵與優點，此領域之熟習技術人士，在不脫離本發明之精神和範圍內，當可根據本案實施方法中所揭露之通用非同步收發器介面電路和UART資料擷取方法，做些許的更動與潤飾而得到。
本章節所敘述的是實施本發明之較佳方式，目的在於說明本發明之精神而非用以限定本發明之保護範圍，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
第1圖係顯示根據本發明之一實施例所述之一通用非同步收發器(Universal Asynchronous Receiver Transmitter，UART)介面電路100之方塊圖。如第1圖所示，通用非同步收發器介面電路100至少可包括一波特率產生電路110、一控制電路120、一接收電路130、一傳送電路140和一通訊介面150。注意地是，在第1圖中所示之方塊圖，僅係為了方便說明本發明之實施例，但本發明並不以第1圖為限。
根據本發明之實施例，通用非同步收發器介面電路100可配置在一電子裝置中，用以進行傳送和接收UART資料。
根據本發明之實施例，波特率產生電路110可用以產生一波特率(baud rate)和一起始位元週期時間(start bit cycle)M。波特率係表示用來傳輸UART資料之速率。起始位元週期時間M係表示傳送起始位元(start bit)所需花費的時間係M個系統時脈週期。
根據本發明之實施例，接收電路130可用以接收UART資料，並經由通訊介面150將UART資料傳送給電子裝置之中央處理器(Central Processing Unit，CPU)200。傳送電路140可用以從通訊介面150接收UART資料，並將接收到之UART資料傳送給電子裝置之其他周邊元件或另一電子裝置。
根據本發明之實施例，通訊介面150可用以和電子裝置之中央處理器200進行溝通。
根據本發明一實施例，控制電路120可從電子裝置之喚醒時間電路300取得一喚醒穩定時間N，以及從波特率產生電路取得起始位元週期時間M。喚醒時間電路300可根據電子裝置之系統時脈S C去計算喚醒穩定時間N。當電子裝置係被UART資料喚醒時，會需要經過喚醒穩定時間N，以使系統達到穩定。也就是說，若電子裝置係被UART資料喚醒，在喚醒穩定時間N結束後，通用非同步收發器介面電路100才可開始擷取UART資料。
根據本發明一實施例，控制電路120可根據對應喚醒狀態S W之一設定值得知電子裝置之系統是否係被UART資料所喚醒。在此實施例中，對應喚醒狀態之一設定值S W可係表示儲存在電子裝置之之一暫存器(圖未顯示)之一設定值。控制電路120可去抓取暫存器中對應喚醒狀態之一個旗標值，並去判斷該旗標值之設定值S W是高電位或低電位，以得知電子裝置之系統是否係被UART資料所喚醒。例如：當設定值S W是高電位(例如：1)時，控制電路120可得知電子裝置之系統係被接收UART資料之操作所喚醒，以及當設定值S W是低電位(例如：0)時，控制電路120可得知電子裝置之系統不是被接收UART資料之操作所喚醒。根據本發明一實施例，若電子裝置之系統不是被UART資料所喚醒(例如：係經由通用型之輸入(General-purpose input/output，GPIO)所喚醒，但本發明不以此為限)，控制電路120會指示接收電路130，以正常模式來擷取UART資料。如第2A圖所示，在正常模式時，當偵測到UART資料之起始位元時，控制電路120會指示接收電路130在起始位元週期時間M結束後，開始擷取UART資料D0。若UART資料D0之週期時間亦包含M個系統時脈週期，控制電路120會根據在UART資料D0之第M/2個系統時脈週期、第(M/2+1)個時脈週期和第(M/2-1)個時脈週期所擷取到之資料去判斷UART資料D0之位準。
根據本發明一實施例，若電子裝置之系統是被UART資料所喚醒(即UART資料喚醒模式)，控制電路120會比較起始位元週期時間M和喚醒穩定時間N，以指示接收電路130從UART資料之起始位元或第一資料位元(即UART資料D0)開始擷取資料。根據本發明一實施例，當起始位元週期時間M大於喚醒穩定時間N時，控制電路120會指示接收電路130從UART資料之起始位元開始擷取資料。也就是說，在此實施例中，在喚醒穩定時間N結束後，控制電路120即可確認起始位元之存在。因此，控制電路120會指示接收電路130在喚醒穩定時間N結束後，開始在起始位元擷取UART資料D0之操作。如第2B圖所示，若UART資料D0之週期時間亦包含M個系統時脈週期，控制電路120會根據在UART資料D0之第M/2個系統時脈週期、第(M/2+1)個系統時脈週期和第(M/2-1)個系統時脈週期所擷取到之資料去判斷UART資料D0之位準。
根據本發明另一實施例，當起始位元週期時間M未大於喚醒穩定時間N時，控制電路120會指示接收電路130從UART資料之第一資料位元(即UART資料D0)開始擷取UART資料D0之操作。也就是說，在此實施例中，控制電路120會錯過確認起始位元之存在之時間。因此，控制電路120會忽略起始位元，且指示接收電路130從喚醒穩定時間N結束後，直接開始從在第一資料位元擷取UART資料D0之操作。如第2C圖所示，若UART資料D0之週期時間亦包含M個系統時脈週期，控制電路120會根據在UART資料D0之第(2*M-N)/2個系統時脈週期、第((2*M-N)/2)-1個系統時脈週期和第((2*M-N)/2)+1個系統時脈週期所擷取到之資料去判斷UART資料D0之位準。在判斷UART資料D1時，控制電路120會再回到一般模式之判斷方式。也就是說，若UART資料D1之週期時間亦包含M個系統時脈週期，控制電路120會根據在UART資料D1之第M/2個系統時脈週期、第(M/2+1)個系統時脈週期和第(M/2-1)個系統時脈週期所擷取到之資料去判斷UART資料D1之位準。
第3圖係根據本發明之一實施例所述之一UART資料擷取方法之流程圖。UART資料擷取方法可適用通用非同步收發器介面電路，其中通用非同步收發器介面電路配置在一電子裝置中。如第3圖所示，在步驟S310，通用非同步收發器介面電路之一控制電路從電子裝置之一喚醒時間電路取得一喚醒穩定時間，以及從通用非同步收發器介面電路之一波特率產生電路取得一起始位元週期時間。
在步驟S320，控制電路比較起始位元週期時間和喚醒穩定時間，以指示通用非同步收發器介面電路之一接收電路從UART資料之一起始位元或一第一資料位元開始擷取資料。
根據本發明一實施例，步驟S320更包括，當起始位元週期時間大於喚醒穩定時間時，控制電路指示接收電路，在喚醒穩定時間結束後，從UART資料之起始位元開始擷取資料。
根據本發明一實施例，步驟S320更包括，當起始位元週期時間未大於喚醒穩定時間時，藉由控制電路指示接收電路，在喚醒穩定時間結束後，從UART資料之第一資料位元開始擷取資料。
根據本發明一實施例，UART資料擷取方法之步驟更包括，控制電路根據喚醒狀態之一設定值，判斷電子裝置是否係被UART資料所喚醒。若電子裝置係被UART資料所喚醒，進行步驟S320。若電子裝置不是被UART資料所喚醒，控制電路指示接收電路根據一正常模式，擷取UART資料。
根據本發明提出之UART資料擷取方法，當電子裝置係被UART資料所喚醒時，控制電路可比較起始位元週期時間和喚醒穩定時間，以指示接收電路從UART資料之一起始位元或一第一資料位元開始擷取資料。因此，將可提升電子裝置所支援之波特率之速度。
本說明書中以及申請專利範圍中的序號，例如「第一」、「第二」等等，僅係為了方便說明，彼此之間並沒有順序上的先後關係。
本發明之說明書所揭露之方法和演算法之步驟，可直接透過執行一處理器直接應用在硬體以及軟體模組或兩者之結合上。一軟體模組(包括執行指令和相關數據)和其它數據可儲存在數據記憶體中，像是隨機存取記憶體(RAM)、快閃記憶體(flash memory)、唯讀記憶體(ROM)、可抹除可規化唯讀記憶體(EPROM)、電子可抹除可規劃唯讀記憶體(EEPROM)、暫存器、硬碟、可攜式硬碟、光碟唯讀記憶體(CD-ROM)、DVD或在此領域習之技術中任何其它電腦可讀取之儲存媒體格式。一儲存媒體可耦接至一機器裝置，舉例來說，像是電腦/處理器(爲了說明之方便，在本說明書以處理器來表示)，上述處理器可透過來讀取資訊(像是程式碼)，以及寫入資訊至儲存媒體。一儲存媒體可整合一處理器。一特殊應用積體電路(ASIC)包括處理器和儲存媒體。一用戶設備則包括一特殊應用積體電路。換句話說，處理器和儲存媒體以不直接連接用戶設備的方式，包含於用戶設備中。此外，在一些實施例中，任何適合電腦程序之產品包括可讀取之儲存媒體，其中可讀取之儲存媒體包括和一或多個所揭露實施例相關之程式碼。在一些實施例中，電腦程序之產品可包括封裝材料。
以上段落使用多種層面描述。顯然的，本文的教示可以多種方式實現，而在範例中揭露之任何特定架構或功能僅為一代表性之狀況。根據本文之教示，任何熟知此技藝之人士應理解在本文揭露之各層面可獨立實作或兩種以上之層面可以合併實作。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，因此發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:通用非同步收發器介面電路
110:波特率產生電路
120:控制電路
130:接收電路
140:傳送電路
150:通訊介面
200:中央處理器
300:喚醒時間電路
M:起始位元週期時間
N:喚醒穩定時間
S C:系統時脈
S W:喚醒狀態之設定值
S310~S320:步驟
第1圖係顯示根據本發明之一實施例所述之一通用非同步收發器介面電路100之方塊圖。 第2A圖係根據本發明之一實施例所述之在一正常模式中擷取UART資料示意圖。 第2B圖係根據本發明之一實施例所述之在一UART資料喚醒模式中擷取UART資料示意圖。 第2C圖係根據本發明之另一實施例所述之在一UART資料喚醒模式中擷取UART資料示意圖。 第3圖係根據本發明之一實施例所述之擷取UART資料之方法之流程圖。
100:通用非同步收發器介面電路
110:波特率產生電路
120:控制電路
130:接收電路
140:傳送電路
150:通訊介面
200:中央處理器
300:喚醒時間電路
SC:系統時脈
SW:喚醒狀態之設定值

Claims (10)

  1. 一種通用非同步收發器(UART)介面電路，配置在一電子裝置中，包括：一波特率產生電路，用以產生一波特率和一起始位元週期時間；一控制電路，耦接上述波特率產生電路，其中上述控制電路從上述電子裝置之一喚醒時間電路取得一喚醒穩定時間，以及從上述波特率產生電路取得上述起始位元週期時間；以及一接收電路，耦接上述控制電路，用以從UART資料之一起始位元或一第一資料位元開始擷取資料；其中當上述電子裝置係被上述UART資料喚醒時，上述控制電路比較上述起始位元週期時間和上述喚醒穩定時間，以指示上述接收電路從上述UART資料之上述起始位元或上述第一資料位元開始擷取資料。
  2. 如請求項1之通用非同步收發器介面電路，其中當上述起始位元週期時間大於上述喚醒穩定時間時，上述控制電路指示上述接收電路，在上述喚醒穩定時間結束後，從上述UART資料之上述起始位元開始擷取資料。
  3. 如請求項1之通用非同步收發器介面電路，其中當上述起始位元週期時間未大於上述喚醒穩定時間時，上述控制電路指示上述接收電路，在上述喚醒穩定時間結束後，從上述UART資料之上述第一資料位元開始擷取資料。
  4. 如請求項3之通用非同步收發器介面電路，其中上述控制電路根據在上述第一資料位元之第(2*M-N)/2個系統時脈週 期、第((2*M-N)/2)-1個系統時脈週期和第((2*M-N)/2)+1個系統時脈週期所擷取到之資料去判斷上述第一資料位元之位準，其中M係表示上述起始位元週期時間，以及N係表示上述喚醒穩定時間。
  5. 如請求項1之通用非同步收發器介面電路，其中上述控制電路根據對應喚醒狀態之一設定值，判斷上述電子裝置是否係被UART資料喚醒。
  6. 一種UART資料擷取方法，適用一通用非同步收發器(UART)介面電路，其中上述通用非同步收發器介面電路配置在一電子裝置中，包括：藉由上述通用非同步收發器介面電路之一控制電路從上述電子裝置之一喚醒時間電路取得一喚醒穩定時間，以及從上述通用非同步收發器介面電路之一波特率產生電路取得一起始位元週期時間：以及其中當上述電子裝置係被UART資料喚醒時，藉由上述控制電路比較上述起始位元週期時間和上述喚醒穩定時間，以指示上述通用非同步收發器介面電路之一接收電路從上述UART資料之一起始位元或一第一資料位元開始擷取資料。
  7. 如請求項6之UART資料擷取方法，更包括：當上述起始位元週期時間大於上述喚醒穩定時間時，藉由上述控制電路指示上述接收電路，在上述喚醒穩定時間結束後，從上述UART資料之上述起始位元開始擷取資料。
  8. 如請求項6之UART資料擷取方法，更包括：當上述起始位元週期時間未大於上述喚醒穩定時間時，藉由上述控制電路指示上述接收電路，在上述喚醒穩定時間結束後，從上述 UART資料之上述第一資料位元開始擷取資料。
  9. 如請求項8之UART資料擷取方法，更包括：藉由上述控制電路根據在上述第一資料位元之第(2*M-N)/2個系統時脈週期、第((2*M-N)/2)-1個系統時脈週期和第((2*M-N)/2)+1個系統時脈週期所擷取到之資料去判斷上述第一資料位元之位準，其中M係表示上述起始位元週期時間，以及N係表示上述喚醒穩定時間。
  10. 如請求項6之UART資料擷取方法，更包括：藉由上述控制電路根據對應喚醒狀態之一設定值，判斷上述電子裝置是否係被UART資料喚醒。
TW110111754A 2021-03-31 2021-03-31 通用非同步收發器介面電路和擷取通用非同步收發器資料之方法 TWI767638B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110111754A TWI767638B (zh) 2021-03-31 2021-03-31 通用非同步收發器介面電路和擷取通用非同步收發器資料之方法
US17/465,379 US11816060B2 (en) 2021-03-31 2021-09-02 UART interface circuit and UART data capturing method
CN202111210359.8A CN115145844A (zh) 2021-03-31 2021-10-18 通用非同步收发器接口电路和uart数据撷取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110111754A TWI767638B (zh) 2021-03-31 2021-03-31 通用非同步收發器介面電路和擷取通用非同步收發器資料之方法

Publications (2)

Publication Number Publication Date
TWI767638B true TWI767638B (zh) 2022-06-11
TW202241109A TW202241109A (zh) 2022-10-16

Family

ID=83103819

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110111754A TWI767638B (zh) 2021-03-31 2021-03-31 通用非同步收發器介面電路和擷取通用非同步收發器資料之方法

Country Status (3)

Country Link
US (1) US11816060B2 (zh)
CN (1) CN115145844A (zh)
TW (1) TWI767638B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6032213A (en) * 1997-09-11 2000-02-29 Advanced Micro Devices, Inc. PC core logic chipset comprising a serial register access bus
TWI249305B (en) * 2004-01-19 2006-02-11 Microlink Comm Inc Bluetooth module control method for customizing setting and information displaying
CN102096649A (zh) * 2011-02-10 2011-06-15 中兴通讯股份有限公司 一种基于uart的睡眠唤醒方法及装置
US10108578B2 (en) * 2013-09-11 2018-10-23 Texas Instruments Incorporated Single wire communications interface and protocol

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007125472A2 (en) * 2006-04-28 2007-11-08 Nxp B.V. Data processing apparatus
WO2017039203A1 (ko) * 2015-09-01 2017-03-09 주식회사 듀얼리티 비동기 시리얼 통신을 위한 반도체 장치 및 컨트롤러와 비동기 시리얼 통신 방법 및 시스템
CN107239422A (zh) 2017-06-15 2017-10-10 威海市天罡仪表股份有限公司 一种低功耗模式下ttl串口无损接收突发数据的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6032213A (en) * 1997-09-11 2000-02-29 Advanced Micro Devices, Inc. PC core logic chipset comprising a serial register access bus
TWI249305B (en) * 2004-01-19 2006-02-11 Microlink Comm Inc Bluetooth module control method for customizing setting and information displaying
CN102096649A (zh) * 2011-02-10 2011-06-15 中兴通讯股份有限公司 一种基于uart的睡眠唤醒方法及装置
US10108578B2 (en) * 2013-09-11 2018-10-23 Texas Instruments Incorporated Single wire communications interface and protocol

Also Published As

Publication number Publication date
CN115145844A (zh) 2022-10-04
US20220318182A1 (en) 2022-10-06
TW202241109A (zh) 2022-10-16
US11816060B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
US20100275243A1 (en) Securing wakeup network events
US20190227783A1 (en) Electronic apparatus and firmware update method thereof
US7619544B2 (en) BIOS password security using modified scan codes
US20060233279A1 (en) System and method of adjusting output voltage of a transmitter based on error rate
CN112765082B (zh) 多主机仲裁方法、装置和可读存储介质
WO2020102928A1 (zh) 一种无线信号发送方法、无线信号发送装置及终端设备
US8832538B2 (en) Detecting data transmission errors in an inter-integrated circuit (‘I2C’) system
US9098645B2 (en) Increasing data transmission rate in an inter-integrated circuit (‘I2C’) system
TWI767638B (zh) 通用非同步收發器介面電路和擷取通用非同步收發器資料之方法
US20120278542A1 (en) Computer system and sleep control method thereof
US20050268139A1 (en) Main-board and control method thereof
US20100153622A1 (en) Data Access Controller and Data Accessing Method
TWI510910B (zh) 電腦系統及其遠端控制方法
JP2011070309A (ja) スイッチ状態検出装置及び処理システム
US20070257892A1 (en) Data processing system and method for touch pad
CN114443152B (zh) 网络唤醒开机方法及计算机设备
CN112558747B (zh) 一种服务器的功率封顶方法、系统及相关组件
JP5489278B2 (ja) 情報処理装置及びその起動方法
JP2007299367A5 (zh)
US20100318694A1 (en) Electronic device for generating uart signals and method thereof
TWI498907B (zh) 連接器的控制方法、連接器與記憶體儲存裝置
US20080143479A1 (en) Digital Device Being Worked with Exterior Power Supply and Control Method Thereof
US11424826B2 (en) Data-receiving circuit of infrared receiver and data-receiving method thereof
TWI521354B (zh) 連接器的控制方法、連接器與記憶體儲存裝置
US7325085B2 (en) Motherboard and control method thereof