TWI764014B - 應用於pcie對異質設備的中斷處理系統與方法 - Google Patents
應用於pcie對異質設備的中斷處理系統與方法Info
- Publication number
- TWI764014B TWI764014B TW108124411A TW108124411A TWI764014B TW I764014 B TWI764014 B TW I764014B TW 108124411 A TW108124411 A TW 108124411A TW 108124411 A TW108124411 A TW 108124411A TW I764014 B TWI764014 B TW I764014B
- Authority
- TW
- Taiwan
- Prior art keywords
- pcie
- driver
- interrupt
- interrupt request
- service program
- Prior art date
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
一種應用於PCIE對異質設備的中斷處理系統與方法,用於降低處理設備中斷的等待時間。本發明的中斷處理系統包括PCIE轉接卡、儲存單元與處理單元。PCIE轉接卡具有控制單元、識別資訊與通訊接口,控制單元連接於通訊接口;儲存單元具有服務程式、驅動程式與緩存結構,緩存結構存儲中斷要求;處理單元執行驅動程式與服務程式,驅動程式根據識別資訊建立傳輸通道,驅動程式將傳輸通道指派通訊接口,傳輸通道傳輸中斷要求;若驅動程式偵測傳輸通道傳輸中斷要求,驅動程式將中斷要求存入緩存結構,若緩存結構存在中斷要求,服務程式處理中斷要求。
Description
一種對終端設備的控制處理系統與方法,特別有關應用於PCIE對異質設備的中斷處理系統與方法。
對於傳統所使用的各種低速的通訊接口(例如:Digital I/O、Analog I/O或RS-232等)雖然可以轉接至其他高速通訊接口中(例如:通用序列匯流排(Universal Serial Bus,USB)或快捷外設互聯標準(Peripheral Component Interconnect Express,簡稱PCIE))。但是受限於傳統通訊接口的中斷處理機制(Interrupt Service Routine,簡稱ISR)會連帶影響在高速傳輸接口中的傳輸效率。
因為傳統通訊是採用輪詢機制,因此控制器會向所連接的各項終端設備逐一詢問有無中斷要求發出。當有終端設備發出中斷要求時,控制器將會處理完該中斷要求後才會詢問此一終端設備有無發出中斷要求。由於控制器僅能處理現行的中斷要求,使得其他設備的中斷要求會被保留住而無法被接收,造成終端設備的傳輸產生壅塞。
除了硬體架構的不同外,對於軟體方面也需要有相應的協調處理。作業系統(operation system)對於計算機而言是不可或缺的角色。作業系統除了提供使用者操作的介面外,也兼具控制計算機相關硬體資源的處理。為能讓作業系統可以更完備的支援各種硬體資源,因此每種硬體會有對應的驅動程式(driver)用以作為硬體與軟體的中介溝通。
也由於驅動程式會直接影響作業系統與硬體,因此每一驅動程式都要通過作業系統的認證。以微軟公司(Microsoft)的視窗作業系統(Windows OS)為例。當硬體供應商製造新的介面卡或是改版驅動程式時,
供應商都需要重新提供驅動程式給微軟公司。當微軟公司確認新版驅動程式無誤後才可以提供給終端客戶。但每一次驗證驅動程式都需要付驗證金給微軟公司,而且驗證的過程需要經過冗長的時間。因此對於供應商而言,每一次改版就需要驗證驅動程式,而所述的驗證程序都是大量的耗費開發成本。
本發明提供一種應用於PCIE對異質設備的中斷處理系統,其係用於降低處理設備中斷的等待時間,並且降低送驗驅動程式的驗證成本。
本發明的應用於PCIE對異質設備的中斷處理系統包括PCIE轉接卡、儲存單元與處理單元。PCIE轉接卡具有控制單元、識別資訊與至少一通訊接口,該控制單元電性連接於該些通訊接口;儲存單元具有服務程式、驅動程式與多個緩存結構,每一緩存結構用於存儲中斷要求;處理單元電性連接於PCIE轉接卡與儲存單元,處理單元執行驅動程式與服務程式,驅動程式根據識別資訊建立多個傳輸通道,並由驅動程式將不同的傳輸通道指派相應的通訊接口,傳輸通道用於傳輸中斷要求或存取要求;若驅動程式偵測任一傳輸通道傳輸中斷要求,驅動程式將中斷要求存入緩存結構,若在緩存結構存在中斷要求,由服務程式處理中斷要求。
本發明另提供一種應用於PCIE對異質設備的中斷處理方法包括:在作業系統中運行驅動程式與服務程式;初始化PCIE轉接卡,使服務程式驅使PCIE轉接卡的多組通訊接口於作業系統中映射為多個傳輸通道;由驅動程式輪詢監聽傳輸通道,並接收傳輸通道所發出的中斷要求或存取要求;當驅動程式偵測中斷要求被發出時,驅動程式將中斷要求存入至緩存結構;若緩存結構中存在中斷要求,由服務程式處理中斷要求。
本發明的應用於PCIE對異質設備的中斷處理系統與方法,其係應用於高速傳輸介面對於各種異質設備的相關控制。由於本發明的驅動程式與服務程式分別處理各自的程序,因此服務程式不需等待完成中斷要求才能執行下一個中斷要求。這樣一來,驅動程式可以一直進行中斷要求的偵測,而服務程式可以專職處理中斷要求。當開發人員對服務程式的
內容進行變更時,開發人員不需要重新驗證驅動程式。所以本發明除了提高終端設備的中斷處理效率,也降低每次改版時送驗驅動程式的驗證成本。
有關本發明的特徵與實作,茲配合圖式作最佳實施例詳細說明如下。
100‧‧‧中斷處理系統
110‧‧‧處理單元
120‧‧‧儲存單元
121‧‧‧作業系統
122‧‧‧服務程式
123‧‧‧驅動程式
124‧‧‧緩存結構
130‧‧‧PCIE轉接卡
131‧‧‧控制單元
132‧‧‧記憶單元
133‧‧‧PCIE接腳
135‧‧‧通訊接口
136‧‧‧識別資訊
140‧‧‧終端設備
310‧‧‧傳輸通道
320‧‧‧中斷要求
330‧‧‧完成通知
411‧‧‧第一設備
412‧‧‧第二設備
413‧‧‧第三設備
414‧‧‧第四設備
421‧‧‧第一通道
422‧‧‧第二通道
423‧‧‧第三通道
424‧‧‧第四通道
431‧‧‧第一緩存
432‧‧‧第二緩存
433‧‧‧第三緩存
434‧‧‧第四緩存
第1圖係為本發明的系統架構示意圖。
第2圖係為本發明的運作流程示意圖。
第3A圖係為本發明的運作架構示意圖。
第3B圖係為本發明的運作架構示意圖。
第3C圖係為本發明的運作架構示意圖。
第3D圖係為本發明的另一運作架構示意圖。
第3E圖係為本發明的多中斷要求在緩存結構的佇列示意圖。
請參考第1圖所示,其係為本發明的系統架構示意圖。本發明的中斷處理系統100可應用於個人電腦、筆記型電腦或具有PCIE接腳133的嵌入式計算機中。本發明的PCIE對異質設備的中斷處理系統100包括處理單元110、儲存單元120與PCIE轉接卡130。處理單元110電性連接於儲存單元120與PCIE轉接卡130。本發明所稱的異質設備是指以PCIE腳位為主,相對於其他種類的通訊接口設備。。舉例來說,以PCIE轉接卡130轉接至RS-232的列表機為例,RS-232的列表機則為異質設備。儲存單元120存儲作業系統121(operation system)、服務程式122(service program)、驅動程式123(driver)與緩存結構124。處理單元110用於運行作業系統、服務程式122、驅動程式123與應用程式(application),並於儲存單元120中劃分若干個緩存結構124。
PCIE轉接卡130除了可以安裝於主板(main board)的PCIE插槽外,也可以被裝設於相容PCIE轉接卡130的M.2插槽中。在本發明中係以PCIE插槽作為示例,並非僅侷限於此。PCIE轉接卡130包括控制單元131、記憶單元132、PCIE接腳133與至少一通訊接口135。控制單
元131電性連結於記憶單元132、PCIE接腳133與該些通訊接口135。記憶單元132儲存識別資訊136。PCIE接腳133用於連接主機板的對應插槽,使控制單元131可耦接於處理單元110。識別資訊136用於記載PCIE轉接卡130所搭載的各通訊接口135與種類,另外識別資訊136也記錄各通訊接口135的記憶體空間的配置。通訊接口135的種類係為類比輸入輸出接口(Analog Input/output)、數位輸入輸出接口(Digital Input/output)、串列接口(Serial port)、並列接口(Parallel port)或通用序列匯流排(Universal Serial Bus,USB)。每一通訊接口135可連接相應種類接口的終端設備140,例如:串列的通訊接口135可以連接條碼掃描器(barcode scanner)或印表機等終端設備140。
控制單元131通過通訊接口135電性連接至終端設備140,且控制單元131另電性連接於處理單元110。PCIE轉接卡130被插設於插槽時,控制單元131將會把識別資訊136發送至處理單元110。處理單元110根據識別資訊136判斷PCIE轉接卡130所搭載的通訊接口135的種類與數量。接著,處理單元110依據識別資訊136建立各通訊接口135的傳輸通道310(channel)。每一組傳輸通道310均對應通訊接口135。傳輸通道310用於定義所連接的終端設備140的種類。
舉例而言,如果PCIE轉接卡130具有兩通訊接口135,則第一組的傳輸通道310可以是RS-232的通訊接口135,而第二組的傳輸通道310可對應串列通訊接口135。服務程式122可以根據識別資訊136在作業系統中配置相應的傳輸通道310,同時指派各傳輸通道310的記憶體位址(memory address)與區段空間,並使傳輸通道310的資料可以映射(mapping)與儲存於緩存結構124中。緩存結構124可以以佇列(queue)或堆疊(stack)的方式實現。
一般而言,終端設備140可以向處理單元110發出中斷要求320(Interrupt Service Routine,ISR)或存取要求。中斷要求320用於向控制單元131發出終端設備140所需求的訊號,以使處理單元110可以調配相關的硬體資源給終端設備140。存取要求係為終端設備140向處理單元110進行資料的傳輸要求。由於習知技術的中斷要求320會影響處理單元
110的處理排程,使得其他終端設備140的中斷要求320無法被立即處理。因而導致計算機的處理效能低落。存取要求的種類分別為事件(event)、指令(command)或資料(data),三種型態的存取要求分別表示執行的優先順序。最高優先的存取要求為事件,而最低優先的存取要求係為資料。
為進一步說明本發明的運作方式,請配合參考第2圖,其係為本發明的運作流程示意圖。本發明的PCIE對異質設備的中斷處理方法包括:步驟S210:啟動計算機並在作業系統中運行驅動程式與服務程式;步驟S220:初始化PCIE轉接卡,使服務程式驅使PCIE轉接卡的多組通訊接口於作業系統中映射為多個傳輸通道;步驟S230:由驅動程式輪詢監聽該些傳輸通道,並接收傳輸通道所發出的中斷要求或存取要求;步驟S240:偵測當前的緩存結構中是否存在中斷要求;步驟S241:若緩存結構中存在中斷要求,由服務程式處理中斷要求;步驟S242:若緩存結構中不存在中斷要求,服務程式移向次一個緩存結構並偵測有無中斷要求;步驟S250:當驅動程式偵測傳輸通道所發出的存取要求,調用服務程式執行存取要求。
首先,啟動計算機並於作業系統121中運行PCIE轉接卡130的驅動程式123與服務程式122。於此同時,作業系統121也會對所安裝的PCIE轉接卡130進行初始化的處理,由作業系統121根據PCIE轉接卡130的識別資訊136設定傳輸通道310的種類與相應數量。
於此同時,通訊接口135可選擇性連接實體的終端設備140,或不連接終端設備140。服務程式122都會根據傳輸通道310的種類與數量,並於作業系統121中映射為多個傳輸通道310。服務程式122對於各傳輸通道310配置相應的記憶體位址與區段。並且服務程式122於儲存單元120中劃分相應傳輸通道310數量的緩存結構124,以使緩存結構124可以存儲傳輸通道310所傳輸的要求或資料。
在終端設備140連接通訊接口135後,終端設備140可以
向處理單元110發送中斷要求320或存取要求。本發明的驅動程式123會偵測終端設備140有無發送中斷要求320。若終端設備140發出中斷要求320時,驅動程式123會將中斷要求320存入對應的緩存結構124中。隨後,驅動程式123會移向次一終端設備140並偵測有無發出中斷要求320。在驅動程式123完成所有通訊接口135的偵測後,驅動程式123會向服務程式122發送一完成通知330,用於通知服務程式122開始偵測。
服務程式122接獲完成通知330時,服務程式122將會依序的偵測緩存結構124中是否存在中斷要求320。服務程式122會根據傳輸通道310的排列順序對緩存結構124依序偵測。而服務程式122在偵測緩存結構124的同時,驅動程式123會進行次一回合各終端設備140的中斷要求320的偵測。對於存取要求而言,當驅動程式偵測123傳輸通道所發出的存取要求,調用服務程式122執行存取要求。
為為清楚說明本發明的服務程式122與驅動程式123的偵測與處理中斷要求320的過程,係以四項終端設備140的輪詢偵測與處理作為說明,但並非僅侷限於此數量。請配合第3A圖~第3E圖所示,其係為本發明的中斷要求320的偵測順序與時處理的示意圖。在本實施態樣的說明例中PCIE轉接卡130分別連接第一設備411、第二設備412、第三設備413與第四設備414。第一設備411對應第一通道421、第二設備412對應第二通道422、第三設備413對應第三通道423、第四設備414對應第四通道424。第一通道421、第二通道422、第三通道423與第四通道424分別映射第一緩存431、第二緩存432、第三緩存433與第四緩存434,如第3A圖所示。
首先,驅動程式123會由第一設備411、第二設備412、第三設備413至第四設備414的輪詢並監聽有無中斷要求320被發出。在此驅動程式123分別在第一時間、第二時間、第三時間與第四時間對各終端設備140進行監聽,且假設第一設備411、第三設備413與第四設備414依序發出中斷要求320。因此驅動程式123會將各中斷要求320分別存入相應的緩存結構124,如第3B圖所示。當驅動程式123完成第一設備411、第二設備412、第三設備413至第四設備414的輪詢後,驅動程式123將
會結束這一回合的中斷要求320的偵測,並同時發送完成通知330至服務程式122。驅動程式123則將會開始次一回合的各中斷要求320的偵測。
接著,由於服務程式122開始對第一緩存431、第二緩存432、第三緩存433與第四緩存434逐一偵測是否存在中斷要求320,如第3C圖所示。在第3C圖中服務程式122將中斷要求320轉存至各緩存結構124中。再由驅動程式123依序對緩存結構124與中斷要求320進行相應的處理。在處理中斷要求320的過程中,服務程式122除了可以暫停中斷要求320的偵測,等待驅動程式123完成所有的中斷要求320。服務程式122也可以進行次一回合的中斷要求320的偵測。如果服務程式122進行次一回合的中斷偵測時,則驅動程式123可以將未完成的中斷要求320以佇列的方式存在各緩存結構124之中,如第3D圖所示。
在第3D圖中,第三設備413在次一回合又發出新的中斷要求320。假設驅動程式123仍處理第四緩存434的中斷要求320時,則服務程式122仍會將新的中斷要求320轉發至第三緩存433。假設在經過多回合且緩存結構124未能完成中斷要求320時,則中斷要求320會以佇列的方式儲存在緩存結構124中,如第3E圖所示。由於服務程式122與驅動程式123的平行處理,使得PCIE轉卡對異質設備的輪詢時不會被單一終端設備140而卡住。
本發明的應用於PCIE對異質設備的中斷處理系統與方法,其係應用於高速傳輸介面對於各種異質設備的相關控制。由於本發明的驅動程式123與服務程式122分別處理各自的程序,因此服務程式122不需等待完成中斷要求320才能執行下一個中斷要求320。這樣一來,驅動程式123可以一直進行中斷要求320的偵測,而服務程式122可以專職處理中斷要求320。當開發人員對服務程式122的內容進行變更時,開發人員不需要重新驗證驅動程式123。所以本發明除了提高終端設備140的中斷處理效率,也降低每次改版時送驗驅動程式123的驗證成本。
雖然本發明以前述之較佳實施例揭露如上,然其並非用以限定本發明,任何熟習相像技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之專利保護範圍須視本說明書所附之
申請專利範圍所界定者為準。
100‧‧‧中斷處理系統
110‧‧‧處理單元
120‧‧‧儲存單元
121‧‧‧作業系統
122‧‧‧服務程式
123‧‧‧驅動程式
124‧‧‧緩存結構
130‧‧‧PCIE轉接卡
131‧‧‧控制單元
132‧‧‧記憶單元
133‧‧‧PCIE接腳
135‧‧‧通訊接口
136‧‧‧識別資訊
140‧‧‧終端設備
Claims (10)
- 一種應用於PCIE對異質設備的中斷處理系統,其係提供多種不同種類的接口組合,並降低各接口中斷的等待時間,該應用於PCIE對異質設備的中斷處理系統包括:一PCIE轉接卡,其係具有一控制單元、一識別資訊與至少一通訊接口,該控制單元電性連接於該些通訊接口;一儲存單元,其係具有一服務程式、一驅動程式與多個緩存結構,每一該緩存結構用於存儲一中斷要求;一處理單元,其係電性連接於該PCIE轉接卡與該儲存單元,該處理單元執行該驅動程式與該服務程式,該驅動程式根據該識別資訊建立多個傳輸通道,並由該驅動程式將不同的該傳輸通道指派相應的該通訊接口,該傳輸通道用於傳輸該中斷要求或一存取要求;其中,若該驅動程式偵測任一該傳輸通道傳輸該中斷要求,該驅動程式將該中斷要求存入該緩存結構,若在該緩存結構存在該中斷要求,由該服務程式處理該中斷要求。
- 如請求項1所述之應用於PCIE對異質設備的中斷處理系統,其中該通訊接口的種類係為序列埠(Communication port)、類比輸入輸出埠(Analog I/O port)或數位輸入輸出埠(Digital I/O port)。
- 如請求項1所述之應用於PCIE對異質設備的中斷處理系統,其中該緩存結構係由佇列(queue)、堆疊(stack)或陣列(array)實現。
- 如請求項1所述之應用於PCIE對異質設備的中斷處理系統,其中該存取要求的種類分別為事件(event)、指令(command)或資料(data)。
- 如請求項1所述之應用於PCIE對異質設備的中斷處理系統,其中該驅動程式與該服務程式係以同時運作,該驅動程式將該中斷要求存入該緩存結構後,由該服務程式處理該中斷要求。
- 如請求項1所述之應用於PCIE對異質設備的中斷處理系統,其中該驅動程式輪詢所有該些傳輸通道後再由該服務程式處理該些中斷要求。
- 一種應用於PCIE對異質設備的中斷處理方法,其係提供多種不同種類的接口組合,並降低各種接口的中斷等待時間,該應用於PCIE對異質設備的中斷處理方法包括: 在一作業系統中運行一驅動程式與一服務程式;初始化一PCIE轉接卡,使該服務程式驅使該PCIE轉接卡的多組通訊接口於該作業系統中映射為多個傳輸通道;由該驅動程式輪詢監聽該些傳輸通道,並接收該傳輸通道所發出的一中斷要求或一存取要求;當該驅動程式偵測該中斷要求被發出時,該驅動程式將該中斷要求存入至一緩存結構;以及若該緩存結構中存在該中斷要求,由該服務程式處理該中斷要求。
- 如請求項7所述之應用於PCIE對異質設備的中斷處理方法,其中於初始化該PCIE轉接卡時之步驟更包括:該作業系統根據該PCIE轉接卡的一識別資訊設定該些傳輸通道的相應數量。
- 如請求項7所述之應用於PCIE對異質設備的中斷處理方法,其中該驅動程式監聽該些傳輸通道更包括:當驅動程式偵測該些傳輸通道所發出的該存取要求,調用該服務程式執行該存取要求。
- 如請求項7所述之應用於PCIE對異質設備的中斷處理方法,其中該存取要求的種類分別為事件(event)、指令(command)或資料(data)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108124411A TWI764014B (zh) | 2019-07-09 | 2019-07-09 | 應用於pcie對異質設備的中斷處理系統與方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108124411A TWI764014B (zh) | 2019-07-09 | 2019-07-09 | 應用於pcie對異質設備的中斷處理系統與方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202103013A TW202103013A (zh) | 2021-01-16 |
TWI764014B true TWI764014B (zh) | 2022-05-11 |
Family
ID=75234751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108124411A TWI764014B (zh) | 2019-07-09 | 2019-07-09 | 應用於pcie對異質設備的中斷處理系統與方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI764014B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW501017B (en) * | 2000-04-05 | 2002-09-01 | Via Tech Inc | Processing method, chip set and controller for supporting message signaled interrupt |
US20030131173A1 (en) * | 2002-01-09 | 2003-07-10 | International Business Machines Corporation | Method and apparatus for host messaging unit for peripheral component interconnect busmaster devices |
US20130198432A1 (en) * | 2011-11-30 | 2013-08-01 | Marvell World Trade Ltd. | Interrupt handling systems and methods for pcie bridges with multiple buses |
CN104506379A (zh) * | 2014-12-12 | 2015-04-08 | 北京锐安科技有限公司 | 网络数据捕获方法和系统 |
TWI497308B (zh) * | 2010-10-18 | 2015-08-21 |
-
2019
- 2019-07-09 TW TW108124411A patent/TWI764014B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW501017B (en) * | 2000-04-05 | 2002-09-01 | Via Tech Inc | Processing method, chip set and controller for supporting message signaled interrupt |
US20030131173A1 (en) * | 2002-01-09 | 2003-07-10 | International Business Machines Corporation | Method and apparatus for host messaging unit for peripheral component interconnect busmaster devices |
TWI497308B (zh) * | 2010-10-18 | 2015-08-21 | ||
US20130198432A1 (en) * | 2011-11-30 | 2013-08-01 | Marvell World Trade Ltd. | Interrupt handling systems and methods for pcie bridges with multiple buses |
CN104506379A (zh) * | 2014-12-12 | 2015-04-08 | 北京锐安科技有限公司 | 网络数据捕获方法和系统 |
Also Published As
Publication number | Publication date |
---|---|
TW202103013A (zh) | 2021-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9336168B2 (en) | Enhanced I/O performance in a multi-processor system via interrupt affinity schemes | |
US5819112A (en) | Apparatus for controlling an I/O port by queuing requests and in response to a predefined condition, enabling the I/O port to receive the interrupt requests | |
US4961140A (en) | Apparatus and method for extending a parallel synchronous data and message bus | |
US6484217B1 (en) | Managing shared devices in a data processing system | |
CN106502935A (zh) | Fpga异构加速系统、数据传输方法及fpga | |
US7103743B2 (en) | System and method of accessing vital product data | |
EP2225650B1 (en) | Efficient interrupt message definition | |
JP2009528598A (ja) | 2レベル割込サービスルーチン | |
CN107967225B (zh) | 数据传输方法、装置、计算机可读存储介质和终端设备 | |
TW312765B (zh) | ||
US11860718B2 (en) | Register reading method and apparatus, device, and medium | |
US20230315675A1 (en) | Techniques for deconflicting usb traffic in an extension environment | |
US9069572B2 (en) | Replacement of inbox driver with third party driver | |
CN115168256A (zh) | 中断控制方法、中断控制器、电子设备、介质和芯片 | |
US20060265523A1 (en) | Data transfer circuit and data transfer method | |
TWI764014B (zh) | 應用於pcie對異質設備的中斷處理系統與方法 | |
US6772189B1 (en) | Method and system for balancing deferred procedure queues in multiprocessor computer systems | |
WO2012140669A2 (en) | Low pin count controller | |
CN112241380B (zh) | 应用于pcie对异质设备的中断处理系统与方法 | |
US8151028B2 (en) | Information processing apparatus and control method thereof | |
JP6123487B2 (ja) | 制御装置、制御方法及び制御プログラム | |
US7493620B2 (en) | Transfer of waiting interrupts | |
US10628349B2 (en) | I/O control method and I/O control system | |
US7930438B2 (en) | Interrogate processing for complex I/O link | |
US20100023597A1 (en) | Diskless computer system |