CN112241380B - 应用于pcie对异质设备的中断处理系统与方法 - Google Patents
应用于pcie对异质设备的中断处理系统与方法 Download PDFInfo
- Publication number
- CN112241380B CN112241380B CN201910646705.3A CN201910646705A CN112241380B CN 112241380 B CN112241380 B CN 112241380B CN 201910646705 A CN201910646705 A CN 201910646705A CN 112241380 B CN112241380 B CN 112241380B
- Authority
- CN
- China
- Prior art keywords
- pcie
- interrupt
- driver
- interrupt request
- service program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 title abstract description 6
- 230000005540 biological transmission Effects 0.000 claims abstract description 51
- 238000004891 communication Methods 0.000 claims abstract description 37
- 238000003672 processing method Methods 0.000 claims description 6
- 238000012546 transfer Methods 0.000 abstract description 2
- 238000012795 verification Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
- G06F13/225—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Abstract
本申请公开了一种应用于PCIE对异质设备的中断处理系统与方法，其包括PCIE转接卡、储存单元与处理单元。PCIE转接卡具有控制单元、识别资讯与至少一通讯接口，该控制单元电性连接于该些通讯接口；储存单元具有服务程式、驱动程式与多个缓存结构，每一缓存结构用于存储中断要求；处理单元电性连接于PCIE转接卡与储存单元，处理单元执行驱动程式与服务程式，驱动程式根据识别资讯建立多个传输通道，并由驱动程式将不同的传输通道指派相应的通讯接口，传输通道用于传输中断要求或存取要求；若驱动程式侦测任一传输通道传输中断要求，驱动程式将中断要求存入缓存结构，若在缓存结构存在中断要求，由服务程式处理中断要求。
Description
技术领域
一种周边硬体资源的中断的处理系统与方法，特别有关应用于PCIE对异质设备的中断处理系统与方法
背景技术
对于传统所使用的各种低速的通讯接口(例如：Digital I/O、Analog I/O或RS-232等)虽然可以转接至其他高速通讯接口中(例如：通用序列汇流排(Universal SerialBus，USB)或快捷外设互联标准(Peripheral Component Interconnect Express，简称PCIE))。但是受限于传统通讯接口的中断处理机制(Interrupt Service Routine，简称ISR)会连带影响在高速传输接口中的传输效率。
因为传统通讯是采用轮询机制，因此控制器会向所连接的各项终端设备逐一询问有无中断要求发出。当有终端设备发出中断要求时，控制器将会处理完该中断要求后才会询问此一终端设备有无发出中断要求。由于控制器仅能处理现行的中断要求，使得其他设备的中断要求会被保留住而无法被接收，造成终端设备的传输产生壅塞。
除了硬体架构的不同外，对于软体方面也需要有相应的协调处理。作业系统(operation system)对于计算机而言是不可或缺的角色。作业系统除了提供使用者操作的介面外，也兼具控制计算机相关硬体资源的处理。为能让作业系统可以更完备的支援各种硬体资源，因此每种硬体会有对应的驱动程式(driver)用以作为硬体与软体的中介沟通。
也由于驱动程式会直接影响作业系统与硬体，因此每一驱动程式都要通过作业系统的认证。以微软公司(Microsoft)的视窗作业系统(Windows OS)为例。当硬体供应商制造新的介面卡或是改版驱动程式时，供应商都需要重新提供驱动程式给微软公司。当微软公司确认新版驱动程式无误后才可以提供给终端客户。但每一次验证驱动程式都需要付验证金给微软公司，而且验证的过程需要经过冗长的时间。因此对于供应商而言，每一次改版就需要验证驱动程式，而所述的验证程序都是大量的耗费开发成本。
发明内容
本申请所要解决的技术问题在于降低处理设备中断的等待时间，并且降低送验驱动程式的验证成本。
为了解决上述问题，本申请提供一种应用于PCIE对异质设备的中断处理系统包括PCIE转接卡、储存单元与处理单元。PCIE转接卡具有控制单元、识别资讯与至少一通讯接口，该控制单元电性连接于该些通讯接口；储存单元具有服务程式、驱动程式与多个缓存结构，每一缓存结构用于存储中断要求；处理单元电性连接于PCIE转接卡与储存单元，处理单元执行驱动程式与服务程式，驱动程式根据识别资讯建立多个传输通道，并由驱动程式将不同的传输通道指派相应的通讯接口，传输通道用于传输中断要求或存取要求；若驱动程式侦测任一传输通道传输中断要求，驱动程式将中断要求存入缓存结构，若在缓存结构存在中断要求，由服务程式处理中断要求。
本申请另提出一种应用于PCIE对异质设备的中断处理方法包括：在作业系统中运行驱动程式与服务程式；初始化PCIE转接卡，使服务程式驱使PCIE转接卡的多组通讯接口于作业系统中映射为多个传输通道；由驱动程式轮询监听传输通道，并接收传输通道所发出的中断要求或存取要求；当驱动程式侦测中断要求被发出时，驱动程式将中断要求存入至缓存结构；若缓存结构中存在中断要求，由服务程式处理中断要求。
与现有技术相比，本申请的应用于PCIE对异质设备的中断处理系统与方法，其系应用于高速传输介面对于各种异质设备的相关控制。由于本发明的驱动程式与服务程式分别处理各自的程序，因此服务程式不需等待完成中断要求才能执行下一个中断要求。这样一来，驱动程式可以一直进行中断要求的侦测，而服务程式可以专职处理中断要求。当开发人员对服务程式的内容进行变更时，开发人员不需要重新验证驱动程式。所以本发明除了提高终端设备的中断处理效率，也降低每次改版时送验驱动程式的验证成本。
当然，实施本申请的任一产品必不一定需要同时达到以上所述的所有技术效果。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
第1图为本申请的系统架构示意图。
第2图为本申请的运作流程示意图。
第3A图为本申请的运作架构示意图。
第3B图为本申请的运作架构示意图。
第3C图为本申请的运作架构示意图。
第3D图为本申请的另一运作架构示意图。
第3E图为本申请的多中断要求在缓存结构的伫列示意图。
具体实施方式
以下请配合附图及实施例来详细说明本申请的实施方式，藉此对本申请如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
请参考第1图所示，为本申请的系统架构示意图。本申请的中断处理系统100可应用于个人电脑、笔记型电脑或具有PCIE接脚133的嵌入式计算机中。本申请的PCIE对异质设备的中断处理系统100包括处理单元110、储存单元120与PCIE转接卡130。处理单元110电性连接于储存单元120与PCIE转接卡130。本申请所称的异质设备是指以PCIE脚位为主，相对于其他种类的通讯接口设备。。举例来说，以PCIE转接卡130转接至RS-232的列表机为例，RS-232的列表机则为异质设备。储存单元120存储作业系统121(operation system)、服务程式122(service program)、驱动程式123(driver)与缓存结构124。处理单元110用于运行作业系统、服务程式122、驱动程式123与应用程式(application)，并于储存单元120中划分若干个缓存结构124。
PCIE转接卡130除了可以安装于主板(main board)的PCIE插槽外，也可以被装设于相容PCIE转接卡130的M.2插槽中。在本申请中系以PCIE插槽作为示例，并非仅局限于此。PCIE转接卡130包括控制单元131、记忆单元132、PCIE接脚133与至少一通讯接口135。控制单元131电性连结于记忆单元132、PCIE接脚133与该些通讯接口135。记忆单元132储存识别资讯136。PCIE接脚133用于连接主机板的对应插槽，使控制单元131可耦接于处理单元110。识别资讯136用于记载PCIE转接卡130所搭载的各通讯接口135与种类，另外识别资讯136也记录各通讯接口135的记忆体空间的配置。通讯接口135的种类系为类比输入输出接口(Analog Input/output)、数位输入输出接口(Digital Input/output)、串列接口(Serialport)、并列接口(Parallel port)或通用序列汇流排(Universal Serial Bus，USB)。每一通讯接口135可连接相应种类接口的终端设备140，例如：串列的通讯接口135可以连接条码扫描器(barcode scanner)或印表机等终端设备140。
控制单元131通过通讯接口135电性连接至终端设备140，且控制单元131另电性连接于处理单元110。PCIE转接卡130被插设于插槽时，控制单元131将会把识别资讯136发送至处理单元110。处理单元110根据识别资讯136判断PCIE转接卡130所搭载的通讯接口135的种类与数量。接着，处理单元110依据识别资讯136建立各通讯接口135的传输通道310(channel)。每一组传输通道310均对应通讯接口135。传输通道310用于定义所连接的终端设备140的种类。
举例而言，如果PCIE转接卡130具有两通讯接口135，则第一组的传输通道310可以是RS-232的通讯接口135，而第二组的传输通道310可对应串列通讯接口135。服务程式122可以根据识别资讯136在作业系统中配置相应的传输通道310，同时指派各传输通道310的记忆体位址(memory address)与区段空间，并使传输通道310的资料可以映射(mapping)与储存于缓存结构124中。缓存结构124可以以伫列(queue)或堆叠(stack)的方式实现。
一般而言，终端设备140可以向处理单元110发出中断要求320(InterruptService Routine，ISR)或存取要求。中断要求320用于向控制单元131发出终端设备140所需求的讯号，以使处理单元110可以调配相关的硬体资源给终端设备140。存取要求系为终端设备140向处理单元110进行资料的传输要求。由于习知技术的中断要求320会影响处理单元110的处理排程，使得其他终端设备140的中断要求320无法被立即处理。因而导致计算机的处理效能低落。存取要求的种类分别为事件(event)、指令(command)或资料(data)，三种型态的存取要求分别表示执行的优先顺序。最高优先的存取要求为事件，而最低优先的存取要求系为资料。
为进一步说明本申请的运作方式，请配合参考第2图，为本申请的运作流程示意图。本申请的PCIE对异质设备的中断处理方法包括：
步骤S210：启动计算机并在作业系统中运行驱动程式与服务程式；
步骤S220：初始化PCIE转接卡，使服务程式驱使PCIE转接卡的多组通讯接口于作业系统中映射为多个传输通道；
步骤S230：由驱动程式轮询监听所述传输通道，并接收传输通道所发出的中断要求或存取要求；
步骤S240：侦测当前的缓存结构中是否存在中断要求；
步骤S241：若缓存结构中存在中断要求，由服务程式处理中断要求；
步骤S242：若缓存结构中不存在中断要求，服务程式移向次一个缓存结构并侦测有无中断要求；以及
步骤S250：当驱动程式侦测传输通道所发出的存取要求，调用服务程式执行存取要求。
首先，启动计算机并于作业系统121中运行PCIE转接卡130的驱动程式123与服务程式122。于此同时，作业系统121也会对所安装的PCIE转接卡130进行初始化的处理，由作业系统121根据PCIE转接卡130的识别资讯136设定传输通道310的种类与相应数量。
于此同时，通讯接口135可选择性连接实体的终端设备140，或不连接终端设备140。服务程式122都会根据传输通道310的种类与数量，并于作业系统121中映射为多个传输通道310。服务程式122对于各传输通道310配置相应的记忆体位址与区段。并且服务程式122于储存单元120中划分相应传输通道310数量的缓存结构124，以使缓存结构124可以存储传输通道310所传输的要求或资料。
在终端设备140连接通讯接口135后，终端设备140可以向处理单元110发送中断要求320或存取要求。本申请的驱动程式123会侦测终端设备140有无发送中断要求320。若终端设备140发出中断要求320时，驱动程式123会将中断要求320存入对应的缓存结构124中。随后，驱动程式123会移向次一终端设备140并侦测有无发出中断要求320。在驱动程式123完成所有通讯接口135的侦测后，驱动程式123会向服务程式122发送一完成通知330，用于通知服务程式122开始侦测。
服务程式122接获完成通知330时，服务程式122将会依序的侦测缓存结构124中是否存在中断要求320。服务程式122会根据传输通道310的排列顺序对缓存结构124依序侦测。而服务程式122在侦测缓存结构124的同时，驱动程式123会进行次一回合各终端设备140的中断要求320的侦测。对于存取要求而言，当驱动程式侦测123传输通道所发出的存取要求，调用服务程式122执行存取要求。
为为清楚说明本申请的服务程式122与驱动程式123的侦测与处理中断要求320的过程，系以四项终端设备140的轮询侦测与处理作为说明，但并非仅局限于此数量。请配合第3A图～第3E图所示，为本申请的中断要求320的侦测顺序与时处理的示意图。在本实施态样的说明例中PCIE转接卡130分别连接第一设备411、第二设备412、第三设备413与第四设备414。第一设备411对应第一通道421、第二设备412对应第二通道422、第三设备413对应第三通道423、第四设备414对应第四通道424。第一通道421、第二通道422、第三通道423与第四通道424分别映射第一缓存431、第二缓存432、第三缓存433与第四缓存434，如第3A图所示。
首先，驱动程式123会由第一设备411、第二设备412、第三设备413至第四设备414的轮询并监听有无中断要求320被发出。在此驱动程式123分别在第一时间、第二时间、第三时间与第四时间对各终端设备140进行监听，且假设第一设备411、第三设备413与第四设备414依序发出中断要求320。因此驱动程式123会将各中断要求320分别存入相应的缓存结构124，如第3B图所示。当驱动程式123完成第一设备411、第二设备412、第三设备413至第四设备414的轮询后，驱动程式123将会结束这一回合的中断要求320的侦测，并同时发送完成通知330至服务程式122。驱动程式123则将会开始次一回合的各中断要求320的侦测。
接着，由于服务程式122开始对第一缓存431、第二缓存432、第三缓存433与第四缓存434逐一侦测是否存在中断要求320，如第3C图所示。在第3C图中服务程式122将中断要求320转存至各缓存结构124中。再由驱动程式123依序对缓存结构124与中断要求320进行相应的处理。在处理中断要求320的过程中，服务程式122除了可以暂停中断要求320的侦测，等待驱动程式123完成所有的中断要求320。服务程式122也可以进行次一回合的中断要求320的侦测。如果服务程式122进行次一回合的中断侦测时，则驱动程式123可以将未完成的中断要求320以伫列的方式存在各缓存结构124之中，如第3D图所示。
在第3D图中，第三设备413在次一回合又发出新的中断要求320。假设驱动程式123仍处理第四缓存434的中断要求320时，则服务程式122仍会将新的中断要求320转发至第三缓存433。假设在经过多回合且缓存结构124未能完成中断要求320时，则中断要求320会以伫列的方式储存在缓存结构124中，如第3E图所示。由于服务程式122与驱动程式123的平行处理，使得PCIE转卡对异质设备的轮询时不会被单一终端设备140而卡住。
本申请的应用于PCIE对异质设备的中断处理系统与方法，应用于高速传输介面对于各种异质设备的相关控制。由于本申请的驱动程式123与服务程式122分别处理各自的程序，因此服务程式122不需等待完成中断要求320才能执行下一个中断要求320。这样一来，驱动程式123可以一直进行中断要求320的侦测，而服务程式122可以专职处理中断要求320。当开发人员对服务程式122的内容进行变更时，开发人员不需要重新验证驱动程式123。所以本申请除了提高终端设备140的中断处理效率，也降低每次改版时送验驱动程式123的验证成本。
本申请的应用于PCIE对异质设备的中断处理方法包括：在作业系统中运行驱动程式与服务程式；初始化PCIE转接卡，使服务程式驱使PCIE转接卡的多组通讯接口于作业系统中映射为多个传输通道；由驱动程式轮询监听传输通道，并接收传输通道所发出的中断要求或存取要求；当驱动程式侦测中断要求被发出时，驱动程式将中断要求存入至缓存结构；若缓存结构中存在中断要求，由服务程式处理中断要求。
所述装置与前述的方法流程描述对应，不足之处参考上述方法流程的叙述，不再一一赘述。上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。
Claims (10)
1.一种应用于PCIE对异质设备的中断处理系统，其特征在于提供多种不同种类的接口组合，并降低各接口中断的等待时间，所述应用于PCIE对异质设备的中断处理系统包括：
一PCIE转接卡，具有一控制单元、一识别资讯与至少一通讯接口，所述控制单元电性连接于所述通讯接口；
一储存单元，具有一服务程式、一驱动程式与多个缓存结构，每一缓存结构用于存储一中断要求；
一处理单元，电性连接于所述PCIE转接卡与所述储存单元，所述处理单元执行所述驱动程式与所述服务程式，所述驱动程式根据所述识别资讯建立多个传输通道，并由所述驱动程式将不同的所述传输通道指派相应的所述通讯接口，所述传输通道用于传输所述中断要求或一存取要求；
其中，若所述驱动程式侦测任一传输通道传输所述中断要求，所述驱动程式将所述中断要求存入所述缓存结构，若在所述缓存结构存在所述中断要求，由所述服务程式处理所述中断要求。
2.如权利要求1所述之应用于PCIE对异质设备的中断处理系统，其特征在于所述通讯接口的种类系为序列埠(Communication port)、类比输入输出埠(Analog I/O port)或数位输入输出埠(Digital I/O port)。
3.如权利要求1所述之应用于PCIE对异质设备的中断处理系统，其特征在于所述缓存结构系由伫列(queue)、堆叠(stack)或阵列(array)实现。
4.如权利要求1所述之应用于PCIE对异质设备的中断处理系统，其特征在于所述存取要求的种类分别为事件(event)、指令(command)或资料(data)。
5.如权利要求1所述之应用于PCIE对异质设备的中断处理系统，其特征在于所述驱动程式与所述服务程式系以同时运作，所述驱动程式将所述中断要求存入所述缓存结构后，由所述服务程式处理所述中断要求。
6.如权利要求1所述之应用于PCIE对异质设备的中断处理系统，其特征在于所述驱动程式轮询所有所述传输通道后再由所述服务程式处理所述中断要求。
7.一种应用于PCIE对异质设备的中断处理方法，其特征在于提供多种不同种类的接口组合，并降低各种接口的中断等待时间，所述应用于PCIE对异质设备的中断处理方法包括：
在一作业系统中运行一驱动程式与一服务程式；
初始化一PCIE转接卡，使所述服务程式驱使所述PCIE转接卡的多组通讯接口于所述作业系统中映射为多个传输通道；
由所述驱动程式轮询监听所述传输通道，并接收所述传输通道所发出的一中断要求或一存取要求；
当所述驱动程式侦测所述中断要求被发出时，所述驱动程式将所述中断要求存入至一缓存结构；以及
若所述缓存结构中存在所述中断要求，由所述服务程式处理所述中断要求。
8.如权利要求7所述之应用于PCIE对异质设备的中断处理方法，其特征在于于初始化所述PCIE转接卡时之步骤更包括：所述作业系统根据所述PCIE转接卡的一识别资讯设定所述传输通道的相应数量。
9.如权利要求7所述之应用于PCIE对异质设备的中断处理方法，其特征在于所述驱动程式监听所述传输通道更包括：当驱动程式侦测所述传输通道所发出的所述存取要求，调用所述服务程式执行所述存取要求。
10.如权利要求7所述之应用于PCIE对异质设备的中断处理方法，其特征在于所述存取要求的种类分别为事件(event)、指令(command)或资料(data)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910646705.3A CN112241380B (zh) | 2019-07-17 | 2019-07-17 | 应用于pcie对异质设备的中断处理系统与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910646705.3A CN112241380B (zh) | 2019-07-17 | 2019-07-17 | 应用于pcie对异质设备的中断处理系统与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112241380A CN112241380A (zh) | 2021-01-19 |
| CN112241380B true CN112241380B (zh) | 2024-03-08 |
Family
ID=74167406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910646705.3A Active CN112241380B (zh) | 2019-07-17 | 2019-07-17 | 应用于pcie对异质设备的中断处理系统与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112241380B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11327793A (ja) * | 1998-05-20 | 1999-11-30 | Hitachi Ltd | 記憶制御装置 |
| CN1384441A (zh) * | 2002-05-17 | 2002-12-11 | 威盛电子股份有限公司 | 中断信号产生方法与应用该方法的媒体存取控制器 |
| TW201217979A (en) * | 2010-10-18 | 2012-05-01 | Sunix Co Ltd | employing single PCI slot on computer motherboard to be expanded with multiple PCI devices |
| CN102929819A (zh) * | 2012-10-19 | 2013-02-13 | 北京忆恒创源科技有限公司 | 用于处理计算机系统中的存储设备的中断请求的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI283829B (en) * | 2005-06-29 | 2007-07-11 | Inventec Corp | Interrupt control system and method |
| US9128920B2 (en) * | 2011-11-30 | 2015-09-08 | Marvell World Trade Ltd. | Interrupt handling systems and methods for PCIE bridges with multiple buses |
| US9274915B2 (en) * | 2014-05-19 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Sideband logic for monitoring PCIe headers |
-
2019
- 2019-07-17 CN CN201910646705.3A patent/CN112241380B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11327793A (ja) * | 1998-05-20 | 1999-11-30 | Hitachi Ltd | 記憶制御装置 |
| CN1384441A (zh) * | 2002-05-17 | 2002-12-11 | 威盛电子股份有限公司 | 中断信号产生方法与应用该方法的媒体存取控制器 |
| TW201217979A (en) * | 2010-10-18 | 2012-05-01 | Sunix Co Ltd | employing single PCI slot on computer motherboard to be expanded with multiple PCI devices |
| CN102929819A (zh) * | 2012-10-19 | 2013-02-13 | 北京忆恒创源科技有限公司 | 用于处理计算机系统中的存储设备的中断请求的方法 |
Non-Patent Citations (2)
| Title |
|---|
| "High performance FPGA-based scatter/gather DMA interface for PCIE";Hossein Kavianipour等;《2012 IEEE Nuclear Science Symposium and Medical Imaging Conference Record》;全文 * |
| "四通道CAN总线模块研制";周颖;《中国优秀硕士学位论文全文数据库》;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112241380A (zh) | 2021-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6564271B2 (en) | Method and apparatus for automatically transferring I/O blocks between a host system and a host adapter | |
| CN107967225B (zh) | 数据传输方法、装置、计算机可读存储介质和终端设备 | |
| US8065448B2 (en) | DMA control system, printing apparatus, transfer instruction method and computer readable medium | |
| US20160224493A1 (en) | Universal serial bus (usb) kvm switch using virtual usb for switching among multiple hosts | |
| US6892259B2 (en) | Method and apparatus for allocating computer bus device resources to a priority requester and retrying requests from non-priority requesters | |
| US6128674A (en) | Method of minimizing host CPU utilization in driving an adapter by residing in system memory a command/status block a soft interrupt block and a status block queue | |
| CN112947857B (zh) | 一种数据搬移方法、装置、设备及计算机可读存储介质 | |
| US6789142B2 (en) | Method, system, and program for handling interrupt requests | |
| US8972624B2 (en) | USB virtualization | |
| US20230315675A1 (en) | Techniques for deconflicting usb traffic in an extension environment | |
| CN112241380B (zh) | 应用于pcie对异质设备的中断处理系统与方法 | |
| WO2012140669A2 (en) | Low pin count controller | |
| US20080276009A1 (en) | Enabling Efficient Communication Between a Host and Multiple USB Devices | |
| US7043589B2 (en) | Bus system and bus interface | |
| US8041902B2 (en) | Direct memory move of multiple buffers between logical partitions | |
| CN116185938A (zh) | 多核异构系统及其交互方法 | |
| TWI764014B (zh) | 應用於ｐｃｉｅ對異質設備的中斷處理系統與方法 | |
| US8151028B2 (en) | Information processing apparatus and control method thereof | |
| EP4254207A1 (en) | Data processing apparatus and method, and related device | |
| US20230169029A1 (en) | Method of transmitting Universal Serial Bus (USB) commands and associated electronic device | |
| JP2004152156A (ja) | インタフェース変換装置 | |
| US20100023597A1 (en) | Diskless computer system | |
| US20220138134A1 (en) | Scheduling techniques for isochronous in traffic in a usb extension environment | |
| US7512082B1 (en) | Tracking transaction status for a bus system providing legacy bus compatibility | |
| CN117971135A (zh) | 存储设备的访问方法、装置、存储介质和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |