TW312765B - - Google Patents

Description

經濟部中央標準局員工消費合作社印製 312765 A7 B7 五、發明説明（1 ) 本發明係大致關於一種供處理在多擴充匯流排上諸週 邊所產生之錯誤用的裝置，並更特別關於一種供處理在多 PCI匯流排上諸週邊所產生之錯誤用的裝置。 在過去十年來，硬體價格/性能比其値得注意的增加 已經在專業及辦公室電腦環境中導致令人吃驚的變化。分 散式工作站-伺服器網路正在取代曾經普遍的曾附屬於大 型電腦及迷你電腦的終端機。在電腦網路中，每一獨立使 用者之工作站被稱爲客戶電腦，而提供分享性資源，比如 印表機、檔案儲存及通訊等服務，的機器被稱爲檔案伺服 器，或簡稱爲伺服器。伺服器連接至局部區域網路 (LAN)，該網路再連接至客戶電腦。客戶及伺服器電腦 全部被視爲網路內的節點。客戶節點使用標準通訊協定去 與伺服器節點交換服務請求及響應。伺服器具有群集儲存 裝置，通常爲磁性硬式磁碟機，其連接於網路並且作爲支 援網路上多數個使用者用的中央資源。通常儲存於此一系 統上的訊息是由二進位電腦資料組成，比如可執行的程式 及相關資料。 在最近幾年中客戶工作站性能超過十倍的提昇已經使 更有威力的應用軟體能夠以對資料狼吞虎嚥的食慾從 LAN被使用。而且，執行比如UNIX、Windows 95或 Windows NT等多工作業系統的客戶電腦能夠同時地送 出多個要求給伺服器。因此，主伺服器之性能需求變成很 重要的。 解決伺服器瓶頸的一解答是在伺服器內部署多數個高 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

.1T 線 A7 _B7__ 五、發明説明（2 ) 經濟部中央標準局員工消費合作社印製 速處理器。每一處理器通常是先進的32位元處理器，比 如可由加州Santa Clara的Intel公司獲得的Pentium™或 PentiumPro™微處理器。爲了輔助快速的處理器，需要快 速的記憶體系統、磁碟系統以及輸入/輸出（I/O)卡。高 階伺服器通常爲I/O需求很大的伺服器電腦提出一或多個 供接受外加I/O卡用的週邊元件交互連接（PCI)擴充匯流 排。pci匯流排是意欲使用於週邊控制器元件及處理器/ 記憶體系統之間的相當快速的實用交互連接裝置。除了貢 獻較高的頻寬之外，PCI匯流排亦經由比如PERR#及 SERR#的錯誤回報腳爲伺服器系統提供了特定的錯誤檢 測及回報能力。PERR#是在除了 PCI特殊週期外的所有 PCI處理期間回報資料同位錯誤用的同位錯誤信號，而 SERR#係用以回報位址同位錯誤、特殊週期命令時的資 料同位錯誤、或者其他任何其結果可能悲慘的系統錯誤。 PERR#及SEiiR#因此提供了關於系統健康的重要回授資 料給處理器，並且由處理器監控以提供可靠的電腦系統。 在信號名稱末端的#表示其作用狀態發生於該信號在低電 壓時。PCI匯流排結構其供處理錯誤用的構造/操作之更 詳細描述及相關內容係提供於1995年6日1日頒佈的 “Peripheral Component Interconnect (PCI) Local Bus Specification，Revision 2.1 Production Version”、1993年9月 8 日頒佈的 “Preliminary PCI System Designs Guide Revision 1·0”、以及 1993 年2 日 2ό 日頒佈的 Peripheral Componait Interconnect (PCI) Add-in Board/Connector Addendum”中；全部是由PCI特殊興趣群所頒佈，諸參考 -6 - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 312765 v A7 __ B7 五、發明説明（3 ) 之內容在本文中被納入爲有如完整陳述之參考。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 由於企業級伺服器必須處理範圍廣泛的多種應用週 邊，接受眾多擴充板的能力是重要的。爲了滿足I/O需 求，可以不需存在任何其他PCI匯流排而將一些與PCI匯 流排結構相容的週邊裝置安排於主PCI匯流排上；或者某 些PCI週邊裝置能經由連接至主PCI匯流排的個別PC1橋 附加至主PCI匯流排或一些副PCI匯流排上。每一副PCI 匯流排亦能將數個額外的PCI匯流排經由PCI橋附加至其 上，而且這些第三PCI匯流排能使額外的PCI匯流排以不 同組合附加至其上。雖然第二及第三PCI匯流排的使用增 加了伺服器上可用插槽的總數，由於插在第二及第三PC1 匯流排上的諸裝置必須以一或多層的仲裁去協商而最終到 達處理器，他們承受了與主匯流排上諸處理器的通訊延 遲。爲了部份地消除這個問題，新的PentiumPro™主匯流 排支援多種同等至同等PC [橋以提供模組化方案去增進 I/O性能。這種同等至同等安排消除了因爲經由階級組織 配置內出現的一或多層協商來回移動所招致的延遲，故導 致較高的系統性能。然而，同等至同等PCI橋配置導致了 PERR#及SERR#信號的異類集合。當畐丨JPCI匯流排的 PERR#及SERR#信號獨立於同等至同等配置中主PCI匯 流排上個別的PERR#及SERR#而操作時，在副PCI匯流 排上發生的錯誤不能以與主PCI匯流排上發生的錯誤一致 的方法來處理。所造成的差異會在錯誤情況相衝突時，視 該PCI擴充卡被插於其上的插槽位置而使諸應用有不同的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -7 - 經濟部中央標準局員工消費合作社印裂 A7 B7 五、發明説明（4 ) 表現。所以爲了保證在主及副PCI匯流排上諸錯誤能被穩 健且一致地處理，便需要一種裝置在將錯誤信號呈現給處 理器之前去統一由副及主PCI匯流排內諸週邊所產生的錯 誤信號。而且，需要一種裝置去隔離錯誤信號的來源以辨 明該等問題。 提供一種供處理匯流排錯誤信號用的裝置，用於具有 處理器、中斷控制器以及最好爲PCI匯流排之第一與第二 匯流排的電腦。該第一匯流排具有供傳送第一型式錯誤信 號用的一電線，該信號最好爲第一 PERR#錯誤信號；並 具有供傳送第二型式錯誤信號用的另一電線，該信號最好 爲第一 SERR#錯誤信號。相同的，該第二匯流排具有供 傳送第一型式錯誤信號用的一電線，該信號最好爲第二 PERR#錯誤信號；並具有供傳送第二SERR#錯誤信號用 的另一竜線。 該裝置有一緩衝器，具有一輸入連接至地、一致能輸 入連接至第二SERR#信號、以及一輪出連接至第一 SERR#信號。當第二SERR#信號提出要求時，第一 SERR#信號亦經由緩衝器提出要求。第一 SERR#信號的 輸出被提供至產生非遮罩中斷（N Ml)信號至處理器用的 中斷控制器的一輸入。 該裝置亦接收第一及第二PERR#信號並使諸信號共 同作邏輯地或運算以產生組合的PERR#信號。組合的 PERR#信號呈現於暫存器中，該暫存器由PC〖系統時脈 提供時脈，在組合的PERR#信號呈現至中斷控制器的第 本紙張尺度逋用中國國家標準（CNS ) Α4規格（2丨〇'乂297公釐） ------------一.------1T------線- (請先閱讀背面之注意事項再填寫本頁) A7 312765 B7 五、發明説明（5 ) (請先閲讀背面之注意事項再填寫本頁) 二輸入之前使組合的PERR#信號同步於PCI時脈。在接 收組合的PERR#信號同時，中斷控制器產生另一 NMI信 號至處理器。 因此，在接收組合的SERR#或PCI時脈同步化 PERR#任一種的同時，中斷控制器產生一最好爲非遮罩 中斷（NMI)信號的中斷信號給處理器，使該處理器在完 成目前指令後執行一中斷處理常式。在中斷處理常式的進 入點，該處理器讀取中斷狀態暫存器去找出產生該中斷的 中斷錯誤群或群組。接下來，該處理器淸除中斷致能暫存 器去允許新中斷的檢測。對相關於該錯誤指示的每個群， 該處理器輪詢所有可能已導致錯誤的裝置並採取適當的修 正動作。 因此所描述的裝置在將錯誤信號呈現至處理器之前統 一了由副及主擴充匯流排內諸週邊所產生的諸錯誤信號， 所以在兩種PCI匯流排上的錯誤被穩健且一致地處理。因 此，提供了一種更可靠的電腦系統供需要高性能及可靠性 的應用。 經濟部中央樣準局貝工消費合作社印製 當配合以下諸附圖思考較佳實施例的下列詳細描述 時，能獲得本發明的更深入瞭解，其中： 第1圖是依循本發明之電腦系統的方塊圖； 第2圖是第1圖中電腦系統之處理器電路板的方塊 圖； 第3圖是本發明供處理匯流排錯誤之裝置的結構圖； 第4圖是反應於由第3圖之電路所產生的中斷信號之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9 - A7 B7 經濟部中央標準局員工消费合作社印裝 五、發明説明（6 ) NMI中斷處理常式的流程圖。 現在參看第1圖，揭露一種伺服器電腦系統S。爲了 提供足夠的處理能力供企業級伺服器應用，第1圖之伺服 器電腦系統S部署了一或多個處理器，最好是可從加州 Santa Clara的Intel公司獲得的PentiumPro™處理器。諸 PentiumPro™處理器存在於被插入至P6插槽100-102的處 理器卡C上。P6插槽1 00- 1 02被連接至稱爲P6匯流排 1 0 3的7 2腳PentiunrPro™主匯流排。P 6匯流排1 0 3是高性 能匯流排，適於支援安裝於插槽1 00- 1 02上的兩片處理 器卡。每片處理器卡C最好支援兩個PentiumPro™處理器。 所以該較佳實施例最多支援四個處理器。 除了處理器外，P6匯流排103被連接至記憶體控制 器104以及資料路徑裝置106，這兩者共同形成DRAM控 制子系統。DRAM控制器最好是82453GX而且資料路徑 裝置106最好是82452GX，兩者皆可由Intel公司獲得。 RRAM控制器104提供控制及時序給記憶體子系統，而資 料路徑裝置〗〇 6作爲7 2位元P 6主匯流排至記憶體陣列的 介面。記憶體控制器104及資料路徑裝置106能夠接收來 自CPU的記憶體請求，將其列隊，並在所請求的操作已 完成後作出回應。此外，控制器104提供了在伺服器應用 中很重要的記憶體錯誤修正，包括快速的單一位元錯誤修 正及多位元錯誤修正。記憶體控制器104支援具有非交錯 式、X2及X4交錯式規劃的記憶體配置。多數個記憶體模 組110-112被連接至記憶體插槽108以提供最多四十億位 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

、1T 線 LI I —h . B7 Λ'發明説明（7 ) 元組記憶體。藉由只耍讀取/寫入的記憶體位址不匹配時 便允許讀取操作規避寫入操作以及首先完成，控制器104 使閒置週期的影響最小化。在操作期間，記憶體子系統的 實際性能將部份地視讀取及寫入操作的混合以及所給定應 用的記憶體存取樣式而定。 經濟部中央標準局員工消費合作社印装 (請先閲讀背面之注意事項再填寫本頁) 餘了記憶體控制器外，伺服器S需要穩健的輸入/輸 出系統。爲伺服器設計的i/ο子系統必須可調整大小而仍 吻合四個PentimnPro™處理器之性能要求。PCI匯流排爲 伺服器應用中所面對的需求環境提供了高性能及可調整 I/O的組合。爲了提供PCI連接，將一或多個PCI橋114 連接至P6匯流排103。PCI匯流排的同等至同等配置消除 了在階級組織配置內出現的一或多層協商，導致較高的系 統效能。PCI橋114最好是來自Intel的824540X PCI 橋（PB)，它整合了連接至多兩個82454GX PB元件所需 的匯流排協商邏輯而不需外部的附加邏輯。在較佳實施例 中，一PCI橋藉由開啓電源時的帶狀選項被規劃爲相容性 PCI橋。此PCI橋提供PC1相容路徑到開機ROM以及 EISA/ISA匯流排。稱爲預備橋的副PCI橋藉由帶狀選項 被規劃爲預備PCI橋。仲裁器120連接至副PCI匯流排 1 1 5去仲裁出入副P C I匯流排1 1 5的諸存取。處理器匯流 排之仲裁係由相容性橋所控制，相容性橋將比預備橋有更 高的優先權以確保供ISA匯流排主宰用的適當反應時間。 多數個PCI橋II4提供了多數個PCI匯流排，由於PCI橋 直接連接至P6匯流排103，故本質上提供了比將PCI橋並 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 11 B7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（8 ) 聯一起供多重PCI匯流排用的替代例更快的仲裁響應。此 能力不僅提供了設計上的彈性，並且爲可靠性是最高要求 的系統提供了備用的I/O頻道。 如同DRAM控制器104內，PCI橋114支援至CPU匯 流排的完整64位元介面，包括支援所有的協定以及錯誤 修正。PCI橋114支援供I/O匯流排行爲者用的8階處理順 序佇列以及供向外（處理器至PCI)及向內（PCI至處理器) 兩處理用的個別4階佇列。同時，如同DRAM控制器104 一般，PCI橋114在向內及向外兩個方向提供了四個32位 元資料緩衝器。該等緩衝器使主匯流排103分離於PCI匯 流排115-117,並藉由允許資料以匯流排全速在雙方向 傳送而使性能最佳化。然而，不同於DRAM控制器 104，PCI橋114支援至多兩個未解決的延期回覆請求。 這特徵允許匯流排處理被分割並於稍後完成，避免 PentiumPro™ P6匯流排103變成被長期潛伏的I/O操作所 阻隔。在此模式中，PCI橋114將會延緩Penti臓Pro™記憶 體讀取、I/O讀取、I/O寫入、以及中斷認知處理。然而 由於記憶體寫入處理係經由傳送被更好地最佳化，故其未 被延緩。 附加於副P C I匯流排1 1 5的是S C S I磁碟控制器1 1 6。 SCSI控制器116提供處理同時的磁碟命令之能力，這在 多線多工作業系統中是必需的。SCSI控制器116最好是 可由NCR公司獲得的53C82 5。附加於53CS25的是驅動 多數個磁碟機的多數個SCSI連接器118，適合於支援主 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) -s 線--ki. -12 - 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（9 ) 系統對一或多個SCSI裝置之多個命令的同時發佈。使命 令重疊並使對一或多锢裝置之命令排列的能力能夠在比如 Windows 95及NT的環境中顯著地提昇性輝。除了 SC$I控制器116外，可以透過多數個副PCI插槽122插入 多數個裝置至副PCI匯流排1 15。 在主PCI匯流排117上，中斷控制器124處理進入至 PCI橋114供最終傳送至插槽110-112內諸處理器之一用 的中斷請求。中斷控制器124在多處理器操作期間決定從 PCI匯流排11夂1 17上諸裝置到插槽1 00- 1 02上諸處理 器的中斷請求之路徑。此外，可以將一些PCI週邊插入至 多數個主PCI插槽I26中。另外，最好爲Intel 82 3 74EB的EISA系統控制器ESC 128以及最好爲Intel 82375EB 的 PCI-EISA 橋 PCEB 130被連接至主 PCI 匯 流排117。ESC 128以及PCEB 130必須被連接至主 PCI匯流排117，而預備匯流排控制器必須在某些操作時 從相容性匯流排控制器114請求仲裁。所增加的潛在因素 意味著預備匯流排或副PCI匯流排11 5不能符合PCI版本 2.1潛在規格要求，並且意味著EISA及1SA匯流排橋必 須是在相容性匯流排或主PCI匯流排117上。 ESC 12 8及PCEB 130—前一後地工作爲電腦系統S 提供EISA I/O子系統介面。ESC 128及PCEB 130的 組合提供一種I/O子系統，能利用PCI匯流排結構之威力 而同時保持接近EISA及ISA擴充卡及相關軟體應用的大 量基礎。利用將ESC 128及PCEB 130包括在內，系統 本紙張尺度逋用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注，意事項再填寫本頁) 訂 -13 - 經濟部中央標準局貝工消費合作社印製 312765 at _B7_ 五、發明説明（1 0 ) S現在含有下列階級內的三階層匯流排結構：作爲執行匯 流排的P 6匯流排1 0 3 ;具有主及副P C I匯流排1 1 5 · 1 1 7 的擴充匯流排系統；以及EISA匯流排或其他I/O匯流 排。這匯流排階級制度允許在所有三種匯流排環境上同時 操作之同時產生。資料緩衝允許了跨越至另一匯流排環境 內之操作的同時發生。ESC 128實現了比如計時器/計數 器、DMA、及中斷控制器的系統功能；EISA子系統控制 了比如EISA匯流排控制器以及EISA匯流排仲裁器等功 能。PCEB 130藉由在雙方向轉譯匯流排協定而提供了 在PCI與EISA匯流排間橋樑的介面。它使用在PCI及 EISA兩種介面上的擴延緩衝去允許同時發生的匯流排操 作。 ESC 128¾ PCEB 1 3 0被連接至多數個E I S A插槽 132。另外，ESC 128亦產生供通常長駐在X匯流排上之 某些功能用的晶片選取信號。ESC 128從整體系統管理 單元（ISM)158、鍵盤控制器156、快閃唯讀記憶體 154、非依電式隨機存取記億體152、及通用I/O裝置 144產生晶片選取信號，該通用I/O裝置透過軟碟連接器 146、序列連接器148、及平行連接器150支援軟式磁碟 機、序列埠及平行埠。EISA插槽132具有系統資料線經 由緩衝器134連接至X匯流排的資料匯流排，該緩衝器提 供至I/O裝置以及快閃唯讀記憶體1 54內系統BIOS的存 取。再者，EISA插槽132具有系統位址線經由緩衝器 136連接至X匯流排的位址線。EISA插槽132具有栓鎖位 本紙張尺度適用中國國家標準（CMS ) A4規格（210X297公釐） -14 - (請先閱讀背面之注意事項再填寫本頁) 訂 A7 __B7_'__ 五、發明説明（1 i ) 址線經由緩衝器13 8連接至系統位址線。最後，影像控制 器140連接至X匯流排位址線、EISA/132系統資料線、 以及栓鎖位址線。影像控制器140最好是Cirrus Logic 5 424控制器。影像控制器HO連接至影像RAM 142 ,其 大小最好是512仟位元組。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注項再填寫本頁) 參看第2圖，提供了可插入至插槽100或插槽1〇2的 處理器卡C更多細節。在第2圖中，處理器卡C有第一 CPU 2 00 及第二 CPU 201。CPU 200 由 DC-DC 轉換器 202供電，而CPU 201由DC-DC轉換器203供電。DC-DC轉換器202產生的電壓係經由多數個DIP開關213來 指定。相同地，多數個DIP開關215指定了 DC-DC轉換 器203產生的電壓。DC-DC轉換器2〇2-203提供電源給 個別的CPU 200-201。另外，可準備一多餘的DC-DC 轉換器205。DC-DC轉換器205的輸出電壓亦由DIP開 關213指定。在CPU 200爲主CPU的操作模式中，DC轉 換器202及205提供電源給CPU 200,而DC-DC轉換器 203僅供電給CPU 201。如果DIP開關213及215數値相 同時，DC-DC轉換器205可被設定爲使其供電給兩個 CPU 200-201。這比較係由ID邏輯206提供，ID邏輯 接收來自DIP開關213-215的輸入並接收來自DC-DC轉 換器205的安裝信號。所以如果DIP開關213-215的設定 相同而且DC-DC轉換器已安裝，則DC-DC轉換器205提 供電源給兩個CPU 200-201。CPU 200-201最後連接 至處理器匯流排103以存取記憶體並將處理之結果提供給 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消费合作社印製 A7 __B7__ 五、發明説明（12 ) 伺服器電腦S的其餘部份。雖然該較佳實施例採用DIP開 關213及215，熟悉此技藝者可知能使CPU 200-201產 生電壓請求信號並將其直接送至DC-DC轉換器202、 2 03及205以替代DIP開關213及215。 CPU 200-20 1中每個都能平行操作於利用平行處理 的應用中。除了能平行操作之外，在處理器卡C上的雙處 理器能以功能重覆檢查（FRC)模式操作，提供額外的可 靠性檢查。FRC模式架構由一主CPU及一僕或檢查者 CPU構成。這兩個CPU連接成一邏輯單元。主處理器執 行程式碼及產生結果。其間，僕處理器執行相同的程式碼 並將其結果與主處理器之結果枏比較》如果有任何不一 致，將錯誤記錄。兩個CPU 200-201藉由使其所有入 皆同步於CPU板的時脈而保持於鎖定步驟內。在較佳實 施例中，PentiuraPro™提供了 FRC模式邏輯。FRC對200-201的所有輸入及大多數输出皆直接地連在一起。處理器 係在系統重置期間被規劃爲主處理器或檢查者。規劃爲主 處理器的處理器其功效如同普通的處理器。規劃爲檢查者 的處理器從未驅動其輸出，但將其輸出與其主處理器之輪 出相比。如果出現矛盾，檢查者藉由提出FRCERR要求 持續一個時脈週期來薄知主處理器。在提出FRCERR要 求後1檢查者停止進一步檢查並且其內部狀態是未定義 的。在接收FRCERR時，主FRC CPU跳至適當的錯誤處 理常式，使其能穩健地從錯誤回復。 在比如電腦系統S的伺服器系統中，可靠性是很重要 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、-° 線 -16 - 經濟部中央標準局負工消費合作社印裝 A7 B7 五、發明説明（1 3 ) 的。所遭遇的錯誤必須被穩健地處理，使系統保持可操作 及有效。因此，除了經由FRC能力爲處理器提供穩健的 錯誤回復之外，電腦系統s亦爲PCI匯流排115及117上 諸I/O卡所產生的錯誤提供穩健的錯誤回復。PCI標準爲 每一 PCI匯流排上單獨地檢測及報告的同位及系統錯誤提 供了 PERR#及SERR#。PCI錯誤處理係提供給檢測、報 告，並從錯誤回復的行爲者。PC丨結構的同位報告能力提 供了一機構去逐步地決定主處理器是否已成功地定址所要 的目標f以及在兩者之間傳送的資料是否正確地完成。只 有損壞的匯流排之主宰者利用除了 PERR#外的機構向軟 體報告同位錯誤。這在軟體的每一階層中給予該存取動作 的發起人回復的特權。檢測出同位錯誤的存取動作之主宰 者能繼續該處理或將其終結。相同地，檢測出同位錯誤的 存取動作之目標能繼續該操作或藉由目標終結而使其停 止。當存取動作之主宰者變成知道同位錯誤已發生於其處 理當中時，必須通知處理器。推薦的方式是該主宰者在其 他選項中藉由產生中斷而通知該錯誤之裝置驅動者。 如果沒有任何選項可供該裝置使用，最後一方法可能 爲藉由提出SERR#要求而將處理該錯誤的責任送至作業 系統，SERR#是指示除了同位錯誤外諸錯誤用的PCI 腳。當PCI行爲者，可以爲PCI主或僕裝置，提出 SERR#要求時，必須將所通知的系統錯誤位元設定至 PCI的規劃空間狀態暫存器中。對SERR#感興趣的末端 行爲者是將低態的SERR#脈波轉換成送至處理器的信號 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 -線/ -17 - 經濟部中央標準局員工消費合作社印裝 A7 _B7 五、發明説明（14 ) 之中央資源，至處理器的信號在諸方法中最好爲非遮罩式 中斷（Ν Μ I)信號。通常行爲者可以在檢測出未由其他機 構報告的同位錯誤時提出SERR#要求；在處理的異常終 結時提出SERR#要求；或在使行爲者質疑其正確操作之 能力的嚴重錯誤時提出SERR#要求。因此SERR#之提出 要求只有在處理錯誤的最後一招時才執行。 如所瞭解地》SERR#及PERR#對貢獻於可靠的伺服 系統之穩健的錯誤處理機構提供支援。然而，在同等至同 等多重PCI匯流排系統中，副PCI匯流排的SERR#及 PERR#係隔離於主PCI匯流排的SERR#及PERR#。就 此而論，位在副PCI插槽上的副PCI裝置所產生的錯誤不 能以與主PCI插槽126上的主PCI週邊所產生之錯誤一致 的方式來處理。這問題由第3圖的電路來解決。 參看第3圖，多數個PCI插槽126A、126B、及 126C被連接至PCI匯流排117。一或多個PCI相容I/O卡 (未繪示出）被插人至插槽126A-126C。插槽126A-126C中每個皆具有一信號連接至爲主頻道SERR#之 CSERR#線190。另外，插槽126A-126C中每個皆具有 一信號連接至爲主頻道PERR#之CPERR#線192。同樣 地，在副PCI匯流排115上，每個副PCI插槽122A及 122B具有諸信號分別連接至副PCI匯流排115上 SSERR#線194及SPERR#線196。此外，SCSI介面裝 置116具有連接至副PC1匯流排115之SSERR#線194的 输出信號以及連接至SPERR#線196的另一輸出信號。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、vs 線 -18 - 312765 A7 B7 五、發明説明（1 5 ) (請先閱讀背面之注意事項再填寫本頁) 雖然該較佳實施例把來自副P€1匯流排115的系統錯 誤信號SSERR# 194傳送至主PCI匯流排117上的 CSERR# 190,熟悉此技藝者能藉由將連接反向而替換 第一及第二PCI匯流排的角色，使來自主PCI匯流排117 的系統錯誤信號CSERR# 190被傳送至副PCI匯流排 115。在此一系統中，CSERR#信號190被連接至三態緩 衝器2 00的致能輸入，而緩衝器200的輸入連接至地並且 緩衝器200的輸出連接至副PCI匯流排115的SSERR#信 號194。就此而論，在主PCI匯流排117上產生的系統錯 誤被傳達給副PCI匯流排115的系統錯誤輸入腳SSERR# 194而最終逋知ESC 128。 經濟部中央標準局員工消費合作社印製 處理系統錯誤信號的電路討論如下。在第3圖中，副 PCI匯流排115的SSERR#線194及主PCI匯流排117的 CSERR#線190經由三態緩衝器200而彼此連接。三態緩 衝器2 00之輸出致能線連接至SSERR#線194。三態緩衝 器200的輸入連接至地，而三態緩衝器200的輸出連接至 CSERR#線190。因此當SSERR#線1 94提出要求時， CSERR#線190經由三態緩衝器200而產生同步要求。 CSERR#線1 90呈現於ESC 1 2 8的S E R R #輸入。在察覺 到SERR#輸入起作用時，ESC 128產生NMI中斷至處理 器200-201 。 考慮在匯流排115及117上同位鎗誤信號之處理，來 自副PCI匯流排115的SPERR#線196被提供至及閘202 的一輸入。爲主PCI匯流排117傳遞PERR#信號的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19 - 經濟部中央標準局員工消費合作社印製 A7 _B7 五、發明説明（16 ) CP ERR#線192被提供至及閘2 02的另一輸入。及閘202 的輸出被提供至正反器2 04的D輸入。正反器204是由主 PCI匯流排117的時脈信號PCI_CLK計時。正反器204 的輸出被提供至ESC 128的PERR#輸入，這會使ESC 128產生中斷至卡C上的處理器。因此，PERR#輸入是藉 由邏輯地或運算以及然後使來自主及副PCI匯流排117及 115的PERR#信號由PCI_CLK同步化而產生。因此從任 一 PCI匯流排連接的PERR#信號在PCI_CLK的上升緣被 接收。在察覺PER R#動作時，ESC 128產生NMI中斷至 CPU。第3圖的錯誤處理器因此統一了來自個別PCI匯流 排115及117的SPRR#及PERR#信號、將其組合、並經 由ESC 128定其路線。即使諸NMI的來源係位在不同的 PCI匯流排上，這定路線動作允許作業系統去處琿多個 NMI。 在處理器的NMI腳接收NMI中斷的同時，處理器結 束目前的指令並立刻啓始中斷週期。NMI通常是由嚴重 的硬體問題所引起，並且不伺於標準中斷，正如其名稱所 言，它無法由處理器抑制或遮罩。由於可能同時產生數種 中斷，作業系統內的軟體必須以特定的順序處理NMI請 求以避免錯失中斷請求。 參看第4圖，揭示NMI處理順序。在目前的指令完成 之後，處理器跳至第4圖中軟體的開始點。此刻處理器需 要從六個群中隔離出產生該NMI錯誤的特定裝置。電腦 系統S之較佳實施例的NMI錯誤群，還有NMI狀態暫存器 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -、νβ -綣---- -20 - A7 B7 五、發明説明（17 ) 以及NMI致能暫存器的個別位址係如下： NMI錯誤群 νμΓ狀態暫存器 NMI致能暫存器 母板同位錯誤 fPERR#) 培6 1 h，位元7 埠6 1h，位元2 外加扳同位錯誤 (IOCHK#) 埠6 1 h，位元6 璋6 1 h，位元3 失誤安全計時器暫 停 璋461h，位元7 埠46 1 h，位元2 EISA匯流排暫停 瑋461h *位元6 埠4 6 1 h，位元3 軟體產生之NMI 埠46 lh，位元5 埠4 6 1 h >位元1 系統錯誤 (SERR#) 無法獲得，經由排 除的程序去檢測 ESC規劃暫存器， 位移40h，位元3 在步驟400中，該常式設定NMI群爲群0以啓始對所 (請先閱讀背面之注意事項再填寫本頁)

有六個群的系統化捜尋。在步驟402中，檢查ESC 128 之NMI狀態暫存器去判斷相關的NMI錯誤群是否已被設 定。在SERR#群的情形中，無法獲得任何獨立的位元， 所以必須單獨地檢查每個可能的來源。如果在步驟402中 該群的錯誤位元未設定，則常式跳至步驟411，將NMI群 增量以檢查下個可能錯誤的群。或者，如果在步驟4 02中 一錯誤位元被設定，則處理器在步驟404中寫入ESC 128 NMI致能暫存器以淸除NMI群。此寫入操作使每個 群的邊緣檢測正反器重置，並允許對該特定群所發生的新 NMI之檢測。接下來在步驟406中，處理器可以隨意地寫 入ESC NMI致能暫存器以便在NMI處理器的執行期間內 遮罩NMI以免又再發生。當狀態暫存器之讀取無法識別 錯誤發生於哪個匯流排上，在PERR#信號或IOCHK#信 號的情形中，該軟體必須捜尋兩個PCI匯流排上諸裝置去 找出錯誤來源。在步驟408中，處理器輪詢在主及副PCI 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 訂 經濟部中央標準局員工消費合作社印製 ，21 - A7 一__B7 _ 五、發明説明（1 8 ) 匯流排115、117上能夠對該特定NMI錯誤群提出錯誤要 求的每個裝置。接下來在步驟410中，由NMI處理器內微 處理器採取修正動作。修正動作可以簡單得像通知使用者 錯誤已發生，或可以複雜得像需要執行某些軟體及傳送資 料。從步驟410，或者如果在步驟402中目前的NMI群沒 有任何錯誤存在，則在步驟411中將NMI群指標增量以指 向下一個NMI群。在步驟412中，如果處理器尙末檢查所 有的NMI群，則該常式返回至步驟402去檢査下一個群 組。或者，一旦該處理器已經從所有活動中的錯誤群輪詢 所有裝置，並且已採取所有適當的修正動作，該處理器便 準備從中澌中返回。在如此做之前，處理器應該在步驟 414中短暫地將NMI除能並且然後藉由寫入ESC NMI致 能暫存器而將NMI苒致能。如果任何新的NMI錯誤發生 於前一個錯誤的處理期間，此寫入操作會導致處理器的 NMI輸入上一個新邊緣。最後，該常式從NMI中斷呼叫 中返回。雖然該較佳實施例使用NMI信號，熟悉此技藝 者將可知其他型式的中斷是可用以通知處理器錯誤情況並 使該處理器開始錯誤回復程序。 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 線

如上所述，本發明在將錯誤信號呈現至處理器之前統 一了由副及主匯流排上諸週邊所產生的錯誤信號，所以在 主及副PCI匯流排上的錯誤被穩健且一致地處理。因此當 第二PCI匯流排上的第二SERR#信號提出要求時，在橥 一 PCI匯流排上的第一 SERR#信號亦經由緩衝器提出要 求。第一 SERR#信號的輸出被提供至在處理器產生NMI 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22 - 312765 A7 B7 發明説明（19 ) 中斷用的中斷控制器一輸入。本發明之裝置亦接收來自第 一及第二PCI匯流排的第一及第二PERR#信號，並且將 該等信號共同作邏輯地或運算以產生組合的PERR#信 號。袓合的PERR#信號被呈現至由PCI系統時脈計時的 暫存器，以便在將該PERR#信號呈現至系統控制器的第 二輸入之前使組合的PERR#信號同步於PCI時脈。最 後，處理器辨識中斷群並輪詢擴充板以找出並處理錯誤信 號之來源。所描述的裝置在將錯誤信號呈現至處理器之前 統一了錯誤信號，所以在主及副PCI匯流排上的錯誤被穩 健且一致地處理，這導致了更可靠的電腦系統S。 前述公開及發明描述是其舉例說明及解釋，在不背離 本發明之精神的前提下，可以完成大小、形狀、材料、成 份、電路元件、接線連接及接點、還有所舉例說明的電路 與構造之細節以及操作方法的許多變化。 (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23 - 經濟部中央標準局員工消費合作社印製 A7 _____B7_ _ 五、發明説明（2 0 ) 元件標號對照 S……伺服器電腦系統 處理器卡 1 00,1 02 .....P6匯流排插槽 103.....P6匯流排

1 04.....DRAM毪制器 82453GX

106.....資料路徑裝置82452GX 108.. ...記憶體插槽 100,112.....記憶體模組

114 .....PCI 橋 824 54GX 115 .....副P C I匯流排 116.. ...3€81介面裝置53€825 117 .....主P C I匯流排 118 .....SCSI連接器 12 0.....仲裁器 122,122A,122B.....副 PCI 插檜 124.....中斷控制器 1 26,1 26 A, 1 26B, 1 26C.....主 PCI 插槽

128.....EISA系統控制器ESC

130.....PCI-EIS A 橋 PCEB 132.....EISA 插槽 1 3 4,1 3 6,1 3 8 .....緩衝器 140.....Cirrus Logic 5424(影像控制器） 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2.97公釐） -----------------IT------線' (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 ___B7_^_ 五、發明説明（2 1 )

142.....影像 RAM 512K 144.....通用I/O裝置 146.....軟碟連接器 148.....序列連接器 1 5 0.....平行連接器

152.....非依電性RAM 1 54.....快閃 ϋ Ο Μ 156.....鍵盤控制器8042

158.....整體系統管理單元ISM 190.....主PCI匯流排SERR# 192.....主PCI匯流排PERR# 194.....副P C I匯流排S E R R # 196.....副P C I匯流排P E R R # 200 .....第一CPU，三態緩衝器

201 .....第二 CPU 202,203 .....DC-DC 轉換器 2 04 .....正反器 20 5 .....DC-DC轉換器 2 06 .....ID邏輯 2 13,215.....DIP 開關 4 00 .....設定NMI群爲0 4 02 .....NMI狀態暫存器群位元是否設定？ 404 .....寫入ESC NMI致能暫存器以淸除群之位元 設定 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 -25 - A7 B7 五、發明説明（2 2 )

4 0 6 .....遮罩進一步之NMI 408 .....輪詢所有裝置以辨識錯誤來源 410 .....採取修正動作 411 .....將NMI群增量 4 12.....是否所有NMI群皆完成？ 414.....寫入ESC Ν Μ I致能暫存器 (請先閱讀背面之注意事項再填寫本頁) 訂

-線I 經濟部中央標準局員工消費合作社印製 -26 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）

Claims (1)

1. 經濟部中央榡準局員工消費合作社印製 312765 C8 D8 々、申請專利範圍 1. 一種在具中斷輸入的電腦內傳送諸錯誤信號用的裝置’該 裝置包含： 第一擴充匯流排，具有在該第一擴充匯流排上供傳送 第一型式錆誤信號用的第一線路’以及供傳送第二型式錯 誤信號用的第二線路； 第二擴充匯流排，具有在該第二擴充匯流排上供傳送 該第一型式錯誤信號用的第三線路’以及供傳送該第二型 式錯誤信號用的第四線路； 使該第一型式錯誤信號從該第二擴充匯流排的該第三 線路連絡至該第一擴充匯流排的該第一線路用的裝置； 從該第二擴充匯流排的該第四線路以及從該第一擴充 匯流排的該第二線路接收該第二型式錯誤信號用的裝置； 以及 中斷控制器，連接至該電腦的該中斷輸入，該中斷控 制器接收來自該連絡裝置及該接收裝置的第一及第二型式 錯誤信號；該中斷控制器在接收該等錯誤信號時使該電腦 產生中斷。 2. 如申請專利範圍第1項之裝置，其中該第一擴充匯流排是 週邊元件交互連接（pci)匯流排。 3. 如申請專利範圍第1項之裝置，其中該第二擴充匯流排是 週邊元件交互連接(PCI)匯流排。 4. 如申請專利範圍第3項之裝置，其中該第一擴充匯流排是 週邊元件交互連接（PCI)匯流排。 5. 如申請專利範圍第1項之裝置，其中該第一型式錯誤信號 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210X297公釐）-27 - (請先閲讀背面之注意事項再填寫本頁) 訂 竣！ 經濟部中央標準局貝工消費合作社印製 A8 B8 C8 __D8 六、申請專利範圍 包括系統錯誤信號》 <6.如申請專利範圍第1項之裝置，其中該第二型式錯誤信號 包括同位錯誤信號。 7_如申請專利範圍第6項之裝置，其中該第一型式錯誤信號 包括系統錯誤信虢。 8. 如申請專利範圍第1項之裝置，其中供連絡該第一型式錯 誤信號用的該裝置是三態緩衝器，具有一資料輸入連接至 地、一控制輸入連接至該第三線路、以及一輸出連接至該 第一擴充匯流排該第一線路。 9. 如申請專利範圍第1項之裝置，其中該第一擴充匯流排具 有時脈信號，而且其中供接收該第二型式錯誤信號用的該 裝置有一暫存器，該暫存器從該第二擴充匯流排該第四線 路及從該第一擴充匯流排該第二線路接收該第二型式錯誤 信號，該暫存器係由該時脈信號計時，該暫存器提供輸出 至該中斷控制器。 10. 如申請專利範圍第1項之裝置，更包含具有中斷信號的擴 延式工業標準結構（EISA)匯流排，其中供處理該等 EISA中斷信號用的該中斷控制器被連接至該EISA匯流 排。 11. 如申請專利範圍第1項之裝置，其中該中斷控制器以非遮 罩中斷（NMI)信號使該電腦產生中斷。 12. 如申請專利範圍第9項之裝置，其中多數個裝置被插入至 該第一及第二擴充匯流排’並且更包含一裝置’用以輪詢 位在該等擴充匯流排上諸裝置，以便在接收該NMI信號 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐）-28 ' (請先閲讀背面之注意事項再填寫本頁) 訂- 破！ 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 時辨識該第一及第二型式錯誤信號之來源。 13. 如申請專利範圍第10項之裝置，更包含供淸除該NMI信 號用的裝置。 14. 一種具錯誤處理能力的電腦，包含： 具有中斷輸入的處理器： 第一擴充匯流排，具有在該第一擴充匯流排上供傳送 第一型式錯誤信號用的第一線路，以及供傳送第二型式錯 誤信號用的第二線路； 第二擴充匯流排，具有在該第二擴充匯流排上供傳送 該第一型式錯誤信號用的第三線路，以及供傳送該第二型 式錯誤信號用的第四線路； 使該第一型式錯誤信號從該第二擴充匯流排的該第三 線路連絡至該第一擴充_流排的該第一線路用的裝置； 從該第二擴充匯流排的該第四線路以及從該第一擴充 匯流排的該第二線路接收該第二型式錯誤信號用的裝置； 以及 中斷控制器，連接至該電腦的該中斷输入，該中斷控 制器接收來自該連絡裝置及該接收裝置的第一及第二型式 錯誤信號；該中斷控制器在接收該等錯誤信號時使該電腦 產生中斷。 1 5 .如申請專利範圍第1 4項之電腦，其中該第一擴充匯流排 是週邊元件交互連接（P C I)匯流排。 16.如申請專利範圍第14項之電腦，其中該第二擴充匯流排 是週邊元件交互連接（PCI)匯流排。 本紙伕尺度適用中國國家棣準（CNS ) A4規格（210X297公釐）-29 - (請先閲讀背面之注意事項再填寫本頁) 、v9 線！ A8 B8 C8 D8 312765 '申請專利範圍 17.如申請專利範圍第16項之電腦，其中該第一擴充匯流排 是週邊元件交互連接（PCI)匯流排。 (請先閱讀背面之注意事項再填寫本頁) 18·如申請專利範圍第14項之電腦’其中該第一型式錯誤信 號包括系統錯誤信號。 19. 如申請專利範圍第14項之電腦，其中該第二型式錯誤信 號包括同位錯誤信號。 20. 如申請專利範圍第19項之電腦，其中該第一型式錯誤信 號包括系統錯誤信號。 21·如申請專利範圍第14項之電腦，其中供連絡第一型式錯 誤信號用的該裝置是三態緩衝器，具有一資料輸入連接至 地、一控制輸入連接至該第三線路、以及一输出連接至該 第一擴充匯流排該第一線路。 22. 如申請專利範圍第14項之電腦，其中該第一擴充匯流排 具有時脈信號，而且其中供接收該第二型式錯誤信號用的 該裝置有一暫存器，該暫存器從該第二擴充匯流排該第四 線路及從該第一擴充匯流排該第二線路接收該第二型式錯 誤信號，該暫存器係由該時脈信號計時，該暫存器提供輸 出至該中斷控制器。 經濟部中央榡準局員工消費合作社印装 23. 如申請專利範圍第14項之電腦，更包含具有中斷信號的 擴延式工業標準結構（EISA)匯流排，其中供處理該等 EISA中斷信號用的該中斷控制器被連接至該EISA匯流 排。 24. 如申請專利範圍第14項之電腦，其中該中斷控制器以非 遮罩中斷（NMI)信號使該電腦產生中斷。 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐）-30 - 5 6 7 2 31 8888 ABCD 中請專利範圍 25.如申請專利範圍第22項之電腦，其中多數個裝置被插入 至該第一及第二擴充匯流排，並且更包含一裝置，用以輪 詢位在該等擴充匯流排上諸裝置，以便在接收該NMI信 號時辨識該第一及第二型式錯誤信號之來源》 如申請專利範圍第23項之電腦，更包含供淸除該NMI信 號用的裝置。 (請先閲讀背面之注意事項再填寫本頁) 、1T Μ * 經濟部中央標準局貝Η消費合作社印装 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）-31 -