TWI761442B

TWI761442B - 接收器

Info

Publication number: TWI761442B
Application number: TW107103796A
Authority: TW
Inventors: 歐根安卓斯米歇爾森; 尼可拉安德森; 歐雷芙多拿爾萊瑟夫; 哈肯安卓哈卓斯蘭
Original assignee: 挪威商諾凡爾達艾斯公司
Priority date: 2017-02-03
Filing date: 2018-02-02
Publication date: 2022-04-21
Also published as: EP3577487A2; WO2018141879A2; CN110392841A; EP3958011A1; CN110392841B; TWI815344B; US20240039550A1; TW201830865A; US11817876B2; CN118033552A; TW202226759A; GB201701848D0; EP3577487B1; US20200007140A1; WO2018141879A3

Abstract

一種距離輪廓數位化電路，以將重複的一類比輸入訊號轉換成數位振幅數值的一時間序列，轉換器包括：一訊號量化器，配置成接收類比輸入訊號及一門檻輸入，並配置成基於輸入訊號與門檻訊號的一比較而輸出量化成二進位數值的一輸出訊號；多個取樣器，各配置成一旦接收到一觸發訊號時，取樣並維持其輸入訊號；及對於各取樣器：多個解碼器及一解多工器，配置成自取樣器接收一輸出，並基於一選擇器輸入而將其傳遞到那些解碼器的受選擇的一個。透過與各取樣器有關聯的多個解碼器，各取樣器可在建構距離輪廓的期間重複使用。為了建構訊號的距離輪廓，對於各距離點，需要一解碼器以將溫度計碼輸入轉換成一數位數值。解碼器數值可基於複數個脈波的發送，透過儲存並累計溫度計碼輸入的個別位元而產生，在掃描門檻系統中，各位元是產生自與一門檻數值作一比較。解碼器數值提供振幅解析。計數器是一種通用解碼器。

Description

接收器

本發明是關於一種訊號接收器及處理器，特別是使用於脈衝雷達應用，例如超寬帶(UWB)雷達。特別是，本發明提供一種高速距離輪廓數位化電路，以接收一類比訊號，並產生它的一數位表達。

作為背景，圖1繪示一既有的接收器結構，用於在使用一掃描門檻數位化電路的一脈衝雷達系統中接收訊號波形。

圖1a顯示一比較器10，其接收接收(RX)訊號12及一門檻訊號14。比較器是一標準1-位元比較器。它會比較二輸入，而若接收訊號12高於門檻14，則輸出一高訊號(高電壓軌)，否則一低訊號(低電壓軌)，因此將進來的接收訊號12量化。脈波會以一脈波重複頻率(PRF)重複發送。在各脈波發送後，門檻訊號14會改變，並再次執行比較，因此將接收訊號12與一不同的門檻作比較(就一高PRF而言，對於接連的脈波，接收訊號預期會實質上相同，因為反射器在距離中的任何移動是假設成比脈波重複率慢，亦即，假設反射訊號與前後訊號密切匹配)。透過將門檻訊號14以微小增值掃描過電壓的一預定範圍，產生訊號位準的一溫度計碼。透過計數(而因此隨時加總)在各脈波後的比較器輸出(計數器16若比較器10輸出是高，則增值，若比較器10輸出是低，則不增值)，溫度計碼輸出變成接收訊號12的一多位元樣本數值。以下，「掃描門檻」一詞是使用於描述此技術。

在圖1a中，計數器16是由觸發訊號18觸發，其亦使用於產生發送(TX)脈波。一延遲20提供總體粗略距離閘，亦即，開始取樣接收訊號12的時間(及因此尋找反射的間距或距離)。圖1b繪示涉及的訊號，其中，觸發訊號是顯示在上端(顯示的是在脈波串流中的四個別脈波，這些是產生於PRF)，那個觸發訊號所產生的發送脈波是顯示在第二線上，而接收訊號12則是在第三線上(顯示二反射來自各發送脈波)，而逐步增加的門檻訊號14則是在第四線上。

為了接收訊號的最精準的數位化，取樣率應該最大化(亦即，樣本之間的時間最小化)，注意，高於Nyquist訊號而取樣，在理論上沒有好處。傳統的(非掃描門檻)接收器受限於ADC的速度，因為在ADC結束處理先前的樣本前，無法取得下一個樣本。高解析(亦即，具有巨量數位輸出的位元)ADC在直接取樣RF訊號時通常太慢，而因此時間解析及振幅解析之間在傳統上存在一取捨。透過掃描門檻結構，可在時間及振幅兩者上獲得高解析，是透過將一比較器使用成一個1-位元(且非常快速的)ADC以供優質時間解析，並透過使用一週期性重複訊號，傳送大量脈波，並在脈波之間變換門檻，以獲得想要的振幅解析。

取樣的距離與刷新距離的圖框率之間亦存在一取捨。例如，若一個1公尺距離可完整取樣每秒100次(圖框率為100Hz)，則相同的PRF可同樣使用於檢測一個10公尺距離，以每秒只有10個圖框的一圖框率。

儘管此系統可使用於在前往下一個距離點前完整檢測各距離點(亦即，以所有門檻)，這無法有效使用發送脈波。例如，對於一個13-位元輸出，各距離點需要8192個脈波。以10MHz的一PRF，256個距離點只可取樣每秒4次，對於許多應用而言，是太小的一圖框率。因此，在一較佳結構中，多個距離點是平行地取樣；單一發送脈波的接收訊號是由多個平行取樣器取樣，各操作於一不同的延遲時間(亦即，各提供一不同的取樣點或距離點)。圖1c顯示產生的溫度計碼輸出，並顯示在接收訊號12中的一接收到的脈衝的脈波形狀(在本例中是一高斯微分脈波)，建構涵蓋門檻的一完整掃描。可理解的是，個別樣本是以更高於PRF的一頻率而取得，圖1b及1c兩者繪示(未按比例)連貫的取樣時間標示成t0、t1及t2的箭頭。

圖2顯示具有複數個平行計數器16的一實施方式。在此既有的結構中，計數器16是由透過構成一開迴路延遲線20的一系列的延遲元件22而分接的一觸發訊號18個別地驅動。(自相鄰延遲元件22之間取得的)延遲線的分接頭啟用計數器16以取樣並處理來自比較器10的量化訊號，各計數器是用於一不同的距離點。因此，在此實施方式中，各計數器16具有一取樣器，而在距離輪廓中的各距離點(取樣點)具有一計數器16。

在圖2所示的既有的雷達接收結構中，接收訊號12是比較器10轉換成一單端軌至軌CMOS數位訊號如下：比較器10將接收訊號12與掃描門檻訊號14加總，並將此加總訊號與其數值是由實體電路參數決定的一固定輸入參考作比較。取決於加總輸入高於或低於參考，輸出會被驅動到高或低軌。比較器施加線性增益，其飽和於供應軌，而產生具有數位(二進位)位準的一訊號。

此配置的一缺點是，量化輸出訊號具有有限的升降時間以變換脈波寬度(亦即，邊緣之間的時間)。若上升時間及下降時間太慢(不夠陡峭)，則脈波的寬度可能減少到不足以觸發下游邏輯或取樣鎖存器的程度。此可能造成漏計及錯誤訊號數位化。在上升邊緣及下降邊緣可非常靠近在一起時，這就是一連續時間訊號的例子。取樣鎖存器的設定與維持需求可能因此導致不可預期的結果。想要的脈衝取樣無法達成，因為取樣瞬間是定義不完整的。再者，軌至軌CMOS訊號會產生大量高頻率的切換雜訊，這是不想要的，同時吸取大量功率(因為功率正比於C x V_dd ² x f，其中C是電容負載，V_dd是供應電壓，亦即，訊號的高位準，而f是切換頻率)。

根據本發明的一種觀點，提供的是一種距離輪廓數位化電路，以將重複的一類比輸入訊號轉換成數位振幅數值的一時間序列，轉換器包括：一訊號量化器，配置成接收類比輸入訊號及一門檻輸入，並配置成基於輸入訊號與門檻訊號的一比較而輸出量化成二進位數值的一輸出訊號；多個取樣器，各配置成一旦接收到一觸發訊號時，取樣並維持其輸入訊號；及對於各取樣器：多個解碼器及一解多工器，配置成自取樣器接收一輸出，並基於一選擇器輸入而將其傳遞到那些解碼器的受選擇的一個。

透過提供與各取樣器有關連的多個解碼器，各取樣器可在建構距離輪廓的期間重複使用。為了建構訊號的距離輪廓，各距離點需要一解碼器以將溫度計碼輸入轉換成一數位數值。解碼器數值可基於複數個脈波的發送，透過儲存並累計溫度計碼輸入的個別位元而產生(在掃描門檻系統中，各位元是產生自與一門檻數值作一比較)。解碼器數值提供振幅解析。計數器是一種通用解碼器。一計數器可配置成接收量化輸入，基於量化輸入而增加其計數或不增加其計數。一替代解碼器是一溫度計至二進位解碼器，是一種可儲存輸入位元直到需要一輸出數值，並接著同時處理它們以產生需要的輸出數值者。

在先前的設計中，計數器都平行連接到接收到的(量化)訊號，各具有其自己的取樣及維持電路，而各是依序觸發，以在不同的時間中取樣接收訊號(及因此不同的距離點)。然而，大型計數器電路在電路上提供一電容負載，會拖慢量化訊號的升降時間，且在極端例子中，造成在觸發計數器時，量化訊號上升太慢。透過重複使用取樣器及將經由一解多工器存取的複數個解碼器(例如，計數器)提供給各取樣器，解碼器變成被有效地隔離自上游電路元件，因為各取樣器總是一次只連接一解碼器。因此，電容負載大幅減少，而量化器的升降時間不會拖慢太多。結果，可更可靠地捕捉訊號，因為解碼器在需要時無法啟動存在一更小的可能性。解碼器本身的速度不是一問題，因為各解碼器不需要在解多工器前往下一個解碼器前結束其處理。它只需要已經著手處理(儘管，當然，它亦需要再下一次循環前結束)。重複使用取樣器確實需要一稍微更複雜的觸發邏輯及計數邏輯，以控制取樣器的定時及不同的解碼器之間的切換(亦即，控制解多工器)，但可靠性的增益及空間節省的發現合理化此複雜性。

較佳地，距離輪廓數位化電路更包括一控制器，配置成產生觸發訊號給那些取樣器，觸發訊號是在定期的時間間隔產生。觸發訊號可由一開迴路延遲線產生，使得在一觸發訊號沿著延遲線發送時，延遲線的分接頭在時間上提供一系列的觸發訊號。然而，在高速時，可能難以保證一單純開迴路延遲線的定時可靠性，因為溫度及製造程序的變動會導致不同的裝置之間的操作差異，及操作溫度之間的差異。因此，在較佳實施例中，控制器提供某種時脈或定期的電路在定期的時間間隔所產生的觸發。例如一延遲鎖定迴路(DLL)或一相位鎖定迴路(PLL)提供一良好的定期的定時機制，特別是在它驅動自一穩定振盪器(或其他參考源)例如，一晶體振盪器。儘管這種時脈比一單純延遲線方案消耗較多功率，此功率消耗至少部分由在取樣電路中具有一較低的寄生電容的功率節省(因為，如上所述，解碼器被更好地隔離)而受到補償。

而可理解的是，在某些實施例中，在被觸發的系列的最後取樣器與下一次循環的被觸發的系列的第一取樣器之間可具有一時間間隔，控制器較佳是配置成產生觸發訊號的一連續串流，以包括多個取樣器的多個循環。因此，被觸發的最後取樣器與被觸發的第一取樣器之間的時間間隔(亦即，一次取樣器循環的終點與下一次的起點之間的時間間隔)實質上又是相同於其他對暫時相鄰的樣本觸發之間的時間間隔。因此，取樣器的重複使用提供全部以實質上相同的時間間隔分離的樣本的一連續串流，而因此提供距離輪廓的定期的樣本。

在特別較佳實施例中，控制器包括一多相位頻率產生器，配置成產生觸發訊號。一多相位頻率產生器是有好處的，因為它可操作於一更低的基礎時脈頻率，而吸取較少功率。頻率產生器的複數個相位是使用成取樣器的觸發訊號。因此，多相位頻率產生器較佳地輸出相位的數目等於取樣器的數目。透過相位的數目恰好與取樣器的數目匹配，取樣器會連續循環，如上所述。一PLL或DLL可使用於多相位頻率產生器。可理解的是，電路元件，例如取樣器，通常是邊緣觸發，而因此正是多相位頻率產生器的邊緣產生的頻率決定實際的取樣率。在本例中，取樣率等於多相位時脈產生器的基礎(或外部參考)頻率，乘以它所產生的相位的數目(亦即，取樣器的數目)。在某些較佳實施例中，一額外的時脈乘法器可使用於進一步增加總體訊號。例如，一個x8時脈乘法器可使用於進一步增加多相位頻率產生器所使用的基礎時脈頻率。例如，若使用一PLL，則直接將PLL乘以輸入時脈頻率(並輸出一多相位時脈)。

距離輪廓數位化電路較佳地更包括一控制器，配置成產生選擇器輸入給解多工器，控制器是配置成每當對應的取樣器被觸發時，就改變各解多工器的選擇器輸入。整組多個取樣器每次使用一次，各取樣器的一解碼器(例如，一計數器)是使用成一距離點測量。因此，對於下一個動作(即重複使用取樣器)，一不同的解碼器必須使用於測量一不同的距離點。因此，在各取樣器所正在取得的樣本之間，有關聯的解多工器的選擇器輸入必須改變，以將下一個樣本引導到下一個解碼器。如此，整組解碼器是使用於測量一整組距離點。此程序通常是使用於取樣單一發送脈波的反射輪廓。一旦所有解碼器都使用過時，取樣器會停用，直到下一個發送脈波被送出(及可選地，在測量開始前，亦經歷一粗略距離閘延遲)。控制器會重置解多工器選擇器輸入，故對於下一個發送脈波，新的距離輪廓測量自各取樣器的第一解碼器再次開始，故相同的距離輪廓是沿著先前的對應的樣本(例如，在一計數器的例子中，會在先前的計數上計數)，但配合一組新的門檻位準而受到處理，如上所述。此程序會重複直到所有門檻都處理過。在此程序的結尾，解碼器一起提供表示接收訊號的振幅的數位數值的一時間序列(亦即，一陣列)，亦即，一數位化距離輪廓。

可理解的是，雖然可使用二獨立控制器(例如，一多相位時脈以驅動取樣器，而一獨立的定時控制器以驅動解多工器)，當然可使用單一控制器以控制取樣器觸發訊號及解多工器選擇器輸入兩者(這一種控制器可包括一多相位時脈，如其他地方所述者)。因此，較佳地，控制器是配置成產生觸發訊號給多個取樣器，及選擇器輸入給解多工器；及其中，控制器是配置成產生觸發訊號，以循環切換該多個取樣器多次；及其中，控制器是配置成循環切換解多工器選擇器輸入，而一旦觸發訊號每次循環時，就改變各解多工器的選擇器輸入。

可理解的是，上述結構可配合脈波的傳送及取樣的任何給定的頻率而使用。然而，作為例子，在某些實施例中，脈波重複頻率至少是10MHz，較佳地至少20MHz，可選地至少50MHz。多相位頻率產生器的基礎時脈頻率可為至少100MHz，較佳地至少200MHz。在某些實施例中，提供有至少5個取樣器，更佳地至少10個取樣器。在某些實施例中，各取樣器具有至少20個解碼器，較佳地至少50個解碼器，更佳地至少100個解碼器。

在一特定非限定的例子中，距離輪廓數位化電路包括12個取樣器，各具有128個解碼器，因而在距離輪廓中提供1536個取樣點(距離點)。多相位頻率產生器具有一基礎(或參考)頻率，為243MHz，包括一個x8乘法器，並產生多相位時脈訊號的十二個相位以提供一總體取樣率，為243 x 8 x 12=23.328GS/s(每秒十億樣本)。

取樣器可為任何種類的取樣器電路，但為了高速操作，較佳是一簡單且快速的電路，而因此，取樣器較佳是正反器。例如一D-型正反器是適合於此電路。

在某些實施例中，單一量化器是提供在所有多個取樣器的上游。保證不同的量化器之間沒有匹配錯誤可能是一好處。然而，在替代且較佳實施例中，提供有多個量化器，各與多個取樣器的一個或以上有關聯。透過複數個量化器，門檻訊號可分配到各量化器。儘管透過各量化器將其輸出散開到複數個取樣器，量化器的數目可少於取樣器的數目，在那些配置中，較佳是各取樣器都提供有一個量化器。這些配置的優點會進一步討論如下。若提供有多個量化器及多個取樣器，則量化及取樣的順序可為任何方式。例如，訊號可立即被量化，然後取樣量化訊號。或者，且較佳地，非量化訊號可先由取樣器取樣，接著取樣輸出可被量化，例如透過將它放大成電壓軌之一。

根據另一種觀點，本發明提供一種距離輪廓數位化方法，以將重複的一類比輸入訊號轉換成數位振幅數值的一時間序列，數位化包括：將接收到的類比輸入訊號與一門檻輸入作比較，並基於那個比較而將類比輸入訊號量化，以輸出一個量化成二進位數值的輸出訊號；由多個取樣器取樣訊號，其等配置成一旦接收到一觸發訊號時，就取樣並維持訊號；及對於各取樣器：基於一選擇器輸入而將輸出自取樣器引導到與那個取樣器有關聯的多個解碼器的受選擇的一個。

可理解的是，所有上述較佳的及可選的特徵可同樣應用於此方法。

如上所述，在先前的掃描門檻設計中，自天線接收(RX)訊號是在前期處理鏈中轉換成一單端軌至軌CMOS數位訊號，使得訊號在散開到複數個取樣器及解碼器前被量化。如上所述，此配置是不利的，因為升降時間太慢，造成窄脈波而不足以觸發取樣器，及許多高頻率切換雜訊。

根據本發明的另一種觀點，提供一種距離輪廓數位化電路，以將重複的一類比輸入訊號轉換成數位振幅數值的一時間序列，轉換器包括：一差值器，配置成接收類比輸入訊號及一門檻輸入訊號，並配置成輸出一差值器訊號，其為類比輸入訊號與門檻輸入訊號之間的差值；多個時控比較器，各時控比較器是配置成一旦接收到一觸發訊號時，就取樣差值器訊號，及各時控比較器是配置成輸出並維持一量化訊號；及對於各時控比較器，一解碼器，配置成將量化訊號解碼成一數位數值。

在處理鏈的前期部分中使用一差值器而沒有一量化器的意思是訊號在後期處理鏈前不會被量化(被離散化成兩個二進位數值之一)。量化不是發生在時控比較器前。時控比較器將訊號放大成兩個離散的二進位數值之一(亦即，透過將訊號放大直到它抵達一軌電壓而將它量化)。這些時控比較器的再生放大具有一指數回應，而因此提供一非常高的增益，以門檻位準與訊號之間的微小差值解析成後續電路所可回應的位準。由於時控比較器是時控裝置，它會取樣、放大並維持放大數值。重要的是，避免在訊號的取樣前作訊號的量化。只有在取樣後，取樣數值才進而被量化。此配置(與訊號在前期訊號處理中被量化的先前的設計相比)允許在量化程序中使用再生增益，因為這發生在取樣後(而因此在電路的一時控部分，而不是在電路的一連續時間部分)。由於再生放大器的極高增益，輸出會是一個二進位數值，因為放大器會迅速將輸出推送到電路的電壓軌之一。此輸出數值會傳遞到對應的解碼器，其在被啟用或被觸發時，會基於那個二進位數值調整其數值。

透過此配置，切換雜訊被移除或被減少，因為再生放大(及切換)只立即發生在在取樣後及在計數操作前。因此，雜訊發生在時間上的預定點，而不在電路取樣輸入訊號時。故在關鍵取樣階段期間，雜訊比較不會干擾。

進而，距離輪廓數位化電路較佳地包括一連續時間放大器，在差值器的下游，並配置成放大差值器訊號。

在前期訊號鏈中使用一連續時間(非再生)放大器會放大進來的訊號，以便在後期處理鏈中使用，而不會將接收訊號推送到軌，亦不會產生切換雜訊。訊號在它抵達各該多個時控比較器前不會變成在振幅上離散的(二進位數值)。

此外，因為連續時間的非再生放大器會放大接收訊號及門檻訊號之間的差值，輸出可透過檢測其極性(亦即，相對於接地的振幅)而不透過絕對數值而分析。因為極性可更加靈敏地分辨，一低增益可使用於此階段，以改善訊噪比，而不會引起切換雜訊。一有限增益連續時間放大器可使用成一緩衝器，以強化量化器的靈敏度。有限增益是可能的，因為我們只需要訊號的極性，並有助於迴轉率需求。切削訊號不是間題。亦即，使得輸出具有某些最大值及最小值數值，因為要緊的只是訊號的極性。然而，應該注意的是，訊號不需要切削，因為再生增益會在後期處理中繼續放大到數位位準。

系統可具有單一差值，提供在訊號散開到時控比較器前。此優點是不需要散開門檻訊號。然而，亦可能提供多個差值器，各具有它自己的門檻輸入，而在訊號已經分配到時控比較器後就位。因此，距離輪廓數位化電路可包括多個差值器，各時控比較器搭配一個，各配置成接收類比輸入訊號及門檻輸入訊號，並配置成將一差值器訊號輸出到與其有關聯的時控比較器，其為類比輸入訊號與門檻輸入訊號之間的差值。差值器可為時控比較器電路的一整合部分。在替代實施例中，可有多個差值器，各以一樹狀構造連接到多個時控比較器。

此量化架構可配合傳統的掃描門檻結構而使用，其中所有解碼器(計數器)是提供成平行，且各與它自己的時控比較器有關聯。然而，為了額外的好處，它亦可配合上述取樣器重複使用技術而使用。

進而，距離輪廓數位化電路可包括，對於各時控比較器，多個解碼器及一解多工器，配置成自時控比較器接收放大的輸出，並基於一選擇器輸入而將其傳遞到那些解碼器的受選擇的一個。距離輪廓數位化電路可更包括一控制器，配置成產生觸發訊號給那些時控比較器，觸發訊號是在定期的時間間隔產生。控制器可配置成產生觸發訊號的一連續串流，以包括多個時控比較器的多個循環。距離輪廓數位化電路可更包括一控制器，配置成產生選擇器輸入給解多工器，控制器是配置成每當對應的時控比較器被觸發時，就改變各解多工器的選擇器輸入。

控制器可配置成產生觸發訊號給多個時控比較器，及選擇器輸入給解多工器；及控制器可配置成產生觸發訊號，以循環切換多個時控比較器多次；及控制器可配置成循環切換解多工器選擇器輸入，而一旦觸發訊號每次循環時，就改變各解多工器的選擇器輸入。

在較佳實施例中，各時控比較器是形成自一StrongARM鎖存器。一StrongARM鎖存器的優點是提供取樣、比較及再生增益/量化功能，綜合於一通用電路。StrongARM鎖存器操作於下述階段，第一是一取樣階段，第二是一比較/再生增益及量化階段，而第三是一重置階段。如上所述，接收訊號的取樣在其量化前完成，允許在量化程序中使用再生增益。然而，可理解的是，StrongARM鎖存器只是可使用於達成取樣及量化目的的一特定電路設計。其他電路亦可使用以取代一StrongARM鎖存器。

時控比較器可配置成基於進來的訊號的極性而產生一高或低輸出。

根據一進一步觀點，本發明提供一種距離輪廓數位化方法，用於將重複的一類比輸入訊號轉換成數位振幅數值的一時間序列，數位化包括：取得接收到的類比輸入訊號與一門檻輸入訊號之間的差值；將該差值訊號提供到多個時控比較器；各時控比較器一旦接收到一觸發訊號時，就取樣該差值訊號，並輸出一放大訊號；及對於各時控比較器，將該量化訊號解碼以產生一數位數值。

雖然上述說明描述一種距離輪廓數位化電路，例如用於一脈衝雷達，可理解的是，電路亦可使用於其他類比至數位轉換目的。因此，根據另一種觀點，提供一種類比至數位轉換器，以將重複的一類比輸入訊號轉換成數位振幅數值的一時間序列，轉換器包括：一訊號量化器，配置成接收類比輸入訊號及一門檻輸入，並配置成基於輸入訊號與門檻訊號的一比較而輸出量化成二進位數值的一輸出訊號；多個取樣器，各配置成一旦接收到一觸發訊號，就取樣並維持其輸入訊號；及對於各取樣器：多個解碼器及一解多工器，配置成自取樣器接收一輸出，並基於一選擇器輸入而將其傳遞到那些解碼器的受選擇的一個。

再者，根據再一種觀點，本發明提供一種類比至數位轉換器(ADC)，以將重複的一類比輸入訊號轉換成數位振幅數值的一時間序列，轉換器包括：一差值器，配置成接收類比輸入訊號及一門檻輸入訊號，並配置成輸出一差值器訊號，其為類比輸入訊號及門檻輸入訊號之間的差值；多個時控比較器，各時控比較器是配置成一旦接收到一觸發訊號時，就取樣差值器訊號，及各時控比較器是配置成輸出並維持一放大訊號；及對於各時控比較器，一解碼器，配置成將量化訊號解碼成一數位數值。

可理解的是，對應的方法亦可廣泛應用於類比至數位轉換。

10:比較器(量化器)

11:量化訊號

12:接收訊號

14:門檻訊號

16:計數器

18:觸發訊號

20:延遲

22:延遲元件

30:取樣器

32:解多工器

34:選擇器輸入

36:計數器

40:多相位頻率產生器(多相位時脈)

50:控制器

60:差值器

62:放大器

63:放大器輸出

64:取樣器

t0、t1、t2:取樣時間

ts:時間週期

F:切換頻率

Fs:總體有效取樣率

φ<0>至φ<n-1>:輸出

以下將描述本發明的較佳實施例，只是作為例子，並參考附圖，其中：圖1a顯示一掃描門檻接收器的基本構造；圖1b顯示一掃描門檻接收器操作的波形；圖1c顯示一例子的數位化距離輪廓的一部分；圖2繪示一掃描門檻接收器結構的一例子；圖3顯示根據本發明的一實施例的一接收器結構；圖4顯示與使用如圖3所示的結構有關聯的波形；及圖5顯示根據本發明的另一實施例的一接收器結構。

此文件的上文已經詳細描述圖1a、1b、1c及2，因此以下不會再描述。

圖3顯示一脈衝雷達接收器結構，是以掃描門檻原理操作，如圖1a、1b、1c及2所描述及繪示者。接收訊號(包括發送訊號的反射)12及一門檻訊號14是作為輸入提供到一量化器10，而輸出一量化訊號11，或高或低(電壓軌)，取決於接收訊號12與門檻訊號14的比較。量化訊號11仍然是一連續時間(非時控)訊號，具有一個二進位數值(高或低)。此量化訊號11接著散開到平行操作的多個取樣器30。

然而在圖2中，計數器16是由一非時控延遲線的分接頭觸發，在此實施例(圖3)中，取樣器30是由來自一多相位頻率產生器(多相位時脈)40的相位輸出φ<n>觸發。圖4的上半部顯示多相位時脈40的輸出φ<0>至φ<n-1>，都具有相同的頻率F=Fs/n，但各偏差一不同的數量。輸出φ<0>至φ<n-1>彼此等距地分開，而φ<n-1>亦等距地分開自下一次Fs/n時脈循環的φ<0>。圖4的上列繪示總體有效取樣率Fs，其具有時間週期ts，儘管可理解的是，這在圖3的電路中出現的任何地方都不是一真實訊號。

在各取樣器30由其對應的時脈相位訊號φ<0>至φ<n-1>觸發時，它會取樣其連續時間的二進位數值輸入11，並在其時脈相位的持續時間中維持那個數值，直到下一次再次需要取樣輸入。多個取樣器30各接收不同的一時脈相位φ<0>至φ<n-1>，使得它們在不同的時間中取樣量化訊號11，而因此取樣在接收訊號中的不同的距離點(在距離輪廓中的不同的距離點)。各取樣器30可為一D-型正反器。

各取樣器30的輸出會傳遞到一解多工器32的輸入。各解多工器32可將它的輸入引導到不同的多個輸出之一，取決於控制器50所提供的選擇器輸入34。解多工器32的不同的輸出會分別提供到不同的一計數器36(其為一種解碼器)，各配置成一旦接收到一高訊號時，就將它的計數增加一，而在它的輸入為低時，就不增加它的計數。

一旦每次時脈相位循環時(亦即，以一頻率Fs/n)，控制器50就改變選擇器輸入34以選擇系列的下一個計數器，亦即，使得解多工器輸出前往下一個計數器。因此，例如，最初由時脈相位φ<0>驅動的屬於取樣器30的解多工器34會將其輸出引導到計數器_0,0。在時脈相位φ<0>的下一次循環中，下一個樣本自取樣器30被引導到計數器_1,0，而下一個樣本被引導到計數器_2,0，以此類推，直到最終計數器_m,0。類似地，最初由時脈相位φ<1>驅動的屬於取樣器30的解多工器34會將其輸出引導到計數器_0,1。在時脈相位φ<1>的下一次循環中，下一個樣本自取樣器30被引導到計數器_1,1，而下一個樣本被引導到計數器_2,1，以此類推，直到最終計數器_m-1,1。如此，各計數器36將在距離輪廓中的不同的一距離點表示在序列的計數器_0,0、計數器_0,1、計數器_0,2、…、計數器_0,n-1、計數器_1,0、計數器_1,1、計數器_1,2、…、計數器_1,n-1、…、計數器_m-1,0、計數器_m-1,1、計數器_m-1,2、…、計數器_m-1,n-1。圖4的下半部繪示多種計數器36的計數，各計數器是表示成一對線，而那些線的一交叉指出狀態的一改變(亦即，計數器數值的一增加)。

使用多相位時脈40允許在相隔靠近的時間點上取得複數個相鄰樣本，而不需要單一快速時脈及取樣器(亦即，取樣器受到分配)。提供複數個計數器36給每個取樣器30會減少提供一完整距離輪廓所需要的平行取樣器30的數目(亦即，取樣器會重複使用)。計數器36被隔離自量化器10，而因此減少量化器10所看見的電容負載，而因此對於量化訊號11的升降時間產生較少影響。

圖5顯示一脈衝雷達接收器結構的一第二實施例，是以掃描門檻原理操作，如圖1a、1b、1c及2所描述及繪示者。接收訊號(包括發送訊號的反射)12及一門檻訊號14是作為輸入提供到一差值器60，以輸出接收訊號12及門檻訊號14之間的差值。此差值訊號是輸入到低增益線性放大器(緩衝器)62，其會放大訊號，但不會像是圖2及3的量化器10般量化它。反之，放大器62的輸出是在時間上連續，並在數值上連續(然而，圖2及3的量化器10的輸出是連續時間的二進位數值)。因為訊號不是在訊號處理鏈中的此處被推送到電壓軌，切換雜訊會減少。

放大器62的輸出63散開到多個平行取樣器64，以一類似於圖3的電路的方式。各取樣器64亦執行產生一個二進位數值CMOS訊號以觸發計數器36所必要的量化。然而，在此實施例中，量化是發生在放大器輸出63的取樣後。此處，重要的差異在於，量化不需要在連續時間中執行，亦即，訊號不需要在如此短暫的時間刻度中被推送到電壓軌之一(其會產生高頻率切換雜訊)。反之，放大器輸出63只需要被推送到一電壓軌，快速到足以在有關聯的取樣器64的下一個取樣事件前觸發有關聯的計數器36。此可為更長的一時間週期，並允許較慢的一再生放大器執行量化。進一步，此發生在取樣後，而因此任何有關聯的切換雜訊不會影響取樣，亦不會影響任何其他平行取樣分支。

取樣器64可包括獨立個別電路，以取樣並接著放大取樣數值。然而，在較佳配置中，使用的是一組合電路，更佳地，一StrongARM鎖存器電路在單一有效電路中是使用成通用地執行取樣及再生放大。

如圖5所示，取樣器64是由來自如圖4所示的多相位時脈40的相位φ<0>至φ<n-1>觸發，使得各取樣器64在接收訊號12中取樣一不同的時間點(及因此距離點)。

圖5顯示各取樣器64只具有單一計數器36，而因此是比照圖2的一結構，其中所有距離點是由它們本身的個別取樣器64取樣。然而，如圖4所示的原理亦可應用成各取樣器64提供有一解多工器32及多個計數器36，而解多工器32是由一控制器50控制，以上述如圖4的相同的方式。

在圖4及5兩者的電路中，門檻訊號14會隨時改變，以掃描過電壓的一預定範圍。對於各門檻電壓位準，適當地比較完整距離輪廓及增值(或不增值)各計數器。涵蓋門檻電壓的完整預定範圍，計數器會透過計算訊號12超過門檻14的次數而逐漸建構對應於訊號位準的一數值。

可理解的是，雖然如圖4及5所示的電路是單端實施方式，亦可使用差動實施方式。為了更好排除耦合的雜訊(例如切換雜訊)，較佳是具有差動電路。在這種實施方式中，一差動訊號是表示成一正極訊號(pos)及相同的但相反的一極性訊號(neg)，而感興趣的訊號則是兩者之間的差值，亦即，pos-neg。