TWI760583B - 微型感測器 - Google Patents

Abstract

本發明係關於一種微型感測器，包括基板、晶片、以及感測元件。基板具有板狀之形狀，包括一表面及內連線結構，內連線結構係設置在基板中。晶片埋設在基板中，與內連線結構電性連接。感測元件設置在基板的表面上，藉由內連線結構與晶片電性連接。

Description

微型感測器

本發明係關於一種感測器，且特別關於一種微型感測器。

積體電路（integrated circuit，IC）工業已經歷了指數增長。積體電路材料及設計的技術改進已產生了數個世代的積體電路，每一世代的積體電路都具有比上一世代更小及更複雜的電路，並且已應用於日常生活中的各種裝置中(例如手機、變壓器、電池、汽車等)。為了進一步增加積體電路裝置的效能，業界致力於尋求各種可提高生產效率和降低相關成本的微縮化方法。舉例來說，在現今電子裝置中的各種微型感測器(例如麥克風、陀螺儀等)中，由於基板佔據了一定的空間，從而造成其他元件(如電池)的空間受限。若可降低基板所佔據的空間，則這些額外的空間可被靈活地運用，以滿足使用者的需求。

在現有的感測器中，通常是將微機電系統(Microelectromechanical Systems，MEMS)元件及特殊應用積體電路(Application-specific integrated circuit，ASIC)晶片設置在基板表面，以形成感測器(例如為微型感測器)，以分別進行感測及數據分析。然而，現今的電子裝置對於空間的要求越來越高，因此如何進一步降低上述元件所佔的空間是目前業界所關注的課題。

本發明一些實施例係關於一種微型感測器，包括基板、晶片、以及感測元件。基板具有板狀之形狀，包括一表面及內連線結構，內連線結構係設置在基板中。晶片埋設在基板中，與內連線結構電性連接。感測元件設置在基板的表面上，藉由內連線結構與晶片電性連接。

在本發明一些實施例中之微型感測器，更包括殼體，設置在基板上，基板及殼體構成一空間，且感測元件係設置在此空間中。基板包括穿孔，穿孔在垂直基板表面之方向與感測元件部分重疊。穿孔在垂直基板表面之方向依序具有第一段部、第二段部、及第三段部，且第二段部的尺寸大於第一段部及第三段部。在另一些實施例中，第二段部的尺寸小於第一段部及第三段部。此外，第一段部相較於第三段部遠離感測元件，且第三段部的尺寸大於第一段部及第二段部。

在本發明一些實施例中之微型感測器，更包括被動元件，設置在基板中，與晶片電性連接。被動元件係由內連線結構所形成。在垂直基板表面之方向，晶片與感測元件至少部分重疊。此外，微型感測器更包括第二感測元件，設置在基板上，且感測元件及第二感測元件係設置在基板之相反側。再者，微型感測器更包括電路板，與感測元件設置在基板相同的一側，且電路板與基板電性連接。感測元件與電路板在垂直基板表面之方向具有一間距。微型感測器更包括密封材料，設置在基板及電路板間，基板更包括穿孔，在垂直基板表面之方向上與感測元件部分重疊，且密封材料圍繞穿孔。電路板包括通孔，且在垂直基板表面之方向上，通孔與感測元件部分重疊，且密封材料圍繞通孔。基板包括凹槽，且第二感測元件係設置在凹槽中。

本發明一些實施例係關於一種微型感測器，包括基板、第一晶片、第二晶片、第一感測元件、第二感測元件、第一內連線結構、及第二內連線結構。第一晶片及第二晶片設置在基板中。第一感測元件及第二感測元件係設置在基板上，分別對應第一晶片及第二晶片。第一內連線結構及第二內連線結構係設置在基板中，分別電性連接第一晶片及第一感測元件、以及電性連接第二晶片及第二感測元件。

在本發明一些實施例中，第一感測元件及第二感測元件係設置在基板之同一側，且基板包括穿孔，穿孔在垂直基板之方向與第一感測元件重疊。第一感測元件及第二感測元件係設置在基板之同一側，且微型感測器更包括第一殼體及第二殼體，設置在基板上，第一感測元件係設置在基板與第一殼體所形成之空間中，且第二感測元件係設置在基板與第二殼體所形成之空間中。在一些實施例中，第一感測元件及第二感測元件係設置在基板之相反側，且在垂直基板的方向，第一晶片及第二晶片至少部分重疊。

以下公開許多不同的實施方法或是範例來實行所提供之標的之不同特徵，以下描述具體的元件及其排列的實施例以闡述本發明。當然這些實施例僅用以例示，且不該以此限定本發明的範圍。

除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是這些用語，例如在通常使用的字典中定義的用語，應被解讀成具有一與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在此特別定義。

此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間有特定的關係。此外，在本發明中的在另一特徵部件之上形成、連接到及/或耦接到另一特徵部件可包括其中特徵部件形成為直接接觸的實施例，並且還可包括其中可形成插入上述特徵部件的附加特徵部件的實施例，使得上述特徵部件可能不直接接觸。此外，其中可能用到與空間相關用詞，例如“在…下方”、“下方”、“水平的”、“垂直的”、“上方”、“較高的”、＂下方＂、＂較低的＂、＂上＂、＂下＂、＂頂＂、＂底＂及類似的用詞（如＂水平地＂、＂向下地＂、＂向上地＂等），這些空間相關用詞係為了便於描述圖示中一個（些）元件或特徵與另一個（些）元件或特徵之間的關係，這些空間相關用詞旨在涵蓋包括特徵的裝置的不同方向。

請參考本發明第1A圖，其係根據一些實施例繪示之感測器1A(微型感測器)的示意圖。感測器1A包括基板100、晶片200、感測元件300、殼體400、及設置在基板100中的內連線結構I(包括導線層14、20、32、40及導孔22、34、42與導電墊26)。基板100具有板狀之形狀，並且包括表面100A。晶片200係埋設在基板100中。內連線結構I係設置在基板100中，並與晶片200電性連接。感測元件300係設置在表面100A上，並藉由上述內連線結構I以及導線302與晶片200電性連接。殼體400係設置在基板100上，其中基板100及殼體400構成一空間，且感測元件300係設置在此空間中。

基板100包括絕緣層16、 28、36、設置在基板100中的內連線結構I(包括導線層14、20、32、40及導孔22、34、42與導電墊26)、以及在基板100兩面的鈍化層52及54。具體來說，導線層14係設置在鈍化層52及絕緣層16間，導線層20係設置在絕緣層16及28間，導線層32係設置在絕緣層28及36間，導線層40係設置在絕緣層36及鈍化層54間；導孔22係設置在絕緣層16中，導孔34係設置在絕緣層28中，且導孔42係設置在絕緣層36中。此外，晶片200係埋設在絕緣層28中，並且在晶片200上設置有導電墊26。晶片200係藉由導電墊26及導孔34而與上述內連線結構I電性連接。

上述內連線結構I(包括導線層14、20、32、40及導孔22、34、42與導電墊26)可包括合適的導電材料，例如銅等合適的導電材料。本領域通常技術人士將理解用於上述內連線結構I的其它導電材料係在本實施例的範圍及精神內。於一些實施例中，鈍化層52、54係為防焊綠漆(Solder Mask)。於一些實施例中，鈍化層52、54係由高分子所形成。於一些實施例中，鈍化層52、54係由化學氣相沉積製程、旋轉塗佈製程、濺鍍製程或其組合所形成。

上述絕緣層16及絕緣層36的材料可為相同或相似的樹脂材料，例如FR-4或BT(Bismaleimide Triazine，雙馬來醯亞胺-三氮雜苯)等樹脂材料。絕緣層28的材料可與絕緣層16或絕緣層36不同，例如為受熱時具有流動性的純膠材質，因此可完全包覆所埋設的元件(例如晶片200)，並且不具有分層的風險。。此外，絕緣層16或絕緣層36中可具有玻璃纖維，進而可增加導熱係數，以加速排出基板100中的晶片200運作時所產生的熱量。此外，玻璃纖維亦可強化絕緣層16或絕緣層36對基板100的支撐力。

晶片200例如可為特殊應用積體電路(Application-specific integrated circuit，ASIC)，以對感測元件300所發出的訊號進行處理。感測元件300可為任何合適的感測器，例如可為陀螺儀、聲學感測器(如麥克風)、壓力感測器、溫度感測器等。亦即，感測元件300可為微機電系統(Microelectromechanical Systems，MEMS)元件。應注意的是，與上述感測元件300及上述內連線結構I電性連接的導線302會穿過鈍化層54，並且會直接接觸導線層40。此外，殼體400上可具有開口410，以允許感測元件300與外界環境交流，進而增強感測元件300的感測效果。舉例來說，開口410可允許外界的聲音藉由空氣而傳播到感測元件300，進而使感測元件300所感測到的聲音更加清楚。

由於在本實施例中的晶片200係埋設在基板100中，所以不需要額外對晶片200進行封裝，因此可降低晶片200所佔據的空間，藉此達成微型化的功效。此外，殼體400係以金屬材料所製成(例如黃銅或其合金)，從而可保護感測元件300免於來自外界的雜訊干擾(例如電磁波等)，進而增加感測的準確度。

應注意的是，在垂直表面100A之方向(Z方向)，晶片200與感測元件300至少部分重疊。藉此可降低晶片200與感測元件300間的距離，以縮短晶片200與感測元件300間訊號傳遞的路徑，進而可使感測器1A的效率上升，並且可達到微縮化的目的。

此外，亦可在基板100中設置與晶片200電性連接的其他元件(例如電容、電阻、電感等被動元件)。舉例來說，請參考第1B圖，其係本發明另一實施例的感測器1B的示意圖。與第1A圖中的感測器1A不同的是，感測器1B還包括導線層21以及設置在導線層20及21間的電容C。亦即，本實施例中的電容C為內連線結構I的一部分。電容C的材料可為任何合適的介電材料，以允許其作為電容。藉由將電容C設置在基板100中並與晶片200電性連接，可進一步縮小感測器1B的體積，以達成小型化的功效。此外，由於電容C有濾波的功能，若縮短電容C與晶片200或感測元件300間的距離，可降低雜訊的產生，以進一步提升感測效果。然而，本發明並不以此為限。舉例來說，亦可將電容C替換為其他元件(例如電阻、電感等被動元件)，以達成所需的功能。

在一些實施例中，亦可不在外殼400上形成開口，取而代之的是可在基板100上對應感測元件300處形成穿孔，以允許感測元件300與外界環境交流，並增強感測元件300的感測功能。請參考第2A圖，其係本發明一實施例之感測器2的示意圖。在感測器2的基板100中具有穿孔50。穿孔50在垂直表面100A之方向(第2圖中的Z方向)與感測元件300部分互相重疊，因此可允許感測元件300與外界交流，進而可增強感測元件300的感測功能。

應注意的是，穿孔50具有多個尺寸不同的段部，並且係以雷射蝕刻鑽孔製程所形成。因此，可允許在尺寸較低(例如2mm*2mm或3mm*3mm)的基板上鑽孔，而不會影響基板的平整度，並且因為雷射蝕刻鑽孔製程不會在基板上聚集應力，可避免基板受到損傷。舉例來說，請參考第2B圖，其係第2A圖中的穿孔50的放大圖。穿孔50在垂直表面100A之方向(朝+Z方向)依序具有段部S1、S2、S3、S4、S5、S6、S7、S8，且其尺寸分別為D1、D2、D3、D4、D5、D6、D7、D8，其中每個段部具有與相鄰的段部不同的尺寸，在本實施例中，D1＞D2；D2＞D3；D3＜D4；D4＞D5；D5＜D6；D6＞D7；D7＜D8。因此，舉例來說，在依序排列的段部S3、S4、S5中，段部S4的尺寸D4大於段部S3的尺寸D3及段部S5的尺寸D5。此外，在依序排列的段部S6、S7、S8中，段部S7的尺寸D7小於段部S6的尺寸D6及段部S8的尺寸D8。再者，段部S6相較於段部S8遠離感測元件300，且段部S8的尺寸D8可設置為大於段部S6的尺寸D6及段部S7的尺寸D7。此外，由於穿孔50係藉由雷射蝕刻鑽孔製程所形成，因此穿孔50各個段部S1、S2、S3、S4、S5、S6、S7、S8的側壁係大致上垂直於表面100A。藉由雷射蝕刻鑽孔製程以形成穿孔50，可避免在穿孔內產生碎屑，進而維持穿孔內部的清潔。此外，還可減少埋設在基板100的元件(例如晶片200)在鑽孔製程時受到損傷的風險。

本發明一些實施例亦提供可在單個感測器上設置多個感測元件的結構。舉例來說，請參考第3A圖，其係本發明一實施例之感測器3A的示意圖。感測器3A的表面100A上具有感測元件310(第一感測元件)及感測元件320(第二感測元件)，分別以導線312及導線322與基板100中的內連線結構I電性連接，且基板100中具有分別對應於感測元件310及感測元件320的晶片210及晶片220。感測元件310及感測元件320係設置在基板100之同一側，且基板100包括穿孔50，穿孔50在垂直基板100的表面100A之方向與感測元件320重疊，且與感測元件310不重疊。亦即，穿孔50係對應感測元件320。因此感測元件320可為較需要和外界環境交流的感測元件，例如聲學感測元件等。而感測元件310可為與感測元件320不同的感測元件，例如陀螺儀等不須直接與外界環境交流的感測元件，以增加感測器3A的適用範圍。

應注意的是，感測元件310及感測元件320兩者並未互相電性連接。亦即，對應感測元件310及感測元件320的內連線結構之間亦未電性連接(感測元件310及感測元件320分別與電性獨立的第一內連線結構I1及第二內連線結構I2電性連接)，藉而可避免兩者之間的訊號互相干擾。

在本實施例中，感測元件310與感測元件320係分別以導線312與導線314與基板100中的內連線結構電性連接，然而，本發明並不限於此。舉例來說，請參考第3B圖，其係本發明另一實施例之感測器3B的示意圖。在本實施例中，亦可使用表面黏著技術(surface mount technology，SMT)製程在感測元件310及基板100間形成導線314，且在感測元件320及基板100間形成導線324，並將感測元件310與感測元件320藉由導線314及導線324分別與對應的內連線結構電性連接。藉此，可增加電性連接的效率。

雖然在上述實施例中，感測元件310及感測元件320係設置在基板100的相同側，但本發明並不以此為限。請參考第4A圖，其係本發明一實施例之感測器4A的示意圖。在本實施例中，感測元件310及感測元件320係設置在基板100之相反側。具體來說，感測元件310係設置在基板100的表面100A上，而感測元件320係設置在基板100的表面100B上。此外，在面對基板100之表面100B的一側還具有電路板S，其中電路板S與感測元件320係設置在基板100相同的一側，電路板S與基板100藉由焊球500而互相電性連接，且感測元件320與電路板S在垂直表面100A之方向(Z方向)具有一間距，而非直接接觸。藉此，可使感測元件310及感測元件320分別位在不同的方向上，以允許各種不同的設計及應用。

在本實施例中，在沿著表面100A的方向(X方向)，晶片210及晶片220至少部分重疊。亦即，晶片210及晶片220係大致上位在與表面100A平行的同個平面上，進而可縮減感測器4A在垂直基板100的方向上(Z方向上)的尺寸，因此在對厚度要求較高的應用中可使感測器4A達到微型化的功效。然而，本發明並不限於此。舉例來說，請參考第4B圖。其係本發明一實施例的感測器4B的示意圖。在第4B圖中，在垂直基板100的方向上(Z方向)，晶片210及晶片220至少部分重疊。因此，可允許在垂直基板100的方向(Z方向)上設置各種感測元件及晶片，進而可縮減感測器4B在平行基板100的方向上(XY平面上)的尺寸，因此在對厚度要求較低的應用中可使感測器4B達到微型化的功效。

雖然在前述實施例中的兩個晶片係分別對應於兩個感測元件，然而本發明並不以此為限。舉例來說，亦可僅在基板100中設置同時對應兩個感測元件的單一個晶片，以達成節省成本以及降低空間的目的。

接著，請參考第5A圖，其係根據本發明一實施例繪示的感測器5A的示意圖。感測器5A中的基板100及電路板S間更包括密封材料600，且在垂直基板100的表面100A之方向上，穿孔50在垂直表面100A之方向(Z方向)與感測元件300部分重疊。因此，可允許感測元件300藉由穿孔50與外界的環境進行交流，進而增加感測元件300的感測效果。

此外，在一些實施例中，亦可在上述電路板S上形成通孔，以進一步加強感測元件的感測效果。舉例來說，請參考第5B圖，其係本發明一實施例的感測器5B的示意圖。在第5B圖中的電路板S中具有通孔H，以進一步允許感測元件300通過電路板S上的通孔H進行感測，進而達到更佳的設計自由度。此外，在垂直表面100A之方向(Z方向)上，通孔H與感測元件300部分重疊。亦即，通孔H係對應於感測元件300的位置。藉此，可縮短通孔H與感測元件300間的距離，以增強感測元件300的感測效果。此外，在本實施例中，密封材料600圍繞通孔H。因此，可進一步保護設置在基板100外的感測元件300免於來自外界的干擾。再者，雖然在本實施例中同時設置了對應感測元件的穿孔50及通孔H，但本發明並不以此為限。舉例來說，亦可僅在電路板S中形成通孔H，而不在基板100中形成穿孔50，端看設計需求。

在上述實施例中，設置感測元件310及設置感測元件320的基板100處的厚度相同，然而本發明並不以此為限。舉例來說，請參考第6圖，其係本發明一實施例之感測器6的示意圖。在第6圖中，可降低一部分的基板100之厚度，以在基板100上形成一凹槽R，並且將感測元件320設置在此凹槽R中(即設置在基板100的表面100C上)，以進一步降低感測器6的尺寸。具體而言，設置有感測元件320處的基板100厚度為T1(即表面100A與表面100C間的距離)，而未設置有感測元件320處的基板100厚度為T2(即表面100A與表面100B間的距離)，且厚度T2＞厚度T1。因此在本實施例中係將絕緣層16的厚度降低，以達成藉由降低基板100厚度進而縮小感測器6尺寸的目的。然而，本發明並不限於此。舉例來說，在一些實施例中，亦可降低絕緣層28或絕緣層40的厚度，以達到相同的目的，取決於設計需求。此外，在本實施例中，亦可將感測元件310與感測元件320分別設置在基板100的相反側，並且也可在基板100中形成與感測元件310在Z方向上部分重疊的穿孔50，以達成與前述實施例相似的功效。

接著，請參考第7圖，其係根據本發明一實施例繪示的感測器7的示意圖。在感測器7中，感測元件310及感測元件320係設置在基板100之同一側(皆設置在表面100A上)。此外，感測器7還包括設置在基板100上的兩個殼體(殼體410(第一殼體)及殼體420(第二殼體))，感測元件310係設置在基板100與殼體410所形成之空間中，且感測元件320係設置在基板100與殼體420所形成之空間中。藉由將感測元件310及感測元件320分別設置在兩個不同的空間中，可避免兩個感測元件之間互相干擾。此外，在本實施例中，感測元件310(第一感測元件)及感測元件320(第二感測元件)分別對應晶片210(第一晶片)及晶片220(第一晶片)，亦即，感測元件310與晶片210在垂直表面100A的方向(Z方向)上部分重疊，且感測元件320與晶片220在垂直表面100A的方向(Z方向)上部分重疊，進而可降低感測元件與晶片間的距離以增加效率。

接著說明當在感測器的同個基板上設置兩個感測元件時的配置。請參考第8圖，其係本發明一些實施例的感測器的俯視圖。在第8圖中，晶片210及晶片220係埋設在基板100中，故以虛線繪示。感測元件310係設置在穿孔50上(在Z方向上部分重疊)，且藉由導線312以及基板100中的內連線結構(未繪示)以電性連接到晶片210；而感測元件320可與晶片220在Z方向上(垂直基板100的方向)部分重疊，並藉由導線322以及基板100中的內連線結構(未繪示)與晶片220電性連接。

接著請參考第9圖，其係本發明一實施例的電子系統700的示意圖。電子系統700主要包括供電元件702、濾波元件704、晶片706、及感測元件708。供電元件702例如可為電源管理積體電路等合適的元件，用以供應電源，並且電性連接到濾波元件704。由於由供電元件702所提供的電流中會具有雜訊，為了不影響電子系統700的運作，需要使用濾波元件704以過濾來自供電元件702的雜訊。濾波元件704例如可為電容等可用以過濾雜訊的元件。接著，濾波元件704電性連接到晶片706，並且晶片706再連接到感測元件708，以提供晶片706及感測元件708運作時所需的能量。

接著，請參考第10A圖到第10V圖，其繪示形成具有穿孔50以及晶片200的基板100的各個步驟。首先，在第10A圖中，提供載板10。載板10可包括合適的金屬載板(例如不鏽鋼)。接著，可使用無芯(Coreless)載板製程來進行製作。在第10B圖中，在載板10上提供一層導電層12，以作為接下來製程的緩衝。導電層12可包括合適的金屬材料，並且可由鍍層製程(例如電鍍、化學鍍層等合適的製程)而形成。

在第10C圖中，在導電層12上形成經圖案化的導線層14。導線層14可用以抵擋後續製程中所使用的雷射，亦即可具有緩衝的功能。應注意的是，形成導線層14的製程包括合適的沉積及圖案化製程，以允許第10C圖中部分的導電層12從導線層14中露出。在第10D圖中，在導電層12及導線層14上提供絕緣層16。絕緣層16可為含有玻璃纖維的介電材料(例如樹脂等)，並且可由壓合製程與導電層12及導線層14結合。

在第10E圖中，使用雷射蝕刻鑽孔製程在絕緣層16上形成通孔18。應注意的是，通孔18係形成在導線層14上，以避免在雷射蝕刻鑽孔製程時影響到導電層12，可防止導電層12受到損傷。接著，在第10F圖中，在絕緣層16上以及通孔18中設置導電材料，以分別形成導線層20及導孔22。導線層20係形成在絕緣層16上，且導孔22係形成在通孔18中。可藉由合適的沉積製程以形成導線層20及導孔22。

接著，在第10G圖中，在導線層20上形成絕緣層24。絕緣層24可包括與絕緣層16不同的介電材料(例如樹脂)，並且可使用壓合製程以將絕緣層24與其他結構互相結合。接著，在第10H圖中，將晶片200設置在絕緣層24上，並且在晶片200上設置導電墊26，以允許晶片200與後續形成之內連線結構電性連接。然後在第10I圖中，設置額外的介電材料，以與第10H圖中的絕緣層24一起形成絕緣層28，以包覆住整個晶片200，並藉由壓合製程互相固定。

在第10J圖中，在設置有導線層20以及導電墊26處以雷射蝕刻鑽孔製程形成通孔30。亦即，在垂直於載板10的方向上，通孔30與導線層20或導電墊26部分重疊。應注意的是，一部份的導線層14、導線層20、通孔22及通孔30在垂直載板10的方向上互相部分重疊。接著，在第10K圖中，在絕緣層28上以及通孔30(第10J圖)中提供導電材料，以分別形成導線層32及導孔34。應注意的是，一部份的導線層14、導線層20、通孔22、通孔30、導線層32及導孔34在垂直載板10的方向上互相部分重疊。在第10L圖中，在導線層32上提供絕緣層36，並且以壓合製程與上述結構互相貼合。絕緣層36的材料可為與絕緣層16相同或相似的樹脂材料，例如FR-4或BT(Bismaleimide Triazine，雙馬來醯亞胺-三氮雜苯)等樹脂材料，並且在絕緣層36中可包括玻璃纖維。

接著，在第10M圖中，在絕緣層36對應導線層32之處，以雷射蝕刻鑽孔製程形成通孔38(亦即，通孔38與導線層32在垂直載板的方向上部分重疊)。在第10N圖中，在絕緣層36上及通孔38(第10M圖)中分別形成導線層40及導孔42。形成導線層40及導孔42的製程可包括合適的沉積製程。應注意的是，一部份的導線層14、導線層20、通孔22及通孔30、導線層32、導孔34、導線層40及導孔42在垂直載板10的方向上互相部分重疊。接著在第10O圖中，去除載板10。在第10P圖中，在導線層40上形成一層保護層44。保護層44可藉由壓膜製程設置在上述結構上，並且形成保護層44的製程還可包括曝光製程。

在第10Q圖中，去除導電層12，並且可使用合適的蝕刻製程以去除導電層12，此時保護層44可保護其下的絕緣層36、導線層40等不受用以去除導電層12的蝕刻製程的影響。接著，在第10R圖中，去除保護層44。在第10S圖中，分別在上述結構的兩側設置保護層46及保護層48。應注意的是，保護層46及保護層48並未覆蓋一部份在垂直絕緣層28的方向上互相部分重疊的導線層14、導線層20、通孔22及通孔30、導線層32、導孔34、導線層40及導孔42。在第10T圖中，對未設置保護層46及保護層48的部分進行蝕刻，以去除部分之導線層14、20、32、40及導孔22、34、42，而形成穿孔50。

在第10U圖中，去除保護層46及保護層48。最後，在第10V圖中，在上述結構的兩側分別形成鈍化層52及鈍化層54，藉以完成基板100。因此，藉由第10A圖到第10V圖所述的製程，可形成具有穿孔50的基板100，且晶片200可內埋在基板100中，藉以達成如前所述的優點。此外，導線層14、20、32、40及導孔22、34、42與導電墊26共同形成內埋在基板100中的一內連線結構。

本發明另一些實施例亦提供一種在基板中內埋其他元件的方法。舉例來說，請參考第11A圖到第11Q圖，其繪示形成具有電容C的基板100的各個步驟。首先，在第11A圖中，依序提供保護層13、絕緣層16、及導線層20。接著，在第11B圖中，對導線層20進行圖案化，以形成經圖案化的導線層20。在第11C圖中，在經圖案化的導線層20上形成一層介電層15。形成介電層15的方法可包括合適的沉積製程，且介電層15例如可為樹脂材料。

接著，在第11D圖中，在介電層15上形成一層導線層21。導線層21的製程及材料可與導線層20相同或相似，於此不再贅述。在第11E圖中，對導線層21進行圖案化，以去除部分之導線層21。應注意的是，於垂直絕緣層16的方向，圖案化後之導線層21與圖案化後之導線層20至少部分重疊。在第11F圖中，以例如蝕刻及圖案化的方式去除部分之介電層15及導線層20。應注意的是，在第11F圖中並未去除介於導線層20及導線層21間的介電層15，且介於導線層20及導線層21間的介電層15在此形成電容C，並作為本實施例的基板中之內連線結構的一部分。應注意的是，本發明並不以此為限。舉例來說，亦可設置其他合適的材料，在導線層20及導線層21間設置其他的元件(例如電阻、電感等被動元件)，端看設計需求。此外，可允許一部份之導線層上未設置電容C及導線層21。

在第11G圖中，在上述結構上形成絕緣層24，以使上述導線層20、導線層21及電容C埋設在絕緣層24中。絕緣層24的材料及製程於前述實施例相同或相似，於此不再贅述。在第11H圖中，在絕緣層24上設置晶片200，且在晶片200上設置導電墊26。在第11I圖中，在絕緣層24(第11H圖)及晶片200上設置額外的介電材料，以與絕緣層24(第11H圖)一起形成絕緣層28。此時晶片200係內埋在絕緣層28中。在第11J圖中，在絕緣層28上沉積一層保護層31，保護層31例如可為光阻材料。在第11K圖中，在絕緣層28中形成通孔33並且去除保護層31。可藉由保護層31對絕緣層28進行圖案化製程，之後再以例如化學蝕刻等製程形成通孔33。因此，通孔33可具有傾斜之側壁。然而，本發明並不以此為限。在一些實施例中，亦可使用雷射蝕刻鑽孔製程以形成通孔33，進而達到具有垂直側壁的通孔33，端看設計需求。在第11L圖中，在絕緣層28上及通孔33中分別形成導線層32及導孔34，並且可藉由合適的沉積及圖案化製程以形成導線層32及導孔34。

接著，在第11M圖中，在絕緣層28及導線層32上形成絕緣層36，以及在絕緣層36上形成保護層37。絕緣層36的製程及材料如前所述，於此不再贅述。保護層37可為圖案化的光阻層，以在隨後之蝕刻製程允許將其下之材料圖案化。在第11N圖中藉由保護層13及保護層37對其下之材料進行圖案化，並且在圖案化後去除保護層13及保護層37。

在第11O圖中，對圖案化後之絕緣層36及絕緣層16進行蝕刻，以分別在絕緣層36及絕緣層16中形成通孔38及通孔39。在本實施例中，通孔38及通孔39可具有傾斜之側壁，然而本發明並不以此為限。舉例來說，亦可藉由例如雷射蝕刻鑽孔製程以形成通孔38或通孔39，進而使得通孔38或通孔39具有筆直之側壁。接著，在第11P圖中，在絕緣層16及絕緣層36上分別形成導線層14及導線層40，且在絕緣層16及絕緣層36中分別形成導孔22及導孔42。最後，在第11Q圖中，在導線層14及絕緣層16上設置鈍化層52，且在絕緣層36及導線層40上設置鈍化層54，以形成基板100。

綜上所述，本發明一些實施例提供了一種微型感測器，並且允許將微型感測器中的晶片設置在基板中。此外，本發明一些實施例還在基板上形成對應於感測元件的穿孔。再者，本發明一些實施例還提供了在基板中形成各種元件(例如被動元件)的方法。最後，本發明一些實施例提供了一種形成前述基板的方法。藉由本發明所述之感測器及形成微型感測器的方法，可降低微型感測器之尺寸，達成微型化的目的，並且還可增強感測元件的效果。

上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本發明之各面向。任何所屬技術領域中具有通常知識者，可能無困難地以本發明為基礎，設計或修改其他製程及結構，以達到與本發明實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本發明之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本發明的精神及範圍。

1A、1B、2A、2B、3A、3B、4A、4B、5A、5B、6、7:感測器10:載板12:導電層14、20、21、32、40:導線層15:介電層16、24、28、36:絕緣層18、30、33、38、39、H:通孔22、34、42:導孔26:導電墊13、31、44、46、48:保護層50:穿孔52、54:鈍化層100:基板100A、100B、100C:表面200、210、220、706:晶片300、310、320、708:感測元件302、312、314、322、324:導線400、401、402:殼體410:開口500:焊球600:密封材料700:電子系統702:供電元件704:濾波元件C:電容D1、D2、D3、D4、D5、D6、D7、D8:尺寸I:內連線結構I1:第一內連線結構I2:第二內連線結構R:凹槽S:電路板S1、S2、S3、S4、S5、S6、S7、S8:段部T1、T2:厚度X、Y、Z:方向

以下將配合所附圖式詳述本發明之實施例。應注意的是，依據在業界的標準做法，多種特徵並未按照比例繪示且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明的特徵。          第1A圖係根據一些實施例繪示之感測器的示意圖。          第1B圖係根據一些實施例繪示之感測器的示意圖。          第2A圖係根據一些實施例繪示之感測器的示意圖。          第2B圖係根據一些實施例繪示之感測器的示意圖。          第3A圖係根據一些實施例繪示之感測器的示意圖。          第3B圖係根據一些實施例繪示之感測器的示意圖。          第4A圖係根據一些實施例繪示之感測器的示意圖。          第4B圖係根據一些實施例繪示之感測器的示意圖。          第5A圖係根據一些實施例繪示之感測器的示意圖。          第5B圖係根據一些實施例繪示之感測器的示意圖。          第6圖係根據一些實施例繪示之感測器的示意圖。          第7圖係根據一些實施例繪示之感測器的示意圖。          第8圖係本發明一些實施例的感測器的俯視圖。          第9圖係本發明一實施例的電子系統的示意圖。 第10A圖到第10V圖繪示形成具有穿孔以及晶片的基板的各個步驟。 第11A圖到第11Q圖，其繪示形成具有電容的基板的各個步驟。

1A:感測器

14、20、32、40:導線層

16、28、36:絕緣層

22、34、42:導孔

26:導電墊

52、54:鈍化層

100:基板

100A:表面

200:晶片

300:感測元件

302:導線

400:殼體

410:開口

I:內連線結構

X、Z:方向

Claims (18)

1. 一種微型感測器，包括：一基板，具有板狀之形狀，包括一表面、一內連線結構、以及一穿孔；一晶片，埋設在該基板中，與該內連線結構電性連接；一第一感測元件，設置在該表面上，藉由該內連線結構與該晶片電性連接；一電路板，與該第一感測元件設置在該基板相同的一側，且該電路板與該基板電性連接；以及一密封材料，設置在該基板及該電路板間；其中在垂直該表面之方向上，該穿孔與該第一感測元件部分重疊，且該密封材料圍繞該穿孔。
2. 如申請專利範圍第1項所述之微型感測器，更包括一殼體，設置在該基板上，該基板及該殼體構成一空間，且該第一感測元件係設置在該空間中。
3. 如申請專利範圍第2項所述之微型感測器，其中該穿孔在垂直該表面之方向依序具有一第一段部、一第二段部、及一第三段部，且該第二段部的尺寸大於該第一段部及該第三段部。
4. 如申請專利範圍第2項所述之微型感測器，其中該穿孔在垂直該表面之方向依序具有一第一段部、一第二段部、及一第三段部，且該第二段部的尺寸小於該第一段部及該第三段部。
5. 如申請專利範圍第4項所述之微型感測器，其中該第一段部相較於該第三段部遠離該第一感測元件，且該第三段部的尺寸大 於該第一段部及該第二段部。
6. 如申請專利範圍第1項所述之微型感測器，更包括一被動元件，設置在該基板中，與該晶片電性連接。
7. 如申請專利範圍第6項所述之微型感測器，其中該被動元件係由該內連線結構所形成。
8. 如申請專利範圍第1項所述之微型感測器，其中在垂直該表面之方向，該晶片與該第一感測元件至少部分重疊。
9. 如申請專利範圍第1項所述之微型感測器，更包括一第二感測元件，設置在該基板上，且該第一感測元件及該第二感測元件係設置在該基板之相反側。
10. 如申請專利範圍第1項所述之微型感測器，其中該第一感測元件與該電路板在垂直該表面之方向具有一間距。
11. 如申請專利範圍第1項所述之微型感測器，其中該電路板包括一通孔，且在垂直該表面之方向上，該通孔與該第一感測元件部分重疊。
12. 如申請專利範圍第11項所述之微型感測器，更包括一密封材料，設置在該基板及該電路板間，其中在垂直該表面之方向上，該密封材料圍繞該通孔。
13. 如申請專利範圍第1項所述之微型感測器，更包括一第二感測元件，其中該基板包括一凹槽，且該第二感測元件係設置在該凹槽中。
14. 一種微型感測器，包括：一基板，具有板狀之形狀，包括一表面以及一內連線結構；一晶片，埋設在該基板中，與該內連線結構電性連接； 一第一感測元件，設置在該表面上，藉由該內連線結構與該晶片電性連接；一電路板，與該第一感測元件設置在該基板相同的一側，且該電路板與該基板電性連接，其中該電路板包括一通孔，且在垂直該表面之方向上，該通孔與該第一感測元件部分重疊。
15. 一種微型感測器，包括：一基板；一第一晶片，設置在該基板中；一第二晶片，設置在該基板中；一第一感測元件，設置在該基板上，對應該第一晶片；一第二感測元件，設置在該基板上，對應該第二晶片；以及一第一內連線結構，設置在該基板中，電性連接該第一晶片及該第一感測元件；以及一第二內連線結構，設置在該基板中，電性連接該第二晶片及該第二感測元件；一電路板，與該第一感測元件設置在該基板相同的一側，且該電路板與該基板電性連接；以及一密封材料，設置在該基板及該電路板間，其中該基板更包括一穿孔，在垂直該表面之方向上，該穿孔與該第一感測元件部分重疊，且該密封材料圍繞該穿孔。
16. 如申請專利範圍第15項所述之微型感測器，其中該第一感測元件及該第二感測元件係設置在該基板之同一側。
17. 如申請專利範圍第15項所述之微型感測器，其中該第一感測元件及該第二感測元件係設置在該基板之同一側，且該微型感 測器更包括：一第一殼體，設置在該基板上，且該第一感測元件係設置在該基板與該第一殼體所形成之空間中；以及一第二殼體，設置在該基板上，且該第二感測元件係設置在該基板與該第二殼體所形成之空間中。
18. 如申請專利範圍第15項所述之微型感測器，其中該第一感測元件及該第二感測元件係設置在該基板之相反側，且在垂直該基板的方向，該第一晶片及該第二晶片至少部分重疊。

Images