TWI757874B - 記憶體儲存裝置的待機方法與記憶體儲存系統 - Google Patents

記憶體儲存裝置的待機方法與記憶體儲存系統 Download PDF

Info

Publication number
TWI757874B
TWI757874B TW109132047A TW109132047A TWI757874B TW I757874 B TWI757874 B TW I757874B TW 109132047 A TW109132047 A TW 109132047A TW 109132047 A TW109132047 A TW 109132047A TW I757874 B TWI757874 B TW I757874B
Authority
TW
Taiwan
Prior art keywords
storage device
memory storage
power supply
volatile memory
supply path
Prior art date
Application number
TW109132047A
Other languages
English (en)
Other versions
TW202213095A (zh
Inventor
黃意中
傅子瑜
Original Assignee
宏碁股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宏碁股份有限公司 filed Critical 宏碁股份有限公司
Priority to TW109132047A priority Critical patent/TWI757874B/zh
Application granted granted Critical
Publication of TWI757874B publication Critical patent/TWI757874B/zh
Publication of TW202213095A publication Critical patent/TW202213095A/zh

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種記憶體儲存裝置的待機方法與記憶體儲存系統。所述方法包括：由主機系統將記憶體儲存裝置的控制器配置代碼設定為第一預設代碼；響應於所述第一預設代碼，由所述記憶體儲存裝置自動進入待機狀態；以及在所述待機狀態下，由所述記憶體儲存裝置控制揮發性記憶體模組處於自我更新模式，並將所述記憶體儲存裝置與所述主機系統之間的電源供應路徑從第一電源供應路徑切換為第二電源供應路徑。

Description

記憶體儲存裝置的待機方法與記憶體儲存系統
本發明是有關於一種記憶體儲存裝置的控制技術，且特別是有關於一種記憶體儲存裝置的待機方法與記憶體儲存系統。
非揮發性記憶體主機控制器介面規範(Non-Volatile Memory Host Controller Interface Specification)儲存裝置或稱為NVMe(NVM Express)儲存裝置是一種特定的快閃記憶體儲存裝置。相較於SATA介面標準，使用NVMe介面標準來與主機系統通訊的記憶體儲存裝置一般具有較高的資料存取效能。
在傳統的待機模式下，NVMe儲存裝置會進入PS4狀態，使NVMe儲存裝置的待機功耗大幅下降。然而，某些類型的NVMe儲存裝置可能進一步導入進階組態與電源介面(Advanced Configuration and Power Interface,ACPI)中關於裝置電源狀態(Device power state)的規範，使得NVMe儲存裝置可操作於D1狀 態(即正常工作狀態)與D3狀態(即關閉狀態)。D3狀態下NVMe儲存裝置的系統功耗將低於D1狀態下NVMe儲存裝置的系統功耗。其中，D3狀態又可區分為D3-cold與D3-hot。在D3-cold狀態下，主機系統對NVMe儲存裝置的供電會被切斷，而在D3-hot狀態下，主機系統對NVMe儲存裝置的供電會被保留。然而，在NVMe儲存裝置進入待機狀態後，無論是處於D3-cold或D3-hot，NVMe儲存裝置皆需要將緩衝記憶體中的一些管理資訊(例如FTL映射表格)搬移到主要儲存區中進行備份，且將電源週期(power cycle)加一。因此，若NVMe儲存裝置頻繁進入D3狀態，則NVMe儲存裝置的寫入放大與電源週期皆可能大幅增加，從而縮短NVMe儲存裝置的使用壽命。
本發明提供一種記憶體儲存裝置的待機方法與記憶體儲存系統，可延長記憶體儲存裝置的使用壽命。
本發明的實施例提供一種記憶體儲存裝置的待機方法，其中所述記憶體儲存裝置具有揮發性記憶體模組與非揮發性記憶體模組，且所述待機方法包括：由主機系統將所述記憶體儲存裝置的控制器配置代碼設定為第一預設代碼；響應於所述第一預設代碼，由所述記憶體儲存裝置自動進入待機狀態；以及在所述待機狀態下，由所述記憶體儲存裝置控制所述揮發性記憶體模組處於自我更新模式，並將所述記憶體儲存裝置與所述主機系統之間 的電源供應路徑從第一電源供應路徑切換為第二電源供應路徑。
本發明的實施例另提供一種記憶體儲存系統，其包括主機系統與記憶體儲存裝置。所述記憶體儲存裝置具有揮發性記憶體模組與非揮發性記憶體模組。其中所述主機系統用以將所述記憶體儲存裝置的控制器配置代碼設定為第一預設代碼。響應於所述第一預設代碼，所述記憶體儲存裝置自動進入待機狀態。在所述待機狀態下，所述記憶體儲存裝置控制所述揮發性記憶體模組處於自我更新模式，並將所述記憶體儲存裝置與所述主機系統之間的電源供應路徑從第一電源供應路徑切換為第二電源供應路徑。
基於上述，主機系統可將記憶體儲存裝置的控制器配置代碼設定為第一預設代碼。響應於所述第一預設代碼，記憶體儲存裝置可自動進入待機狀態。在所述待機狀態下，記憶體儲存裝置可控制其揮發性記憶體模組處於自我更新模式，並將記憶體儲存裝置與主機系統之間的電源供應路徑從第一電源供應路徑切換為第二電源供應路徑。藉此，即便記憶體儲存裝置頻繁進入待機狀態，記憶體儲存裝置的寫入放大與電源週期也不會被過度放大，進而延長記憶體儲存裝置的使用壽命。
10:記憶體儲存系統
11:主機系統
12:記憶體儲存裝置
111,121:連接介面
112:處理器
122:記憶體控制器
123:揮發性記憶體模組
124:非揮發性記憶體模組
101,102:電源供應路徑
P1,P2:電源
S601~S603:步驟
圖1是根據本發明的一實施例所繪示的記憶體儲存系統的功 能方塊圖。
圖2是根據本發明的一實施例所繪示的記憶體儲存系統在正常工作狀態下的供電狀態的示意圖。
圖3是根據本發明的一實施例所繪示的記憶體儲存系統在待機狀態下的供電狀態的示意圖。
圖4是根據本發明的一實施例所繪示的記憶體儲存系統在D3-cold狀態下的供電狀態的示意圖。
圖5是根據本發明的一實施例所繪示的記憶體儲存系統在D3-hot狀態下的供電狀態的示意圖。
圖6是根據本發明的一實施例所繪示的記憶體儲存裝置的待機方法的流程圖。
圖1是根據本發明的一實施例所繪示的記憶體儲存系統的功能方塊圖。請參照圖1，記憶體儲存系統10包括主機系統11與記憶體儲存裝置12。
主機系統11耦接至記憶體儲存裝置12並可將資料儲存至記憶體裝置12中或從記憶體裝置12中讀取資料。例如，主機系統11為可實質地與記憶體裝置12配合以儲存資料的任意系統，例如，電腦系統、數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等，而記憶體裝置12則可為隨身碟、記憶卡、固態硬碟(Solid State Drive,SSD)、安全數位(Secure Digital, SD)卡、小型快閃(Compact Flash,CF)卡或嵌入式儲存裝置等各式非揮發性記憶體儲存裝置。此外，記憶體儲存裝置12亦稱為NVM Express(NVMe)記憶體儲存裝置。
主機系統11包括連接介面111與處理器112。連接介面111耦接至處理器112。連接介面111用以連接記憶體儲存裝置12。換言之，主機系統11可藉由連接介面111與記憶體儲存裝置12通訊。須注意的是，連接介面111相容於NVMe連接介面標準。
處理器112可控制主機系統11的部分或整體操作。例如，處理器112可包括中央處理單元(CPU)、或是其他可程式化之一般用途或特殊用途的微處理器、數位訊號處理器(Digital Signal Processor,DSP)、可程式化控制器、特殊應用積體電路(Application Specific Integrated Circuits,ASIC)、可程式化邏輯裝置(Programmable Logic Device,PLD)或其他類似裝置或這些裝置的組合。
記憶體儲存裝置12包括連接介面121、記憶體控制器122、揮發性記憶體模組123及非揮發性記憶體模組124。連接介面121用以連接主機系統11。換言之，記憶體儲存裝置12可藉由連接介面121與主機系統11通訊。相應於連接介面111，連接介面121也相容於NVMe連接介面標準。
記憶體控制器122耦接至連接介面121、揮發性記憶體模組123及非揮發性記憶體模組124。記憶體控制器122用以控制揮發性記憶體模組123及非揮發性記憶體模組124的存取。此外， 記憶體控制器122也可控制記憶體裝置12的整體運作。例如，記憶體控制器122可包括中央處理單元(CPU)、或是其他可程式化之一般用途或特殊用途的微處理器、數位訊號處理器(DSP)、可程式化控制器、特殊應用積體電路(ASIC)、可程式化邏輯裝置(PLD)或其他類似裝置或這些裝置的組合。
揮發性記憶體模組123用以揮發性地儲存資料。例如，揮發性記憶體模組123可包括動態隨機存取記憶體(Dynamic random access memory,DRAM)模組以及用以控制動態隨機存取記憶體的記憶體控制器(亦稱為DRAM控制器)。DRAM控制器可根據記憶體控制器122的指令來存取DRAM模組。
非揮發性記憶體模組124用以非揮發性地儲存資料。例如，非揮發性記憶體模組124可包括單階胞(single level cell,SLC)NAND型快閃記憶體模組(即，一個記憶胞可儲存1個位元的快閃記憶體模組)、多階胞(multi level cell,MLC)NAND型快閃記憶體模組(即，一個記憶胞可儲存2個位元的快閃記憶體模組)、三階胞(triple level cell,TLC)NAND型快閃記憶體模組(即，一個記憶胞可儲存3個位元的快閃記憶體模組)、四階胞(quad level cell,QLC)NAND型快閃記憶體模組(即，一個記憶胞可儲存4個位元的快閃記憶體模組)及/或其他類型的快閃記憶體模組。
須注意的是，連接介面111與121之間存在電源供應路徑101與102，如圖1所示。電源供應路徑101亦稱為第一電源供應路徑。電源供應路徑102亦稱為第二電源供應路徑。電源供應 路徑101用以從主機系統11提供電源P1(亦稱為第一電源)至記憶體儲存裝置12。電源供應路徑102用以從主機系統11提供電源P2(亦稱為第二電源)至記憶體儲存裝置12。電源P1的電壓高於電源P2的電壓。例如，電源P1的電壓可為3.3伏特(Volt,V)，而電源P2的電壓可為1.35V。此外，電源P1與P2的電壓皆可以視實務需求調整，只要滿足電源P1的電壓高於電源P2的電壓即可。
當需要進入待機狀態時，主機系統11可將記憶體儲存裝置12的待機通知代碼設定為某一預設代碼(亦稱為第一預設代碼)。此待機通知代碼可儲存於記憶體儲存裝置12中。主機系統11可在記憶體儲存裝置12中修改此待機通知代碼以指示記憶體儲存裝置12進入待機狀態。
在一實施例中，記憶體儲存裝置12的揮發性記憶體模組123及/或非揮發性記憶體模組124中儲存有32個位元的NVMe控制器配置(controller configuration)代碼。例如，待機通知代碼可為此NVMe控制器配置中的第24個與第25個位元。主機系統11可在記憶體儲存裝置12中將待機通知代碼設定為01(或稱01b)，以指示記憶體儲存裝置12進入待機狀態。
響應於第一預設代碼，記憶體儲存裝置12可自動進入待機狀態。在待機狀態下，記憶體儲存裝置12可控制揮發性記憶體模組123處於自我更新模式(self-refresh mode)，並將記憶體儲存裝置12與主機系統11之間的電源供應路徑從電源供應路徑101切換為電源供應路徑102。
圖2是根據本發明的一實施例所繪示的記憶體儲存系統在正常工作狀態下的供電狀態的示意圖。請參照圖2，假設當前記憶體儲存裝置12操作於正常工作狀態。在正常工作狀態下，主機系統12可經由電源供應路徑101提供電源P1(例如3.3V的電源P1)至記憶體儲存裝置12。同時，記憶體儲存裝置12可經由電源供應路徑101接收電源P1並使用電源P1對揮發性記憶體模組123與非揮發性記憶體模組124供電。另外，在正常工作狀態下，電源供應路徑102可被切斷，以停止從主機系統11接收電源P2。
圖3是根據本發明的一實施例所繪示的記憶體儲存系統在待機狀態下的供電狀態的示意圖。請參照圖2，當偵測到待機通知代碼被更新為第一預設代碼時，記憶體儲存裝置12可從正常工作狀態(或其他狀態)切換至待機狀態。在待機狀態下，主機系統12可經由電源供應路徑102提供電源P2(例如1.35V的電源P2)至記憶體儲存裝置12。同時，記憶體儲存裝置12可經由電源供應路徑102接收電源P2並使用電源P2對揮發性記憶體模組123供電，以使揮發性記憶體模組123維持於自我更新模式。在自我更新模式下，揮發性記憶體模組123可使用電源P2來維持及/或更新揮發性記憶體模組123所儲存的資料。亦即，在自我更新模式下，揮發性記憶體模組123所儲存的資料並不會消失，也不需要將揮發性記憶體模組123所儲存的資料搬移或複製到非揮發性記憶體模組124中進行儲存或備份。藉此，當需要從待機狀態恢復為正常工作狀態時，揮發性記憶體模組123中的資料可直接被讀 取以接續執行先前尚未完成的動作。
另一方面，在待機狀態下，電源供應路徑101可被切斷，以停止從主機系統11接收電源P1。同時，記憶體儲存裝置12可切斷對非揮發性記憶體模組124(與記憶體控制器122)的供電。在一實施例中，相較於對電源P1進行降壓以對揮發性記憶體模組123進行供電，直接使用電壓較低的電源P2對揮發性記憶體模組123進行供電可具有較佳的電源使用效率。
在一實施例中，當需要關閉記憶體儲存裝置12時，主機系統11可在記憶體儲存裝置12中將關機通知(shutdown notificaton)代碼設定為一預設代碼(亦稱為第二預設代碼)。例如，關機通知代碼可以是上述NVMe控制器配置中的第14個與第15個位元。主機系統11可在記憶體儲存裝置12中將關機通知代碼設定為01(或稱01b)，以指示記憶體儲存裝置12進入關閉狀態。
響應於第二預設代碼，記憶體儲存裝置12可自動進入關閉狀態。在關閉狀態中，記憶體儲存裝置12可切斷電源供應路徑101與102。此外，在關閉狀態中，記憶體儲存裝置12可切斷對揮發性記憶體模組123與非揮發性記憶體模組124的供電。
圖4是根據本發明的一實施例所繪示的記憶體儲存系統在D3-cold狀態下的供電狀態的示意圖。請參照圖4，當偵測到關機通知代碼被更新為第二預設代碼時，記憶體儲存裝置12可從正常工作狀態(或其他狀態)切換至關機狀態。須注意的是，在圖4的實施例中，是以裝置電源狀態中的D3-cold狀態作為關機狀態的範 例。
在圖4的實施例中，當進入D3-cold狀態時，記憶體儲存裝置12會切斷其所有輸入輸出(IO)介面並將揮發性記憶體模組123中的資料搬移或複製到非揮發性記憶體模組124中進行儲存或備份。同時，記憶體儲存裝置12可根據資料搬移或複製結果更新快閃轉換層(flash translation layer,FTL)映射表格。此外，每進入一次D3-cold狀態，記憶體儲存裝置12會將其電源週期加1。在完成揮發性記憶體模組123中的資料搬移或複製後，記憶體儲存裝置12可切斷電源供應路徑101(與102)。此時，主機系統12會停止對記憶體儲存裝置12供電。同時，記憶體儲存裝置12也會切斷對揮發性記憶體模組123與非揮發性記憶體模組124的供電。
圖5是根據本發明的一實施例所繪示的記憶體儲存系統在D3-hot狀態下的供電狀態的示意圖。請參照圖5，須注意的是，在圖5的實施例中，是以裝置電源狀態中的D3-hot狀態作為關機狀態的範例。
在圖5的實施例中，當進入D3-hot狀態時，記憶體儲存裝置12也會切斷其所有IO介面並將揮發性記憶體模組123中的資料搬移或複製到非揮發性記憶體模組124中進行儲存或備份。同時，記憶體儲存裝置12可根據資料搬移或複製結果更新FTL映射表格。此外，每進入一次D3-hot狀態，記憶體儲存裝置12會將其電源週期加1。
須注意的是，相異於D3-cold狀態，在D3-hot狀態中，記憶體儲存裝置12可不切斷電源供應路徑101(但仍然切斷電源供應路徑102)。亦即，在D3-hot狀態下，主機系統12可維持使用電源P1對記憶體儲存裝置12供電。此外，在D3-hot狀態下，記憶體儲存裝置12可完整或僅部分地對揮發性記憶體模組123及/或非揮發性記憶體模組124供電。
當需要從D3-cold狀態(如圖4的實施例)或D3-hot狀態(如圖5的實施例)恢復為正常工作狀態時，記憶體儲存裝置12需要先執行初始化程序。在初始化程序中，記憶體儲存裝置12會將先前從揮發性記憶體模組123搬移或複製到非揮發性記憶體模組124的資料搬移或複製回揮發性記憶體模組123中。然後，記憶體儲存裝置12才可根據揮發性記憶體模組123中的資料(例如FTL映射表格)接續執行先前尚未完成的動作。
然而，若是從待機狀態(如圖3的實施例)恢復為正常工作狀態，則由於揮發性記憶體模組123在待機狀態中是被維持於自我更新模式，故所述初始化程序可不需執行。在進入正常工作狀態後，揮發性記憶體模組123中的資料(例如FTL映射表格)可直接被讀取以接續執行先前尚未完成的動作。因此，在一實施例中，從待機狀態恢復為正常工作狀態的速度可快於從關閉狀態(例如D3-cold或D3-hot狀態)恢復為正常工作狀態的速度。
在一實施例中，若盡可能地以圖3的實施例的待機狀態取代圖4或圖5的關機狀態，則可加快記憶體儲存裝置12恢復為 正常工作狀態的速度。另外，由於揮發性記憶體模組123在待機狀態中是被維持於自我更新模式，故即便頻繁進入待機狀態，記憶體儲存裝置12的寫入放大也不會過度增加。此外，由於記憶體儲存裝置12進入待機狀態可不增加其電源週期，故即便頻繁進入待機狀態，記憶體儲存裝置12的電源週期也不會過度增加。
須注意的是，在前述各實施例中，主機系統11所執行的操作皆可以視為是由處理器112所執行，且記憶體儲存裝置12所執行的操作皆可以視為是由記憶體控制器122所執行。
圖6是根據本發明的一實施例所繪示的記憶體儲存裝置的待機方法的流程圖。請參照圖6，在步驟S601中，由主機系統將所述記憶體儲存裝置的控制器配置代碼設定為第一預設代碼。在步驟S602中，響應於所述第一預設代碼，由所述記憶體儲存裝置自動進入待機狀態。在步驟S603中，在所述待機狀態下，由所述記憶體儲存裝置控制所述揮發性記憶體模組處於自我更新模式，並將所述記憶體儲存裝置與所述主機系統之間的電源供應路徑從第一電源供應路徑切換為第二電源供應路徑。
然而，圖6中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖6中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖6的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，相較於D3-cold或D3-hot等關閉狀態，在所述待機狀態下，NVMe記憶體儲存裝置可控制其揮發性記憶體模 組處於自我更新模式，並將記憶體儲存裝置與主機系統之間的電源供應路徑從第一電源供應路徑切換為第二電源供應路徑。藉此，即便記憶體儲存裝置頻繁進入待機狀態，記憶體儲存裝置的寫入放大與電源週期也不會被過度放大，進而延長記憶體儲存裝置的使用壽命。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S601~S603:步驟

Claims (10)

  1. 一種記憶體儲存裝置的待機方法，其中該記憶體儲存裝置具有一揮發性記憶體模組與一非揮發性記憶體模組，且該待機方法包括： 由一主機系統將該記憶體儲存裝置的一待機通知代碼設定為一第一預設代碼； 響應於該第一預設代碼，由該記憶體儲存裝置自動進入一待機狀態；以及 在該待機狀態下，由該記憶體儲存裝置控制該揮發性記憶體模組處於一自我更新模式，並將該記憶體儲存裝置與該主機系統之間的一電源供應路徑從一第一電源供應路徑切換為一第二電源供應路徑。
  2. 如請求項1所述的待機方法，其中該第一電源供應路徑用以從該主機系統提供一第一電源至該記憶體儲存裝置，該第二電源供應路徑用以從該主機系統提供一第二電源至該記憶體儲存裝置，且該第一電源的電壓高於該第二電源的電壓。
  3. 如請求項2所述的待機方法，更包括： 在一正常工作狀態下，由該記憶體儲存裝置經由該第一電源供應路徑接收該第一電源並使用該第一電源對該揮發性記憶體模組與該非揮發性記憶體模組供電；以及 在該待機狀態下，由該記憶體儲存裝置經由該第二電源供應路徑接收該第二電源並使用該第二電源對該揮發性記憶體模組供電，以使該揮發性記憶體模組維持於該自我更新模式。
  4. 如請求項3所述的待機方法，更包括： 在該待機狀態下，由該記憶體儲存裝置切斷對該非揮發性記憶體模組的供電。
  5. 如請求項1所述的待機方法，更包括： 由該主機系統將該記憶體儲存裝置的一關機通知代碼設定為一第二預設代碼； 響應於該第二預設代碼，由該記憶體儲存裝置自動進入一關閉狀態；以及 在該關閉狀態中，由該記憶體儲存裝置切斷該第一電源供應路徑與該第二電源供應路徑，且該記憶體儲存裝置切斷對該揮發性記憶體模組與該非揮發性記憶體模組的供電。
  6. 一種記憶體儲存系統，包括： 一主機系統；以及 一記憶體儲存裝置，其具有一揮發性記憶體模組與一非揮發性記憶體模組， 其中該主機系統用以將該記憶體儲存裝置的一待機通知代碼設定為一第一預設代碼， 響應於該第一預設代碼，該記憶體儲存裝置自動進入一待機狀態，並且 在該待機狀態下，該記憶體儲存裝置控制該揮發性記憶體模組處於一自我更新模式，並將該記憶體儲存裝置與該主機系統之間的一電源供應路徑從一第一電源供應路徑切換為一第二電源供應路徑。
  7. 如請求項6所述的記憶體儲存系統，其中該第一電源供應路徑用以從該主機系統提供一第一電源至該記憶體儲存裝置，該第二電源供應路徑用以從該主機系統提供一第二電源至該記憶體儲存裝置，且該第一電源的電壓高於該第二電源的電壓。
  8. 如請求項7所述的記憶體儲存系統，其中在一正常工作狀態下，該記憶體儲存裝置經由該第一電源供應路徑接收該第一電源並使用該第一電源對該揮發性記憶體模組與該非揮發性記憶體模組供電，並且 在該待機狀態下，該記憶體儲存裝置經由該第二電源供應路徑接收該第二電源並使用該第二電源對該揮發性記憶體模組供電，以使該揮發性記憶體模組維持於該自我更新模式。
  9. 如請求項8所述的記憶體儲存系統，其中在該待機狀態下，該記憶體儲存裝置切斷對該非揮發性記憶體模組的供電。
  10. 如請求項6所述的記憶體儲存系統，其中該主機系統更用以將該記憶體儲存裝置的一關機通知代碼設定為一第二預設代碼， 響應於該第二預設代碼，該記憶體儲存裝置自動進入一關閉狀態，並且 在該關閉狀態中，該記憶體儲存裝置切斷該第一電源供應路徑與該第二電源供應路徑，且該記憶體儲存裝置切斷對該揮發性記憶體模組與該非揮發性記憶體模組的供電。
TW109132047A 2020-09-17 2020-09-17 記憶體儲存裝置的待機方法與記憶體儲存系統 TWI757874B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109132047A TWI757874B (zh) 2020-09-17 2020-09-17 記憶體儲存裝置的待機方法與記憶體儲存系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109132047A TWI757874B (zh) 2020-09-17 2020-09-17 記憶體儲存裝置的待機方法與記憶體儲存系統

Publications (2)

Publication Number Publication Date
TWI757874B true TWI757874B (zh) 2022-03-11
TW202213095A TW202213095A (zh) 2022-04-01

Family

ID=81710596

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109132047A TWI757874B (zh) 2020-09-17 2020-09-17 記憶體儲存裝置的待機方法與記憶體儲存系統

Country Status (1)

Country Link
TW (1) TWI757874B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI260023B (en) * 2004-10-29 2006-08-11 Etron Technology Inc Accelerated power-on procedure for low-power RAM
TWI516925B (zh) * 2011-12-27 2016-01-11 英特爾股份有限公司 非揮發性記憶體之適應性組態
US20170054805A1 (en) * 2010-08-27 2017-02-23 Millennium Enterprise Corporation Storage Device having Master and Slave Storage Device Modes
US20170168890A1 (en) * 2015-12-09 2017-06-15 Samsung Electronics Co., Ltd. Electronic system with memory data protection mechanism and method of operation thereof
TWI684914B (zh) * 2018-12-25 2020-02-11 技嘉科技股份有限公司 免開機更新在板資料的電子裝置以及電子裝置包裝總成
CN110867201A (zh) * 2018-08-27 2020-03-06 龙芯中科技术有限公司 存储单元及多端口静态随机存储器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI260023B (en) * 2004-10-29 2006-08-11 Etron Technology Inc Accelerated power-on procedure for low-power RAM
US20170054805A1 (en) * 2010-08-27 2017-02-23 Millennium Enterprise Corporation Storage Device having Master and Slave Storage Device Modes
TWI516925B (zh) * 2011-12-27 2016-01-11 英特爾股份有限公司 非揮發性記憶體之適應性組態
US20170168890A1 (en) * 2015-12-09 2017-06-15 Samsung Electronics Co., Ltd. Electronic system with memory data protection mechanism and method of operation thereof
CN110867201A (zh) * 2018-08-27 2020-03-06 龙芯中科技术有限公司 存储单元及多端口静态随机存储器
TWI684914B (zh) * 2018-12-25 2020-02-11 技嘉科技股份有限公司 免開機更新在板資料的電子裝置以及電子裝置包裝總成

Also Published As

Publication number Publication date
TW202213095A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
JP6334828B2 (ja) セルフリフレッシュ省電力モードを有するソリッドステートドライブ
US9817596B2 (en) Non-volatile memory systems and methods of managing power of the same
US10139884B2 (en) Power loss protection for solid state drives
US11995348B2 (en) Data and power management of partitioned buffer in a storage device
TWI710890B (zh) 記憶裝置之深度省電模式退出控制
US9483096B2 (en) Host interface of a memory device supplied with regulated or non-regulated power based on operating mode of the memory device
TW201800930A (zh) 資料儲存裝置之資料儲存方法
US9965400B2 (en) Memory management method, memory control circuit unit and memory storage device
TW202008174A (zh) 斷電保護方法及系統
US11630587B2 (en) Storage device and a data backup method thereof
US11500446B2 (en) Reducing power consumption in nonvolatile memory due to standby leakage current
TWI757874B (zh) 記憶體儲存裝置的待機方法與記憶體儲存系統
US11941269B2 (en) Data storage device with enhanced power mode management
US11966613B2 (en) Selective device power state recovery method
TWI738235B (zh) 用來進行恢復管理的方法以及記憶裝置及其控制器以及電子裝置
US20210151098A1 (en) Utilizing nand buffer for dram-less multilevel cell programming
TW201314572A (zh) 使用反及閘快閃記憶體的電子裝置及其記憶體管理方法
JP2010026950A (ja) 記憶装置
TWI768373B (zh) 記憶體儲存裝置的電源控制方法與記憶體儲存系統
US11977746B2 (en) Storage device and a data backup method thereof
US20230035137A1 (en) Idle power mode for external storage device
KR20150020843A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
US12001233B2 (en) Balancing current consumption between different voltage sources
US11544203B2 (en) Sequencer chaining circuitry
US11776634B2 (en) Pulsed bias for power-up or read recovery