TWI756550B - 可抑制輸出信號之變化的輸出級電路、運算放大器與信號放大方法 - Google Patents

可抑制輸出信號之變化的輸出級電路、運算放大器與信號放大方法 Download PDF

Info

Publication number
TWI756550B
TWI756550B TW108125328A TW108125328A TWI756550B TW I756550 B TWI756550 B TW I756550B TW 108125328 A TW108125328 A TW 108125328A TW 108125328 A TW108125328 A TW 108125328A TW I756550 B TWI756550 B TW I756550B
Authority
TW
Taiwan
Prior art keywords
circuit
compensation
signal
gain stage
current
Prior art date
Application number
TW108125328A
Other languages
English (en)
Other versions
TW202044751A (zh
Inventor
曾德修
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Publication of TW202044751A publication Critical patent/TW202044751A/zh
Application granted granted Critical
Publication of TWI756550B publication Critical patent/TWI756550B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45094—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H03F3/303—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本案係為運算放大器的輸出級電路、運算放大器與應用於運算放大器的信號放大方法。輸出級電路包含反相電路與補償模組。反相電路電連接於運算放大器的增益級電路，其係產生運算放大器的輸出信號。補償模組電連接於反相電路與增益級電路。補償模組包含第一補償電路。第一補償電路包含第一電流提供路徑與第一抑制啟動電路。第一電流提供路徑提供第一補償電流。第一抑制啟動電路於第一補償條件滿足時，將第一補償電流傳導至反相電路。第一補償條件與增益級電路所產生之第一增益級信號相關。輸出信號的變化因為第一補償電流而被抑制。

Description

可抑制輸出信號之變化的輸出級電路、運算放大 器與信號放大方法
本發明是有關於一種輸出級電路、運算放大器與信號放大方法，且特別是有關於一種可抑制運算放大器之輸出信號的變動之輸出級電路、運算放大器與信號放大方法。
運算放大器(OpAmp)被廣泛應用於當代的各種電子裝置裡。舉例而言，運算放大器可被用於驅動顯示面板(例如，液晶顯示器(liquid crystal display，簡稱為LCD)面板)的驅動電路。
請參見第1圖，其係運算放大器的內部電路配置之示意圖。運算放大器10包含反相輸入端Nin1、非反相輸入端Nin2、輸出端Nout、差動輸入級電路11、增益級電路13，以及輸出級電路15。增益級電路13電連接於差動輸入級電路11與輸出級電路15。
如第1圖所示，運算放大器10的反相輸入端Nin1連接至其輸出端Nout。因為輸出信號Vout隨著輸入信號Vin(Vin=Vout)改變的緣故，此種裝置稱為電壓隨耦器(“voltage follower，簡稱為VF)。因 其增益為“1”的緣故，電壓隨耦器亦稱為單位增益緩衝器(unity gain buffer)。
差動輸入級電路11將輸入信號Vin與輸出信號Vout之間的電壓差放大後產生輸入級信號。之後，增益級電路13提供電壓增益予輸入級信號，並據以產生增益級信號Vgu/Vgd。輸出級電路15進一步將增益級信號Vgu/Vgd轉換為輸出信號Vout。
實際設計電路時，輸入信號Vin可能在瞬間發生變化，導致輸出信號Vout的暫態值(transitory value)可能超過輸出信號Vout的終值(final value)。輸出信號Vout的暫態值超過輸出信號Vout的終值的現象稱為"過衝(overshoot)"。相反的，當輸出信號Vout的暫態值較輸出信號Vout的終值低的時候，此種現象稱為“欠衝(undershoot)”。
請參見第2A圖，其係運算放大器的輸出信號Vout存在過衝現象的波形圖。波形w11代表輸入信號Vin的電壓自相對低電壓顯著地轉換至相對高電壓。波形w12表示輸出信號Vout的電壓因應輸入信號Vin的顯著增加而在瞬間增加。如虛線橢圓CV1所示，輸出信號Vout的暫態響應(transient response)存在過衝現象。
請參見第2B圖，其係運算放大器的輸出信號Vout存在欠衝現象的波形圖。波形w21代表輸入信號Vin的電壓自相對高電壓顯著地轉換至相低電壓。波形w22代表輸出信號Vout的電壓因應輸入信號Vin的顯著減少而瞬間減少。如虛線橢圓CV2所示，輸出信號Vout的暫態響應產生欠衝現象。
過衝現象與欠衝現象代表單一增益放大器的輸出信號Vout無法立即地反應輸入信號Vin的電壓變化。因此，亟需能降低過衝現象與欠衝現象的方式。
本發明係有關於一種輸出級電路、運算放大器與信號放大方法。藉由設置補償模組的方式，本發明的輸出級電路、運算放大器與信號放大方法可抑制運算放大器之輸出信號的變動。
根據本發明之第一方面，提出一種應用於運算放大器的輸出級電路。輸出級電路反相電路與補償模組。反相電路電連接於運算放大器的增益級電路。反相電路產生運算放大器的輸出信號。補償模組電連接於反相電路與增益級電路。補償模組包含第一補償電路與第一抑制啟動電路。第一補償電路包含提供第一補償電流的第一電流提供路徑。第一抑制啟動電路電連接於第一電流提供路徑與反相電路。於第一補償條件滿足時，第一抑制啟動電路將第一補償電流傳導至反相電路。第一補償條件與增益級電路所產生之第一增益級信號相關。輸出信號的變化因該第一補償電流而被抑制。
根據本發明之第二方面，提出一種運算放大器。運算放大器包含：差動輸入級電路、增益級電路、以及輸出級電路。差動輸入級電路對運算放大器的輸入信號與輸出信號之間的電壓差放大以產生輸入級信號。增益級電路電連接於差動輸入級電 路。增益級電路提供電壓增益予輸入級信號並據以產生第一增益級信號。輸出級電路包含：反相電路與補償模組。反相電路電連接於該增益級電路，其係產生輸出信號。補償模組電連接於反相電路。補償模組包含第一補償電路與第一抑制啟動電路。第一補償電路包含提供第一補償電流的第一電流提供路徑。第一抑制啟動電路電連接於第一電流提供路徑與反相電路。於第一補償條件滿足時，第一抑制啟動電路將第一補償電流傳導至反相電路。第一補償條件與第一增益級信號相關。輸出信號的變化因第一補償電流而被抑制。
根據本發明之第三方面，提出一種應用於運算放大器的信號放大方法。信號放大方法包含以下步驟。首先，對於在運算放大器的輸入信號與輸出信號之間的電壓差加以放大以產生輸入級信號。接著，提供電壓增益至輸入級信號並據以產生第一增益級信號。其後，產生輸出信號。於與該第一增益級信號相關之第一補償條件滿足時，傳導第一補償電流以調整第一增益級信號。其中，輸出信號的變化因該第一補償電流而被抑制。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
10、20、40:運算放大器
11、21、31、41、51:差動輸入級電路
13、23、33、43:增益級電路
15、25、35、45:輸出級電路
Nin1:反相輸入端
Nin2:非反相輸入端
Vin:輸入信號
Nout:輸出端
Vout:輸出信號
CV1、CV2、CV3、CV4:虛線橢圓
w11、w12、w21、w22、w31、w32、w32’、w33、w33’、w41、w42’、w42、w43、w43’:波形
251、351、451:反相電路
253、453、4532、4533、4535:補償模組
253a、353a、453a、4532a、4533a、4535a:過衝補償電路
253b、353b、453b、4532b、4533b、4535b:欠衝補償電路
Ngu、Ngd:增益級端點
S31、S35、S37、S38、S39、S41、S42、S43、S44、S45、S46、S47、S51、S52、S53、S54、S55、S56、S57:步驟
Vdd:供應電壓
Gnd:接地電壓(端)
icu:過衝補償電流
icd:欠衝補償電流
Nmu、Nmd:間接端點
Vmu、Vmd:間接信號
C1、C2:穩壓電容
Vgu、Vgd:增益級信號
Isu、Isd:電流源
MPi、MNi:電晶體
iou、iod:輸出電流
3535a、3536a、4536a、4537a、556a、557a:電流提供路徑
3535b、3536b、4536b、4537b、556b、557b:抑制啟動電路
PMOS:電晶體Mu1、Mu2、Mpg
NMOS:電晶體Md1、Md2、Mng
Ru、Rd:電阻
CMPen:觸發信號
4535c:觸發電路
Vin_new:當前輸入信號
Vin_old:先前輸入信號
第1圖，其係運算放大器的內部電路配置之示意圖。
第2A圖，其係運算放大器的輸出信號Vout存在過衝現象的波形圖。
第2B圖，其係運算放大器的輸出信號Vout存在欠衝現象的波形圖。
第3圖，其係運算放大器採用可以抑制過衝及/或欠衝之補償模組的示意圖。
第4圖，其係補償模組之操作的流程圖。
第5A圖，其係過衝補償電路之實施例的示意圖。
第5B圖，其係在輸入信號Vin由相對低電壓顯著地轉換至相對高電壓時，如第5A圖所示的補償電路利用補償電流間接地影響輸出信號Vout之示意圖。
第6圖，其係如第5A圖所示之補償電路的操作流程圖。
第7A圖，其係欠衝補償電路之實施例的示意圖。
第7B圖，其係在輸入信號Vin由相對高電壓顯著地轉換至相對低電壓時，如第7A圖所示的補償電路利用補償電流間接地影響輸出信號Vout之示意圖。
第8圖，其係如第7A圖所示之補償電路的操作的流程圖。
第9圖，其係補償模組的一個實施例之示意圖。
第10圖，其係補償模組的另一個實施例之示意圖。
第11圖，其係再一個補償模組的實施例之示意圖。
第12圖，其係包含觸發電路的補償模組之示意圖。
第13圖，其係於具有疊接電路的增益級電路採用補償模組之示意圖。
如上所述，希望能減少單位增益緩衝器的過衝現象與欠衝現象。為此，根據本揭露的一個實施例，於運算放大器的輸出級電路設置補償模組。藉由補償模組的設置，運算放大器可即時地抑制過衝現象與欠衝現象。
請參見第3圖，其係運算放大器採用可以抑制過衝及/或欠衝之補償模組的示意圖。在本文中，輸出級電路25包含反相電路251與補償模組253。反相電路251電連接於增益級電路23與差動輸入級電路21。補償模組253進一步包含電連接於增益級電路23與反相電路251之間的過衝補償電路253a及/或欠衝補償電路253b。
當輸入信號Vin維持在穩態時，輸出信號Vout亦維持在穩態。此時，過衝補償電路253a與欠衝補償電路253b均未致能。換言之，當運算放大器20處於穩態時，過衝補償電路253a與欠衝補償電路253b均不會運作。
請參見第4圖，其係補償模組之操作的流程圖。首先，判斷輸入信號Vin是否維持不變(步驟S31)。若步驟S31的判斷結果為肯定，流程結束。否則，致能補償模組253(步驟S35)。致能補償模組253因應輸入信號Vin的增加或減少而操作(步驟S37)。
當輸入信號Vin增加時，致能過衝補償電路253a並禁能欠衝補償電路253b。過衝補償電路253被致能後，將選擇性地產生用於減少輸出信號Vout的補償電流icu(步驟S38)。第5A、5B、6圖將說明與過衝補償電路253a操作相關的其他細節，包含過衝補償條件、何時產生補償電流icu，以及補償電流icu的產生如何改變輸出信號Vout等。
另一方面，若輸入信號Vin減少時，則需禁能過衝補償電路253a並致能欠衝補償電路253b。欠衝補償電路253b被致能後，將選擇性地產生另一個用於增加輸出信號Vout的欠衝補償電流icd(步驟S39)。第7A、7B、8圖將說明與欠衝補償電路253b操作相關的更多細節，包含欠衝補償條件、何時產生欠衝補償電流icd，以及欠衝補償電流icd如何改變輸出信號Vout等。
簡言之，過衝補償電路253a可抑制過衝現象，而欠衝補償電路253b可抑制欠衝現象。因此，過衝補償電路253a與欠衝補償電路253b的運作彼此獨立。在實際應用中，運算放大器可因應輸出信號Vout可能的變化，僅包含過衝補償電路253a或欠衝補償電路253b的其中一者。
請一併參看第5A、7A圖。差動輸入級電路31在接收輸入信號Vin後，產生輸入級信號至增益級電路33。之後，增益級電路33提供電壓增益至輸入級信號，並據以產生增益級信號Vgu(第5A圖)/Vgd(第7A圖)至輸出級電路35。在第5A圖所示的運算放大器的實施例中，假設補償模組僅包含過衝補償電路353a而不包含欠衝補償電路。在第7A圖所示的運算放大器的實施例中，假設補償模組僅包含欠衝補償電路353b而不包含過衝補償電路。
第5A、7A圖中的反相電路351具有相同的元件，例如：包含電晶體MPi、MNi的反相器(inverter)、穩壓電容C1、C2。電晶體MPi、MNi與穩壓電容C1、C2以對稱方式設置。
電晶體MPi的閘極經由增益級端點Ngu而電連接於過衝補償電路與增益級電路33。在增益級端點Ngu的信號(增益級信號Vgu) 將決定電晶體MPi是否導通。第5A、5B、6圖將說明電晶體MPi的切換狀態如何決定，以及與其相關的後續操作。
另一方面，電晶體MNi的閘極經由增益級端點Ngd而電連接於欠衝補償電路與增益級電路33。在增益級端點Ngd的信號(增益級信號Vgd)將決定電晶體MNi是否導通。第7A、7B、8圖將說明電晶體MNi的切換狀態如何決定，以及與其相關的後續操作。
增益級電路33產生增益級信號Vgu、Vgd。基本上，輸入信號Vin與增益級信號Vgu、Vgd之間的關係可被整理如下。當輸入信號Vin的電壓增加時，增益級信號Vgu、Vgd的電壓減少。或者，當輸入信號Vin的電壓減少時，增益級信號Vgu、Vgd的電壓增加。在本案中，除增益級電路33外，增益級信號Vgu、Vgd也會受到補償模組的影響。簡言之，增益級信號Vgu受到過衝補償電路353a的操作影響，而增益級信號Vgd受到欠衝補償電路353b的操作影響。
根據前述說明可以得知，增益級信號Vgu的電壓隨著輸入信號Vin的電壓增加而減少。根據本揭露的實施例，針對相同的輸入信號Vin的變化量，當輸出級電路搭配過衝補償電路353a使用時，其增益級信號Vgu的減少幅度，較不具過衝補償電路353a之輸出級電路的減少幅度小。換言之，過衝補償電路353a可以調節增益級信號Vgu因輸入信號Vin的增加而被影響的幅度。接著利用第5A、5B、6圖說明如何設計過衝補償電路353a。
請參見第5A圖，其係過衝補償電路之實施例的示意圖。過衝補償電路353a包含：電流提供路徑3535a與抑制啟動電路3535b。在本文中，將電流提供路徑3535a與抑制啟動電路3535b之間的端點定義為間接端點Nmu，以及將間接端點Nmu的信號定義為間接信號 Vmu。電流提供路徑3535a電連接於用於提供供應電壓Vdd的電壓源；抑制啟動電路3535b則電連接於電流提供路徑3535a與增益級端點Ngu。
電流提供路徑3535a持續提供補償電流icu，而抑制啟動電路3535b選擇性將補償電流icu自供應電壓Vdd導通至增益級端點Ngu。在本文中，定義一個過衝補償條件。當過衝補償條件滿足時，抑制啟動電路3535b將補償電流icu導通至增益級端點Ngu，使增益級信號Vgu的電壓因此而增加。連帶的，輸出信號Vout的電壓將因增益級信號Vgu的電壓增加而相對應地減少。一旦輸出信號Vout的電壓減少，過衝現象也相對舒緩。
當補償電流icu流至增益級端點Ngu時，增益級信號Vgu的電壓因此而些微地增加。增益級信號Vgu的些微增加將使在電晶體MPi的源極與閘極之間的電壓差減少，連帶使電晶體MPi的導通程度受影響。因為增益級信號Vgu的電壓減少的緣故，自供應電壓Vdd流出至輸出端Nout的輸出電流iou將略為減少。受到輸出電流iou減少的影響，輸出信號Vout的電壓將降低，進而達到抑制過衝現象的效果。因此，過衝現象可因補償電流icu的導通而間接地被抑制。
請參見第5B圖，其係在輸入信號Vin由相對低電壓顯著地轉換至相對高電壓時，如第5A圖所示的補償電路利用補償電流間接地影響輸出信號Vout之示意圖。波形w31代表輸入信號Vin。波形w32’、w33’分別代表未採用過衝補償電路353a時的增益級信號Vgu與輸出信號Vout。波形w32、w33分別代表採用過衝補償電路353a時的增益級信號Vgu與輸出信號Vout。
虛線橢圓CV3代表當輸入信號Vin由相對低電壓顯著地轉換至相對高電壓的時點，此處考慮虛線橢圓CV3內的波形w32、w32’、w33、w33。虛線橢圓CV3中，由波形w32、w32’可以看出增益級信號Vgu下降一定程度，由波形w33、w33’可以看出當輸入信號Vin顯著地增加時，輸出信號Vout立刻顯著提升。
與波形w32’相較，波形w32代表採用過衝補償電路353a時，增益級信號Vgu的最小電壓值會提升。也就是說，當過衝補償電路353a提供補償電流icu至增益級端點Ngu的同時，增益級信號Vgu的電壓隨著增加。在此同時，波形w33代表採用過衝補償電路353a時，輸出信號Vout的最大電壓值變得相對平坦。亦即，因應過衝補償電流icu的產生，輸出信號Vout的電壓將減少且過衝現象被抑制。
請參見第6圖，其係如第5A圖所示之補償電路的操作流程圖。首先，電流提供路徑3535a提供補償電流icu(步驟S41)，且間接信號Vmu因此而增加(步驟S42)。在此同時，增益級信號Vgu因應輸入信號Vin的上升而減少。接著，抑制啟動電路3535b比較增益級信號Vgu與過衝臨界值Vgu_th，進而判斷過衝補償條件(例如，Vgu<Vgu_th)是否滿足(步驟S43)。若步驟S43的判斷結果為否定，則流程結束，且過衝補償電路3535b並不會影響增益級信號Vgu的電壓與輸出信號Vout的電壓。
若步驟S43的判斷結果為肯定，過衝補償電路3535b進行操作並將過衝補償電流icu傳送至增益級端點Ngu(步驟S44)。由於過衝補償電流icu將供應電壓Vdd傳送至增益級端點Ngu的緣故，增益級信號Vgu的電壓因此而增加(步驟S45)。隨著增益級信號Vgu的電壓增加，電晶體MPi自供應電壓Vdd導通至輸出端Nout的輸出電流iou將減少 (步驟S46)。其後，輸出信號Vout將減少，且過衝現象因此而被抑制(步驟S47)。
根據前述說明可以得知，增益級信號Vgd的電壓隨著輸入信號Vin的電壓減少而增加。根據本揭露的實施例，針對相同的輸入信號Vin的變化量，當輸出級電路搭配欠衝補償電路353b使用時，其增益級信號Vgd的增加幅度，較不具欠衝補償電路353b之輸出級電路的增加幅度小。換言之，欠衝補償電路353b可以調節增益級信號Vgd因輸入信號Vin的減少而被影響的幅度。接著利用第7A、7B、8圖說明如何設計欠衝補償電路35ba。
請參見第7A圖，其係欠衝補償電路之實施例的示意圖。欠衝補償電路353b包含：電流提供路徑3536a與抑制啟動電路3536b。在本文中，將電流提供路徑3536a與抑制啟動電路3536b之間的端點定義為間接端點Nmd，以及將間接端點Nmd的信號定義為間接信號Vmd。電流提供路徑3536a電連接於用於提供接地電壓Gnd的另一個電壓源(提供接地電壓Gnd的接地端)；抑制啟動電路3536b則電連接於電流提供路徑3536a與增益級端點Ngd。
電流提供路徑3536a持續提供欠衝補償電流icd，而抑制啟動電路3536b選擇性將欠衝補償電流icd自增益級端點Ngu導通至接地電壓Gnd。在本文中，定義一個欠衝補償條件。當欠衝補償條件滿足時，抑制啟動電路3536b將欠衝補償電流icd導通至增益級端點Ngd，使增益級信號Vgd的電壓因此而減少。連帶的，輸出信號Vout的電壓將因增益級信號Vgd的電壓減少而相對應地增加。一旦輸出信號Vout的電壓增加，欠衝現象也相對舒緩。
當欠衝補償電流icd流至增益級端點Ngu時，增益級信號Vgd的電壓因此而些微地減少。增益級信號Vgd的些微減少將使在電晶體MPi的閘極與源極之間的電壓差減少，連帶使電晶體MNi的導通受影響。因為增益級信號Vgd的電壓增加的緣故，自輸出端Nout流至接地電壓Gnd的輸出電流iod將略為減少。受到輸出電流iod減少的影響，輸出信號Vout的電壓將增加，進而達到抑制欠衝現象的效果。因此，欠衝現象可因欠衝補償電流icd的導通而間接地被抑制。
請參見第7B圖，其係在輸入信號Vin由相對高電壓顯著地轉換至相對低電壓時，如第7A圖所示的補償電路利用補償電流間接地影響輸出信號Vout之示意圖。波形w41代表輸入信號Vin。波形w42’、w43’分別代表未採用欠衝補償電路353b時的增益級信號Vgd與輸出信號Vout。波形w42、w43分別代表使用欠衝補償電路353b時的增益級信號Vgd與輸出信號Vout。
虛線橢圓CV4代表當輸入信號Vin由相對高電壓顯著地轉換至相對低電壓的時點，此處考慮在虛線橢圓CV4內的波形w42、w42’、w43、w43’。在虛線橢圓CV4中，由波形w42、w42’可以看出增益級信號Vgd增加一定幅度，且波形w43、w43’代表當輸入信號Vin顯著地減少時，輸出信號Vou立刻顯著地減少。
與波形w42’相較，波形w42代表採用欠衝補償電路353b時，增益級信號Vgd的最大電壓值會變降低。也就是說，當欠衝補償電路353b提供欠衝補償電流icd至增益級端點Ngd的同時，增益級信號Vgd的電壓隨著減少。在此同時，波形w43代表採用欠衝補償電路353b時，輸出信號Vout的最小電壓值變得相對平坦。亦即，因應欠衝補償電流icd的產生，輸出信號Vout的電壓將增加且欠衝現象被抑制。
請參見第8圖，其係如第7A圖所示之補償電路的操作的流程圖。首先，電流提供路徑3535b提供欠衝補償電流icd(步驟S51)，且間接信號Vmd因此而減少(步驟S52)。在此同時，增益級信號Vgd因應輸入信號Vin的降低而增加。接著，抑制啟動電路3536b比較增益級信號Vgd與欠衝臨界值Vgd_th，進而判斷欠衝補償條件(例如，Vgd>Vgd_th)是否滿足(步驟S53)。若步驟S53的判斷結果為否定，則流程結束，且欠衝補償電路3536b並不會影響增益級信號Vgu的電壓與輸出信號Vout的電壓。
當步驟S53的判斷結果為肯定，欠衝補償電路3536b進行操作並將欠衝補償電流icd傳送至增益級端點Ngd(步驟S54)。由於欠衝補償電流icd將接地電壓Gnd傳送至增益級端點Ngd的緣故，增益級信號Vgd的電壓因此而減少(步驟S55)。隨著增益級信號Vgd的電壓減少，電晶體MNi自輸出端Nout導通至接地端Gnd的輸出電流iod將減少(步驟S56)。其後，輸出信號Vout的電壓將增加，且欠衝現象因此而被抑制(步驟S57)。
第9、10、11圖為補償模組的不同實施例。為便於說明，運算放大器的電路僅繪式於第9圖。第10、11圖未繪式差動輸入級電路、增益級電路與反相電路。
請參見第9圖，其係補償模組的一個實施例之示意圖。運算放大器40包含差動輸入級電路41、增益級電路43，與輸出級電路45。輸出級電路45包含補償模組453與反相電路451。補償模組453進一步包含：過衝補償電路453a與欠衝補償電路453b。
在過衝補償電路453a中，假設電流提供路徑為電流源Isu，以及假設抑制啟動電路為PMOS電晶體Mu1。其中，PMOS電晶 體Mu1的源極電連接於間接端點Nmu，且PMOS電晶體Mu1的閘極與汲極電連接於增益級端點Ngu。
當間接信號Vmu(等於源極PMOS電晶體Mu1的源極電壓)與增益級信號Vgu(等於PMOS電晶體Mu1的閘極與汲極的電壓)之間的電壓差，大於PMOS電晶體Mu1的電晶體臨界值(VthMu1)(即，(Vmu-Vgu)>VthMu1)時，PMOS電晶體Mu1將導通。換言之，當不等式Vgu<(Vmu-VthMu1)滿足時，PMOS電晶體Mu1導通，且過衝補償電流icu自供應電壓Vdd流至增益級端點Ngu。因此，(Vmu-VthMu1)可視為過衝補償電路453a的過衝臨界值Vgu_th。即，Vgu_th=(Vmu-VthMu1)。
在欠衝補償電路453b中，假設電流提供路徑為另一個電流源Isd，以及假設抑制啟動電路為NMOS電晶體Md1。其中，NMOS電晶體Md1的源極電連接於間接端點Nmd，且NMOS電晶體Md1的閘極與汲極電連接於增益級端點Ngd。
當增益級信號Vgd(相當於NMOS電晶體Md1的閘極與汲極的電壓)與間接信號Vmd(相當於NMOS電晶體Md1的源極的電壓)之間的電壓差，大於NMOS電晶體Md1的電晶體臨界值(VthMd1)(亦即，(Vgd-Vmd)>VthMd1)時，NMOS電晶體Md1將導通。換言之，當不等式Vgd>(Vmd+VthMd1)滿足時，NMOS電晶體Md1導通，且欠衝補償電流icd自增益級端點Ngd流至接地端Gnd。因此，(Vmd+VthMd1)可視為欠衝補償電路453b的過衝臨界值Vgd_th。即，Vgd_th=(Vmd+VthMd1)。
請參見第10圖，其係補償模組的另一個實施例之示意圖。在第10圖中，補償模組4532包含過衝補償電路4532a與欠衝補償電路4532b。
在過衝補償電路4532a中，以PMOS電晶體Mu2作為電流提供路徑，以及以PMOS電晶體Mu1作為抑制啟動電路。PMOS電晶體Mu2的源極電連接於電壓源Vdd，且PMOS電晶體Mu2的閘極與汲極電連接於間接端點Nmu。由於PMOS電晶體Mu1的連接方式與第9圖相似，此處不再說明其細節。
當不等式(Vmu-Vgu)>VthMu1滿足時，PMOS電晶體Mu1將導通。又，當PMOS電晶體Mu2導通時，間接信號Vmu可被表示為供應電壓Vdd減去PMOS電晶體Mu2的電晶體臨界值電壓(VthMu2)後的電壓，即，Vmu=(Vdd-VthMu2)。根據(Vmu-Vgu)>VthMu1與Vu=(Vdd-VthMu2)這兩個式子，當不等式Vgu<(Vdd-VthMu2-VthMu1)滿足時，PMOS電晶體Mu1將關閉。因此，(Vdd-VthMu2-VthMu1)可視為過衝補償電路4532a的過衝臨界值Vgu_th。亦即，Vgu_th=(Vdd-VthMu2-VthMu1)。
在欠衝補償電路4532b中，以NMOS電晶體Md2作為電流提供路徑，以及以NMOS電晶體Md1作為抑制啟動電路。NMOS電晶體Md2的源極電連接於接地端Gnd，且NMOS電晶體Md2閘極的與汲極電連接於間接端點Nmd。由於NMOS電晶體Md1的連接方式與第9圖相似，此處不再說明其細節。
當不等式(Vgd-Vmd)>VthMd1滿足時，NMOS電晶體Md1導通。又，當NMOS電晶體Md2導通時，間接信號Vmd可表示為接地電壓Gnd加上PMOS電晶體Md2的電晶體臨界值電壓(VthMd2)後的電壓，亦即，Vd=(0V+VthMd2)。根據方程式(Vgd-Vmd)>VthMd1與Vd=(0V+VthMd2)這兩個式子，當不等式Vgd>(VthMd1+VthMd2)滿足 時，NMOS電晶體Md1將導通。因此，(VthMd1+VthMd2)相當於欠衝補償電路4532b的欠衝臨界值Vgd_th。亦即，Vgd_th=(VthMd1+VthMd2)。
請參見第11圖，其係再一個補償模組的實施例之示意圖。在第11圖中，補償模組4533包含過衝補償電路4533a與欠衝補償電路4533b。
在過衝補償電路4533a中，以電阻Ru作為電流提供路徑，並以PMOS電晶體Mu1作為抑制啟動電路。電阻Ru電連接於供應電壓Vdd與間接端點Nmu，而電阻Ru兩端的壓差表示為VRu。由於PMOS電晶體Mu1的連接方式與第9圖相似，此處不詳述其細節。
當不等式(Vmd-Vgu)>VthMu1滿足時，PMOS電晶體Mu1將導通。此外，間接信號Vmu的電壓可根據供應電壓Vdd與電阻Ru兩端的電壓差VRu得出，亦即，Vmu=Vdd-VRu。根據根據方程式(Vmd-Vgu)>VthMu1與Vmd=Vdd-VRu，若不等式Vgu<(Vdd-VRu-VthMu1)成立時，則PMOS電晶體Mu1導通。因此，Vgu<(Vdd-VRu-VthMu1)相當於過衝補償電路4533a的過衝臨界值Vgu_th。即，Vgu_th=(Vdd-VRu-VthMu1)。
在欠衝補償電路4533b中，以電阻Rd作為電流提供路徑，並以NMOS電晶體Md1作為抑制啟動電路。電阻Rd電連接於間接端點Nmd與接地電壓Gnd，且電阻Rd兩端的壓差表示為VRd。由於NMOS電晶體Md1的連接方式與第9圖相似，此處不詳述其細節。
當不等式(Vgd-Vmd)>VthMd1滿足時，NMOS電晶體Md1將導通。此外，間接信號Vmd的電壓可根據接地電壓Gnd與電阻Rd兩端的電壓差VRd得出，亦即，Vmd=VRd。根據根據方程式(Vgd-Vmd)>VthMd1與Vd=VRd，若不等式Vgd>(VthMd1+VRd)成立時， 則NMOS電晶體Md1導通。因此，(VthMd1+VRd)相當於欠衝補償電路4533b的欠衝臨界值Vgd_th。即，Vgd_th=(VthMd1+VRd)。
第9、10、11圖分別說明電流提供路徑可為電流源、電晶體或電阻。然而，電流提供路徑的實際設計方式並不限於這些實施例。在某些應用中，補償模組還可包含觸發電路與兩個開關。
請參見第12圖，其係包含觸發電路的補償模組之示意圖。補償模組4535包含觸發電路4535c、過衝補償電路4535a與欠衝補償電路4535b。
觸發電路4535c電連接於差動輸入級電路，並從差動輸入級電路接收輸入信號Vin。觸發電路4535c接收在兩個不同的時點產生的輸入信號Vin，一為在當前(current)時點產生的當前輸入信號Vin_new，另一為在先前(previous)時點產生的先前輸入信號Vin_old。先前輸入信號Vin_old以數位碼(digital code)的格式紀錄起來。因此，觸發電路4535c可以比較先前輸入信號Vin_old與當前輸入信號Vin_new的大小。此外，因為單位增益緩衝器將輸出信號Vout連接至反相輸入端Nin1的緣故，先前輸入信號Vin_old相當於當前時點的輸出信號Vout。
在第12圖中，過衝補償電路4535a更包含開關Swu，且欠衝補償電路更包含開關SWd。開關SWu電連接於觸發電路4535c、電流提供路徑4536a與抑制啟動電路4536b，且開關SWd電連接於觸發電路4535c、電流提供路徑4537a與抑制啟動電路4537b。開關SWu、SWd均由觸發信號CMPen控制。
若當前輸入信號Vin_new與先前輸入信號Vin_old之間的電壓差小於或等於預設臨界差值時，亦即，|Vin_new-Vin_old|≦ Vin_th，觸發信號CMPen維持在低邏輯位準。據此，開關SWu、SWd將斷開，抑制啟動電路4536b與電流提供路徑4536a斷開，且抑制啟動電路4537b與電流提供路徑4537a斷開。因此，過衝補償電流icu、欠衝補償電流icd均未被導通至增益級端點Ngu、Ngd。
若當前輸入信號Vin_new與先前輸入信號Vin_old之間的電壓差大於預設臨界差值。亦即，|Vin-new-Vin-old|>Vin_th時，觸發信號CMPen維持在高邏輯位準。據此，開關SWu、SWd將導通。抑制啟動電路4536b經由開關SWu而連接至電流提供路徑4536a，且過衝補償電流icu可被導通至增益級端點Ngu。抑制啟動電路4537b經由開關SWd連接至電流提供路徑4537a，且欠衝補償電流icd可被導通至增益級端點Ngd。
換言之，若當前輸入信號Vin_new與先前輸入信號Vin_old之間的電壓差小於或等於預設臨界差值Vin_th時，過衝補償電路4535a與欠衝補償電路4535b並不會運作，且運算放大器產生的輸出信號Vout可隨時反應輸入信號Vin的變化。更進一步的，輸出信號Vout的轉換速率(slew rate)可被改善。轉換速率的增加可以改善輸出信號Vout的暫態響應。
在某些應用中，增益級電路13包含疊接(cascode)電路。藉由疊接電路，輸出信號Vout與輸入信號Vin之間形成直接耦合的程度較輕，因此輸入--輸出隔離(input-output isolation)特性可獲得改善。
請參見第13圖，其係於具有疊接電路的增益級電路採用補償模組之示意圖。增益級電路53包含疊接電路，而疊接電路包含疊接元件，即，PMOS電晶體Mpg、NMOS電晶體Mng。
PMOS電晶體Mpg的源極經由疊接端點Ncu而電連接於差動輸入級電路51與抑制啟動電路556b。PMOS電晶體Mpg的汲極電連接於增益級端點Ngu。電流提供路徑556a提供的過衝補償電流icu流經抑制啟動電路556b(PMOS電晶體Mu1)與PMOS電晶體Mpg。
採用疊接電路時，於PMOS電晶體Mpg的閘極提供偏壓。當PMOS電晶體Mu1導通時，過衝補償電流icu流經PMOS電晶體Mu1，將使疊接端點Ncu的電壓增加，且PMOS電晶體Mpg因此而導通。連帶的，過衝補償電流icu將流經PMOS電晶體Mu1、Mpg，且增益級信號Vgu的電壓增加。
若不等式(Vmu-Vgu)>VthMu1不滿足時，PMOS電晶體Mu1關閉(斷開)。另一方面，當不等式(Vmu-Vgu)>VthMu1滿足時，PMOS電晶體Mu1開啟(導通)，且過衝補償電流icu流經抑制啟動電路556b(電晶體Mu1)與疊接元件(PMOS電晶體Mpg)至增益級端點Ngu。隨著電流提供路徑556a的設計方式不同，間接信號Vmu的實際電壓值可能不同。
NMOS電晶體Mng的源極經由疊接端點Ncd而電連接於差動輸入級電路51與抑制啟動電路557b。NMOS電晶體Mng的汲極電連接於增益級端點Ngd。由電流提供路徑557a提供的欠衝補償電流icd流經NMOS電晶體Mng與抑制啟動電路557b(NMOS電晶體Md1)。
採用疊接電路時，於NMOS電晶體Mng的閘極施加一個偏壓。若NMOS電晶體Md1導通，則欠衝補償電流icd流經NMOS電晶體Md1，使在疊接端點Ncd的電壓減少，且NMOS電晶體Mng因此而導通。連帶的，欠衝補償電流icd將流經NMOS電晶體Mng、Md1，且增益級信號Vgd減少。
當不等式(Vgd-Vmd)>VthMd1不滿足時，NMOS電晶體Md1關閉(斷開)。另一方面，當不等式(Vgd-Vmd)>VthMd1滿足時，NMOS電晶體Md1開啟(導通)，且欠衝補償電流icd自增益級端點Ngd流出後，經抑制啟動電路557b(NMOS電晶體Md1)與疊接元件(NMOS電晶體Mng)，至接地端點Gnd。隨著電流提供路徑557a的設計方式不同，間接信號Vmd的電壓可能不同。
本揭露提供一種應用於運算放大器的信號放大方法。差動輸入級電路對輸入信號Vin與輸出信號Vout之間的電壓差加以放大，用以產生輸入級信號。其後，增益級電路提供電壓增益至輸入級信號，且增益級電路將據以產生增益級信號Vgu/Vgd。之後，反相電路產生輸出信號Vout。此外，為能因應過衝現象/欠衝現象的產生，輸出級電路的補償模組將選擇性導通過衝補償電流icu、欠衝補償電流icd，進而動態地調整輸出信號Vout。
為能抑制過衝現象，若過衝補償條件(例如，不等式Vgu<Vgu_th)滿足時，過衝補償電流icu將導通並用於調整增益級信號Vgu的電壓。過衝補償電流icu會使增益級信號Vgu的電壓增加，以及使輸出信號Vout的電壓減少。由於輸出信號Vout的電壓減少的緣故，過衝現象確實受到抑制。
為能抑制欠衝現象，若欠衝補償條件(例如，不等式Vgd>Vgd_th)滿足時，欠衝補償電流icd將導通並用於調整增益級信號Vgd的電壓。欠衝補償電流icd會使增益級信號Vgd的電壓減少，以及使輸出信號Vou的電壓增加。由於輸出信號Vout的電壓增加的緣故，欠衝現象確實受到抑制。
綜上所述，雖然本發明已以實施例揭露如上，然其 並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20:運算放大器
21:差動輸入級電路
23:增益級電路
25:輸出級電路
251:反相電路
253:補償模組
253a:過衝補償電路
253b:欠衝補償電路
Vin:輸入信號
Nout:輸出端
Vout:輸出信號
Ngu、Ngd:增益級端點

Claims (20)

  1. 一種應用於運算放大器的輸出級電路，包含：一反相電路，電連接於該運算放大器的一增益級電路，其係產生該運算放大器的一輸出信號；以及一補償模組，電連接於該反相電路與該增益級電路，包含：一第一補償電路，包含：一第一電流提供路徑，其係提供一第一補償電流；以及一第一抑制啟動電路，電連接於該第一電流提供路徑與該反相電路，其係於一第一補償條件滿足時，將該第一補償電流傳導至該反相電路，其中該第一補償條件係與該增益級電路所產生之一第一增益級信號相關，且該輸出信號的變化係因該第一補償電流而被抑制。
  2. 如申請專利範圍第1項所述之該輸出級電路，其中該第一增益級信號係隨著該第一補償電流而變化，其中，該輸出信號係隨著該第一增益級信號的增加而減少，且該輸出信號係隨著該第一增益級信號的減少而增加。
  3. 如申請專利範圍第1項所述之該輸出級電路，其中中該補償模組更包含：一第二補償電路，包含：一第二電流提供路徑，其係提供一第二補償電流；以及 一第二抑制啟動電路，電連接於該第二電流提供路徑與該反相電路，其係於一第二補償條件滿足時，將該第二補償電流傳導至該反相電路，其中該第二補償條件係與該增益級電路所產生之一第二增益級信號相關，其中該輸出信號的變化係因該第二補償電流而被抑制。
  4. 如申請專利範圍第3項所述之該輸出級電路，其中該第一電流提供路徑與該第二電流提供路徑的其中一者係接收一供應電壓，且該第一電流提供路徑與該第二電流提供路徑其中的另一者係接收一接地電壓。
  5. 如申請專利範圍第3項所述之該輸出級電路，其中其中該增益級電路包含：一疊接電路，包含：一第一疊接元件，電連接於一差動輸入級電路、該反相電路與該第一抑制啟動電路，其係輸出該第一增益級信號，其中該第一補償電流係流經該第一疊接元件；以及一第二疊接元件，電連接於該差動輸入級電路、該反相電路與該第二抑制啟動電路，其係輸出該第二增益級信號，其中該第二補償電流係流經該第二疊接元件。
  6. 如申請專利範圍第1項所述之該輸出級電路，其中該第一電流提供路徑係為一電流源、一電晶體或一電阻。
  7. 一運算放大器，包含： 一差動輸入級電路，其係對該運算放大器的一輸入信號與一輸出信號之間的一電壓差放大以產生一輸入級信號；一增益級電路，電連接於該差動輸入級電路，其係提供一電壓增益予該輸入級信號並據以產生一第一增益級信號；以及一輸出級電路，包含：一反相電路，電連接於該增益級電路，其係產生該輸出信號；以及一補償模組，電連接於該反相電路，包含：一第一補償電路，包含：一第一電流提供路徑，其係提供一第一補償電流；以及一第一抑制啟動電路，電連接於該第一電流提供路徑與該反相電路，其係於一第一補償條件滿足時，將該第一補償電流傳導至該反相電路，其中該第一補償條件係與該第一增益級信號相關，其中該輸出信號的變化係因該第一補償電流而被抑制。
  8. 如申請專利範圍第7項所述之該運算放大器，其中該第一輸出級信係隨著該第一補償電流而變化，其中，該輸出信號係隨著該第一增益級信號的增加而減少，以及該輸出信號係隨著該第一增益級信號的減少而增加。
  9. 如申請專利範圍第7項所述之該運算放大器，其中該增益級電路更產生一第二增益級信號，且該補償模組更包含：一第二補償電路，包含：一第二電流提供路徑，其係提供一第二補償電流；以及 一第二抑制啟動電路，電連接於第二電流提供路徑與該反相電路，其係於一第二補償條件滿足時，將該第二補償電流傳導至該反相電路，其中該第二補償條件係與該第二增益級信號相關，其中該輸出信號的變化係因該第二補償電流而被抑制。
  10. 如申請專利範圍第9項所述之該運算放大器，其中該第一電流提供路徑與該第二電流提供路徑的其中一者係接收一供應電壓，且該第一電流提供路徑與該第二電流提供路徑其中的另一者係接收一接地電壓。
  11. 如申請專利範圍第9項所述之該運算放大器，其中該增益級電路包含：一疊接電路，包含：一第一疊接元件，電連接於該差動輸入級電路、該反相電路，與該第一抑制啟動電路，其係輸出該第一增益級信號，其中該第一補償電流係流經該第一疊接元件；以及一第二疊接元件，電連接於該差動輸入級電路、該反相電路，與該第二抑制啟動電路，其係輸出該第二增益級信號，其中該第二補償電流係流經該第二疊接元件。
  12. 如申請專利範圍第7項所述之該運算放大器，其中該第一補償電路更包含：一第一開關，電連接於該第一電流提供路徑與該第一抑制啟動電路，其中當該第一開關因一觸發信號而導通時，該第一補償電流係流經該第一開關。
  13. 如申請專利範圍第12項所述之該運算放大器，其中該補償模組更包含：一觸發電路，電連接於該差動輸入級電路與該第一開關，其係依據該輸入信號與該輸出信號的比較而產生該觸發信號。
  14. 如申請專利範圍第13項所述之該運算放大器，其中，若該電壓差大於一預設臨界差值時，該觸發電路係將該觸發信號設為一第一邏輯位準；以及若該電壓差小於或等於該預設臨界差值時，該觸發電路係將該觸發信號設為一第二邏輯位準。
  15. 如申請專利範圍第7項所述之該運算放大器，其中該第一電流提供路徑係為一電流源、一電晶體或一電阻。
  16. 如申請專利範圍第15項所述之該運算放大器，其中若該第一電流提供路徑係為該電晶體時，該電晶體的一閘極與一汲極係電連接於彼此。
  17. 如申請專利範圍第7項所述之該運算放大器，其中該第一抑制啟動電路係為一電晶體。
  18. 如申請專利範圍第17項所述之該運算放大器，其中該電晶體的一閘極係電連接於該增益級電路與該反相電路。
  19. 一種應用於一運算放大器的信號放大方法，包含以下步驟： 對於在該運算放大器的一輸入信號與一輸出信號之間的一電壓差加以放大以產生一輸入級信號；提供一電壓增益至該輸入級信號並據以產生一第一增益級信號；產生該輸出信號；以及於一與該第一增益級信號相關之第一補償條件滿足時，傳導該第一補償電流以調整該第一增益級信號，其中該輸出信號的變化係因該第一補償電流而被抑制。
  20. 如申請專利範圍第19項所述之該信號放大方法，其中，該第一增益級信號係隨著該第一補償電流而改變，其中該輸出信號係隨著該第一增益級信號的增加而減少，以及該輸出信號係隨著該第一增益級信號的減少而增加。
TW108125328A 2019-05-24 2019-07-17 可抑制輸出信號之變化的輸出級電路、運算放大器與信號放大方法 TWI756550B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/421,538 US11005434B2 (en) 2019-05-24 2019-05-24 Output stage circuit, operational amplifier, and signal amplifying method capable of suppressing variation of output signal
US16/421,538 2019-05-24

Publications (2)

Publication Number Publication Date
TW202044751A TW202044751A (zh) 2020-12-01
TWI756550B true TWI756550B (zh) 2022-03-01

Family

ID=73441571

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125328A TWI756550B (zh) 2019-05-24 2019-07-17 可抑制輸出信號之變化的輸出級電路、運算放大器與信號放大方法

Country Status (3)

Country Link
US (1) US11005434B2 (zh)
CN (1) CN111988001A (zh)
TW (1) TWI756550B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201434265A (zh) * 2013-02-20 2014-09-01 Novatek Microelectronics Corp 運算放大器電路及提高其驅動能力的方法
US9892703B2 (en) * 2010-11-24 2018-02-13 Renesas Electronics Corporation Output circuit, data driver, and display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3150101B2 (ja) * 1998-04-20 2001-03-26 日本電気アイシーマイコンシステム株式会社 演算増幅回路
US6066985A (en) * 1998-09-10 2000-05-23 Seiko Epson Corporation Large swing input/output analog buffer
US6163216A (en) * 1998-12-18 2000-12-19 Texas Instruments Tucson Corporation Wideband operational amplifier
US6529077B1 (en) * 2001-08-22 2003-03-04 Institute Of Microelectronics Gain compensation circuit for CMOS amplifiers
US6828855B1 (en) * 2003-06-19 2004-12-07 Texas Instruments Incorporated Class AB operational amplifier with split folded-cascode structure and method
US20050285676A1 (en) * 2004-06-28 2005-12-29 Jones Mark A Slew rate enhancement circuitry for folded cascode amplifier
US7557658B2 (en) * 2004-07-07 2009-07-07 Texas Instruments Incorporated Low voltage amplifier having a class-AB control circuit
JP4572170B2 (ja) * 2006-01-30 2010-10-27 Ｏｋｉセミコンダクタ株式会社 出力回路及びこれを用いた表示装置
US7570113B2 (en) * 2007-09-24 2009-08-04 Texas Instruments Incorporated Overload recovery circuit for folded cascode amplifiers
US7834689B1 (en) * 2009-07-22 2010-11-16 Freescale Semiconductor, Inc. MOS operational amplifier with current mirroring gain and method of operation
JP5665641B2 (ja) * 2010-06-08 2015-02-04 ルネサスエレクトロニクス株式会社 出力回路及びデータドライバ及び表示装置
TWI446707B (zh) * 2010-12-09 2014-07-21 Novatek Microelectronics Corp 放大器裝置
US9716470B2 (en) * 2015-05-21 2017-07-25 Analog Devices, Inc. Apparatus and methods for compensating an operational amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892703B2 (en) * 2010-11-24 2018-02-13 Renesas Electronics Corporation Output circuit, data driver, and display device
TW201434265A (zh) * 2013-02-20 2014-09-01 Novatek Microelectronics Corp 運算放大器電路及提高其驅動能力的方法

Also Published As

Publication number Publication date
TW202044751A (zh) 2020-12-01
CN111988001A (zh) 2020-11-24
US11005434B2 (en) 2021-05-11
US20200373893A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
US9000742B2 (en) Signal generating circuit
US7304540B2 (en) Source follower and current feedback circuit thereof
TWI546642B (zh) 二級低壓降線性電源供應系統與方法
KR100804643B1 (ko) 전압 레귤레이터, 이를 포함하는 디지털 앰프 및 전압 조절방법
KR101238296B1 (ko) 출력 커패시터값의 광범위에 걸쳐 안정성을 제공하는 보상기술
EP3594774B1 (en) Pole-zero tracking compensation network for voltage regulators and method
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
US7982448B1 (en) Circuit and method for reducing overshoots in adaptively biased voltage regulators
US9831757B2 (en) Voltage regulator
TWI774467B (zh) 放大器電路及在放大器電路中降低輸出電壓過衝的方法
JP2018109942A (ja) 電圧調整器の出力のアンダーシュートを低減する電子回路
JP2017126259A (ja) 電源装置
TW201821925A (zh) 穩壓器
WO2020258420A1 (zh) 一种稳压器
TWI756550B (zh) 可抑制輸出信號之變化的輸出級電路、運算放大器與信號放大方法
US11835977B2 (en) Constant voltage circuit for improvement of load transient response with stable operation in high frequency, and electronic device therewith
CN116455339A (zh) 运算放大器
TW201715326A (zh) 具有經調節偏壓電流放大器的穩壓器
US9367073B2 (en) Voltage regulator
JP2017068472A (ja) ボルテージレギュレータ
US20230400872A1 (en) Low dropout regulator circuit with reduced overshoot and undershoot and the method thereof
US20230280774A1 (en) Ldo output power-on glitch removal circuit
US20230378917A1 (en) Over temperature protection of ldo controlling the rf power amplifier collector voltage
KR20170101437A (ko) Ldo 타입의 전압 레귤레이터
TW202336747A (zh) 低壓降穩壓器