TWI755724B - 金屬化疊層及其製造方法及包括金屬化疊層的電子設備 - Google Patents

金屬化疊層及其製造方法及包括金屬化疊層的電子設備 Download PDF

Info

Publication number
TWI755724B
TWI755724B TW109115086A TW109115086A TWI755724B TW I755724 B TWI755724 B TW I755724B TW 109115086 A TW109115086 A TW 109115086A TW 109115086 A TW109115086 A TW 109115086A TW I755724 B TWI755724 B TW I755724B
Authority
TW
Taiwan
Prior art keywords
layer
metal
interconnect
metallization stack
metal layer
Prior art date
Application number
TW109115086A
Other languages
English (en)
Other versions
TW202123384A (zh
Inventor
慧瓏 朱
Original Assignee
大陸商中國科學院微電子研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商中國科學院微電子研究所 filed Critical 大陸商中國科學院微電子研究所
Publication of TW202123384A publication Critical patent/TW202123384A/zh
Application granted granted Critical
Publication of TWI755724B publication Critical patent/TWI755724B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明揭露一種金屬化疊層及其製造方法及包括這種金屬化疊層的電子設備。根據實施例，金屬化疊層可以包括在襯底上交替設置的至少一個互連線層和至少一個過孔層。金屬化疊層中至少一對相鄰的互連線層和過孔層包括互連線層中的互連線以及過孔層中的過孔。互連線層比過孔層更靠近襯底。互連線的至少一部分上的過孔的外周側壁不超出互連線的所述至少一部分的外周側壁。

Description

金屬化疊層及其製造方法及包括金屬化疊層的電子設備
本發明涉及半導體領域，更具體地，涉及金屬化疊層及其製造方法及包括這種金屬化疊層的電子設備。
隨著半導體器件的不斷小型化，越來越難以製造高密度的互連結構，因為需要極細的金屬線(意味著小晶粒尺寸、過大的阻擋層厚度及因此導致的大電阻)和極小的線間隔(意味著未對準、難以填充接觸孔)。另外，難以將金屬線與過孔對準，這會導致積體電路(IC)中的短路或開路故障，並因此增加IC的製造成本。
有鑑於此，本發明的目的至少部分地在於提供一種金屬化疊層及其製造方法及包括這種金屬化疊層的電子設備。
根據本發明的一個方面，提供了一種金屬化疊層，包括在襯底上交替設置的至少一個互連線層和至少一個過孔層。金屬化疊層中至少一對相鄰的互連線層和過孔層，包括互連線層中的互連線以及過孔層中的過孔。互連線層比過孔層更靠近襯底。互連線的至少一部分上的過孔的外周側壁不超出互連線的所述至少一部分的外周側壁。
根據本發明的另一方面，提供了一種製造金屬化疊層的方法。金屬化疊層包括交替設置的至少一個互連線層和至少一個過孔層。所述方法 包括通過以下操作來形成金屬化疊層中至少一對相鄰的互連線層和過孔層：在下層上形成第一金屬層；在第一金屬層上形成第二金屬層；將第一金屬層和第二金屬層構圖為互連圖案；將第二金屬層構圖為分離的部分，以形成所述過孔。
根據本發明的另一方面，提供了一種電子設備，包括上述金屬化疊層。
根據本發明的實施例，互連圖案可以通過光刻來形成。於是，互連線的線寬和間隔以及過孔的關鍵尺寸(CD)和間隔可以由光刻的線寬或CD以及間隔來確定，從而可以減小線寬或CD以及間隔，並因此增加集成密度。另外，避免了常規工藝中金屬填充的難題。而且，由於不使用填充工藝，可以使用釕(Ru)、鉬(Mo)、銠(Rh)、鉑(Pt)、銥(Ir)、鎳(Ni)、鈷(Co)或鉻(Cr)等金屬材料，從而可以不必使用擴散阻擋層。
1001:襯底
1003:隔離部
1005:閘介質層
1007:閘電極層
1009:閘隔牆
1011:層間電介質層
1013:接觸部
1015:第一金屬層
1015a:金屬線
1015b:互連線
1115:第二金屬層
1115a:金屬線
1115b:過孔
1017,1017a,1017b,1017c:氣隙或孔洞
1019,1021:光刻膠
1023:氣隙或孔洞
1025:第三金屬層
1025a:金屬線段
1125:第四金屬層
1125a:金屬線段
1027:氣隙或孔洞
1215:第二金屬層
1215b:過孔
1201:間隔層
W1:寬度
W2:線寬
通過以下參照附圖對本發明實施例的描述，本發明的上述以及其他目的、特徵和優點將更為清楚，在附圖中：圖1至16示意性示出了根據本發明實施例的製造金屬化疊層的流程中的一些階段；圖17至24(d)示意性示出了根據本發明另一實施例的製造金屬化疊層的流程中的一些階段，其中，圖3(a)、7、8(a)、9、10(a)、11(a)、14(a)、18(a)、21、22(a)、23、24(a)是俯視圖，圖1、2、10(b)、11(b)、12(a)、14(b)、15(a)、15(b)、16、17、24(b)是沿AA’線的截面圖，圖3(b)、4(a)、5(a)、8(b)、10(c)、11(c)、 12(b)、13(a)、14(c)、18(b)、19(a)、20(a)、22(b)、24(c)是沿BB’線的截面圖，圖3(c)、4(b)、5(b)、8(c)、10(d)、11(d)、12(c)、13(b)、14(d)、18(c)、19(b)、20(b)、22(c)、24(d)是沿CC’線的截面圖，圖6(a)至6(c)是沿BB’線或CC’線的截面中金屬線附近區域的放大圖。
貫穿附圖，相同或相似的附圖標記表示相同或相似的部件。
以下，將參照附圖來描述本發明的實施例。但是應該理解，這些描述只是示例性的，而並非要限制本發明的範圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本發明的概念。
在附圖中示出了根據本發明實施例的各種結構示意圖。這些圖並非是按比例繪製的，其中為了清楚表達的目的，放大了某些細節，並且可能省略了某些細節。圖中所示出的各種區域、層的形狀以及它們之間的相對大小、位置關係僅是示例性的，實際中可能由於製造公差或技術限制而有所偏差，並且本領域技術人員根據實際所需可以另外設計具有不同形狀、大小、相對位置的區域/層。
在本發明的上下文中，當將一層/元件稱作位於另一層/元件“上”時，該層/元件可以直接位於該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位於另一層/元件“上”，那麼當調轉朝向時，該層/元件可以位於該另一層/元件“下”。
本發明的實施例提出了一種製造金屬化疊層的方法。與常規技術中先形成層間電介質層，然後在層間電介質層中形成溝槽或孔，並以導電材料填充溝槽或孔來形成互連線或過孔不同，根據本發明的實施例，可以在下層(例如，形成有器件的襯底或者金屬化疊層中的下一層)上先形成金屬 圖案，然後再向金屬圖案的間隙中填充電介質材料來形成層間電介質層。金屬圖案可以通過光刻來形成。於是，互連線的線寬和間隔以及過孔的關鍵尺寸(CD)和間隔可以由光刻的線寬或CD以及間隔來確定，從而可以減小線寬或CD以及間隔，並因此增加集成密度。另外，避免了常規工藝中金屬填充的難題。而且，由於不使用填充工藝，可以使用釕(Ru)、鉬(Mo)、銠(Rh)、鉑(Pt)、銥(Ir)、鎳(Ni)、鈷(Co)或鉻(Cr)等金屬材料，從而可以不必使用擴散阻擋層。
另外，在常規工藝中，通過刻蝕形成的溝槽或孔具有從上往下漸縮的形狀，於是其中形成的互連線或過孔具有相應的形狀。與此不同，根據本發明的實施例，互連線或過孔可以直接通過光刻得到，於是可以具有從下往上漸縮的形狀。
根據本發明的實施例，彼此相鄰的一對互連線層和過孔層可以一起形成。例如，可以在下層上形成用於互連線層的第一金屬層和用於過孔層的第二金屬層。第一金屬層和第二金屬層可以依次形成在需要形成金屬化疊層的整個區域上，例如遍及下層的基本上整個表面。可以將第一金屬層和第二金屬層構圖例如光刻為互連圖案，互連圖案可以對應於或者是互連線層中互連線的布局。可以將具有互連圖案的第二金屬層構圖為分離的部分，以形成過孔。另外，可以由具有互連圖案的第一金屬層(可能在某些區域處切斷)形成互連線。於是，互連線及之上的過孔可以彼此自對準。
在第一金屬層與第二金屬層之間，可以設置間隔層。例如，這種間隔層可以用作刻蝕停止層(以優化製造工藝，特別是其中的刻蝕工藝)和/或擴散阻擋層(其改善互連性能)。間隔層可以與第一金屬層和第二金屬層一起被構圖為互連圖案。
金屬化疊層可以包括多個這樣的互連線層和過孔層，其中至少一部分乃至全部互連線層和過孔層可以按照這種方法製造。
根據本發明的實施例，互連圖案可以包括一系列金屬線。這些金屬線可以具有與互連線層中互連線的布局相同的圖案。亦即，可以按照互連線的布局，來對金屬層進行構圖。或者，互連圖案可以具有這樣的圖案：其中的金屬線按照互連線的布局延伸，但與彼此相對的分離互連線相對應的金屬線可以連續延伸。這種情況下，形成沿同一方向延伸的金屬線對於構圖來說是有利的。這種布局與另一互連線層中沿與該方向相交(例如，正交)的另一方向延伸的金屬線相配合，可以實現各種互連路線。例如，在金屬化疊層中，可以在豎直方向上交替設置互連線沿第一方向延伸的互連線層以及互連線沿與第一方向正交的第二方向延伸的互連線層。可以在將第二金屬層構圖為過孔之後，再按照互連線的布局，在預定區域處切斷第一金屬層形成的金屬線，以實現不同互連線之間的分離。
在以上製作過程中，在形成金屬線之後在金屬線之間，在構圖過孔之後在由於第二金屬層的去除而導致的空隙中，可以填充電介質材料以形成層間電介質層。由於金屬線之間的間隙或者上述空隙較小，填充的電介質材料中可以形成氣隙或孔洞。這種氣隙或孔洞可以有助於降低電容。如下所述，可以通過澱積-刻蝕-澱積的方法，來調整氣隙或孔洞的位置。另外，各次填充的電介質材料可以相同，也可以不同。
根據上述方法，可以得到根據本發明實施例的金屬化疊層。如上所述，互連線的至少一部分及之上的過孔可以分別由第一金屬層和第二金屬層通過相同的光刻工藝(之後再分別經歷進一步的切斷處理以形成互連線和過孔)而得到，因此可以彼此自對準，從而過孔的側壁可以不超過之下的 互連線的側壁。例如，互連線的所述至少一部分沿其縱向延伸方向的側壁與過孔的相應側壁的至少下部實質上共面。
本發明可以各種形式呈現，以下將描述其中一些示例。在以下的描述中，涉及各種材料的選擇。材料的選擇除了考慮其功能(例如，半導體材料用於形成有源區，電介質材料用於形成電隔離，導電材料用於形成互連線和過孔)之外，還考慮刻蝕選擇性。在以下的描述中，可能指出了所需的刻蝕選擇性，也可能並未指出。本領域技術人員應當清楚，當以下提及對某一材料層進行刻蝕時，如果沒有提到其他層也被刻蝕或者圖中並未示出其他層也被刻蝕，那麼這種刻蝕可以是選擇性的，且該材料層相對於暴露於相同刻蝕配方中的其他層可以具備刻蝕選擇性。
圖1至16示意性示出了根據本發明實施例的製造金屬化疊層(metallization)的流程中的一些階段。
如圖1所示，提供襯底1001。該襯底1001可以是各種形式的襯底，包括但不限於體半導體材料襯底如體Si襯底、絕緣體上半導體(SOI)襯底、化合物半導體襯底如SiGe襯底等。以下以體Si襯底為例進行描述。
在襯底1001中，可以通過隔離部1003例如淺溝槽隔離(STI)，來限定有源區。例如，隔離部1003可以圍繞各有源區。在各有源區上，可以形成半導體器件T，例如金屬氧化物半導體場效應電晶體(MOSFET)、鰭式場效應電晶體(FinFET)、奈米線場效應電晶體等。半導體器件T可以具有包括閘介質層1005和閘電極層1007在內的閘堆疊以及在有源區中閘堆疊兩側形成的源/漏區S/D。在閘堆疊的側壁上，可以形成有閘隔牆(spacer)1009。半導體器件T可以是平面型器件如MOSFET或者立體器件如FinFET。在FinFET的情況下，有源區可以形成為相對於襯底表面突出的鰭片形式。
在襯底1001上可以形成層間電介質層1011如氧化物(例如，氧化矽)，以覆蓋襯底1001上形成的各半導體器件T。另外，在層間電介質層1011中，可形成到各半導體器件T的接觸部1013。在圖1中，僅示出了到源/漏區S/D的接觸部，也可以包括到閘電極層1007的接觸部(例如，參見圖3(b))。
之後，可以在襯底1001上製作互連結構或者說金屬化疊層。
如圖2所示，可以在層間電介質層1011上，通過例如澱積如物理氣相澱積(PVD)、化學氣相澱積(CVD)、原子層澱積(ALD)等，形成用於金屬化疊層中第一互連線層的第一金屬層1015和用於金屬化疊層中第一過孔層的第二金屬層1115。例如，第一金屬層1015和第二金屬層1115可以包括導電金屬如釕(Ru)、鉬(Mo)、銠(Rh)、鉑(Pt)、銥(Ir)、鎳(Ni)、鈷(Co)或鉻(Cr)等。根據實施例，第一金屬層1015和第二金屬層1115相對於彼此可以具有一定的刻蝕選擇性，例如具有不同的材料。在一個示例中，第一金屬層1015是Ru層，而第二金屬層1115是Mo層。第一金屬層1015可以具有針對第一互連線層的厚度，例如為約5nm~100nm；第二金屬層1115可以具有針對第一過孔層的厚度，例如為約5nm~100nm。
根據本發明的實施例，可以通過如下方式來純化Ru源，以獲得高純度Ru金屬。可以將包括臭氧(O3)的氣流引入一個或多個反應室中與Ru源相接觸，從而形成在反應條件下為氣態的四氧化釕(RuO4)。可以將四氧化釕以及未反應的臭氧和氣流的殘餘物送入收集室，在收集室中，可以將氣態的四氧化釕還原成半導體襯底上的二氧化釕(RuO2)層。然後，可以利用例如氫，將澱積的二氧化釕還原，以產生高純度的Ru金屬。另外，可以使用臭氧作為刻蝕氣體，來對澱積的Ru金屬層進行刻蝕和構圖。
如圖3(a)至圖3(c)所示，可以將第一金屬層1015和第二金屬層1115構圖為一系列金屬線1015a和1115a。構圖可以通過光刻工藝進行，例如， 隔牆圖形轉移光刻或者極紫外(EUV)光刻等。在光刻中，可以採用反應離子刻蝕(RIE)，RIE可以停止於第一金屬層1015下方的層間電介質層1011(或其中的接觸部1013)。金屬線之間的間隔可以限定第一互連線層中的互連線之間的間隔，例如為約5nm~150nm。另外，為了避免同一層中圖案的密度在不同區域之間波動過大，可以形成虛設金屬線，從而金屬線例如以大致均勻的間隔布置。金屬線的線寬可以限定第一互連線層中的互連線的線寬，例如為約5nm~100nm。另外，至少一部分金屬線可以接觸並電連接到下方的接觸部1013。
在該示例中，所形成的金屬線沿第一方向(圖3(a)中紙面上的水平方向)大致平行延伸，可以與之後形成的沿與第一方向交叉(例如，垂直)的第二方向延伸的金屬線相配合，以實現各種互連路線。但是，本發明不限於此。例如，不同金屬線可以沿不同方向延伸，且同一金屬線可以曲折延伸。
如圖4(a)和4(b)所示，可以在層間電介質層1011上形成另一層間電介質層，以填充金屬線1015a、1115a之間的間隙。另一層間電介質層可以包括電介質材料如氧化矽、碳氧化矽、其他低k電介質材料等。在此，該另一層間電介質層與之前的層間電介質層1011可以包括相同的材料，並因此可以一體示出為1011，並以虛線示意性示出了它們之間可能存在的邊界。當然，它們也可以包括不同的材料。
該另一層間電介質層可以通過澱積(例如，CVD或ALD)電介質材料以覆蓋金屬線1015a、1115a，然後回蝕或平坦化(例如，化學機械拋光(CMP))澱積的電介質材料並停止於金屬線1115a的頂面來形成。回蝕可以採用原子層刻蝕(ALE)，以實現良好的工藝控制。
在圖4(a)和4(b)所示的示例中，澱積的電介質材料完全填充了金屬線1015a、1115a之間的間隙。但是，本發明不限於此。如圖5(a)和5(b)所示，由於金屬線1015a、1115a之間的間隙較小，在澱積電介質材料時，例如在採用CVD工藝時，可以在金屬線1015a、1115a之間形成氣隙或孔洞1017。這種氣隙或孔洞1017有助於降低金屬線之間的電容。
根據本發明的實施例，通過調整澱積工藝，可以調節氣隙或孔洞1017在豎直方向上的位置。
例如，如圖6(a)所示，可以向金屬線1015a、1115a之間的間隙中澱積電介質材料，直至電介質材料使間隙的頂部閉合。在澱積過程中，可以使用多層(相同或不同材料的)膜。這種情況下，所形成的氣隙或孔洞1017a可以位於間隙在豎直方向上的大致中部。
或者，如圖6(b)所示，可以向金屬線1015a、1115a之間的間隙中澱積電介質材料，但不使間隙的頂部閉合。然後，可以對澱積的電介質材料進行選擇性刻蝕如RIE，留下一部分在間隙的底部，從而使得電介質材料中的開口增大。接著，可以繼續澱積電介質材料，直至電介質材料使間隙的頂部閉合。兩次澱積的電介質材料可以相同或不同。當然，可以多次重複這種澱積-刻蝕-澱積的過程。這種情況下，所形成的氣隙或孔洞1017b可以位於間隙在豎直方向上的下部。
或者，如圖6(c)所示，可以向金屬線1015a、1115a之間的間隙中澱積電介質材料，直至電介質材料可以完全填充間隙。然後，可以對澱積的電介質材料進行選擇性刻蝕如RIE，留下一部分在間隙的底部。接著，可以繼續澱積電介質材料，直至電介質材料使間隙的頂部閉合。兩次澱積的電介質材料可以相同或不同。當然，可以多次重複這種澱積-刻蝕-澱積的過程。這種情況下，所形成的氣隙或孔洞1017c可以位於間隙在豎直方向上的上部。
如上所述，通過交替執行澱積和刻蝕，可以上下調節金屬線間隙之間的氣隙或孔洞的位置。
當前，用於第一過孔層的第二金屬層的圖案與用於第一互連線層的第一金屬層的圖案(即，上述的金屬線圖案)相同。可以對用於第一過孔層的第二金屬層(當前為金屬線的形式)進一步構圖，以形成過孔圖案。
如圖7所示，可以在層間電介質層1011和金屬線1115a上形成光刻膠1019，並將光刻膠1019構圖(例如，通過曝光和顯影)為覆蓋將要形成過孔的區域，而露出其餘區域。
在此，光刻膠1019的寬度W1(由此限定的第一過孔層中過孔的寬度)(在金屬線縱向延伸方向上的尺度，在該示例中，圖7中紙面內水平方向上的尺度)可以相對較大，以便之後在其上方形成的第二互連線層中的互連線可以更好地著落在過孔上從而與過孔更好地接觸。
如圖8(a)至8(c)所示，可以利用光刻膠1019(參見圖7)作為刻蝕掩膜，對金屬線1115a進行選擇性刻蝕如RIE，以形成過孔1115b。根據實施例，對金屬線1115a的刻蝕可以相對於金屬線1015a具有刻蝕選擇性，從而可以停止於金屬線1015a的頂面。當然，本發明不限於此，也可以使用終點檢測來確定刻蝕是否到達金屬線1015a的頂面。這樣，金屬線1115a可以形成為一些分離圖案(可以形成第一過孔層中的過孔1115b，參見圖8(a)的俯視圖)。之後，可以去除光刻膠1019。
由於過孔從光刻形成的線來獲得，因此過孔之間的最小間隔可以由光刻工藝所能實現的最小線間隔來限定(例如，相等)。而通常情況下，光刻形成的過孔之間的最小間隔大於線之間的最小間隔。
另外，用於第一互連線層的金屬線1015a當前保持連續延伸。可以根據設計布局，將它們分離為多個部分。
如圖9所示，可以在層間電介質層1011和金屬線1015a及過孔1115b上形成光刻膠1021，並將光刻膠1021構圖為覆蓋第一互連線層的圖案中存在互連線的區域，而露出第一互連線層的圖案中不存在互連線的區域。
如圖10(a)至10(d)所示，可以利用光刻膠1021(參見圖9)作為刻蝕掩膜，對金屬線1015a進行選擇性刻蝕如RIE。在此，對金屬線1015a的刻蝕可以停止於下方的層間電介質層1011，以將金屬線1015a切斷。於是，在第一互連線層中，金屬線1015a可以形成一些分離的金屬線段，得到相應的互連線1015b。之後，可以去除光刻膠1021。
在以上示例中，先構圖第一過孔層中的過孔(對金屬線1115a的刻蝕)，然後構圖第一互連線層中的互連線(對金屬線1015a的刻蝕)。這是有利的，因為每一刻蝕處理的刻蝕深度減小。但是，本發明不限於此。例如，這兩個構圖處理的順序可以交換。
如圖10(b)所示，互連線1015b在層間電介質層1011上延伸；過孔1115b為互連線1015b上的局部區域化圖案。由於金屬線1015a、1115a可以通過相同的光刻工藝形成(之後再分別經歷進一步的切斷處理以形成互連線和過孔)，因此互連線1015b和過孔1115b可以彼此自對準。
另外，如圖10(b)中最右側的過孔1115b中的虛線所示，對於同一互連線上的相鄰過孔，在不會造成上層互連線之間不正確電連接的情況下，它們之間的金屬線厚度可以不減小。亦即，相鄰過孔的寬度增大從而彼此連接成一體。這樣，可以減小連接電阻。
另外，如圖10(b)所示，在互連線1015b的縱向延伸方向(圖10(b)中紙面內的水平方向)上，過孔1115b可以位於互連線的局部區域內，例如過孔的側壁相對於互連線的相應側壁縮進。另外，如圖10(c)和10(d)所示，在垂 直於互連線1015b的縱向延伸方向的截面中，過孔1115b的側壁與互連線的相應側壁可以實質上共面。
由於以上對金屬線1015a、1115a的刻蝕，層間電介質層1011中形成了空隙。如圖11(a)至11(d)所示，可以利用電介質材料將這些空隙填滿。這可以通過如上所述的澱積然後回蝕或平坦化的方式來進行。澱積的電介質材料可以與之前的層間電介質層1011相同或不同。在此，仍將澱積的電介質材料和之前的層間電介質層一體示出為1011，並以虛線示意性示出了它們之間可能存在的邊界。根據其他實施例，可以在澱積電介質材料之前，先通過例如澱積形成一薄層，以用於擴散阻擋、保護或刻蝕停止等目的。
類似地，如上所述，由於要填充的間隙較小，在澱積電介質材料時，可能形成氣隙或孔洞1023，如圖12(a)至12(c)所示。氣隙或孔洞1023可以根據相應間隙的形狀而不同。另外，如上所述，可以通過調整澱積工藝，可以調節氣隙或孔洞1023在豎直方向上的位置。
另外，圖13(a)和13(b)示出了在兩次填充層間電介質層中的間隙時均形成氣隙或孔洞的情況。亦即，在圖13(a)和13(b)所示的示例中，結合了上述的氣隙或孔洞1017以及氣隙或孔洞1023。
通過上述工藝，形成了第一互連線層和第一過孔層。接下來，可以按照同樣的方式，繼續形成金屬化疊層中上層的各互連線層和過孔層。
但是，本發明不限於此。以下，結合第二互連線層和第二過孔層，說明根據本發明另一實施例的製造方法。如下說明的方法可以單獨使用，或者可以與以上說明的方法結合使用。
如圖14(a)至14(d)所示，如以上結合圖2所述，可以形成用於金屬化疊層中第二互連線層的第三金屬層1025和用於金屬化疊層中第二過孔層的第四金屬層1125。第三金屬層1025和第四金屬層1125可以包括與第一金屬 層1015和第二金屬層1115相同或不同的金屬材料。例如，第三金屬層1025可以包括與第一金屬層1015相同的材料如Ru，第四金屬層1125可以包括與第二金屬層1115相同的材料如Mo。類似地，第三金屬層1025可以具有針對第二互連線層的厚度，例如為約5nm~100nm；第四金屬層1125可以具有針對第二過孔層的厚度，例如為約5nm~100nm。
然後，如以上結合圖3(a)至圖3(c)所述，可以將第三金屬層1025和第四金屬層1125構圖為一系列金屬線。在該示例中，代替將第三金屬層1025和第四金屬層1125構圖為連續延伸的金屬線，可以直接按照第二互連線層的圖案來構圖第三金屬層1025和第四金屬層1125。於是，第三金屬層1025和第四金屬層1125可以被構圖為一系列金屬線段1025a、1125a。亦即，在此，將以上結合圖9和圖10(a)至10(d)所述的金屬線切斷處理結合到與金屬層構圖一起進行，從而不需要單獨的切斷光刻工藝。另外，由於這種構圖方式，金屬線段可以不限於直線段，而是可以包括曲折線段。於是，金屬線段1025a形成第二互連線層中的互連線。
另外，在對第三金屬層1025和第四金屬層1125刻蝕時，可以發生對下方的過孔1115b的過刻蝕。於是，如圖14(b)所示，第一過孔層中過孔1115b的上部的寬度可以減小，且與之上形成的金屬線段1025a的線寬大致相同。另外，如圖14(b)所示，金屬線段1025a的線寬W2(圖14(b)中紙面內水平方向上的尺度)可以相對較小，小於第一過孔層中過孔(不考慮其上部，其寬度由於上述過刻蝕而可能縮減)的寬度W1(圖14(b)中紙面內水平方向上的尺度)，從而金屬線段1025a(隨後形成第二互連線層中的互連線)可以更好地著落在過孔上從而與過孔更好地接觸。
可以在層間電介質層1011上形成另一層間電介質層，以填充金屬線段1025a、1125a之間的間隙。另一層間電介質層可以包括電介質材料如氧化矽、碳氧化矽、其他低k電介質材料等。
該另一層間電介質層如下所述形成。
如圖15(a)所示，可以通過澱積(例如，CVD或ALD)電介質材料以覆蓋金屬線段1025a、1125a。在此，澱積的電介質材料與之前的層間電介質層1011可以包括相同的材料，並因此可以一體示出為1011，並以虛線示意性示出了它們之間可能存在的邊界。當然，它們也可以包括不同的材料。
或者，如上所述，如圖15(b)所示，在澱積電介質材料時，可以在金屬線段1025a、1125a之間形成氣隙或孔洞1027。在該示例中，由於金屬線段具有第二互連線層的圖案，因此部分區域中金屬線段的密度可以較低，或者說金屬線段之間的間隙可能較大。在這些區域中，難以形成氣隙或孔洞。
然後，如圖16所示，可以回蝕或平坦化如CMP澱積的電介質材料並停止於金屬線段1125a的頂面。回蝕可以採用ALE，以實現良好的工藝控制。
之後，可以按照以上結合圖7和8(a)至8(c)描述的工藝，由金屬線段1125a形成第二過孔層中的過孔。然後，可以按照以上結合圖11(a)至11(d)描述的工藝，利用電介質材料填充層間電介質層1011中的空隙。這樣，形成了第二互連線層和第二過孔層。
圖17至24(d)示意性示出了根據本發明另一實施例的製造金屬化疊層的流程中的一些階段。以下，將主要描述與以上結合圖1至16描述的實施例之間的不同之處。
如圖17所示，可以在層間電介質層1011上形成用於金屬化疊層中第一互連線層的第一金屬層1015和用於金屬化疊層中第一過孔層的第二金 屬層1215，如以上參考圖2所述。第一金屬層1015和第二金屬層1215可以包括相同的材料如Ru，當然也可以如上述實施例中那樣包括不同的材料。與上述實施例的不同之處在於，在第一金屬層1015與第二金屬層1215之間，可以通過例如澱積，另外設置間隔層1201。例如，間隔層1201可以用作第一金屬層1015與第二金屬層1215之間的擴散阻擋層或者刻蝕停止層。例如，間隔層1201可以包括導電的金屬矽化物如NiSi、NiPtSi、CoSi等，或者導電的金屬氮化物如TiN、TaN等，或者金屬如Ti、Pt等，厚度為約1nm~10nm。
如圖18(a)至圖18(c)所示，可以將第一金屬層1015、間隔層1201和第二金屬層1215構圖為一系列線形圖案，如以上參考圖3(a)至圖3(c)所述。
如圖19(a)和19(b)所示，可以在層間電介質層1011上形成另一層間電介質層，以填充線形圖案之間的間隙，如以上參考圖4(a)和4(b)所述。同樣地，可能形成氣隙或孔洞1017，如圖20(a)和20(b)所示。
如圖21以及圖22(a)至22(c)所示，可以形成光刻膠1019，並對第二金屬層1215進行選擇性刻蝕如RIE，以將其構圖為過孔1215b，如以上參考圖7以及圖8(a)至8(c)所述。在此，刻蝕可以停止於間隔層1201。
如圖23以及圖24(a)至24(d)所示，可以形成光刻膠1021，對間隔層1201和第一金屬層1015進行選擇性刻蝕如RIE，以形成互連線1015b，如以上參考圖9以及圖10(a)至10(d)所述。如圖24(a)至24(d)所示，間隔層1201(例如，用作擴散阻擋層)可以僅在過孔1215b的底面上或者互連線1015b的底面上延伸，而沒有延伸到過孔1215b的側壁上，這與常規工藝形成的擴散阻擋層不同。
另外，在以上參考圖14(a)至圖16描述的工藝中，在第三金屬層與第四金屬層之間，也可以結合間隔層。關於間隔層，在對第四金屬層構圖 時可以用作刻蝕停止層，另外間隔層本身可以與第三金屬層一起構圖。其他方面可以與上述實施例相同。
根據本發明實施例的金屬化疊層可以應用於各種電子設備。因此，本發明還提供了一種包括上述金屬化疊層的電子設備。電子設備還可以包括顯示屏幕以及無線收發器等部件。這種電子設備例如智慧型電話、電腦、平板電腦(PC)、可穿戴智慧設備、移動電源等。
根據本發明的實施例，還提供了一種晶片系統(SoC)的製造方法。該方法可以包括上述方法。具體地，可以在晶片上集成多種器件，其中至少一些是根據本發明的方法製造的。
在以上的描述中，對於各層的構圖、刻蝕等技術細節並沒有做出詳細的說明。但是本領域技術人員應當理解，可以通過各種技術手段，來形成所需形狀的層、區域等。另外，為了形成同一結構，本領域技術人員還可以設計出與以上描述的方法並不完全相同的方法。另外，儘管在以上分別描述了各實施例，但是這並不意味著各個實施例中的措施不能有利地結合使用。
以上對本發明的實施例進行了描述。但是，這些實施例僅僅是為了說明的目的，而並非為了限制本發明的範圍。本發明的範圍由所附申請專利範圍及其均等物限定。不脫離本發明的範圍，本領域技術人員可以做出多種替代和修改，這些替代和修改都應落在本發明的範圍之內。
1001:襯底
1003:隔離部
1011:層間電介質層
1015b:互連線
1025a:金屬線段
1125a:金屬線段

Claims (40)

  1. 一種金屬化疊層，包括在襯底上交替設置的至少一個互連線層和至少一個過孔層，其中所述金屬化疊層中至少一對相鄰的互連線層和過孔層包括：所述互連線層中的互連線，具有彼此相對且沿著所述互連線的縱向延伸方向延伸的第一側壁和第二側壁以及彼此相對且沿著與所述縱向延伸方向相交的另一方向延伸的第三側壁和第四側壁；以及所述過孔層中的過孔，具有彼此相對且沿著所述縱向延伸方向延伸的第一側壁和第二側壁以及彼此相對且沿著所述另一方向延伸的第三側壁和第四側壁，其中，所述互連線層比所述過孔層更靠近襯底，其中，所述互連線的至少一部分上的過孔的第一側壁、第二側壁、第三側壁和第四側壁中每一個不超出所述互連線的所述至少一部分的第一側壁、第二側壁、第三側壁和第四側壁中的相應側壁。
  2. 根據請求項1所述的金屬化疊層，其中，所述互連線的所述至少一部分的第一側壁和第二側壁與所述過孔的相應的第一側壁和第二側壁的至少下部實質上共面。
  3. 根據請求項1或2所述的金屬化疊層，其中，所述互連線和所述過孔包括金屬，且與周圍的電介質層直接接觸。
  4. 根據請求項3所述的金屬化疊層，其中，所述金屬包括釕(Ru)、鉬(Mo)、銠(Rh)、鉑(Pt)、銥(Ir)、鎳(Ni)、鈷(Co)或鉻(Cr)。
  5. 根據請求項1或2所述的金屬化疊層，其中，所述互連線和所述過孔包括彼此不同的材料。
  6. 根據請求項1或2所述的金屬化疊層，還包括：設於所述互連線和所述過孔之間的間隔層。
  7. 根據請求項6所述的金屬化疊層，其中，所述互連線和所述過孔包括彼此相同的材料。
  8. 根據請求項6所述的金屬化疊層，其中，所述間隔層在所述互連線與所述過孔之間延伸，而沒有延伸到所述過孔的側壁上。
  9. 根據請求項6所述的金屬化疊層，其中，所述間隔層用作擴散阻擋層和/或刻蝕停止層。
  10. 根據請求項9所述的金屬化疊層，其中，所述間隔層包括導電的金屬矽化物、導電的金屬氮化物或金屬。
  11. 根據請求項1或2所述的金屬化疊層，還包括：圍繞所述互連線和所述過孔的電介質層，其中，所述電介質層中在所述互連線之間和/或所述過孔之間包括孔洞或氣隙。
  12. 根據請求項1或2所述的金屬化疊層，其中，所述互連線層中的各條互連線沿同一方向延伸。
  13. 根據請求項12所述的金屬化疊層，其中，至少一對上下相鄰的互連線層中的互連線沿彼此正交的方向延伸。
  14. 根據請求項1或2所述的金屬化疊層，其中，所述過孔的寬度大於該過孔上的互連線的寬度。
  15. 根據請求項14所述的金屬化疊層，其中，所述過孔的上部與該過孔上的互連線的寬度基本相同，而所述過孔的下部的寬度大於該過孔上的互連線的寬度。
  16. 根據請求項1或2所述的金屬化疊層，其中，在與所述互連線的縱向延伸方向垂直的截面中，所述過孔和所述互連線呈從下往上漸縮的形狀。
  17. 根據請求項1或2所述的金屬化疊層，其中，過孔之間的最小間隔由光刻工藝能夠實現的最小線間隔限定。
  18. 一種製造金屬化疊層的方法，所述金屬化疊層包括交替設置的至少一個互連線層和至少一個過孔層，所述方法包括通過以下操作來形成所述金屬化疊層中至少一對相鄰的互連線層和過孔層：在下層上形成第一金屬層；在第一金屬層上形成第二金屬層；將第一金屬層和第二金屬層構圖為線形圖案；將具有線形圖案的第二金屬層構圖為分離的部分，以形成所述過孔層中的過孔，其中，由第一金屬層形成所述互連線層中的互連線。
  19. 根據請求項18所述的方法，還包括：在第一金屬層與第二金屬層之間設置間隔層其中，將第一金屬層和第二金屬層構圖為線形圖案包括將間隔層與第一金屬層和第二金屬層一起構圖為線形圖案。
  20. 根據請求項19所述的方法，其中，對第二金屬層的構圖停止於間隔層。
  21. 根據請求項18或19所述的方法，其中，所述金屬化疊層中各對相鄰的互連線層和過孔層均通過所述操作來形成。
  22. 根據請求項18或19所述的方法，其中，所述第一金屬層和所述第二金屬層各自包括釕(Ru)、鉬(Mo)、銠(Rh)、鉑(Pt)、銥(Ir)、鎳(Ni)、鈷(Co)或鉻(Cr)。
  23. 根據請求項18或19所述的方法，其中，形成的第一金屬層遍及所述下層的基本上整個表面，形成的第二金屬層遍及第一金屬層的基本上整個表面。
  24. 根據請求項18或19所述的方法，其中，所述構圖包括光刻。
  25. 根據請求項24所述的方法，其中，光刻包括隔牆圖形轉移或極紫外光刻。
  26. 根據請求項18或19所述的方法，其中，將第一金屬層和第二金屬層構圖為線形圖案包括：將第一金屬層和第二金屬層構圖為一系列金屬線，該方法還包括：在所述金屬線之間填充第一電介質層。
  27. 根據請求項26所述的方法，還包括：在所述金屬線之間的所述第一電介質層中形成孔洞或氣隙。
  28. 根據請求項27所述的方法，其中，形成孔洞或氣隙包括：通過向所述金屬線之間的空間中澱積電介質材料，使所述空間的頂部封閉，來填充所述第一電介質層， 其中，所述孔洞或氣隙形成在所述空間的基本上中部。
  29. 根據請求項28所述的方法，其中，澱積電介質材料包括：澱積多層相同或不同的電介質材料。
  30. 根據請求項27所述的方法，其中，形成孔洞或氣隙包括通過以下操作來填充所述第一電介質層：向所述金屬線之間的空間中澱積第一電介質材料，使澱積的第一電介質材料在所述空間的頂部具有開口；對所澱積的第一電介質材料進行選擇性刻蝕，使其開口增大；以及向所述金屬線之間的空間中進一步澱積第二電介質材料，使所述空間的頂部封閉，其中，所述孔洞或氣隙形成在所述空間的下部，其中，第一電介質材料與第二電介質材料相同或不同。
  31. 根據請求項27所述的方法，其中，形成孔洞或氣隙包括通過以下操作來填充所述第一電介質層：向所述金屬線之間的空間中澱積第一電介質材料，以完全填充所述空間；對所澱積的第一電介質材料進行選擇性刻蝕，使其留於所述空間的底部；以及向所述金屬線之間的空間中進一步澱積第二電介質材料，使所述空間的頂部封閉，其中，所述孔洞或氣隙形成在所述空間的上部，其中，第一電介質材料與第二電介質材料相同或不同。
  32. 根據請求項26所述的方法，其中， 所述一系列金屬線沿同一方向連續延伸，所述方法還包括：在預定區域處切斷所述一系列金屬線中至少一條由第一金屬層形成的金屬線，以形成互連線；以及在所述金屬線之間由於所述構圖和所述切斷而形成的空間中，填充第二電介質層，其中，第一電介質層和第二電介質層包括相同或不同的材料。
  33. 根據請求項32所述的方法，還包括：在所述金屬線之間的所述第二電介質層中形成孔洞或氣隙。
  34. 根據請求項26所述的方法，其中，所述一系列金屬線的圖案對應於相應互連線層中互連線的布局。
  35. 根據請求項21所述的方法，其中，對於相鄰的兩對互連線層和過孔層，在形成上方的一對互連線層和過孔層的操作中，所述構圖包括過刻蝕。
  36. 根據請求項18或19所述的方法，其中，將第二金屬層構圖為分離的部分包括：對於金屬化疊層的設計布局中同一互連線上相鄰的兩個過孔，不將之分離，從而形成針對這兩個過孔的共用過孔。
  37. 根據請求項18或19所述的方法，其中，在所述線形圖案與圍繞所述線形圖案的電介質層之間，不形成擴散阻擋層。
  38. 根據請求項18或19所述的方法，其中，過孔的寬度大於該過孔上的互連線的寬度。
  39. 一種電子設備，包括如請求項1至17中任一項所述的金屬化疊層。
  40. 根據請求項39所述的電子設備，其中，所述電子設備包括智慧型電話、電腦、平板電腦、人工智慧設備、可穿戴設備或移動電源。
TW109115086A 2019-12-06 2020-05-06 金屬化疊層及其製造方法及包括金屬化疊層的電子設備 TWI755724B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911254611.8A CN110970379B (zh) 2019-12-06 2019-12-06 金属化叠层及其制造方法及包括金属化叠层的电子设备
CN201911254611.8 2019-12-06

Publications (2)

Publication Number Publication Date
TW202123384A TW202123384A (zh) 2021-06-16
TWI755724B true TWI755724B (zh) 2022-02-21

Family

ID=70033729

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115086A TWI755724B (zh) 2019-12-06 2020-05-06 金屬化疊層及其製造方法及包括金屬化疊層的電子設備

Country Status (4)

Country Link
US (2) US20230005836A1 (zh)
CN (2) CN110970379B (zh)
TW (1) TWI755724B (zh)
WO (1) WO2021109795A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970379B (zh) * 2019-12-06 2022-07-12 中国科学院微电子研究所 金属化叠层及其制造方法及包括金属化叠层的电子设备
CN112582376B (zh) * 2020-12-11 2023-11-17 中国科学院微电子研究所 带侧壁互连结构的半导体装置及其制造方法及电子设备
CN112582375B (zh) * 2020-12-11 2023-11-10 中国科学院微电子研究所 带侧壁互连结构的半导体装置及其制造方法及电子设备
CN112582374B (zh) * 2020-12-11 2023-11-07 中国科学院微电子研究所 带侧壁互连结构的半导体装置及其制造方法及电子设备
CN115831764B (zh) * 2022-12-15 2024-08-02 成都海光集成电路设计有限公司 一种基板中过孔的制作方法、基板及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020098677A1 (en) * 2000-05-31 2002-07-25 Micron Technology, Inc. Multilevel copper interconnects with low-k dielectrics and air gaps
US20160359100A1 (en) * 2015-03-26 2016-12-08 Globalfoundries Singapore Pte. Ltd. Mram magnetic shielding with fan-out wafer level packaging

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281585B1 (en) * 1997-06-30 2001-08-28 Philips Electronics North America Corporation Air gap dielectric in self-aligned via structures
US20020155693A1 (en) * 2001-04-23 2002-10-24 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned anti-via interconnects
US9761489B2 (en) * 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques
CN103871964B (zh) * 2014-03-11 2016-11-02 上海华虹宏力半导体制造有限公司 互连线结构及其形成方法
CN110970379B (zh) * 2019-12-06 2022-07-12 中国科学院微电子研究所 金属化叠层及其制造方法及包括金属化叠层的电子设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020098677A1 (en) * 2000-05-31 2002-07-25 Micron Technology, Inc. Multilevel copper interconnects with low-k dielectrics and air gaps
US20160359100A1 (en) * 2015-03-26 2016-12-08 Globalfoundries Singapore Pte. Ltd. Mram magnetic shielding with fan-out wafer level packaging

Also Published As

Publication number Publication date
CN115188728A (zh) 2022-10-14
US20230005836A1 (en) 2023-01-05
WO2021109795A1 (zh) 2021-06-10
CN110970379B (zh) 2022-07-12
CN110970379A (zh) 2020-04-07
US20230253316A1 (en) 2023-08-10
TW202123384A (zh) 2021-06-16

Similar Documents

Publication Publication Date Title
TWI755724B (zh) 金屬化疊層及其製造方法及包括金屬化疊層的電子設備
US12034076B2 (en) Semiconductor device integrating backside power grid and related integrated circuit and fabrication method
TWI772378B (zh) 積體電路元件及其製造方法
TWI677922B (zh) 形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的方法
JP5660651B2 (ja) 複数の平行な導電材料含有構造を備える半導体構造およびスタティック・ランダム・アクセス・メモリ（ｓｒａｍ）・セル、ならびに半導体構造を形成する方法
US20230005839A1 (en) Metalized laminate and manufacturing method therefor, and electronic device comprising metalized laminate
US20170352728A1 (en) Semiconductor devices including contact structures that partially overlap silicide layers
US11670544B2 (en) Via-first process for connecting a contact and a gate electrode
TWI731390B (zh) 互連結構、電路及包括該互連結構或電路的電子設備
CN112582377B (zh) 带侧壁互连结构的半导体装置及其制造方法及电子设备
US20220310510A1 (en) Interconnection structure and method of manufacturing the same, and electronic device including the interconnection structure
US11961787B2 (en) Semiconductor device with sidewall interconnection structure and method for manufacturing the same, and electronic apparatus
CN112582375B (zh) 带侧壁互连结构的半导体装置及其制造方法及电子设备
CN112992857B (zh) 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备
CN106610562B (zh) 掩膜版版图以及形成半导体结构的方法
TW202141745A (zh) 在3d cmos之間形成連續通道的方法
US11626329B2 (en) Metal connections and routing for advanced 3D layout designs
US20240014281A1 (en) Semiconductor device and method of forming the same
US20240347445A1 (en) Interconnection structure and method of manufacturing the same, and electronic device including the interconnection structure
US10347526B1 (en) Semiconductor structure and method for forming the same
TW202220168A (zh) 半導體元件及其形成方法