TWI753383B

TWI753383B - 閘極驅動電路

Info

Publication number: TWI753383B
Application number: TW109108866A
Authority: TW
Inventors: 奚鵬博; 林振祺; 郭庭瑋; 洪嘉澤
Original assignee: 友達光電股份有限公司
Priority date: 2020-03-18
Filing date: 2020-03-18
Publication date: 2022-01-21
Also published as: TW202137183A

Abstract

一種閘極驅動電路，包括多個閘極輸出單元。各個閘極輸出單元包括串列輸入區塊、控制區塊、漸進驅動區塊、串列驅動區塊及同時驅動區塊。串列輸入區塊接收閘極輸入電壓以設定內部節點的內部電壓。控制區塊接收內部電壓及第一時脈信號，以提供控制信號。漸進驅動區塊接收內部電壓及第二時脈信號，以提供第一閘極信號。串列驅動區塊接收內部電壓、第一時脈信號及第二時脈信號，以提供下一級閘極輸入電壓。同時驅動區塊接收控制信號及同時輸出信號，以提供第一閘極信號。

Description

閘極驅動電路

本發明是有關於一種驅動電路，且特別是有關於一種閘極驅動電路。

發光二極體（Light-Emitting Diode，LED）顯示面板具有色彩鮮艷、動態範圍廣、亮度高、壽命長、工作穩定可靠等優點，成為最具優勢的公眾顯示媒體。發光二極體顯示面板通常採用較高電流密度的脈波寬度調變（Pulse Width Modulation，PWM）驅動，而此種驅動方式通常使用具有順序驅動閘極線的能力及同時驅動閘極線的能力的閘極驅動電路。

為了使閘極驅動電路具有順序驅動閘極線的能力及同時驅動閘極線的能力，通常會使用兩個功能區塊來切換驅動模式。然是，使用兩個功能區塊會增加電晶體的數量及輸入訊號的數量，除了會增加閘極驅動電路的硬體成本，也影響顯示面板的邊框。

本發明提供一種閘極驅動電路，可以利用同一組控制區塊，提供同時致能的閘極信號及順序致能的閘極信號。

本發明的閘極驅動電路，包括多個閘極輸出單元。這些個閘極輸出單元接收多個時脈信號及同時輸出信號，以反應於同時輸出信號提供同時致能或依序致能的多個閘極信號。各個閘極輸出單元包括串列輸入區塊、控制區塊、漸進驅動區塊、串列驅動區塊及同時驅動區塊。串列輸入區塊接收閘極輸入電壓以設定內部節點的內部電壓。控制區塊接收內部電壓及這些時脈信號的第一時脈信號，以提供控制信號。漸進驅動區塊接收內部電壓及這些時脈信號的第二時脈信號，以提供依序致能的這些閘極信號中的第一閘極信號。串列驅動區塊接收內部電壓及第一時脈信號及第二時脈信號，以提供下一級閘極輸入電壓至下一閘極輸出單元。同時驅動區塊接收控制信號及同時輸出信號，以提供同時致能的這些閘極信號的第一閘極信號。

基於上述，本發明實施例的閘極驅動電路，當漸進驅動區塊與串列驅動區塊操作時，同時驅動區塊不操作，當同時驅動區塊操作時，漸進驅動區塊與串列驅動區塊不操作。藉此，閘極輸出單元可反應於依序致能的多個時脈信號而提供依序致能的閘極信號，並且可反應於致能的同時輸出信號提供同時致能的閘極信號。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

應當理解，儘管術語”第一”、”第二”、”第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的”第一元件”、”部件”、”區域”、”層”或”部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式”一”、”一個”和”該”旨在包括複數形式，包括”至少一個”。”或”表示”及/或”。如本文所使用的，術語”及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語”包括”及/或”包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。

圖1為依據本發明實施例的閘極輸出單元的電路示意圖。請參照圖1，在實施例中，多個閘極輸出單元100可以串接以形成閘極驅動電路，藉以提供同時致能或依序致能的多個閘極信號（例如OUT[N]），更進一步來說，可以反應於單一信號（例如同時輸出信號S_SIG）提供同時致能或依序致能的多個閘極信號（例如OUT[N]）。

在實施例中，閘極輸出單元100包括串列輸入區塊110、控制區塊120、電壓鎖定區塊130、漸進驅動區塊140、同時驅動區塊150及串列驅動區塊160。串列輸入區塊110接收閘極輸入電壓S[N-1]以透過電壓鎖定區塊130設定內部節點NQ的內部電壓Q。控制區塊120接收內部電壓Q及多個時脈信號中的時脈信號CLK2（對應第一時脈信號）以提供控制信號P。

電壓鎖定區塊130耦接於控制區塊120、同時驅動區塊150與漸進驅動區塊140之間，以區隔控制區塊120、同時驅動區塊150與漸進驅動區塊140，藉此降低跨壓漏電的風險。

漸進驅動區塊140接收內部電壓Q及多個時脈信號的時脈信號CLK1（對應第二時脈信號），以提供依序致能的多個閘極信號中的第一閘極信號OUT[N]。串列驅動區塊160接收內部電壓Q及多個時脈信號中的時脈信號CLK1及CLK2，以提供下一級閘極輸入電壓S[N]至下一個閘極輸出單元100。

同時驅動區塊150透過電壓鎖定區塊130接收控制信號P且接收同時輸出信號S_SIG，以提供同時致能的多個閘極信號中的第一閘極信號OUT[N]。

進一步來說，串列輸入區塊110包括第一電晶體T1。第一電晶體T1具有接收閘極輸入電壓S[N-1]的第一端、耦接第一端的控制端、以及透過電壓鎖定區塊130耦接至內部節點NQ的第二端。

漸進驅動區塊140包括第二電晶體T2及第一電容C1。第二電晶體T2具有接收時脈信號CLK1的第一端、耦接內部節點NQ的控制端、以及提供第一閘極信號OUT[N]的第二端。第一電容C1耦接於第二電晶體T2的控制端與第二電晶體T2的第二端之間。

串列驅動區塊160包括第三電晶體T3、第二電容C2及第四電晶體T4。第三電晶體T3具有接收時脈信號CLK1的第一端、耦接內部節點NQ的控制端、以及提供下一級閘極輸入電壓S[N]的第二端。第二電容C2耦接於第三電晶體T3的控制端與第三電晶體T3的第二端之間。第四電晶體T4具有耦接第二電晶體T2的第二端的第一端、接收時脈信號CLK2的控制端、以及耦接至閘極高電壓VGH的第二端。

電壓鎖定區塊130包括第五電晶體T5及第六電晶體T6。第五電晶體T5具有耦接串列輸入區塊110的第一電晶體的第二端的第一端、接收閘極低電壓VGL的控制端、以及耦接至內部節點NQ的第二端。第六電晶體T6具有耦接控制區塊120以接收控制信號P的第二端的第一端、接收閘極低電壓VGL的控制端、以及耦接至同時驅動區塊150的第二端。

控制區塊120包括第七電晶體T7、第八電晶體T8、以及第九電晶體T9。第七電晶體T7具有接收時脈信號CLK2的第一端、接收時脈信號CLK2的控制端、以及提供控制信號P的第二端。第八電晶體T8具有耦接第七電晶體T7的第二端的第一端、耦接串列輸入區塊110的控制端、以及接收閘極高電壓VGH的第二端。第九電晶體T9具有耦接串列輸入區塊110的第一端、耦接第七電晶體T7的第二端的控制端、以及接收閘極高電壓VGH的第二端。

同時驅動區塊150包括第十電晶體T10、第十一電晶體T11及第三電容C3。第十電晶體T10具有提供第一閘極信號OUT[N]的第一端、接收控制信號P的控制端、以及接收同時輸出信號S_SIG的第二端。第十一電晶體T11具有耦接第十電晶體T10的第一端的第一端、接收同時輸出信號S_SIG的控制端、以及第二端。第三電容C3耦接於控制信號P與第十一電晶體T11的第二端。

在本發明實施例中，第一電晶體T1至第十一電晶體T11遇以P型電晶體為例，但本發明實施例不以此為限。並且，上述多個時脈信號的數量大於等於3，例如時脈信號CLK1~CLK3。

圖2為依據本發明實施例的閘極輸出單元的驅動波形示意圖。請參照圖1及圖2，在本實施例中，閘極輸出單元的驅動時序大致分為順序驅動期間PDSE及同時驅動期間PDSI，並且時脈信號的數量以3個為例，亦即時脈信號CLK1~CLK3。其中，第五電晶體T5及第六電晶體受控於閘極低電壓VGL而保持導通。

在順序驅動期間PDSE中，時脈信號CLK1~CLK3依序致能，亦即時脈信號CLK2的致能期間E2緊臨時脈信號CLK1的致能期間E1之後，時脈信號CLK1的致能期間E1緊臨時脈信號CLK3的致能期間E3之後。並且，時脈信號CLK1~CLK3之間彼此具有時間間隔（例如時間間隔IN1及IN2），亦即時脈信號CLK1~CLK3的邊緣並沒有相互對齊，並且同時輸出信號S_SIG會保持禁能（例如為高電壓準位）。舉例來說，時脈信號CLK3的致能期間E3與時脈信號CLK1的致能期間E1之間具有時間間隔IN1，並且時脈信號CLK1的致能期間E1與時脈信號CLK2的致能期間E2之間具有時間間隔IN2。

在順序驅動期間PDSE中，當時脈信號CLK2致能於致能期間E4時（例如為低電壓準位），時脈信號CLK1及CLK3處於禁能狀態（例如為高電壓準位），其中第四電晶體T4及第七電晶體T7會導通，並且第一電晶體T1會截止。此時，為低電壓準位的控制信號P會導通第九電晶體T9，以使內部節點NQ的內部電壓Q為高電壓準位，並且會傳導至控制節點SQ，以導通第十電晶體T10。

此外，為高電壓準位的同時輸出信號S_SIG會截止第十一電晶體T11，並且會通過導通的第十電晶體T10，使得第一閘極信號OUT[N]保持為高電壓準位。為高電壓準位的內部電壓Q會截止第二電晶體T2、第三電晶體T3及第八電晶體T8，而導通的第四電晶體T4使得下一級閘極輸入電壓S[N]保持於高電壓準位。

當時脈信號CLK3致能於致能期間E3時（亦即閘極輸入電壓S[N-1]致能為低電壓準位），時脈信號CLK1及CLK2處於禁能狀態（例如為高電壓準位），其中第四電晶體T4及第七電晶體T7會截止，並且第一電晶體T1會導通，以使內部電壓Q為低電壓準位。此時，為低電壓準位的內部電壓Q會導通第二電晶體T2、第三電晶體T3及第八電晶體T8，而導通的第八電晶體T8使得控制信號P為高電壓準位。

為高電壓準位的控制信號P會截止第九電晶體T9，並且會傳導至控制節點SQ，以截止第十電晶體T10。為高電壓準位的同時輸出信號S_SIG會持續截止第十一電晶體T11，並且第一閘極信號OUT[N]及下一級閘極輸入電壓S[N]會受控於時脈信號CLK1而為高電壓準位。

在時間間隔IN1中，時脈信號CLK1至CLK3處於禁能狀態，其中第一電晶體T1、第四電晶體T4及第七電晶體T7會截止，但是內部電壓Q仍為低電壓準位。此時，為低電壓準位的內部電壓Q會導通第二電晶體T2、第三電晶體T3及第八電晶體T8，而控制信號P保持為高電壓準位。

為高電壓準位的控制信號P會截止第九電晶體T9，並且會傳導至控制節點SQ，以截止第十電晶體T10。為高電壓準位的同時輸出信號S_SIG會持續截止第十一電晶體T11，並且第一閘極信號OUT[N]及下一級閘極輸入電壓S[N]會受控於時脈信號CLK1而從高電壓準位切換至低電壓準位，進而內部電壓Q為2倍的低電壓準位。

在時間間隔IN2中，時脈信號CLK1至CLK3處於禁能狀態，其中第一電晶體T1、第四電晶體T4及第七電晶體T7會截止，但是內部電壓Q仍為2倍的低電壓準位。此時，為低電壓準位的內部電壓Q會導通第二電晶體T2、第三電晶體T3及第八電晶體T8，而控制信號P保持為高電壓準位。

為高電壓準位的控制信號P會截止第九電晶體T9，並且會傳導至控制節點SQ，以截止第十電晶體T10。為高電壓準位的同時輸出信號S_SIG會持續截止第十一電晶體T11，並且第一閘極信號OUT[N]及下一級閘極輸入電壓S[N]會受控於時脈信號CLK1而從低電壓準位切換至高電壓準位，進而內部電壓Q回復為低電壓準位。

當時脈信號CLK2致能於致能期間E2時（例如為低電壓準位），時脈信號CLK1及CLK3處於禁能狀態（例如為高電壓準位），其中第四電晶體T4及第七電晶體T7會導通，並且第一電晶體T1會截止。此時，為低電壓準位的控制信號P會導通第九電晶體T9，以使內部節點NQ的內部電壓Q為高電壓準位，並且會傳導至控制節點SQ，以導通第十電晶體T10。

此外，在整個同時驅動期間PDSI中，時脈信號CLK1~CLK3同時致能，並且同時輸出信號S_SIG的致能期間ES會小於同時驅動期間PDSI，亦即時脈信號CLK1~CLK3的致能期間。此時，第四電晶體T4及第七電晶體T7會導通，以使控制信號P及下一級閘極輸入電壓S[N]為低電壓準位而導通第九電晶體T9及第十電晶體T10，並且第一電晶體T1會受控於閘極輸入電壓S[N-1]而截止。並且，導通的第九電晶體T9使閘極高電壓VGH傳送到內部節點NQ，使得內部電壓Q為高電壓準位，進而截止第二電晶體T2、第三電晶體T3及第八電晶體T8。藉此，時脈信號CLK1~CLK3的電壓準位不會影響第一閘極信號OUT[N]。

在同時輸出信號S_SIG致能之前的禁能期間，同時輸出信號S_SIG禁能第十一電晶體T11，並且使得第一閘極信號OUT[N]為高電壓準位。在同時輸出信號S_SIG致能時，同時輸出信號S_SIG致能第十一電晶體T11，並且使得第一閘極信號OUT[N]為低電壓準位。此時，控制節點SQ的電壓準位為兩倍的低電壓準位。在同時輸出信號S_SIG致能之後的禁能期間，第一閘極信號OUT[N]又切換為高電壓準位。

依據上述，當漸進驅動區塊140與串列驅動區塊160操作時，同時驅動區塊150不操作，當同時驅動區塊150操作時，漸進驅動區塊140與串列驅動區塊160不操作。藉此，閘極輸出單元可反應於依序致能的多個時脈信號而提供依序致能的閘極信號，並且可反應於致能的同時輸出信號提供同時致能的閘極信號。

圖3為依據本發明實施例的閘極驅動電路的系統示意圖。請參照圖1及圖3，在本實施例中，閘極驅動電路10包括多個串接的閘極輸出單元100_1~100_m，其中m為正整數，並且閘極輸出單元100_1~100_m的電路結構可以參照閘極輸出單元100所示，在此不再贅述。在此，時脈信號的數量以3個為例，亦即時脈信號CLK1~CLK3，閘極輸出單元100_1~100_m中的每一個接收時脈信號CLK1~CLK3中依序致能且相隣兩個時脈信號，並且閘極輸出單元100_1~100_m個別接收的時脈信號（如CLK1~CLK3）不會完全相同於相隣的閘極輸出單元（如100_1~100_m）所接收的時脈信號（如CLK1~CLK3）。

閘極輸出單元100_1~100_m共同接收同時輸出信號S_SIG。閘極輸出單元100_1~100_m個別提供閘極信號OUT1~OUTm以及提供閘極輸入電壓S1~Sm至下一級閘極輸出單元（如100_2~100_m），其中閘極輸出單元100_1可以接收啟始信號STV作為閘極輸入電壓。藉此，閘極輸出單元100_1~100_m可反應於同時輸出信號S_SIG及時脈信號CLK1~CLK3提供同時致能或依序致能的多個閘極信號OUT1~OUTm。

綜上所述，本發明實施例的閘極驅動電路，當漸進驅動區塊與串列驅動區塊操作時，同時驅動區塊不操作，當同時驅動區塊操作時，漸進驅動區塊與串列驅動區塊不操作。藉此，閘極輸出單元可反應於依序致能的多個時脈信號而提供依序致能的閘極信號，並且可反應於致能的同時輸出信號提供同時致能的閘極信號。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:閘極驅動電路 100、100_1~100_m:閘極輸出單元 110:串列輸入區塊 120:控制區塊 130:電壓鎖定區塊 140:漸進驅動區塊 150:同時驅動區塊 160:串列驅動區塊 C1:第一電容 C2:第二電容 C3:第三電容 CLK1、CLK2、CLK3:時脈信號 E1、E2、E3、E4、ES:致能期間 IN1、IN2:時間間隔 NQ:內部節點 OUT[N]:第一閘極信號 OUT1~OUTm:閘極信號 P:控制信號 PDSE:順序驅動期間 PDSI:同時驅動期間 Q:內部電壓 S[N]:下一級閘極輸入電壓 S[N-1]、S1~Sm:閘極輸入電壓 S_SIG:同時輸出信號 SQ:控制節點 STV:啟始信號 T1:第一電晶體 T10:第十電晶體 T11:第十一電晶體 T2:第二電晶體 T3:第三電晶體 T4:第四電晶體 T5:第五電晶體 T6:第六電晶體 T7:第七電晶體 T8:第八電晶體 T9:第九電晶體 VGH:閘極高電壓 VGL:閘極低電壓

圖1為依據本發明實施例的閘極輸出單元的電路示意圖。圖2為依據本發明實施例的閘極輸出單元的驅動波形示意圖。圖3為依據本發明實施例的閘極驅動電路的系統示意圖。

100:閘極輸出單元

110:串列輸入區塊

120:控制區塊

130:電壓鎖定區塊

140:漸進驅動區塊

150:同時驅動區塊

160:串列驅動區塊

C1:第一電容

C2:第二電容

C3:第三電容

CLK1、CLK2:時脈信號

NQ:內部節點

OUT[N]:第一閘極信號

P:控制信號

Q:內部電壓

S[N]:下一級閘極輸入電壓

S[N-1]:閘極輸入電壓

S_SIG:同時輸出信號

SQ:控制節點

T1:第一電晶體

T2:第二電晶體

T3:第三電晶體

T4:第四電晶體

T5:第五電晶體

T6:第六電晶體

T7:第七電晶體

T8:第八電晶體

T9:第九電晶體

T10:第十電晶體

T11:第十一電晶體

VGH:閘極高電壓

VGL:閘極低電壓

Claims

一種閘極驅動電路，包括：多個閘極輸出單元，接收多個時脈信號及一同時輸出信號，以反應於該同時輸出信號提供同時致能或依序致能的多個閘極信號，其中各該些閘極輸出單元包括：一串列輸入區塊，接收一閘極輸入電壓以設定一內部節點的一內部電壓；一控制區塊，接收該內部電壓及該些時脈信號的一第一時脈信號，以提供一控制信號；一漸進驅動區塊，接收該內部電壓及該些時脈信號的一第二時脈信號，以提供依序致能的該些閘極信號的一第一閘極信號；一串列驅動區塊，接收該內部電壓、該第一時脈信號及該第二時脈信號，以提供一下一級閘極輸入電壓至下一閘極輸出單元；以及一同時驅動區塊，接收該控制信號及該同時輸出信號，以提供同時致能的該些閘極信號的該第一閘極信號。
如請求項1所述的閘極驅動電路，更包括：一電壓鎖定區塊，耦接於該控制區塊、該同時驅動區塊與該漸進驅動區塊。
如請求項2所述的閘極驅動電路，其中該串列輸入區塊包括：一第一電晶體，具有接收該閘極輸入電壓的一第一端、耦接該第一端的一控制端、以及耦接至該內部節點的一第二端。
如請求項2所述的閘極驅動電路，其中該漸進驅動區塊包括：一第二電晶體，具有接收該第二時脈信號的一第一端、耦接該內部節點的一控制端、以及提供該第一閘極信號的一第二端；以及一第一電容，耦接於該第二電晶體的該控制端與該第二電晶體的該第二端之間。
如請求項2所述的閘極驅動電路，其中該串列驅動區塊包括：一第三電晶體，具有接收該第二時脈信號的一第一端、耦接該內部節點的一控制端、以及提供該下一級閘極輸入電壓的一第二端；一第一電容，耦接於該第三電晶體的該控制端與該第三電晶體的該第二端之間；以及一第四電晶體，具有耦接該第三電晶體的該第二端的一第一端、接收該第一時脈信號的一控制端、以及耦接至一閘極高電壓的一第二端。
如請求項2所述的閘極驅動電路，其中該電壓鎖定區塊包括：一第五電晶體，具有耦接該串列輸入區塊的一第一端、接收一閘極低電壓的一控制端、以及耦接至該內部節點的一第二端；以及一第六電晶體，具有耦接該控制區塊的一第一端、接收一閘極高電壓的一控制端、以及耦接至該同時驅動區塊的一第二端。
如請求項2所述的閘極驅動電路，其中該控制區塊包括：一第七電晶體，具有接收該第一時脈信號的一第一端、接收該第一時脈信號的一控制端、以及提供該控制信號的一第二端；一第八電晶體，具有耦接該第七電晶體的該第二端的一第一端、耦接該串列輸入區塊的一控制端、以及接收一閘極高電壓的一第二端；以及一第九電晶體，具有耦接該串列輸入區塊的一第一端、耦接該第七電晶體的該第二端的一控制端、以及接收該閘極高電壓的一第二端。
如請求項2所述的閘極驅動電路，其中該同時驅動區塊包括：一第十電晶體，具有提供該第一閘極信號的一第一端、接收該控制信號的一控制端、以及接收該同時輸出信號的一第二端；一第十一電晶體，具有耦接該第十電晶體的該第一端的一第一端、接收該同時輸出信號的一控制端、以及一第二端；以及一第三電容，耦接於該控制信號與該第十一電晶體的該第二端。
如請求項1所述的閘極驅動電路，其中該些時脈信號的數量大於等於3。
如請求項1所述的閘極驅動電路，其中在一順序驅動期間，該些時脈信號依序致能，在一同時驅動期間，該些時脈信號同時致能。
如請求項10所述的閘極驅動電路，其中在該同時驅動期間，該同時輸出信號致能，並且該同時輸出信號的致能期間小於該些時脈信號的致能期間。
如請求項10所述的閘極驅動電路，其中當該漸進驅動區塊與該串列驅動區塊操作時，該同時驅動區塊不操作，當該同時驅動區塊操作時，該漸進驅動區塊與該串列驅動區塊不操作。
如請求項1所述的閘極驅動電路，其中該第一時脈信號的致能間緊臨該第二時脈信號的致能期間之後。
如請求項13所述的閘極驅動電路，其中該第一時脈信號的致能間與該第二時脈信號的致能期間之間具有一時間間隔。