TWI751879B - 垂直共振腔面射雷射元件及其製造方法 - Google Patents

垂直共振腔面射雷射元件及其製造方法 Download PDF

Info

Publication number
TWI751879B
TWI751879B TW110100815A TW110100815A TWI751879B TW I751879 B TWI751879 B TW I751879B TW 110100815 A TW110100815 A TW 110100815A TW 110100815 A TW110100815 A TW 110100815A TW I751879 B TWI751879 B TW I751879B
Authority
TW
Taiwan
Prior art keywords
layer
mirror
type
thickness
mirror layer
Prior art date
Application number
TW110100815A
Other languages
English (en)
Other versions
TW202228346A (zh
Inventor
歐政宜
林志遠
潘德烈
紀政孝
Original Assignee
兆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 兆勁科技股份有限公司 filed Critical 兆勁科技股份有限公司
Priority to TW110100815A priority Critical patent/TWI751879B/zh
Priority to US17/558,614 priority patent/US20220224080A1/en
Application granted granted Critical
Publication of TWI751879B publication Critical patent/TWI751879B/zh
Publication of TW202228346A publication Critical patent/TW202228346A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095—Tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3415—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers containing details related to carrier capture times into wells or barriers
    • H01S5/3416—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers containing details related to carrier capture times into wells or barriers tunneling through barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本發明係一種垂直共振腔面射雷射(VCSEL)元件，其依序堆疊有：一基底、一第一鏡層、一穿隧接面層、一第二鏡層、一活化層、一氧化層及一第三鏡層，該第一鏡層及該第三鏡層是n型分佈式布拉格反射鏡層(N-DBR)，該第二鏡層是p型分佈式布拉格反射鏡層(P-DBR)，利用該穿隧接面層使得該VCSEL元件可以將一部分的P-DBR轉置成N-DBR以降低該VCSEL元件的串聯電阻，且該穿隧接面層並不做為限流孔的作用。本發明還提出一種VCSEL元件製造方法，其具有原位且一次磊晶的特性以避免移出/移回磊晶腔室的製程變異風險。

Description

垂直共振腔面射雷射元件及其製造方法
本發明係有關於一種垂直共振腔面射雷射(Vertical Cavity Surface Emitting Laser,VCSEL)元件及其製造方法，特別是指具有較少堆疊層數的p型分佈式布拉格反射鏡層(Distributed Bragg Reflector,DBR)以達到低串聯電阻的垂直共振腔面射雷射結構及其製造方法。
半導體發光元件可分為發光二極體(Light-Emitting Diode,LED)元件及雷射二極體(Laser Diode,LD)元件。LED元件屬於發散光源但其發光能量較弱且光束角度偏大，因此功能性較不足僅能提供普通照明或應用於2D感測系統。至於LD元件所產生的則是雷射光，其光束角度與形狀相對較LED集中，而且具備較低功耗、高效率與高速等優勢，因此適合應用於3D感測及光通訊領域。而從結構層面來看，LD元件結構也比LED元件更為複雜，同時材料特性要求高且設計也較困難，更須具備高難度磊晶技術才能夠順利量產。因此，LD元件與LED元件雖然都是發光元件，但是在用途、功效、結構及技術領域實屬不相同。
垂直共振腔面射雷射(VCSEL)元件顧名思義其雷射係由晶粒表面垂直發射出來，是LD元件的其中之一。VCSEL元件例如以砷化鎵(Gallium Arsenide,GaAs)為基材構成一基底，於該基底上方設置有一第一鏡層，於該第 一鏡層上方設置有一活化層(Active Layer)，於該活化層上方設置有一氧化層，於氧化層上方設置有一第二鏡層。以水氣氧化法(Wet Oxidation)所製作的VCSEL元件為例，基底是一n型砷化鎵(n+GaAs或N-GaAs)基底，第一鏡層是一n型分佈式布拉格反射鏡層(簡稱N-DBR)，且第二鏡層是一p型分佈式布拉格反射鏡層(簡稱P-DBR)。VCSEL元件便是利用分別位於活化層的上方及下方之第二鏡層及第一鏡層作為反射鏡面，進而產生共振腔(Resonant Cavity)發出雷射光。
例如，N-DBR通常由一下層Al0.12Ga0.88As及一上層Al0.9Ga0.1As所形成的一堆疊對(pair)進行重複堆疊而成，其中N-DBR可透過對未摻雜DBR進行矽(Si)摻雜之後獲得，N-DBR約有35個Si摻雜的堆疊對。P-DBR也是由一下層Al0.12Ga0.88As及一上層Al0.9Ga0.1As所形成的一堆疊對進行重複堆疊而成，相對地，P-DBR可透過對未摻雜DBR進行碳(C)摻雜之後獲得，P-DBR約有25個碳摻雜的堆疊對。前述N-DBR及P-DBR共採用約60個堆疊對(約120層)以達到N-DBR約99.9%及P-DBR約99.0%的高反射率，然而高達120層卻也導致了高的串聯電阻。
克服高串聯電阻的方式之一是對N-DBR及P-DBR分別進行高濃度的矽及碳的摻雜，然而實際上P-DBR(p型半導體)的碳摻雜濃度卻只能夠達到約0.30x1019~1.0x1019atoms/cm3的上限值，因此無法使得P-DBR低於所設定的電阻值。即使使得P-DBR的碳摻雜濃度達1.0x1019atoms/cm3以上，這也會造成在磊晶時，同樣厚度的P-DBR的再現性及均勻性都難以控制。所以，前述傳統VCSEL元件遇到了無法有效克服P-DBR高串聯電阻的問題。
有鑑於上述問題，本發明之目的旨在提供一種垂直共振腔面射雷射(VCSEL)元件及其製造方法。本發明是基於N-DBR可以達到比P-DBR還高的摻雜濃度而能夠有效地降低串聯電阻，再加上由於電子的有效質量比電洞的有效質量小得多，而且N-DBR的電阻不受位於氧化層中央之氧化孔的影響，因此P-DBR的電阻比N-DBR的電阻大得多，這使得VCSEL元件的串聯電阻大部分來自於P-DBR，因此本發明將一部分的P-DBR轉置成N-DBR後即可降低VCSEL元件的串聯電阻。
本發明之一種垂直共振腔面射雷射(VCSEL)元件，至少包含：一基底；一第一鏡層，該第一鏡層設置於該基底的上方，該第一鏡層是一第一n型分佈式布拉格反射鏡層；一穿隧接面層，該穿隧接面層設置於該第一鏡層的上方；一第二鏡層，該第二鏡層設置於該穿隧接面層的上方，該第二鏡層是一p型分佈式布拉格反射鏡層，且該第一鏡層及該第二鏡層分別包含複數個堆疊對，每一個該堆疊對包括一第一層和一第二層；該穿隧接面層包含一重摻雜n型層及一重摻雜p型層，該重摻雜n型層與該第一鏡層之間設置有一n型填充層，以及該重摻雜p型層與該第二鏡層之間設置有一p型填充層；一活化層，該活化層設置於該第二鏡層的上方；一氧化層，該氧化層設置於該活化層的上方；及一第三鏡層，該第三鏡層設置於該氧化層的上方，該第三鏡層是一第二n型分佈式布拉格反射鏡層。
在另一實施例中，該穿隧接面層的面積係與該第一鏡層及/或該第二鏡層相同。
在另一實施例中，該氧化層包含位於中央區域的一氧化孔及環狀圍繞該氧化孔的一氧化區，該氧化孔的面積係小於該穿隧接面層的面積。
在另一實施例中，該穿隧接面層的面積係與該第一鏡層及/或該第二鏡層相同；且，該氧化層包含位於中央區域的一氧化孔及環狀圍繞該氧化孔的一氧化區，該氧化孔的面積係小於該穿隧接面層的面積。
在另一實施例中，該重摻雜n型層的厚度與該n型填充層的厚度之和與該第一層的厚度相同，且該重摻雜p型層的厚度與該p型填充層的厚度之和與該第二層的厚度相同；或者，該n型填充層的厚度、該重摻雜n型層的厚度、該重摻雜p型層的厚度及該p型填充層的厚度之和與該第一層的厚度或該第二層的厚度相同。
本發明還提供可以原位且一次磊晶以避免製程變異風險的一種垂直共振腔面射雷射(VCSEL)元件製造方法，該VCSEL元件製造方法係包含以下磊晶步驟。一提供基底步驟：於一腔室提供該基底。一形成一第一鏡層步驟：於該腔室的原位形成該第一鏡層於該基底上，該第一鏡層是一第一n型分佈式布拉格反射鏡層。一形成一穿隧接面層步驟：於該腔室的原位形成該穿隧接面層於該第一鏡層上。一形成一第二鏡層步驟：於該腔室的原位形成該第二鏡層於該穿隧接面層上，該第二鏡層是一p型分佈式布拉格反射鏡層。一形成一氧化層與一第三鏡層步驟：依序形成該活化層、該氧化層及該第三鏡層於該第二鏡層上，且該形成氧化層與第三鏡層步驟係於該腔室的原位進行。
在另一實施例中，該穿隧接面層的面積係與該第一鏡層及/或該第二鏡層相同；且，該氧化層包含位於中央區域的一氧化孔及環狀圍繞該氧化孔的一氧化區，該氧化孔的面積係小於該穿隧接面層的面積。
在另一實施例中，該第一鏡層及該第二鏡層分別包含複數個堆疊對，每一個該堆疊對包括一第一層和一第二層；該穿隧接面層包含一重摻雜n型層及一重摻雜p型層，該重摻雜n型層與該第一鏡層之間設置有一n型填充層，以 及該重摻雜p型層與該第二鏡層之間設置有一p型填充層；且，該重摻雜n型層的厚度與該n型填充層的厚度之和與該第一層的厚度相同，且該重摻雜p型層的厚度與該p型填充層的厚度之和與該第二層的厚度相同；或者，該n型填充層的厚度、該重摻雜n型層的厚度、該重摻雜p型層的厚度及該p型填充層的厚度之和與該第一層的厚度或該第二層的厚度相同。
100:VCSEL元件
10:第一電極
11:基底
111:緩衝層
12:第一鏡層
13:穿隧接面層
131:重摻雜n型層
1310:n型填充層
132:重摻雜p型層
1320:p型填充層
14:第二鏡層
15:活化層
16:氧化層
161:氧化區
162:氧化孔
17:第三鏡層
18:第二電極
181:出光孔
20:p型分佈式布拉格反射鏡結構
30:堆疊對
301:第一層
302:第二層
S1:提供基底步驟
S2:形成第一鏡層步驟
S3:形成穿隧接面層步驟
S4:形成第二鏡層步驟
S5:形成氧化層與第三鏡層步驟
第1圖，為本發明VCSEL元件的結構剖視圖。
第2圖，為本發明VCSEL元件設置有堆疊對的結構剖視圖。
第3圖，為本發明穿隧接面層及填充層的結構剖視圖。
第4圖，為本發明VCSEL元件製造方法之磊晶步驟的流程圖。
第5圖，為本發明VCSEL元件與傳統VCSEL元件之電場振幅強度的縱向分析圖。
為使本領域具有通常知識者能清楚了解本發明之內容，謹以下列說明搭配圖式，敬請參閱。
首先請參閱第1圖，本發明的一種垂直共振腔面射雷射(VCSEL)元件100係至少包含：一第一電極10；一基底11，該基底11與該第一電極10接觸，該基底11可以設置於該第一電極10的上方或下方；一第一鏡層12，該第一鏡層12設置於該基底11的上方，該第一鏡層12可以是一第一n型分佈式布拉格反射鏡層(第一N-DBR)，該第一鏡層12可以與該基底11的上表面接觸；一穿隧接面 (Tunnel Junction,TJ)層13，該穿隧接面層13設置於該第一鏡層12的上方，該穿隧接面層13可以與該第一鏡層12的上表面接觸；一第二鏡層14，該第二鏡層14設置於該穿隧接面層13的上方，該第二鏡層14可以是一p型分佈式布拉格反射鏡層(P-DBR)，該第二鏡層14可以與該穿隧接面層13的上表面接觸；一活化層(Active Region)15，該活化層15設置於該第二鏡層14的上方，該活化層15可以與該第二鏡層14的上表面接觸；一氧化層(Oxide Layer)16，該氧化層16設置於該活化層15的上方；一第三鏡層17，該第三鏡層17設置於該氧化層16的上方，該第三鏡層17可以是一第二n型分佈式布拉格反射鏡層(第二N-DBR)；一第二電極18，該第二電極18設置於該第三鏡層17的上方，該第二電極18可以與該第三鏡層17接觸。換言之，該VCSEL元件100由下而上依序包括有：該基底11、該第一鏡層12、該穿隧接面層13、該第二鏡層14、該活化層15、該氧化層16及該第三鏡層17。
該第一電極10及該第二電極18可以分別是金、銀、銅、鐵、鈷、鎳、鈦或其類似物、合金，其中合金例如可以是鋅金或鍺金，該第一電極10及該第二電極18可以是相同的材料或不同的材料製成。基本上，該第一電極10及該第二電極18同時為n型(歐姆)電極或p型(歐姆)電極；例如該第一電極10是n型電極，而該第二電極18也是n型電極。該第二電極18的為環圈形狀，其中央區域為一出光孔181，該VCSEL元件100可以透過該出光孔181發射一雷射光。
該基底11，其可為常用之單晶半導體材料，例如可以是砷化鎵(GaAs)、氮化鎵(GaN)、砷化鋁鎵(AlGaAs)或磷化鎵(GaP)基板。較佳地，該基底11為GaAs基板。該基底11也包含相同材料之一緩衝層111，該緩衝層111為n型半導體層且可以為該基底11的一部分，該緩衝層111確保該基底11之結晶表面平滑以供後續該第一鏡層12於該緩衝層111之上表面的磊晶成長製程。換言之，該第一鏡層12於該基底11之上表面上成長。
該第一鏡層12、該第二鏡層14及該第三鏡層17分別包含其中各相鄰層具有不同折射係數之交替堆疊之半導體材料所構成的多層結構。該第一鏡層12(第一N-DBR)係為n型半導體層，例如為摻雜矽(Si)及/或碲(Te)的AlGaAs層。該第二鏡層14(P-DBR)係為p型半導體層，例如為摻雜碳(C)及/或鋅(Zn)的AlGaAs層。該第一鏡層12與該第二鏡層14分別為包含有不同鋁莫耳百分比之AlGaAs的多層結構，以改變折射係數。該第三鏡層17(第二N-DBR)也是n型半導體層，例如也為摻雜矽(Si)及/或碲(Te)的AlGaAs層。該第一鏡層12與該第三鏡層17可以是相同的n型半導體層或不同的n型半導體層。該第一鏡層12及該第三鏡層17的反射率分別大於99.9%，該第一鏡層12、該穿隧接面層13及該第二鏡層14所結合後的整體反射率也大於99.9%。
該穿隧接面層13可以為包含一重摻雜n型層131及一重摻雜p型層132的多層結構。該穿隧接面層13之該重摻雜p型層132係毗鄰該第二鏡層14，且該穿隧接面層13之該重摻雜n型層131係毗鄰該第一鏡層12。該穿隧接面層13的材料可以為GaAs、AlGaAs、InGaP、AlInP、AlGaInP或InGaAsP。例如，該重摻雜n型層131係為摻雜矽(Si)及/或碲(Te)的AlGaAs層或III族磷化物半導體層(例如InGaP層，磷化銦鎵層)；該重摻雜p型層132係為摻雜碳(C)的AlGaAs層或III族磷化物半導體層(例如InGaP層)。
該活化層15可以包含一至複數個具有頻譜間隙波長之量子井層，其中各量子井層在操作之波長下發射雷射光。例如，該活化層15可包含AlGaAs層、GaAs層、磷砷化鎵(GaAsP)層或砷化銦鎵(InGaAs)層。該活化層15也可以是包含量子洞或具有適當發光性質之其他裝置結構，如量子點或類似之裝置結構。該量子井層、量子洞或量子點等均在該活化層15中依已知方式分離，以獲得所需之雷射光產生。
該氧化層16可由一或多個磊晶層之氧化而形成光學及電學限制之氧化物層。舉例而言，該氧化層16可為由於磊晶層(例如AlGaAs層)之側向氧化而形成的氧化鋁(Al2O3)的一氧化區161及包含金屬(未氧化的鋁)位於中央區域的一氧化孔(oxide aperture)162。因此，該氧化區161是絕緣區，該氧化區161環狀圍繞導電的該氧化孔162，該氧化孔162穿過該氧化區161而形成面積大小受限制的一導電路徑，電與光(雷射光)是由該氧化孔162通過，該氧化孔162為限流孔(current-limiting aperture)，該氧化孔162愈小則電阻值愈大。該氧化孔162可以被形成在該出光孔181下方，該氧化孔162略小於該出光孔181。
特別說明的是，由於該穿隧接面層13設置於該第一鏡層12及該第二鏡層14之間，因此該第一鏡層12之第一N-DBR、該穿隧接面層13及該第二鏡層14之P-DBR三層整體可形成具有相同或極為相似的價電帶，該第一鏡層12、該穿隧接面層13及該第二鏡層14三層結合可形成一p型分佈式布拉格反射鏡結構20。換言之，該穿隧接面層13係允許從n型半導體層切換(switch)為p型半導體層，例如該穿隧接面層13係從該第一鏡層12之第一N-DBR切換為該第二鏡層14之P-DBR。因此，該穿隧接面層13的尺寸大小(例如面積與形狀)係與該第一鏡層12及/或該第二鏡層14相同。
另外，該穿隧接面層13可以被形成在該氧化孔162下方，而且該氧化孔162的面積小於該穿隧接面層13的面積，因此本發明的該VCSEL元件100是以面積較小的該氧化孔162做為受限制的電與光的通道，所以面積較大的該穿隧接面層13並不做為電與光的限制通道，也就是該穿隧接面層13不做為限流孔的作用。更進一步地說，本發明的該VCSEL元件100中，同時存在有該氧化孔162及該穿隧接面層13，而且該氧化孔162與該穿隧接面層13的功效與目的並不相同，該氧化孔162是限流孔而該穿隧接面層13是用來將該第一鏡層12之第一N-DBR切換為該第二鏡層14之P-DBR。
如前所述，該第一鏡層12、該第二鏡層14及該第三鏡層17分別包含其中各相鄰層具有不同折射係數之交替堆疊之半導體材料所構成的多層結構，請一併參閱第2圖，該第一鏡層12、該第二鏡層14及該第三鏡層17分別包含複數個堆疊對30。每一個該堆疊對30包括一第一層301和一第二層302。該堆疊對30的該第一層301和該第二層302可以由具有不同濃度的不同材料組成，該第一層301包括鋁濃度為12%的砷化鋁鎵(Al0.12Ga0.88As)，折射率為3.55；該第二層302包括鋁濃度為90%的砷化鋁鎵(Al0.9Ga0.1As)，折射率為2.93。於計算厚度時，各相鄰層(即該第一層301和該第二層302)的厚度可以分別約為四分之一波長再乘以各層的折射率。前述波長係指從VCSEL元件發射的該雷射光的波長(例如850nm)。於一實施例中，該第一鏡層12具有W個堆疊對30，該第二鏡層14具有Z個該堆疊對30，其中W與Z的和約為35。較佳地，Z是介於1至10之間的整數，例如Z=1、3、5或10。請參閱下表一。
Figure 110100815-A0305-02-0011-1
 其中，W+Z=35，Z是介於1至10之間的整數。
由於P-DBR的電阻比N-DBR的電阻大得多，這使得VCSEL元件的串聯電阻大部分來自於P-DBR，而本發明的該VCSEL元件100的該第一鏡層12及 該第三鏡層17都是N-DBR，只有該第二鏡層14是P-DBR；且，相較於傳統的VCSEL元件需要有25個堆疊對的P-DBR而言，本發明的該VCSEL元件100只有至多10個該堆疊對30的P-DBR，因此本發明的該VCSEL元件100顯然地降低了VCSEL元件的串聯電阻。
基於前述該第一鏡層12、該穿隧接面層13及該第二鏡層14三層結合形成該p型分佈式布拉格反射鏡結構20，因此該重摻雜n型層131的厚度及該重摻雜p型層132的厚度可以分別與該第一層301的厚度(例如表一中的60nm)及該第二層302的厚度(例如表一中的72nm)相同，以符合DBR(該p型分佈式布拉格反射鏡結構20)各堆疊層對於反射率的設計。以下說明其他各種該穿隧接面層13的實施例。
基本上，為了要達到穿隧功能該穿隧接面層13之該重摻雜n型層131的厚度及該重摻雜p型層132的厚度至少須為10nm以上(較佳為10nm~15nm)，其摻雜濃度分別須大於1.0x1020atoms/cm3(較佳為大於3.0x1020atoms/cm3)。因此，基於最小厚度的該重摻雜n型層131及該重摻雜p型層132之設置，請一併參閱第3圖，於另一實施例中該重摻雜n型層131與該第一鏡層12之間設置有一n型填充層1310，以及該重摻雜p型層132與該第二鏡層14之間設置有一p型填充層1320。該重摻雜n型層131的厚度與該n型填充層1310的厚度之和與該第一層301的厚度相同，且該重摻雜p型層132的厚度與該p型填充層1320的厚度之和與該第二層302的厚度相同，以符合DBR(該p型分佈式布拉格反射鏡結構20)各堆疊層對於反射率的設計。
於另一實施例中，該穿隧接面層13、該n型填充層1310及該p型填充層1320為AlGaAs層，該VCSEL元件100的局部毗鄰堆疊次序為：該第一鏡層 12、該n型填充層1310、該重摻雜n型層131、該重摻雜p型層132、該p型填充層1320及該第二鏡層14。請參閱下表二。
Figure 110100815-A0305-02-0013-2
該重摻雜n型層131的厚度(15nm)與該n型填充層1310的厚度(45nm)之和(60nm)與該第一層301的厚度(60nm)相同，且該重摻雜p型層132的厚度(15nm)與該p型填充層1320的厚度(57nm)之和(72nm)與該第二層302的厚度(72nm)相同。其中，W+Z=35，Z是介於1至10之間的整數。
於另一實施例中，該穿隧接面層13為AlGaAs層及InGaP層的組合，該n型填充層1310及該重摻雜n型層131為InGaP層(折射率為3.27)，該重摻雜p型層132及該p型填充層1320為AlGaAs層。請參閱下表三。
Figure 110100815-A0305-02-0013-3
Figure 110100815-A0305-02-0014-4
與表二類似地，表三中該重摻雜n型層131的厚度(15nm)與該n型填充層1310的厚度(45nm)之和(60nm)與該第一層301的厚度(60nm)相同，且該重摻雜p型層132的厚度(15nm)與該p型填充層1320的厚度(57nm)之和(72nm)與該第二層302的厚度(72nm)相同。其中，W+Z=35，Z是介於1至10之間的整數。
於另一實施例中，該穿隧接面層13為AlGaAs層及InGaP層的組合，該n型填充層1310及該重摻雜n型層131為AlGaAs層，該重摻雜p型層132及該p型填充層1320為InGaP層。請參閱下表四。
Figure 110100815-A0305-02-0014-5
Figure 110100815-A0305-02-0015-7
與表二類似地，表四中該重摻雜n型層131的厚度(15nm)與該n型填充層1310的厚度(45nm)之和(60nm)與該第一層301的厚度(60nm)相同，且該重摻雜p型層132的厚度(15nm)與該p型填充層1320的厚度(57nm)之和(72nm)與該第二層302的厚度(72nm)相同。其中，W+Z=35，Z是介於1至10之間的整數。
於另一實施例中，該穿隧接面層13為AlGaAs層。與前述實施例不同地，該n型填充層1310的厚度、該重摻雜n型層131的厚度、該重摻雜p型層132的厚度及該p型填充層1320的厚度之和與該第一層301的厚度相同。請參閱下表五。
Figure 110100815-A0305-02-0015-9
表五中該n型填充層1310的厚度(15nm)、該重摻雜n型層131的厚度(15nm)、該重摻雜p型層132的厚度(15nm)及該p型填充層1320的厚度 (15nm)之和(60nm)與該第一層301的厚度(60nm)相同。其中，W+Z=35，Z是介於1至10之間的整數。
於另一實施例中，該穿隧接面層13為AlGaAs層。該n型填充層1310的厚度、該重摻雜n型層131的厚度、該重摻雜p型層132的厚度及該p型填充層1320的厚度之和與該第二層302的厚度相同。請參閱下表六。
Figure 110100815-A0305-02-0016-10
表六中該n型填充層1310的厚度(21nm)、該重摻雜n型層131的厚度(15nm)、該重摻雜p型層132的厚度(15nm)及該p型填充層1320的厚度(21nm)之和(72nm)與該第二層302的厚度(72nm)相同。其中，W+Z=35，Z是介於1至10之間的整數。
特別說明的是，該n型填充層1310及該p型填充層1320的設置可以使得該n型填充層1310的厚度、該穿隧接面層13的厚度及該p型填充層1320的厚度之和與該第一層301的厚度或該第二層302的厚度相同，以符合前述各相鄰層的厚度約為四分之一發射的波長再乘以各層的折射率。如此，該n型填充層1310 及該p型填充層1320的設置可以使得該重摻雜n型層131的厚度與該重摻雜p型層132的厚度皆可以被減少，例如可以減少至15nm，這也進一步解決了想要達到該第一層301的厚度或該第二層302的厚度時，傳統上所遭遇到p型半導體於高碳摻雜濃度時其再現性及均勻性都難以控制的問題。
請一併參閱第4圖，本發明之該VCSEL元件100係由一種垂直共振腔面射雷射(VCSEL)元件製造方法所製作。該VCSEL元件製造方法係包含以下磊晶步驟。
一提供一基底步驟S1：於一腔室提供該基底11，該基底11為GaAs基板。
一形成一第一鏡層步驟S2：以分子束磊晶法(Molecular Beam Epitaxy,MBE)或有機金屬氣相沈積法(Metal Organic Chemical Vapor Deposition,MOCVD)於該腔室的原位(in-situ)形成該第一鏡層12(第一N-DBR)於該基底11上，該第一鏡層12為摻雜矽(Si)及/或碲(Te)的AlGaAs層。
一形成一穿隧接面層步驟S3：於該腔室的原位以MBE或MOCVD形成該穿隧接面層13於該第一鏡層12上。該穿隧接面層13之該重摻雜n型層131的厚度及該重摻雜p型層132的厚度皆為10nm~15nm，其摻雜濃度分別皆大於1.0x1020atoms/cm3。
一形成一第二鏡層步驟S4：於該腔室的原位以MBE或MOCVD形成該第二鏡層14(P-DBR)於該穿隧接面層13上。
一形成一活化層、一氧化層與一第三鏡層步驟S5：於該腔室的原位以MBE或MOCVD依序形成該活化層15、該氧化層16及該第三鏡層17(第二N-DBR)於該第二鏡層14上，該氧化層16是以濕式氧化法(Wet Oxidation)於原位、異位(ex-situ)或不同腔室所製作，較佳地該氧化層16是以濕式氧化法於 原位所製作；該氧化層16之鋁莫耳百分比達Al0.95Ga0.05As或以上，以便在氧化製程中可以形成絕緣之該氧化區161(氧化鋁)。
特別說明的是，於該VCSEL元件製造方法的該磊晶步驟中，該提供一基底步驟S1、該形成一第一鏡層步驟S2、該形成一穿隧接面層步驟S3、該形成一第二鏡層步驟S4是在同腔室內以原位且以『一次磊晶』方式所完成，甚至該形成一活化層、一氧化層與一第三鏡層步驟S5也是持續在同腔室內以原位且接續以前述一次磊晶方式所完成，因此該穿隧接面層13的尺寸大小(例如面積與形狀)係與該第一鏡層12及/或該第二鏡層14相同。換言之，假若該穿隧接面層13的面積是小於該第一鏡層12或該第二鏡層14的面積，則必須將完成該穿隧接面層13的建置之後移出磊晶腔室而於其他腔室以乾式或濕式蝕刻將該穿隧接面層13的減小，接著再移回磊晶腔室進行對該第二鏡層14的『二次磊晶』。顯然地，二次磊晶的移出/移回磊晶腔室會造成製程上的變異風險，因此本發明該VCSEL元件製造方法具有原位且一次磊晶以避免製程變異的風險。
於表二實施例(於Z=10)中之VCSEL元件內電場強度的縱向分布：傳統VCSEL元件的結構由下而上依序為：第一電極、基底、N-DBR、活化層、氧化層、P-DBR及第二電極。於一實施例中，本發明該VCSEL元件100的第一電極、基底、活化層、氧化層及第二電極，組成、結構及厚度係與傳統VCSEL元件完全相同。本發明該VCSEL元件100與傳統VCSEL元件不同處為：(1)本發明該VCSEL元件100具有該穿隧接面層13；(2)本發明該VCSEL元件100之該第三鏡層17(第二N-DBR)為25個該堆疊對30，所對應的傳統VCSEL元件之P-DBR也是25個堆疊對；(3)本發明該VCSEL元件100之該p型分佈式布拉格反射鏡結構20具有10個(Z=10)該堆疊對30的該第二鏡層14(P-DBR)及具有25個(W=25)該堆疊對30的該第一鏡層12(第一N-DBR)，該第一鏡層12及該第二鏡層14總共有35個該堆疊對30，所對應的傳統VCSEL元件之N-DBR也是35個 堆疊對。顯然地，本發明該VCSEL元件100中只有10個堆疊對的P-DBR，少於傳統VCSEL元件之25個堆疊對的P-DBR，因此本發明的該VCSEL元件100顯然地降低了VCSEL元件的串聯電阻。請參見第5圖，由於串聯電阻的降低，所以本發明該VCSEL元件100比傳統VCSEL元件之縱向分布的電場強度提升了32.7%。縱向分布的電場強度可以使用商業購得之VCSEL模擬器(例如，LASERMOD)執行數值分析。
本發明是利用穿隧接面層使得VCSEL元件可以將一部分的P-DBR轉置成N-DBR以降低VCSEL元件的串聯電阻，且穿隧接面層並不做為限流孔的作用。本發明n型填充層及p型填充層的設置可以使得重摻雜n型層及重摻雜p型層的厚度減小並符合DBR各堆疊層對於反射率的設計。本發明VCSEL元件製造方法具有原位且一次磊晶以避免製程變異的風險。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及新型說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外，本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。此外，本說明書或申請專利範圍中提及的「第一」、「第二」等用語僅用以命名元件(element)的名稱或區別不同實施例或範圍，而並非用來限制元件數量上的上限或下限。
100:VCSEL元件
10:第一電極
11:基底
111:緩衝層
12:第一鏡層
13:穿隧接面層
131:重摻雜n型層
132:重摻雜p型層
14:第二鏡層
15:活化層
16:氧化層
161:氧化區
162:氧化孔
17:第三鏡層
18:第二電極
181:出光孔
20:p型分佈式布拉格反射鏡結構

Claims (8)

  1. 一種垂直共振腔面射雷射(VCSEL)元件，至少包含：一基底；一第一鏡層，該第一鏡層設置於該基底的上方，該第一鏡層是一第一n型分佈式布拉格反射鏡層；一穿隧接面層，該穿隧接面層設置於該第一鏡層的上方；一第二鏡層，該第二鏡層設置於該穿隧接面層的上方，該第二鏡層是一p型分佈式布拉格反射鏡層，且該第一鏡層及該第二鏡層分別包含複數個堆疊對，每一個該堆疊對包括一第一層和一第二層；該穿隧接面層包含一重摻雜n型層及一重摻雜p型層，該重摻雜n型層與該第一鏡層之間設置有一n型填充層，以及該重摻雜p型層與該第二鏡層之間設置有一p型填充層；一活化層，該活化層設置於該第二鏡層的上方；一氧化層，該氧化層設置於該活化層的上方；及一第三鏡層，該第三鏡層設置於該氧化層的上方，該第三鏡層是一第二n型分佈式布拉格反射鏡層。
  2. 如請求項1所述之VCSEL元件，其中該穿隧接面層的面積係與該第一鏡層及/或該第二鏡層相同。
  3. 如請求項1所述之VCSEL元件，其中該氧化層包含位於中央區域的一氧化孔及環狀圍繞該氧化孔的一氧化區，該氧化孔的面積係小於該穿隧接面層的面積。
  4. 如請求項1所述之VCSEL元件，其中該穿隧接面層的面積係與該第一鏡層及/或該第二鏡層相同；且，該氧化層包含位於中央區域的一氧化孔及環狀圍繞該氧化孔的一氧化區，該氧化孔的面積係小於該穿隧接面層的面積。
  5. 如請求項1所述之VCSEL元件，其中該重摻雜n型層的厚度與該n型填充層的厚度之和與該第一層的厚度相同，且該重摻雜p型層的厚度與該p型填充層的厚度之和與該第二層的厚度相同；或者，該n型填充層的厚度、該重摻雜n型層的厚度、該重摻雜p型層的厚度及該p型填充層的厚度之和與該第一層的厚度或該第二層的厚度相同。
  6. 一種垂直共振腔面射雷射(VCSEL)元件製造方法，該VCSEL元件製造方法係包含以下磊晶步驟：一提供一基底步驟：於一腔室提供該基底；一形成一第一鏡層步驟：於該腔室的原位形成該第一鏡層於該基底上，該第一鏡層是一第一n型分佈式布拉格反射鏡層；一形成一穿隧接面層步驟：於該腔室的原位形成該穿隧接面層於該第一鏡層上；一形成一第二鏡層步驟：於該腔室的原位形成該第二鏡層於該穿隧接面層上，該第二鏡層是一p型分佈式布拉格反射鏡層；及一形成一氧化層與一第三鏡層步驟：依序形成該活化層、該氧化層及該第三鏡層於該第二鏡層上，且該形成氧化層與第三鏡層步驟係於該腔室的原位進行。
  7. 如請求項6所述之VCSEL元件製造方法，其中該穿隧接面層的面積係與該第一鏡層及/或該第二鏡層相同；且，該氧化層包含位於中央區域的一氧化孔及環狀圍繞該氧化孔的一氧化區，該氧化孔的面積係小於該穿隧接面層的面積。
  8. 如請求項7所述之VCSEL元件製造方法，其中該第一鏡層及該第二鏡層分別包含複數個堆疊對，每一個該堆疊對包括一第一層和一第二層；該穿 隧接面層包含一重摻雜n型層及一重摻雜p型層，該重摻雜n型層與該第一鏡層之間設置有一n型填充層，以及該重摻雜p型層與該第二鏡層之間設置有一p型填充層；且，該重摻雜n型層的厚度與該n型填充層的厚度之和與該第一層的厚度相同，且該重摻雜p型層的厚度與該p型填充層的厚度之和與該第二層的厚度相同；或者，該n型填充層的厚度、該重摻雜n型層的厚度、該重摻雜p型層的厚度及該p型填充層的厚度之和與該第一層的厚度或該第二層的厚度相同。
TW110100815A 2021-01-08 2021-01-08 垂直共振腔面射雷射元件及其製造方法 TWI751879B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110100815A TWI751879B (zh) 2021-01-08 2021-01-08 垂直共振腔面射雷射元件及其製造方法
US17/558,614 US20220224080A1 (en) 2021-01-08 2021-12-22 Vertical cavity surface emitting laser device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110100815A TWI751879B (zh) 2021-01-08 2021-01-08 垂直共振腔面射雷射元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI751879B true TWI751879B (zh) 2022-01-01
TW202228346A TW202228346A (zh) 2022-07-16

Family

ID=80809196

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100815A TWI751879B (zh) 2021-01-08 2021-01-08 垂直共振腔面射雷射元件及其製造方法

Country Status (2)

Country Link
US (1) US20220224080A1 (zh)
TW (1) TWI751879B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763377B (zh) * 2021-03-16 2022-05-01 兆勁科技股份有限公司 發光元件
TWI830329B (zh) * 2022-08-11 2024-01-21 兆勁科技股份有限公司 調變高速面射型雷射結構串聯阻值以改善歐姆接觸之製程方法及其製成結構
TWI796271B (zh) * 2022-08-11 2023-03-11 兆勁科技股份有限公司 低串聯電阻高速面射型雷射之製程方法及其製成結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050934A1 (en) * 2000-05-31 2001-12-13 Choquette Kent D. Long wavelength vertical cavity surface emitting laser
US20200278426A1 (en) * 2019-03-01 2020-09-03 Vixar, Inc. 3D and LiDAR Sensing Modules

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050934A1 (en) * 2000-05-31 2001-12-13 Choquette Kent D. Long wavelength vertical cavity surface emitting laser
US20200278426A1 (en) * 2019-03-01 2020-09-03 Vixar, Inc. 3D and LiDAR Sensing Modules

Also Published As

Publication number Publication date
TW202228346A (zh) 2022-07-16
US20220224080A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
TWI751879B (zh) 垂直共振腔面射雷射元件及其製造方法
US10658817B2 (en) Vertical cavity surface emitting laser
KR102425935B1 (ko) GaN 수직 마이크로캐비티 표면 방출 레이저(VCSEL)를 위한 방법
US20220181513A1 (en) Hybrid growth method for iii-nitride tunnel junction devices
JP4928866B2 (ja) 窒化物半導体垂直キャビティ面発光レーザ
US7912105B2 (en) Vertical cavity surface emitting laser
US6044100A (en) Lateral injection VCSEL
EP2675024B1 (en) Electron beam pumped vertical cavity surface emitting laser
CN111355122A (zh) 包括电流扩散层的氧化型vcsel及其制造方法
US6570191B2 (en) Surface-light-emitting device including AlGalnP and AlGaAs multi-film reflecting layers
US20070034858A1 (en) Light-emitting diodes with quantum dots
JP2003347670A (ja) 面発光半導体レーザ素子及びレーザアレイ
JP3785683B2 (ja) 面発光素子
JP2004253802A (ja) 改善された温度特性を有するＧａＡｓＳｂ／ＧａＡｓ素子
TWI757042B (zh) 垂直共振腔面射雷射元件及其製造方法
JP2007087994A (ja) 面発光半導体レーザ素子
JP2017204579A (ja) 垂直共振器型発光素子及び垂直共振器型発光素子の製造方法
JP2007311632A (ja) 面発光レーザ素子
CN114361942A (zh) 一种垂直共振腔面射激光元件
JP4771142B2 (ja) 垂直共振器型発光ダイオード
JP2007150075A (ja) 窒化物半導体発光素子
TWM617986U (zh) 垂直共振腔面射雷射元件
JP2015079903A (ja) 面発光型半導体レーザ、面発光型半導体レーザ装置および光伝送装置
US11811197B2 (en) Bottom emitting VCSEL
TWI701719B (zh) 製造半導體元件的方法