TWI744322B - 用於在表面上圖案化塗層之方法及包括經圖案化的塗層之裝置 - Google Patents

Abstract

一種光電裝置，其包括(1)一基材；(2) 一成核抑制塗層，其覆蓋該基材之一第一區域；以及(3)一導電塗層，其包括一第一部分以及一第二部分。該導電塗層之該第一部分覆蓋該基材之一第二區域，該導電塗層之該第二部分與該成核抑制塗層部分重疊，以及該導電塗層之該第二部分與該成核抑制塗層以一間隙隔開。

Description

用於在表面上圖案化塗層之方法及包括經圖案化的塗層之裝置

相關申請案之交叉引用 此申請案主張提申日期為2016年8月11日之美國臨時申請案第62/373,927號、提申日期為2016年8月19日之美國臨時申請案第62/377,429號以及提申日期為2016年10月26日之國際申請案PCT/IB2016/056442之權益以及優先權，其等之全部在此併入本案以為參考。

發明領域 以下整體而言有關一種在一表面上沈積一導電材料之方法。明確而言，該方法有關在一表面上選擇性沈積該導電材料，用於形成一裝置之一導電結構之方法。

發明背景 有機發光二極體(OLED)典型地在導電薄膜電極之間包括數個有機材料層，且該有機層中之至少一個是電致發光層。當於電極上施加電壓時，分別會從陽極以及陰極注入電洞以及電子。從電極注入之電洞以及電子遷移通過有機層到達電致發光層。當電洞以及電子靠得很近時，其等會因庫倫力而被彼此吸引。電洞以及電子之後會結合形成稱作激子之束縛態。激子可通過輻射重組過程衰退，其中釋出光子。或者， 激子可通過非輻射重組過程衰退，其中無光子釋出。注意，在此使用之內部量子效率(IQE)應解釋成一裝置中所產生之所有的電子-電洞對會通過輻射重組過程衰退之比例。

取決於電子-電子對(即，激子)之旋轉狀態，輻射重組過程之發生可為螢光或磷光過程。明確而言，由電子-電洞對形成之激子可表徵為具有單重或三重旋轉態。總而言之，單重激子之輻射衰退會產生螢光，而三重激子之衰退會產生磷光。

最近，已有關於OLED之其它發光機制被提出以及研究出，包括熱活性延遲螢光(TADF)。簡言之，TADF發光是透過一個逆系統間跨越過程發生，在熱能的幫助下使三重激子轉換成單重激子，接著單重激子之輻射衰退。

OLED裝置之外部量子效率(EQE)意指提供至該OLED裝置之電荷載體相對於從該裝置發出之光子之數量的比率。例如，EQE為100%指的是每一個注入該裝置之電子，發出一個光子。應能理解，一裝置之EQE一般實質上低於該裝置之IQE。EQE與IQE之間的差，一般歸因於許多因素，諸如該裝置之各組件所引起之光的吸收以及反射。

OLED裝置典型地分類成“底部發光”或“頂部發光”裝置，此取決於從該裝置發射之光的相對方向。在底部發光裝置方面，輻射重組過程所產生之光以朝該裝置之基底基材之方向發射，而在頂部發光裝置方面，光以離開該基底基材之方向發射。據此，為了減低光的衰減，在底部發光裝置中，接近該基底基材之電極通常是做成透光的(如，實質上透明或半透明的)，而在頂部發光裝置中，遠離該基底基材之電極通常是做成透光的。取決於具體的裝置結構，陽極或者是陰極可以作為頂部發光以及底部發光裝置中之透射電極。

OLED裝置亦可為雙面發光裝置，其被配置成可在相對於基底基材之二個方向上發光。例如，雙面發光裝置可包括一透射陽極以及一透射陰極，如此來自各像素之光在二個方向上發射。在另一範例中，雙面發光顯示裝置可包括配置成可在一方向上發光之第一組像素，以及配置成可在另一方向上發光之第二組像素，就這樣來自各像素之單一電極是透射的。

除了以上裝置配置之外，亦可實行透明或半透明OLED裝置，其中該裝置包括容許外部的光可透射過該裝置之透明部分。例如，在透明OLED顯示裝置中，可在各相鄰的像素間之非發光區域中提供一透明部分。在另一範例中，可藉由在面板之發光區域之間提供數個透明區域，形成透明OLED照明面板。透明或半透明OLED裝置可為底部發光、頂部發光或雙面發光裝置。

雖然陰極或陽極都可以選擇作為透射電極，但典型的頂部發光裝置包括透光陰極。一般可用於形成透射陰極之材料包括透明導電氧化物(TCO)，諸如氧化銦錫(ITO)以及氧化鋅(ZnO)；以及薄膜，諸如該等經由沈積銀(Ag)、鋁(Al)或各種金屬合金(如組成範圍從體積約1：9至約9：1之鎂銀(Mg：Ag)合金與鐿銀(Yb：Ag)合金)之薄層所形成之薄膜。亦可使用包括二或多個TCO和/或薄金屬膜之多層陰極。

特別是在薄膜之情況下，厚度達約數十奈米之相對薄層，有助於提高用於OLED之透明度以及良好的光學特性(如，減少微共振腔效應)。然而，透射電極之厚度降低伴隨其片電阻的增加。高片電阻之電極在OLED之應用上一般是不理想的，因為當裝置正在使用時，其會產生大的電流電阻(IR)壓降，此不利於OLED之性能以及效率。增加電源供應位準可一定程度的補償IR壓降；然而，當對一個像素增加電源供應位準時，為維持該裝置之妥善的運作，供應至其它組件之電壓亦會增加，而此是不利的。

為了降低頂部發光OLED裝置之電源規格，已經有人提出在裝置上形成母線結構或輔助電極之解決方案。例如，這樣的輔助電極可經由沈積一可與OLED裝置之透射電極電氣連通之導電塗層而形成。此一輔助電極可藉由降低該透射電極之片電阻以及相關的IR壓降，而容許電流更有效率地被傳送至該裝置之各個區域。

因為輔助電極通常提供在包含陽極、一或多個有機層以及陰極之OLED疊層的頂面，所以該輔助電極之圖案化傳統上可使用具遮罩孔之陰影遮罩達成，透過該遮罩孔，可藉由例如物理氣相沈積(PVD)方法，選擇性沈積導電塗層。然而，因為遮罩通常為金屬遮罩，所以其等在高溫沈積過程期間易扭曲，導致遮罩孔以及所產生的沈積圖案變形。此外，遮罩通常會因連續的沈積而降低功能，因為導電層會附著至遮罩並使得遮罩之特徵模糊。因此，一旦此一遮罩在產生所欲圖案時被認為是無效時，可能需使用耗時以及昂貴的方法清洗遮罩，或者是進行處置，因此使得此方法之成本高昂以及複雜。據此，陰影遮罩方法無法以商業規模用於大量生產OLED裝置。再者，可使用陰影遮罩方法產生之特徵的長寬比，通常會因金屬遮罩之遮蔽效應以及機械(如，張力)強度而受到限制，因為大型金屬遮罩在陰影遮罩沈積過程期間通常會被拉伸。

透過陰影遮罩在一表面上圖案化導電塗層之另一挑戰是，某些，但不是全部的圖案均可使用單一遮罩達成。因為遮罩之各個部分均是物理性支撐的，所以不是所有的圖案均可能在單一處理階段完成。例如，當圖案指定一單離特徵時，通常無法使用單一遮罩處理階段達到所欲的圖案。此外，用於產生遍及整個裝置表面之重複結構(如，母線結構或輔助電極)之遮罩，包括大量形成在該遮罩上之穿孔或孔。然而，在遮罩上形成大量的孔可能損害該遮罩之結構完整性，因而在處理期間導致該遮罩顯著的扭曲或變形，其可能會使沈積的結構之圖案變形。

發明概要 根據一些實施例，一種裝置(如，光電裝置)包括：(1)一基材；(2)一成核抑制塗層，其覆蓋該基材之一第一區域；以及(3)一導電塗層，其包括一第一部分以及一第二部分。該導電塗層之該第一部分覆蓋該基材之一第二區域，該導電塗層之該第二部分與該成核抑制塗層部分重疊，以及該導電塗層之該第二部分與該成核抑制塗層以一間隙隔開。

根據一些實施例，一種裝置(如，光電裝置)包括：(1)一基材，其包括一第一區域以及一第二區域；(2)一導電塗層，其包括一第一部分以及一第二部分。該導電塗層之該第一部分覆蓋該基材之該第二區域，該導電塗層之該第二部分與該基材之該第一區域重疊，以及該導電塗層之該第二部分與該基材之該第一區域以一間隙隔開。

根據一些實施例，一種裝置(如，光電裝置)包括：(1)一基材；(2)一成核抑制塗層，其覆蓋該基材之一第一區域；以及(3)一導電塗層，其覆蓋該基材之橫向相鄰的第二區域。該導電塗層包括鎂，以及該成核抑制塗層之特徵為對鎂具有一起始黏附機率不大於約0.02。

根據一些實施例，一種裝置(如，光電裝置)之製造方法包括：(1)提供一基材以及一成核抑制塗層，其覆蓋該基材之一第一區域；以及(2)沈積一導電塗層，覆蓋該基材之一第二區域。該導電塗層包括鎂，以及該成核抑制塗層之特徵為對鎂具有一起始黏附機率不大於0.02。

較佳實施例之詳細說明 應可理解，為簡單以及清楚的說明，在適當的情況下，在圖式之間可重複參考符號指示對應或類似的組件。此外，為了提供在此所述之範例之完整的了解，闡述了許多細節。然而，熟悉此技藝之人士應可理解，在此所述之範例實施例可在無該等細節中之一些的情況下實施。在其它情況下，沒有詳細說明某些方法、程序以及組件，以免模糊在此所述之範例實施例。

在根據一些實施例之一態樣中，提供一種用於在一表面上沈積一導電塗層之方法。在一些實施例中，該方法是在光電裝置之製造方法中進行。在一些實施例中，該方法是在另一裝置之製造方法中進行。在一些實施例中，該方法包括在一基材之一第一區域上沈積一成核抑制塗層，產生一經圖案化的基材。該經圖案化的基材包括被該成核抑制塗層覆蓋之該第一區域，以及從該成核抑制塗層露出、或實質上不含該成核抑制塗層或實質上沒被該成核抑制塗層覆蓋之一第二區域。該方法亦包括處理該經圖案化的基材，以便在該基材之該第二區域上沈積該導電塗層。在一些實施例中，該導電塗層之材料包括鎂。在一些實施例中，處理該經圖案化的基材，包括處理該基材之該成核抑制塗層以及該第二區域二者，以便在該基材之該第二區域上沈積該導電塗層，同時該成核抑制塗層保持從該導電塗層露出、或實質上不含該導電塗層或實質上沒被該導電塗層覆蓋。在一些實施例中，處理該經圖案化的基材包括進行用於形成該導電塗層之一源材料之蒸發或昇華，以及將該基材之該成核抑制塗層以及該第二區域二者均曝露於該蒸發源材料中。

在此使用之術語“成核抑制”是用於意指一塗層或一材料層，其具有對一導電材料之沈積展現相對低的親和力之表面，使得該導電材料在該表面上之沈積被抑制，而術語“成核促進” 是用於意指一塗層或一材料層，其具有對一導電材料之沈積展現相對高的親和力之表面，使得該導電材料在該表面上之沈積被促進。一種測量一表面之成核抑制或成核促進特性之方法，是該表面對一導電材料(諸如鎂)之起始黏附機率。例如，相對於鎂之成核抑制塗層，可意指具有對鎂蒸氣展現相對低的黏附機率之表面之塗層，使得鎂在該表面上之沈積受到抑制，而相對於鎂之成核促進塗層，可意指具有對鎂蒸氣展現相對高的黏附機率之表面之塗層，使得鎂在該表面上之沈積受到促進。在此使用之術語“黏附機率”以及“黏附係數”可交換使用。另一測量一表面之成核抑制或成核促進特性之方法為，比較一導電材料(諸如鎂)在該表面上之起治沈積速率與該導電材料在另一表面(參考)上之起始沈積速率，在此二個表面均經過該導電材料之蒸氣通量的處理或曝露。

在此使用之術語“蒸發”以及“昇華”可交換使用，通常意指將要沈積在呈例如固態之一標的表面之源材料轉換成蒸氣(如，經由加熱)之沈積方法。

在此使用之“實質上無”或“實質上未覆蓋”一材料之表面(或該表面之某些區)，意指該表面(或該表面之某些區)上實質上缺少該材料。明確地，在導電塗層方面，測量一表面上導電材料之數量的方法為透光率，因為導電材料，諸如包括鎂之金屬會減低和/或吸收光。據此，假如一表面在電磁光譜之可見部分中透光率大於90%、大於92%、大於95%或大於98%，則可視為實質上無導電材料。另一測量一表面上材料之數量之方法為該表面被該材料覆蓋之百分比，像是假如被該材料覆蓋之百分比不大於10%、不大於8%、不大於5%、不大於3%或不大於1%，則該表面可被視為實質上無該材料。表面覆蓋可使用影像技術評估，諸如使用透射電子顯微鏡、原子力顯微鏡或掃描式電子顯微鏡。

圖1是說明根據一實施例在一基材100之一表面102上沈積一成核抑制塗層140之方法之示意圖。在圖1之實施例中，在真空下加熱包括一源材料之一源120，使該源材料蒸發或昇華。該源材料包括用於形成該成核抑制塗層140之材料或實質上由用於形成該成核抑制塗層140之材料構成。該蒸發的源材料之後會在箭頭122所指朝向該基材100之方向上行進。具有一孔或狹縫112之一陰影遮罩110配置於該蒸發的源材料之路徑上，使得行經該孔112之一部分通量選擇性入射至該基材100之該表面102之一區域上，從而於其上形成該成核抑制塗層140。

圖2A-2C說明一實施例中用於在一基材之一表面上沈積一成核抑制塗層之微接觸轉印方法。與陰影遮罩相似，該微接觸印刷方法可用於選擇性地在一基材表面之一區域上沈積該成核抑制塗層。

圖2A說明該微接觸轉印方法之第一階段，其中一戳子210包括一突起212，該突起212之一表面上提供一成核抑制塗層240。如熟悉此技藝之人士能理解的，可使用各種適合的方法將該成核抑制塗層240沈積在該突起212之該表面上。

如圖2B所示，之後將戳子210帶至一基材100之附近，使得沈積在該突起212之該表面上之該成核抑制塗層240與該基材100之一表面102接觸。在該成核抑制塗層240接觸到該表面102時，該成核抑制塗層240會附著於該基材100之該表面102。

如此，如圖2C所示當從該基材100上移開該戳子210時，該成核抑制塗層240即有效地轉移至該基材100之該表面102上。

一旦一成核抑制塗層已沈積在一基材之一表面之一區域上時，可在該表面之沒有該成核抑制塗層之剩餘未覆蓋區域上沈積一導電塗層。轉至圖3，其描述一導電塗層源410引導一蒸發的導電材料朝向一基材100之一表面102。如圖3所示，該導電塗層源410可引導該蒸發的導電材料，使得其入射在該基材102之經覆蓋或經處理區(即，該表面102上沈積有該成核抑制塗層140之區域)以及未經覆蓋或未經處理區二者上。然而，因為相較於該基材100之未經覆蓋表面102，該成核抑制塗層140之表面展現相對低的起始黏附係數，所以一導電塗層440選擇性沈積至該基材102上沒有該成核抑制塗層140之區上。例如，該蒸發的導電材料於該表面102之未經覆蓋區上之起始沈積速率，可為該蒸發的導電材料於該成核抑制塗層140之該表面上之起始沈積速率的至少或大於約80倍、至少或大於約100倍、至少或大於約200倍、至少或大於約500倍、至少或大於約700倍、至少或大於約1000倍、至少或大於約1500倍、至少或大於約1700倍或至少或大於約2000倍。該導電塗層440可包括例如純或實質上純鎂。

應可理解雖然以上說明和描述了陰影遮罩圖案化以及微接觸轉印方法，但可使用其它的方法，藉由沈積一成核抑制材料來選擇性圖案化一基材。圖案化一表面之各種加減方法，均可用於選擇性沈積一成核抑制塗層。此等方法之例子包括，但不限於，光刻、印刷(包括噴墨或蒸氣噴射印刷以及捲對捲(reel-to-reel)印刷)、有機氣相沈積(OVPD)以及雷射誘導熱成像(LITI)圖案化以及其等之組合。

在一些應用中，可能需要將具有特定材料特性之導電塗層，沈積於其上不易沈積該導電塗層之基材表面上。例如，由於鎂在各種有機表面上具低的黏附係數，故純或實質上純鎂通常不易沈積在有機表面上。據此，在一些實施例中，在沈積諸如包括鎂之導電塗層之前，另外藉由於其上沈積一成核促進塗層來處理該基材表面。

根據發現以及實驗觀察，推測富勒烯(fullerene)以及其它成核促進材料(將在此進一步說明)是作為用於沈積包括鎂之導電塗層之成核位置。例如，在使用蒸發方法於富勒烯處理的表面上沈積鎂之情況下，該富勒烯分子作為可促進鎂沈積之穩定核的形成之成核位置。在一些情況下，可在該經處理的表面上提供少於單層的富勒烯或其它成核促進材料，作為供鎂之沈積的成核位置。應可理解，藉由沈積數個單層的成核促進材料來處理該表面，可產生較多數量的成核位置，因此可得到較高的起始黏附機率。

應可理解的是沈積在一表面上之富勒烯或其它材料的數量，可多於或少於一個單層。例如，可藉由沈積0.1個單層、1個單層、10個單層或更多個之成核促進材料或成核抑制材料來處理該表面。在此使用之沈積1個單層的材料，意指可在一表面之一所欲區上覆蓋單一層該材料之組成分子或原子所需之該材料的數量。相似地，在此使用之沈積0.1個單層的材料，意指可在一表面之一所欲區的10%上覆蓋單一層該材料之組成分子或原子所需之該材料的數量。由於例如分子或原子之可能的堆疊或聚集，沈積的材料之實際厚度可能是非均勻的。例如，沈積1個單層的材料，可能導致一表面之一些區域上沒被該材料覆蓋，而該表面之其它區域上可能沈積多個原子或分子層。

在此使用之術語"富勒烯"意指包括碳分子之材料。富勒烯分子之例子包括含多個碳原子之三維骨架之碳籠分子，其形成一封閉殼，且其之形狀可為球形或半球形。富勒烯分子可指定為C_n ，在此n是對應於該富勒烯分子之碳骨架中所含的碳原子之數目的整數。富勒烯分子之例子包括C_n ，在此n在50至250之範圍內，諸如C₆₀ 、C₇₀ 、C₇₂ 、C₇₄ 、C₇₆ 、C₇₈ 、C₈₀ 、C₈₂ 以及C₈₄ 。富勒烯分子之其它例子包括呈管狀或柱狀之碳分子，諸如單壁碳奈米管以及多壁碳奈米管。

圖4說明其中在沈積一導電塗層440之前，先沈積一成核促進塗層160之裝置之實施例。如圖4所示，該成核促進塗層160沈積在該基材100上沒被一成核抑制塗層140覆蓋之區域上。據此，當沈積該導電塗層440時，該導電塗層440優先形成在該成核促進塗層160上。例如，該導電塗層440之材料在該成核促進塗層160之表面上的起始沈積速率，可為該材料在該成核抑制塗層140之表面上的起始沈積速率之至少或大於約80倍、至少或大於約100倍、至少或大於約200倍、至少或大於約500倍、至少或大於約700倍、至少或大於約1000倍、至少或大於約1500倍、至少或大於約1700倍或至少或大於約2000倍。通常，該成核促進塗層160可在沈積該成核抑制塗層140之前或之後，沈積在該基材100上。各種用於在一表面上選擇性沈積一材料之方法，均可用來沈積該成核促進塗層160，包括，但不限於，蒸發(包括熱蒸發以及電子束蒸發)、光刻、印刷(包括噴墨或蒸氣噴射印刷、捲對捲印刷以及微接觸轉印)、OVPD、LITI圖案化以及其等之組合。

圖5A-5C說明一實施例中用於在一基材之一表面上沈積一導電塗層之方法。

在圖5A中，利用於其上沈積一成核抑制塗層140，處理一基材100之一表面102。明確而言，在該例示性實施例中，沈積是藉由使一源120內之一源材料蒸發，以及引導該蒸發的源材料朝向其上欲進行沈積之表面102而達成。箭頭122指出該蒸發通量被引導朝向該表面102之大方向。如所述的，可使用一開口遮罩或不使用遮罩進行該成核抑制塗層140之沈積，使得該成核抑制塗層140實質上覆蓋整個表面102，產生一經處理的表面142。選擇性地，可使用如以上所述之選擇性沈積技術，選擇性地在該表面102之一區域上沈積該成核抑制塗層140。

雖然說明時是利用蒸發來沈積該成核抑制塗層140，但應能理解可使用其它沈積以及表面塗佈技術，包括，但不限於，旋塗、浸塗、印刷、噴塗、OVPD、LITI圖案化、物理氣相沈積(PVD) (包括濺射)、化學氣相沈積(CVD)以及其等之組合。

在圖5B中，使用陰影遮罩110，在該經處理的表面142上選擇性沈積一成核促進塗層160。如所述的，一蒸發源材料被引導從該源120朝該基材100前進，行經該遮罩110。該遮罩包括一孔或狹縫112，使得一部分入射至該遮罩110上之該蒸發的源材料在行經該遮罩110時被阻擋，而另一部分之該蒸發的源材料被引導通過該遮罩110之該孔112，選擇性沈積在該經處理的表面142上，形成該成核促進塗層160。據此，該成核促進塗層160之沈積完成時，即產生一經圖案化的表面144。

圖5C說明在該經圖案化的表面144上沈積一導電塗層440之階段。該導電塗層440可包括，例如，純或實質上純鎂。如將於下文中進一步說明的，該導電塗層440之材料對該成核抑制塗層140展現相對低的起始黏附係數，而對該成核促進塗層160展現相對高的起始黏附係數。據此，可使用一開口遮罩或不使用遮罩進行沈積，以便選擇性地在該基材100中存在該成核促進塗層160之區域上沈積該導電塗層440。如圖5C所述，入射至該成核抑制塗層140之表面上之導電塗層440之蒸發材料，大部分或實質上無法沈積在該成核抑制塗層140上。

圖5D-5F說明另一實施例中用於在一基材之一表面上沈積一導電塗層之方法。

於圖5D中，將一成核促進塗層160沈積在一基材100之一表面102。例如可利用熱蒸發法使用一開口遮罩或不使用遮罩，沈積該成核促進塗層160。選擇性地，可使用其它沈積以及表面塗佈技術，包括，但不限於，旋塗、浸塗、印刷、噴塗、OVPD、LITI圖案化、PVD (包括濺射)、CVD以及其等之組合。

在圖5E中，使用一陰影遮罩110，選擇性地在該成核促進塗層160之一區域上沈積一成核抑制塗層140。據此，在該成核抑制塗層140之沈積完成時，產生一經圖案化的表面。之後在圖5F中，使用一開口遮罩或無遮罩沈積方法，在該經圖案化的表面上沈積一導電塗層440，使得在該成核促進塗層160之露出區域上形成該導電塗層440。

在前述實施例中應可理解到，利用該等方法形成之該導電塗層440可用作為一電子裝置之電極或導電結構。例如，該導電塗層440可為諸如OLED裝置或有機光伏(OPV)裝置之有機光電裝置的陽極或陰極。此外，該導電塗層440亦可用作為包括量子點為活性層材料之光電裝置的電極。例如，此一裝置可包括配置於一對電極之間之一活性層，該活性層包括量子點。該裝置可為，例如，一電致發光量子點顯示裝置，其中光因電極提供之電流而從量子點活性層發出。該導電塗層440亦可為前述裝置中任一種之母線或輔助電極。

據此，應可理解的是於其上沈積各種塗層之基材100，可包括一或多種前述實施例中沒有明確描述或說明之額外的有機和/或無機層。例如，在OLED裝置之情況下，該基材100可包括一或多種電極(如，陽極和/或陰極)、電荷注入和/或傳輸層以及電致發光層。該基材100可另外包括一或多個電晶體以及其它電子組件，諸如包含於主動矩陣或被動矩陣OLED裝置中之電阻以及電容器。例如，該基材100可包括一或多個頂柵薄膜電晶體(TFT)、一或多個底柵TFT和/或其它TFT結構。TFT可為n型TFT或p型TFT。TFT結構之例子包括該等包括非晶矽(a-Si)、銦鎵鋅氧化物(IGZO)以及低溫多晶矽(LTPS)者。

該基材100亦可包括用於支撐以上確定之額外的有機和/或無機層之一基底基材。例如，該基底基材可為柔性或剛性基材。該基底基材可包括，例如，矽、玻璃、金屬、聚合物(如，聚醯亞胺)、藍寶石或其它適合用作為該基底基材之材料。

該基材100之該表面102可為一有機表面或無機表面。例如，假如該導電塗層440是用作為OLED裝置之陰極，則該表面102可為一疊有機層之頂表面(如，電子注入層之表面)。在另一範例中，假如該導電塗層440用作為頂部發光OLED裝置之輔助電極，則該表面102可為電極(如，共陰極)之頂表面。選擇性地，此一輔助電極可直接形成在一疊有機層之頂上的透射電極之下面。

圖6說明根據一實施例之一電致發光(EL)裝置600。該EL裝置600可為，例如，一OLED裝置或一電致發光量子點裝置。在一實施例中，該裝置600是一OLED裝置，其包括一基底基材616、一陽極614、有機層630以及一陰極602。在該例示實施例中，該有機層630包括一電洞注入層612、一電洞傳輸層610、一電致發光層608、一電子傳輸層606以及一電子注入層604。

該電洞注入層612可用一般有利於陽極614注入電洞之電洞注入材料形成。該電洞傳輸層610可用電洞傳輸材料形成，其通常是會展現高電洞移動性之材料。

該電致發光層608可經由例如用一發射體材料摻雜一主體材料而形成。該發射體材料可為例如螢光發射體、磷光發射體或TADF發射體。亦可於該主體材料中摻雜數種發射體材料，用以形成該電致發光層608。

該電子傳輸層606可用一般可展現出高電子移動性之電子傳輸材料形成。該電子注入層604可用電子注入材料形成，其通常用於促進陰極602注入電子。

應可理解的是該裝置600之結構可因省略或結合一或多種層而改變。明確而言，該裝置結構中可省略該電洞注入層612、該電洞傳輸層610、該電子傳輸層606以及該電子注入層604中之一或多個。該裝置結構中亦可存在一或多個額外的層。此等額外的層包括，例如，一電洞阻斷層、一電子阻斷層以及額外的電荷傳輸和/或注入層。各層可另外包括任何數目的子層，且各層和/或子層可包括各種混合物以及組成物梯度。亦可理解的是該裝置600可包括一或多個含無機和/或有機-金屬材料之層，且不限於僅由有機材料構成之裝置。例如，該裝置600可包括量子點。

該裝置600可連接至一電源620，用於供給電流給該裝置600。

在該裝置600是EL量子點裝置之另一實施例中，該EL層608通常包括量子點，當供給電流時，其會發光。

圖7是概述根據一實施例之製造OLED裝置之階段之流程圖。在704中，在一標的表面上沈積一有機層。例如，該標的表面可為已沈積在一基底基材(其可包括如玻璃、聚合物和/或金屬箔)之頂上之陽極的表面。如上所述，該有機層可包括，例如，一電洞注入層、一電洞傳輸層、一電致發光層、一電子傳輸層以及一電子注入層。之後於階段706中，使用一選擇性沈積或圖案化方法，在該有機層之頂上沈積一成核抑制塗層。在階段708中，在該成核抑制塗層上選擇性沈積一成核促進塗層，產生一經圖案化的表面。例如，該成核促進塗層以及該成核抑制塗層之選擇性沈積，可使用遮罩之蒸發作用、微接觸轉印方法、光刻、印刷(包括噴墨或蒸氣噴射印刷以及捲對捲印刷)、OVPD或LITI圖案化進行。之後在階段710中，使用一開口遮罩或無遮罩沈積方法，在該經圖案化的表面沈積一導電塗層。該導電塗層可用作為該OLED裝置之陰極或另一導電結構。

接著參考圖8以及9A-9D，提供根據另一實施例之用於製造OLED裝置之方法。圖8是概述用於製造該OLED裝置之階段之流程圖，而圖9A-9D是說明在該方法之各個階段之裝置的示意圖。在階段804中，使用一源991在一標的表面912上沈積有機層920。在該例示性實施例中，該標的表面912是已沈積在一基底基材900之頂上的陽極910之表面。該有機層920可包括，例如，一電洞注入層、一電洞傳輸層、一電致發光層、一電子傳輸層以及一電子注入層。之後在階段806中，使用一源993以及一開口遮罩或不用遮罩，在該有機層920之頂上沈積一成核促進塗層930。在階段808中，使用一遮罩980以及一源995，在該成核促進塗層930上選擇性沈積一成核抑制塗層940，從而產生一經圖案化的表面。之後在階段810中，使用一開口遮罩或無遮罩沈積方法，在該經圖案化的表面上沈積一導電塗層950，使得該導電塗層950沈積在該成核促進塗層930上沒被該成核抑制塗層940覆蓋之區域上。

接著參考圖10以及11A-11D，提供又另一實施例之用於製造OLED裝置之方法。圖10是概述用於製造該OLED裝置之階段之流程圖，而圖11A-11D是說明此一方法之階段之示意圖。在階段1004中，使用一源1191，在一標的表面1112上沈積一有機層1120。在該所述的實施例中，該標的表面1112是已沈積在一基底基材1100之頂上之陽極1110之一表面。該有機層1120可包括如一電洞注入層、一電洞傳輸層、一電致發光層、一電子傳輸層以及一電子注入層。之後在階段1006中，使用一遮罩1180以及一源1193，在該有機層1120之頂上沈積一成核抑制塗層1130，使得該成核抑制塗層1130選擇性沈積在該有機層1120之通過該遮罩1180之孔而曝露之表面區域上。在階段1008中，使用一遮罩1182以及一源1195，選擇性沈積一成核促進塗層1140。在該所述的實施例中，顯示該成核促進塗層1140是沈積在該有機層1120之沒被該成核抑制塗層1130覆蓋之表面區域上，從而產生一經圖案化的表面。之後在階段1010中，使用一開口遮罩或無遮罩沈積方法，在該經圖案化的表面上沈積一導電塗層1150，導致該導電塗層1150沈積在該成核促進塗層1140之表面上，而留下實質上無該導電塗層1150材料之該成核抑制塗層1130之表面。

接著參照圖12以及13A-13D，提供根據又另一實施例之用於製造一OLED裝置之方法。圖12是概述用於製造該OLED裝置之階段之流程圖，而圖13A-13D是說明此一方法之階段之示意圖。在階段1204中，使用一源1391在一標的表面1312上沈積一有機層1320。在該所述的實施例中，該標的表面1312是已沈積在一基底基材1300之頂上之陽極1310之表面。該有機層1320可包括如一電洞注入層、一電洞傳輸層、一電致發光層、一電子傳輸層以及一電子注入層。之後在階段1206中，使用一遮罩1380 以及一源1393，在該有機層1320之頂上沈積一成核促進塗層1330，使得該成核促進塗層1330選擇性沈積在該有機層1320之通過該遮罩1380之孔而曝露之表面區域上。在階段1208中，使用一遮罩1382以及一源1395，選擇性沈積一成核抑制塗層1340。在該所述的實施例中，顯示該成核抑制塗層1340是沈積在該有機層1320之沒被該成核促進塗層1330覆蓋之表面區域上，從而產生一經圖案化的表面。之後在階段1210中，使用一開口遮罩或無遮罩沈積方法，在該經圖案化的表面上沈積一導電塗層1350，導致該導電塗層1350沈積在該成核促進塗層1330之表面上，而留下實質上無該導電塗層1350材料之該成核抑制塗層1340之表面。於此方法中形成之該導電塗層1350可作為電極(如，陰極)。

根據以上所述之實施例，使用開口遮罩或無遮罩沈積方法，透過使用成核抑制塗層或成核抑制與成核促進塗層之組合，可選擇性地在標的區域(如，非發光區域)上沈積導電塗層。相比之下，缺少足夠的選擇性之開口遮罩或無遮罩沈積方法，會導致導電材料之沈積超出標的區域且蓋到發光區域，此是不理想的，因為在發光區域上此材料之存在通常有助於光的衰減，因此而減低OLED裝置之EQE。此外，藉由在一標的區域上沈積導電層方面提供高選擇性時，該導電塗層可作為電極，其具有足夠厚度以便達到OLED裝置中所需的導電性。例如，以上所述之實施例所提供之高選擇性，容許沈積具有高長寬比之一輔助電極，其保持侷限在相鄰的像素或子像素之間。相比之下，在開口遮罩或無遮罩方法中形成厚的電極方面，缺少足夠的選擇性會導致厚的導電材料塗層蓋到發光以及非發光區域二者，因此而實質上減低所產生的OLED裝置之性能。

為了簡潔明暸起見，該方法圖中省略沈積材料之細節，包括厚度輪廓以及邊緣輪廓。

在一基材之一表面上氣相沈積期間薄膜之形成，涉及成核以及長晶之過程。在薄膜形成之起始階段期間，足夠數量的蒸氣單體(如，原子或分子)通常會從氣相冷凝而在該表面上形成起始核。當蒸氣單體持續撞擊在該表面上時，此等起始核之尺寸以及密度會增加而形成小型團簇或島。在到達飽和島密度之後，相鄰的島會開始凝聚，增加平均的島尺寸，同時減少島密度。相鄰的島之凝聚持續，直到形成一實質上封閉薄膜。

用於形成薄膜之基本生長模式有三種：1)島 (Volmer-Weber)、2) 一層接一層(Frank-van der Merwe)以及3) Stranski-Krastanov。當穩定的單體團簇在一表面上成核時，典型地出現島，然後生長而形成個別的島。此生長模式會發生在當單體間之交互作用比單體與表面間之交互作用強時。

成核速率表示每單位時間有多少臨界尺寸的核在一表面上形成。在薄膜形成之起始階段期間，因為核的密度低，故核覆蓋表面相對小的部分(如，相鄰的核間有大的間隙/空間)，因此核不太可能是從表面上單體的直接衝擊而生長。因此，臨界核生長之速率通常是取決於表面上吸附的單體(如，吸附原子) 移動以及附著於附近的核之速率。

在吸附原子吸附於一表面後，該吸附原子可能從該表面解吸，或可能在解吸、與其它吸附原子交互反應形成小團簇或附著於一生長核之前，在該表面上移動一段距離。以下方程式可獲得在起始吸附後，吸附原子停留在該表面上之平均時間：

在以上方程式中，ν是吸附原子在表面上之振動頻率，k 是波茲曼(Boltzmann)常數，T 是溫度，而E_des 是從該表面解吸該吸附原子之能量。從此方程式可注要到，E_des 的值越低，吸附原子越容易從該表面解吸，因此該吸附原子停留在該表面上之時間越短。以下方程式可獲得吸附原子可擴散之平均距離，

其中a₀ 是晶格常數，而E_S 是表面擴散之活化能。在低E_des 值和/或高E_S 值之情況下，吸附原子在解吸之前擴散的距離較短，因此較不可能附著於生長核或與另一吸附原子或吸附原子團簇交互反應。

在薄膜形成之起始階段期間，被吸附的吸附原子可交互反應形成團簇，以下方程式可獲得每單位面積之團簇的臨界濃度，

其中E_i 是將含i 吸附原子之臨界團簇解離成單獨的吸附原子所涉及之能量，n₀ 是吸附位置之總密度，N₁ 是以下方程式獲得之單體密度：

在此

是蒸氣撞擊率。通常i 取決於欲沈積之材料之晶體結構，以及將決定形成穩定的核之臨界團簇尺寸。

從蒸氣撞擊率以及吸附原子於解吸前可擴散之平均面積，可獲得用於生長團簇之臨界單體供應率：

因此藉由以上方程式之組合可得到該臨界成核率：

從以上之方程式可注意到，對於對被吸附的吸附原子具有低解吸能、對吸附原子之擴散具有高活化、處於高溫下或經低蒸氣撞擊率處理之表面，該臨界成核速率將受到抑制。

基材異質性如缺陷、凸緣或檯階邊緣之位置可能增加E_des ，導致在此等位置觀察到較高的核密度。且，表面上之雜質或污染亦可能增加E_des ，導致較高的核密度。對於在高真空條件下進行之氣相沈積方法，污染之種類以及密度會受真空壓力以及構成該壓力之殘留氣體的組成影響。

在高真空條件下，以下方程式可獲得撞擊在一表面上(每cm² -sec)之分子通量：

其中P 是壓力，M 是分子量。因此，反應氣體如H₂ O分壓愈高，氣相沈積期間在一表面上可得到的污染密度愈高，導致E_des 增加，因而核之密度愈高。

可用於表徵薄膜之成核以及生長的參數，是以下方程式可獲得之黏附機率：

其中N_ads 是停留在一表面上(如，併入薄膜內)之吸附單體的數目，N_total 是撞擊在該表面上之單體的總數目。黏附機率等於1代表撞擊該表面之全部的單體均被吸附，既而併入生長薄膜。黏附機率等於0代表撞擊該表面之全部的單體均被解吸，既而在該表面上沒有形成薄膜。金屬在各種表面上之黏附機率，可使用各種測量黏附機率之技術評估，諸如Walkeret al., J. Phys. Chem. C 2007, 111, 765 (2006)以及以下範例部分中所述之雙石英晶體微量天平(QCM)技術。

當島的密度增加(如，增加平均薄膜厚度)，黏附機率可能改變。例如，低黏附機率可隨著平均薄膜厚度的增加而增加。此可根據無島(裸基材)表面之區與具高密度島之區之間黏附機率的差得到解釋。例如，撞擊具有島之表面之單體，可能具有接近1之黏附機率。

因此起始黏附機率S₀ 可指定為在任何大量臨界核形成之前，一表面之黏附機率。起始黏附機率之測量，涉及在一材料之起始沈積階段期間，一表面對該材料之黏附機率，此時遍及該表面所沈積的材料之平均厚度為或低於閾值。在一些實施例之說明中，起始黏附機率之閾值可指定為1nm。那麼，以下方程式可得到平均黏附機率：

其中S_nuc 是被島覆蓋之區的黏附機率，A_nuc 是被島覆蓋之基材表面之區的百分比。

可用於形成一成核抑制塗層之適合的材料，包括該等展現或特徵為對一導電塗層之材料具有起始黏附機率不大於或小於約0.1 (或10%)，或不大於或小於約0.05以及更明確地不大於或小於約0.03、不大於或小於約0.02、不大於或小於約0.01、不大於或小於約0.08、不大於或小於約0.005、不大於或小於約0.003、不大於或小於約0.001、不大於或小於約0.0008、不大於或小於約0.0005或不大於或小於約0.0001之材料。可用於形成一成核促進塗層之適合的材料，包括該等展現或特徵為對一導電塗層之材料具有起始黏附機率為至少約0.6 (或60%)、至少約0.7、至少約0.75、至少約0.8、至少約0.9、至少約0.93、至少約0.95、至少約0.98或至少約0.99之材料。

適合的成核抑制材料包括有機材料，諸如小分子有機材料以及有機聚合物。適合的有機材料之例子包括多環芳族化合物，包括可任擇地包括一或多種雜原子，諸如氮(N)、硫(S)、氧(O)、磷(P)以及鋁(Al)之有機分子。在一些實施例中，多環芳族化合物包括各含一核心部分以及至少一個鍵結至該核心部分之終端部分之有機分子。終端部分之數目可為1或更多、2或更多、3或更多或4或更多。在2或更多終端部分之情況下，該終端部分可為相同或相異的，或該終端部分之一子集可為相同的，但至少一個剩餘的終端部分不同。在一些實施例中，至少一種終端部分是，或包括，以下化學結構(I-a)、(I-b)以及(Ic)之一代表之聯苯基部分：

(I-a)

(I-b)

(I-c) 其中虛線指的是該聯苯基部分與該核心部分之間形成的鍵。通常，(I-a)、(I-b)以及(I-c)代表之聯苯基部分可以是未經取代的，或可為其氫原子中之一或多個經一或多個取代基團取代的。在(I-a)、(I-b)以及(I-c)代表之部分中，R_a 以及R_b 獨立地代表任擇的存在一或多個取代基基團，其中R_a 可代表一、二、三或四個取代，而R_b 可代表一、二、三、四或五個取代。例如，一或多個取代基基團，R_a 以及R_b ，可獨立地擇自於：氚、氟、包括C₁ -C₄ 烷基之烷基、環烷基、芳烷基、矽烷基、芳基、雜芳基、氟烷基以及其等之任一組合。特別是，一或多個取代基基團，R_a 以及R_b ，可獨立地擇自於：甲基、乙基、叔-丁基、三氟甲基、苯基、甲基苯基、二甲基苯基、三甲基苯基、叔-丁苯基、聯苯基、甲基聯苯基、二甲基聯苯基、三甲基聯苯基、叔-丁基聯苯基、氟苯基、二氟苯基、三氟苯基、聚氟苯基、氟聯苯基、二氟聯苯基、三氟聯苯基以及聚氟聯苯基。無意受理論之約束，但在一表面上存在露出的聯苯基部分可用於調整或調節表面能(如，解吸能)，以便降低該表面對諸如鎂之導電材料之沈積的親和力。可使用其它會產生相似的調節表面能以便抑制鎂的沈積之部分以及材料，形成一成核抑制塗層。

在另一實施例中，至少一種終端部分是，或包括，以下結構(I-d)代表之苯基部分：

(I-d) 其中虛線表示該苯基部分與該核心部分之間所形成之鍵。通常，(I-d)代表之苯基部分可為未經取代的，或可為其氫原子中之一或多個經一或多個取代基基團取代的。在(I-d)代表之部分中，R_c 代表任擇存在一或多個取代基基團，其中R_c 可代表一、二、三、四或五個取代。一或多個取代基基團，R_c ，可獨立地擇自於：氚、氟、包括C₁ -C₄ 烷基之烷基、環烷基、矽烷基、氟烷基以及其等之任一組合。特別是，一或多個取代基基團，R_c ，可獨立地擇自於：甲基、乙基、叔-丁基、氟甲基、二氟甲基、三氟甲基、氟乙基以及聚氟乙基。

在又另一實施例中，至少一種終端部分是，或包括，含融合環結構之多環芳族部分，諸如芴部分或伸苯基部分(包括該等含多個(如，3、4或更多個)融合苯環者)。此等部分之例子包括螺二芴部分、三伸苯基部分、二苯基芴部分、二甲基芴部分、二氟芴部分以及其等之任一組合。

在一實施例中，多環芳族化合物包括由以下化學結構(II)、(III)以及(IV)中之至少一個代表之有機部分：

（II）

（III）

（IV）

在(II)、(III)以及(IV)中，C代表一核心部分，T₁ 、T₂ 以及T₃ 代表鍵結至該核心部分之終端部分。雖然(II)、(III)以及(IV)中顯示出1、2以及3個終端部分，但應了解亦可包括超過3個終端部分。

在一些實施例中，C是，或包括，雜環部分，諸如包括一或多個氮原子之雜環部分，例子為三唑部分。在一些實施例中，C是，或包括，金屬原子(包括過渡以及過渡後原子)諸如鋁原子、銅原子、銥原子和/或鉑原子。在一些實施例中，C是，或包括，氮原子，氧原子和/或磷原子。在一些實施例中，C是，或包括，環烴部分，其可為芳族的。在一些實施例中，C是，或包括，經取代或未經取代的烷基，其可為支鏈或無支鏈的環炔(包括該等含1至7個碳原子之間者)、烯基、炔基、芳基(包括苯基、萘基、噻吩基以及吲哚基)、芳烷基、雜環部分(包括環胺，諸如嗎啉代、哌啶基和吡咯烷基)、環醚部分(諸如四氫呋喃以及四氫吡喃部分)、雜芳基(包括吡咯、呋喃、噻吩、咪唑、噁唑、噻唑、三唑、吡唑、吡啶、吡嗪、嘧啶、多環雜芳族部分和二芐基噻吩基)、芴部分、矽烷基以及其等之任一組合。

在(II)、(III)以及(IV)中，T₁ 是，或包括，由(I-a)、(I-b)、(I-c)或(I-d)代表之部分，或包括如上所述之融合環結構之多環芳族部分。該部分，T₁ ，可直接鍵結至該核心部分，或可透過一連接部分鍵結至該核心部分。連接部分之例子包括-O- (在此O表示氧原子)、-S- (在此S表示硫原子)以及包括1、2、3、4或更多個碳原子之環或非環烴部分，以及其可為未經取代的或經取代的，以及其可任擇地包括一或多種雜原子。該核心部分與一或多種終端部分間之鍵，可為共價鍵或金屬元素與有機元素間形成之鍵，特別是在有機金屬化合物之情況下。

在(III)中，T₁ 以及T₂ 可為相同或相異的，只要至少T₁ 是，或包括，由(I-a)、(I-b)、(I-c)或(I-d)代表之部分，或包括以上所述之融合環結構之多環芳族部分即可。例如，T₁ 以及T₂ 各可為，或可包括：由(I-a)、(I-b)、(I-c)或(I-d)代表之部分，或包括以上所述之融合環結構之多環芳族部分。作為另一個例子，T₁ 是，或包括，由(I-a)、 (I-b)、(I-c)或(I-d)代表之部分，或包括以上所述之融合環結構之多環芳族部分，而T₂ 可無此一部分。在一些實施例中，T₂ 是，或包括，環烴部分，其可為芳族的，其可包括單環結構或可為多環的，其可為經取代的或未經取代的以及其可直接鍵結至該核心部分，或可透過一連接部分鍵結至該核心部分。在一些實施例中，T₂ 是，或包括，雜環部分，諸如包括一或多個氮原子之雜環部分，其可包括單環結構或可為多環的，其可為經取代的或未經取代的以及其可直接鍵結至該核心部分，或可透過一連接部分鍵結至該核心部分。在一些實施例中，T₂ 是，或包括，非環烴部分，其可為未經取代的或經取代的，其可任擇地包括一或多種雜原子以及其可直接鍵結至該核心部分，或可透過一連接部分鍵結至該核心部分。在T₁ 以及T₂ 為相異的一些實施例中，T₂ 可擇自於尺寸與T₁ 相當之部分。明確而言，T₂ 可擇自於以上所列出具有分子量不大於T₁ 之分子量之約2倍、不大於約1.9倍、不大於約1.7倍、不大於約1.5倍、不大於約1.2倍或不大於約1.1倍之部分。無意受特定理論之約束，但推測當包括之終端部分T₂ 不同於或缺少由(I-a)、(I-b)、(I-c)或(I-d)代表之部分或包括如上所述之融合環之多環芳族部分時，與T₁ 尺寸相當的T₂ 可促進一表面上T₁ 的曝露，與龐大的終端基團相反，其會因分子堆疊、空間阻礙或此等作用之組合而阻礙T₁ 的曝露。

在(IV)中，T₁ 、T₂ 以及T₃ 可為相同或相異的，只要至少T₁ 是，或包括，由(I-a)、(I-b)、(I-c)或(I-d)代表的部分，或包括以上所述之融合環結構之多環芳族部分即可。例如，T₁ 、T₂ 以及T₃ 各可為，或可包括，由(I-a)、(I-b)、(I-c)或(I-d)代表之部分，或包括以上所述之融合環結構之多環芳族部分。作為另一例子，T₁ 以及T₂ 各可為，或可包括，由(I-a)、(I-b)、(I-c)或(I-d)代表之部分，或包括以上所述之融合環結構之多環芳族部分，而T₃ 可缺少此部分。作為另一例子，T₁ 以及T₃ 各可為，或可包括，由(I-a)、(I-b)、(I-c)或(I-d)代表之部分，或包括以上所述之融合環結構之多環芳族部分，而T₂ 可缺少此部分。作為另一例子，T₁ 為，或包括，由(I-a)、(I-b)、(I-c)或(I-d)代表之部分，或包括以上所述之融合環結構之多環芳族部分，而T₂ 以及T₃ 二者可缺少此部分。在一些實施例中，至少一個T₂ 以及T₃ 是，或包括，環烴部分，其可為芳族的，其可包括單環結構或可為多環的，其可為經取代的或未經取代的，以及其可直接鍵結至該核心部分，或可透過一連接部分鍵結至該核心部分。在一些實施例中，至少一個T₂ 以及T₃ 是，或包括，雜環部分，諸如包括一或多個氮原子之雜環部分，其可包括單環結構或可為多環的，其可為經取代的或未經取代的，以及其可直接鍵結至該核心部分，或可透過一連接部分鍵結至該核心部分。在一些實施例中，至少一個T₂ 以及T₃ 是，或包括，非環烴部分，其可為未經取代或經取代的，其可任擇地包括一或多個雜原子，以及其可直接鍵結至該核心部分，或可透過一連接部分鍵結至該核心部分。在一些實施例中，當T₁ 、T₂ 以及T₃ 是相異的時候，T₂ 以及T₃ 可擇自於具有尺寸與T₁ 相當之部分。明確而言，T₂ 以及T₃ 可擇自於以上所列出之具有分子量不大於T₁ 之分子量之約2倍、不大於約1.9倍、不大於約1.7倍、不大於約1.5倍、不大於約1.2倍或不大於約1.1之部分。無意受特定理論之約束，但推測，當包括不同於或缺少由(I-a)、(I-b)、(I-c)或(I-d)代表之部分或包括如上所述之融合環之多環芳族部分之終端部分T₂ 以及T₃ 時，與T₁ 尺寸相當的T₂ 以及T₃ 可促進一表面上T₁ 的曝露，與龐大的終端基團相反，其會因分子堆疊、空間阻擋或此等作用之組合而阻礙T₁ 的曝露。

適合的成核抑制材料包括聚合材料。此聚合材料之例子包括：氟聚合物，包括，但不限於，全氟化聚合物以及聚四氟乙烯(PTFE)；聚乙烯聯苯；聚乙烯咔唑(PVK)；以及由數個以上所述之多環芳族化合物聚合形成之聚合物。在另一例子中，聚合材料包括由數個單體形成之聚合物，其中該單體中至少一個包括一終端部分，其為或包括，由(I-a)、(I-b)、(I-c)或(I-d)代表的部分，或包括以上所述之融合環結構之多環芳族部分。

圖14以及15說明根據一實施例之OLED裝置1500。明確而言，圖14顯示該OLED裝置1500之頂視圖，而圖15描述該OLED裝置1500之結構的橫截面視圖。在圖14中，陰極1550被描述為一種單片或連續結構，在其上形成有或界定有數個相應於裝置1500中沒有沈積陰極材料之區域之孔或洞1560。在圖15中有進一步的描述，其顯示一OLED裝置1500，其包括一基底基材1510、一陽極1520、有機層1530、一成核促進塗層1540、選擇性沈積在該成核促進塗層1540之某些區域上之一成核抑制塗層1570以及沈積在該成核促進塗層1540之其它不存在該成核抑制塗層1570之區域上之陰極1550。更明確地，在裝置1500之製造期間，經由選擇性沈積該成核抑制塗層1570覆蓋該成核促進塗層1540之某些區域後，使用一開口遮罩或無遮罩沈積方法，選擇性在該成核促進塗層1540之曝露的表面區域上沈積該陰極材料。改變賦與的圖案之各種參數，如在陰極1550中所形成之洞1560的平均尺寸以及洞1560的密度，可調節或修改該OLED裝置1500之透明度或透射率。據此，該OLED裝置1500可為實質上透明的OLED裝置，其容許入射至該OLED裝置上之至少一部分的外部光線透過該裝置。例如，該OLED裝置1500可為實質上透明的OLED照明面板。此OLED照明面板可，例如，配置成在一方向上(如，朝向或遠離該基底基材1510)或二個方向上(如，朝向以及遠離該基底基材1510)發光。

圖16說明根據另一實施例之OLED裝置1600，其中一陰極1650實質上覆蓋整個裝置區域。明確而言，該OLED裝置1600包括一基底基材1610、一陽極1620、有機層1630、一成核促進塗層1640、該陰極1650、選擇性沈積在該陰極1650之某些區域上之一成核抑制塗層1660以及沈積在該陰極1650之不存在該成核抑制塗層1660之其它區域上之一輔助電極1670。

該輔助電極1670與該陰極1650電氣連接。特別是在頂部發光配置方面，其需要沈積相對薄的陰極1650層，以便降低因陰極1650的存在之光學干擾(如，衰減、反射、擴散等等)。然而，減少該陰極1650之厚度常會增加該陰極1650之片電阻，因此降低了該OLED裝置1600之性能以及效能。藉由提供與該陰極1650電氣連接之該輔助電極1670，可減少與該陰極1650相關之片電阻以及因此之IR壓降。另外，藉由選擇性沈積該輔助電極1670以便覆蓋該裝置區之某些區域，而其它區域保持未覆蓋，可控制和/或減少因該輔助電極1670之存在的光學干擾。

現在將參照圖48顯示具p型TFT之頂部發光主動矩陣OLED (AMOLED)像素之電路圖之例子，來解釋電極片電阻之影響。在圖48中，一電路4800包括一電源(VDD)線4812、一控制線4814、一柵線4816以及一數據線4818。提供包括一第一TFT 4831、一第二TFT 4833以及一貯存電容器4841之一驅動電路，以及該驅動電路組件以圖中所示之方式連接至該數據線4818、該柵線4816以及該VDD線4812。亦提供一補償電路4843，其通常用於補充因TFT 4831以及4833之製造變異或隨時間之劣化所引起之電晶體特性的任何偏差。

一OLED像素或子像素4850以及一陰極4852，其代表該電路圖中之電阻器，與該第二TFT 4833 (亦稱作"驅動電晶體")串聯。該驅動電晶體4833會根據貯存在該貯存電容器4841中之電荷之電壓，調節通過該OLED像素4850之電流，使得該OLED像素4850輸出所需的亮度。該貯存電容器4841之電壓，是透過該第一TFT 4831 (亦稱作"轉換電晶體")將該貯存電容器4841連接至該數據線4818設定。

因為通過該OLED像素或子像素4850以及該陰極4852之電流是根據該驅動電晶體4833之一柵極電壓與一源極電壓間之電位差作調節，所以該陰極4852之片電阻增加會導致較大的IR壓降，其可藉由增加電源(VDD)補償。然而，當VDD增加時，為維持適當的操作，供給至該TFT 4833以及該OLED像素4850之其它電壓亦會增加，而此是不利的。

參照圖48，一輔助電極4854被描述成與該陰極4852並聯之一電阻器。因為該輔助電極4854之電阻實質上低於該陰極4852，所以該輔助電極4854與該陰極4852之結合有效電阻低於該陰極4852單獨之電阻。據此，輔助電極4854的存在可減少VDD的增加。

雖然是參照頂部發光OLED裝置來解釋輔助電極之優點，但於底部發光或雙側發光OLED裝置之陰極上選擇性沈積輔助電極亦是有利的。例如，雖然在底部發光OLED裝置中可形成相對厚的陰極層且不會實質上影響該裝置之光學特徵，但形成相對薄的陰極仍是有利的。例如，在透明或半透明顯示裝置中，整個裝置之層，包括陰極，可形成為實質上透明的或半透明的。據此，提供肉眼從典型的觀察距離不易檢測到之經圖案化的輔助電極可能是有益的。亦應可理解的是，該所述之方法可用於形成母線或輔助電極，供用於減少除了OLED裝置外之裝置的電極之電阻。

在一些實施例中，於已沈積一導電塗層後，可使用，例如，溶劑或電漿蝕刻來移除製造過程期間所沈積之一成核抑制塗層。

圖59A說明根據一實施例之裝置5901，其包括一基材5910以及一成核抑制塗層5920以及沈積於該基材5910之一表面之各自區域上之一導電塗層5915 (如，鎂塗層)。

圖59B說明一裝置5902，其中存在該裝置5901中之該成核抑制塗層5920已從該基材5910之該表面上移除，使得該導電塗層5915保留在該基材5910上，而該基材5910上覆蓋該成核抑制塗層5920之區域現在曝露出來或未被覆蓋。例如，可藉由使該基材5910曝露於會優先反應和/或蝕刻掉該成核抑制塗層5920，但不會實質上影響該導電塗層5915之溶劑或電漿，移除該裝置5901之成核抑制塗層5920。

以上實施例中之至少一些說明使用蒸發方法形成各種層或塗層，包括成核促進塗層、成核抑制塗層以及導電塗層。如所理解的，蒸發方法是一種類型的PVD方法，在此一或多種源材料在低壓(如，真空)環境下蒸發或昇華，然後透過該一或多種蒸發源材料之去昇華而沈積在一標的表面上。有各種不同的蒸發源可用來加熱一源材料，即，可理解的是該源材料可以各種方式加熱。例如，該源材料可經由電燈絲、電子束、感應加熱或電阻加熱之方式加熱。此外，此等層或塗層可使用其它適合的方法，包括光刻、印刷、OVPD、LITI圖案化以及其等之組合進行沈積和/或圖案化。此等方法亦可結合陰影遮罩使用，以便實現各種圖案。

例如，鎂之沈積可在源溫度高達約600°C下進行，以便達到較快的沈積速率，諸如約10至30nm/秒或更快。參考以下表1，其提供利用克努森(Knudsen)容器源，測量各種在富勒烯處理的有機表面上沈積約1nm之實質上純鎂之沈積速率。應可理解其它因子亦會影響沈積速率，包括，但不限於，一源與一基材間之距離、該基材之特徵、該基材上一成核促進塗層之存在、使用之源的類型以及從該源蒸發之材料通量之整形。 表1：按溫度之鎂沈積速率

熟悉此技藝之人士應可理解，所使用之特定處理條件會隨著使用於進行沈積之設備而變化。亦應可理解的是，在較高的源溫度下通常能獲得較高的沈積速率；然而，可選擇其它沈積條件，諸如，例如，將基材靠近沈積源。

亦應可理解到，用於沈積各種任何的層或塗層，包括一導電塗層、一成核抑制塗層以及一成核促進塗層之一開口遮罩，可"掩蔽"或防止一材料沈積在基材之某個區域上。然而，與用於形成特徵尺寸在數十微米或更小級數之相對小的特徵之細金屬遮罩(FMM)不同，一開口遮罩之特徵尺寸通常相當於想要製造之OLED裝置之尺寸。例如，在製造期間一開口遮罩可掩蔽一顯示裝置之邊緣，其會產生具有孔大約對應於該顯示裝置之尺寸之開口遮罩(即，對微顯示器約1吋、對行動顯示器約4-6吋、對筆記型電腦或平板電腦顯示器約8-17吋等等)。例如，一開口遮罩之特徵尺寸可在約1cm或更大的級數。

圖16B說明具有或界定一孔1734形成於其上之一開口遮罩1731。在該例示性範例中，該遮罩1731之該孔1734小於一裝置1721之尺寸，使得當該遮罩1731蓋在上面時，該遮罩1731會覆蓋該裝置1721之邊緣。明確而言，在該例示性實施例中，該裝置1721之所有或實質上所有的發光區域或像素1723均透過該孔1734而曝露，而未曝露的區域1727形成在該裝置1721之外邊緣1725與該孔1734之間。應可理解，電氣接觸或其它裝置組件可位在該未曝露的區域1727中，使得此等組件在該開口遮罩沈積過程中保持不受影響。

圖16C說明一開口遮罩1731之另一範例，在此該遮罩1731之一孔1734小於圖16B中之孔，使得蓋上時，該遮罩1731覆蓋一裝置1721之至少一些發光區域或像素1723。明確而言，最外面的像素1723'如所示的位在該裝置1721之一未曝露的區域1727內，形成在該遮罩1731之該孔1734與該裝置1721之外邊緣1725之間。

圖16D說明一開口遮罩1731之又另一範例，其中該遮罩1731之一孔1734界定一圖案，其覆蓋一裝置1721之一些像素1723'，而露出其它像素1723。明確而言，在沈積過程期間，位在該裝置1721之一未曝露的區域1727內之該像素1723' (形成在該孔1734與外邊緣1725之間)被掩蔽，以致抑制了蒸氣通量被射至該未曝露的區域1727上。

雖然在圖16B-16D之範例中，最外面的像素被描述成被遮蔽的，但應可理解，可將開口遮罩之孔塑造成可遮蔽一裝置之其它發光以及非發光區域。此外，雖然在之前的範例中說明具有一個孔之開口遮罩，但該開口遮罩亦可包括用於曝露一基材或裝置之多個區域之額外的孔。

圖16E說明一開口遮罩1731之另一範例，在此該遮罩1731具有或界定出數個孔1734a-1734d。該等孔1734a-1734d被配置成使得其等可選擇性曝露一裝置 1721之某些區域，然而遮蔽其它區域。例如，某些發光區域或像素1723透過該等孔1734a-d而曝露，然而其它位在一未曝露的區域1727內之像素1723'被遮蔽住。

於在此所述之各種實施例中，應可理解的是，若需要，可省略一開口遮罩的使用。明確而言，在此所述之開口遮罩沈積方法可選擇在不使用遮罩之情況下進行，使得整個表面曝露。

雖然在沈積一成核促進材料、一成核抑制材料以及鎂方面，描述某些有關蒸發之方法，但應可理解的是可使用各種其它的方法來沈積此等材料。例如，可使用其它PVD方法(包括濺射)、CVD方法(包括電漿增強化學氣相沈積(PECVD))或其它適合用於沈積此材料之方法進行沈積。在一些實施例中是使用電阻式加熱器加熱鎂源材料來沈積鎂。在其它實施例中，可將鎂源材料載負於加熱坩鍋、加熱舟皿、克努森容器(如，瀉流蒸發器源)或任何其它類型的蒸發源。

用於沈積一導電塗層之沈積源材料可為一混合物或一化合物，且在一些實施例中，該混合物或化合物中之至少一種組份在沈積期間不會沈積在基材上(或相較於例如鎂，相對少量的沈積)。在一些實施例中，該源材料可為銅-鎂(Cu-Mg)混合物或Cu-Mg化合物。在一些實施例中，鎂沈積源之源材料包括鎂以及蒸氣壓力比鎂低之材料，諸如Cu。在其它實施例中，鎂沈積源之源材料是實質上純鎂。明確而言，相較於純鎂(99.99%以及更高純度的鎂)，實質上純鎂可展現出實質上相似的特性(如，在成核抑制以及促進塗層上之起始黏附機率)。例如，實質上純鎂在一成核抑制塗層上之起始黏附機率可為99.99%純鎂在該成核抑制塗層上之起始黏附機率的±10%內或±5%內。鎂的純度可為約95%或更高、約98%或更高、約99%或更高或約99.9%或更高。用於沈積一導電塗層之沈積源材料包括取代鎂或結合鎂之其它金屬。例如，一源材料可包括高蒸氣壓材料，諸如鐿(Yb)、鎘(Cd)、鋅(Zn)或其等之任一組合。

此外，應可理解，各個實施例之方法，可在用作為有機光電裝置之電子注入層、電子傳輸層、電致發光層和/或像素定義層(PDL)之其它各種有機或無機材料之表面上進行。此材料之例子包括有機分子以及有機聚合物，如該等在PCT公開案WO 2012/016074中所述者。熟悉此技藝之人士亦應可理解，摻雜各種元素和/或無機化合物之有機材料仍可視為有機材料。熟悉此技藝之人士亦應理解可使用各種有機材料，且在此所述之方法一般而言可應用整個此等有機材料之範圍。

亦應可理解的，一無機基材或表面可意指主要包括一無機材料之基材或表面。為更明確，一無機材料通常被理解為任何不被視為有機材料之材料。無機材料之例子包括金屬、玻璃以及礦物質。明確而言，可使用本發明之方法，在氟化鋰(LiF)、玻璃以及矽(Si)之表面上沈積包括鎂之導電材料。可於其上施用本發明之方法之其它表面包括矽或聚矽氧基聚合物、無機半導體材料、電子注入材料、鹽類、金屬以及金屬氧化物。

應可理解，基材可包括半導體基材，據此此一基材之表面可為半導體表面。半導體材料可被描述為通常展現帶隙的材料。例如，此一帶隙可形成在最高占據分子軌域(HOMO)與最低未占分子軌域(LUMO)之間。因此半導體材料通常擁有小於導體材料(如，金屬)，但大於絕緣材料(如，玻璃) 之導電性。可理解的是半導體材料可為有機半導體材料或無機半導體材料。

圖17顯示根據一實施例之經圖案化的陰極1710。該陰極1710被描述為單一單片或包括數個實質上彼此平行間隔排列之實質上直的導體段之連續結構。各導體段在其兩端連接到一排列實質上垂直於該數個直線導體段之端部導體段。該陰極1710可依照以上所述之沈積方法形成。

圖17B顯示根據另一實施例之經圖案化的陰極1712，其中該陰極1712包括數個間隔開之細長導電條。例如，該陰極1712可用於被動矩陣式OLED裝置(PMOLED) 1715。在該PMOLED裝置1715中，發光區域或像素通常形成在反電極重疊之區域。據此，在圖17B之實施例中，發光區域或像素1751是形成在包括數個間隔開之細長導電條之該陰極1712與一陽極1741之重疊區域處。非發光區域1755形成在該陰極1712與該陽極1741沒有重疊之區域。一般而言，在所述的PMOLED裝置1715中，該陰極1712條與該陽極1741條之方向實質上彼此垂直。該陰極1712與該陽極1741可連接至電源以及相關的驅動電路，用以提供電流至各別的電極。

圖17C說明在圖17B中沿著線A-A所取的橫截面視圖。在圖17C中，提供一基底基材1702，其可為例如一透明基材。該基底基材1702上提供呈如圖17B所示之條帶狀的陽極1741。該陽極1741上沈積一或多種有機層1761。例如，該有機層1761可作為整個裝置之共同層提供，且可包括任一數量之在此所述的有機和/或無機材料層，如電洞注入以及傳輸層、電致發光層以及電子傳輸與注入層。該有機層1761之頂表面之某些區域覆蓋一成核抑制塗層1771覆蓋，根據以上所述之沈積方法，其是用於選擇性圖案化該陰極1712。該陰極1712以及該陽極1741可連接至其等各別的驅動電路(未示出)，其可控制光從該像素1751之發射。

雖然該成核抑制塗層1771與該陰極1712之厚度可視所欲的應用以及性能改變，但至少在一些實施例中，該成核抑制塗層1771之厚度可相當於或實質上小於如圖17C所示之該陰極1712之厚度。使用相對薄的成核抑制塗層來達到一陰極之圖案化對可撓性PMOLED裝置特別有利，因為其可提供一相對平坦的表面，可於其上施塗一阻障塗層。

圖17D描述圖17C中帶有一阻障塗層1775施塗於該陰極1712以及該成核抑制塗層1771上之PMOLED裝置1715。應可理解，該阻障塗層1775一般提供用以阻止各種易於氧化之裝置層，包括有機層以及該陰極1712，曝露於濕氣以及周遭空氣中。例如，該阻障塗層1775可為經由印刷、CVD、濺射、原子層沈積(ALD)、前述任一之組合或經由任何其它適合的方法形成之薄膜包覆。該阻障塗層1775亦可經由使用黏著劑(未示出)，將一預形成的阻障薄膜層疊於該裝置1715上提供。例如，該阻障塗層1775可為包含有機材料、無機材料或二者之組合之一多層塗層。該阻障塗層1775可另外包含一吸濕材料和/或一乾燥劑。

為比較之目的，在圖17E中說明一比較PMOLED裝置1719。在圖17E之比較例中，數個像素定義結構1783提供在該裝置1719之非發光區域中，使得當使用一開口遮罩或無遮罩沈積方法沈積一導電材料時，該導電材料沈積在位於相鄰像素定義結構1783間之發光區域上形成該陰極1712，以及該像素定義結構1783之頂上形成導電條1718。然而，為了確保該陰極1712之各段與該導電條1718電氣分離，使該像素定義結構1783形成之厚度或高度大於該陰極1712。該像素定義結構1783亦可能具有底切輪廓以便進一步減少該陰極1712與該導電條1718電氣接觸之可能性。提供該阻障塗層1775，以覆蓋包括該陰極1712、該像素定義結構1783以及該導電條1718之該PMOLED裝置1719。

在圖17E中所述之比較PMOLED裝置1719中，於其上施塗該阻障塗層1775之表面，由於該像素定義結構1783之存在而呈非均勻的。此使得阻障塗層1775之應用變得困難，且即使應用了該阻障塗層1775，該阻障塗層1775對底下表面之黏著性亦可能相對地差。差的黏著性會增加該阻障塗層1775從該裝置1719剝落的可能性，特別是當該裝置1719是變曲或折曲的。此外，在施用過程期間，由於非均勻的表面，有相對高的可能性會使得氣泡被困在該阻障塗層1775與該底下的表面之間。該阻障塗層1775中氣泡之存在和/或剝落可能導致或造成缺陷以及部分或整個裝置失效，因此是非常不理想的。圖17D之實施例中減少了此等因素。

雖然圖17以及17B中所示之經圖案化的陰極1710以及1712可用於形成一OLED裝置之一陰極，但應可理解的是可使用相似的圖案來形成供用於一OLED裝置之一輔助電極。明確而言，可提供此一OLED裝置一共陰極以及配置於該共陰極上或下之一輔助電極，使得該輔助電極與該共陰極電氣連通。例如，可於包括數個發光區域之一OLED裝置(如，AMOLED裝置)中實施此一輔助電極，使得該輔助電極形成在非發光區域上，而沒有覆蓋該發光區域。在另一範例中，可提供一輔助電極覆蓋一OLED裝置之非發光區域以及至少一些發光區域。

圖18A描述包括數個發光區域1810a-1810f 以及非發光區域1820之OLED裝置1800之一部分。例如，該OLED裝置1800可為一AMOLED裝置，以及該發光區域1810a-1810f中之每一個可相應於此一裝置之像素或子像素。為簡潔起見，圖18B-18D描述該OLED裝置1800之一部分。明確而言，圖18B-18D顯示二個相鄰的區域，一第一發光區域1810a以及一第二發光區域1810b，周圍之區域。雖然沒有明確地描述，但可提供實質上覆蓋該裝置1800之發光區域以及非發光區域二者之一共陰極。

在圖18B中顯示根據一實施例之一輔助電極1830，其中該輔助電極1830配置在該二個相鄰的發光區域1810a以及1810b之間。該輔助電極1830與該共陰極(未示出)電氣連接。明確而言，該輔助電極1830描述為具有一寬度(α)，其小於該相鄰的發光區域1810a以及1810b之分開距離(d)，因此在該輔助電極1830之各側形成一非發光間隙區域。例如，此一排列在該相鄰的發光區域1810a與1810b間之分開距離足以容納具足夠寬度之該輔助電極1830之該裝置1800中可能是有利的，因為提供該非發光間隙區域可減少該輔助電極1830對該裝置1800之光學輸出的干擾。此外，此一排列於該輔助電極1830相對厚之情況(如，大於數百奈米或在數微米厚之程度)可能特別有利。例如，該輔助電極1830之高度或厚度相對於其寬度之比值(即，長寬比)可大於約0.05，諸如約0.1或更大、約0.2或更大、約0.5或更大、約0.8或更大、約1或更大、約2或更大。例如，該輔助電極1830之高度或厚度可大於約50nm，諸如約80nm或更大、約100nm或更大、約200nm或更大、約500nm或更大、約700nm或更大、約1000nm或更大、約1500nm或更大、約1700nm或更大或約2000nm或更大。

在圖18C中顯示根據另一實施例之一輔助電極1832。該輔助電極1832與該共陰極(未示出)電氣連接。如所述的，該輔助電極1832具有與該相鄰的發光區域1810a以及1810b間之該分開距離實質上相同的寬度，使得該輔助電極1832實質上完全占住該相鄰的發光區域1810a以及1810b之間所提供之整個非發光區域。此一排列在該二個相鄰的發光區域1810a以及1810b間之該分開距離相對小之情況下，諸如高像素密度顯示裝置之情況下，可能是有利的。

圖18D中描述又另一實施例之一輔助電極1834。該輔助電極1834與該共陰極(未示出)電氣連接。該輔助電極1834描述為具有一寬度(α)，其大於該二個相鄰的發光區域1810a以及1810b之間之該分開距離(d)。據此，該輔助電極1834之一部分覆蓋該第一發光區域1810a之一部分以及該第二發光區域1810b之一部分。此一排列在該相鄰的發光區域1810a以及1810b間之該非發光區域不夠完全容納具所需寬度之輔助電極1834之情況下可能是有利的。雖然在圖18D中描述該輔助電極1834與該第一發光區域1810a重疊之程度相同於與該二發光區域1810b之程度，但在其它實施例中可調整該輔助電極1834與一相鄰的發光區域重疊之程度。例如，在其它實施例中，該輔助電極1834與該第一發光區域1810a重疊之程度可大於與該第二發光區域1810b，反之亦然。此外，亦可改變該輔助電極1834與一發光區域間重疊之輪廓。例如，可將該輔助電極1834之重疊部分塑形成使得該輔助電極1834與一發光區域中之一部分的重疊程度，大於與該相同發光區域中之另一部分，以便製造一非均勻的重疊區域。

在圖19中描述根據一實施例之OLED裝置1900，其中提供一發光區域1910以及圍繞該發光區域1910之一非發光區域1920。示出一引線1912形成在該裝置1900之該非發光區域1920中。該引線1912與覆蓋該裝置1900之該發光區域1910之一電極(未示出)電氣連接。該引線1912可提供連接至可供電給此一電極之外部電源之接觸點。例如，該電極可透過該引線1912 (藉由整合至該引線1912之焊接盤)連接至該外部電源(可將電線焊接於該引線上並連接至該電源)。應可理解，雖然沒有明確地畫出，但可存在一輔助電極，並連接至覆蓋該裝置1900之該發光區域1910之該電極。在存在此一輔助電極之情況下，該引線1912可直接連接至該輔助電極、該輔助電極所連接之電極，或二者。

應可理解的是該引線1912可提供在與其連接之電極相同的平面上，或其可提供在不同的平面上。例如，該引線1912可透過一或多個垂直連接(如，孔)連接至該OLED裝置1900之另一層，諸如背板。

圖20描述根據另一實施例之OLED裝置2000的一部分。該OLED裝置2000包括一發光區域2010以及一非發光區域2020。該OLED裝置2000另外包括一網格狀輔助電極2030，其與該裝置2000之一電極(未示出)電氣連通。如圖20所示，該輔助電極2030之一第一部分配置在該發光區域2010內，而該輔助電極2030之一第二部分配置在該裝置2000之該發光區域2010外面以及該非發光區域2020內。該輔助電極2030之此一排列可容許該電極之片電阻得以降低，同時保持該輔助電極2030不會顯著地干擾該裝置2000之光學輸出。

在一些應用中，可能需要在整個裝置區或其之一部分上形成規則重複圖案的輔助電極。圖21A-21D描述各種可使用之輔助電極的重複單元之實施例。明確地，在圖21A中，一輔助電極2110包含四個沒被該輔助電極2110覆蓋之區域2120。該輔助電極2110之形成使得該區域2120排列成T形。例如，該區域2120中之每一個可實質上對應於包括數個發光區域之OLED裝置之一發光區域。據此，可理解的是在該區域2120中可存在其它層或塗層，諸如共陰極。在圖21B中，一輔助電極2112形成倒T形，且包含四個未被覆蓋的區域2122。在圖21C中，一輔助電極2114形成包含四個未被覆蓋的區域2124，以及在圖21D中相似地，一輔助電極2116形成包含四個未被覆蓋的區域2126。

使用具重複單元之輔助電極之可能的優點，諸如圖21A-21D中所示的，包括在製造裝置中易於圖案化。例如，可重複使用在該輔助電極之形成期間用於圖案化一成核促進或抑制塗層之遮罩，來圖案化一裝置表面之不同的部分，因此避免需要更複雜和/或更大的遮罩。

圖22描述根據一實施例之OLED裝置2200之一部分，其中該裝置2200包括數個形成於其上之重複輔助電極單元2230a-d。明確而言，各個輔助電極單元2230a-d為L形，且涵蓋三個不同的發光區域2210。例如，各個發光區域2210可對應於該裝置2200之像素或子像素。如所述的，相鄰的輔助電極單元可彼此互扣。例如，一第一輔助電極單元2230a與一第二輔助電極單元2230b形成互扣之關係，相似地，一第三輔助電極單元2230c與一第四輔助電極單元2230d互扣。該輔助電極單元2230a-d是形成在一非發光區域2220上。應可理解，該輔助電極單元2230a-d可形成為使得其等彼此直接電氣連通。例如，在製造期間該重複輔助電極單元2230a-d可一體成型。選擇性地，該輔助電極單元2230a-d可形成為使得其等透過一共電極電氣連接。

圖23描述根據另一實施例之OLED裝置2300之一部分。在圖23之實施例中，各輔助電極單元2330a、2330b形成涵蓋五個不同的發光區域2310。該輔助電極單元2330a以及2330b形成在該裝置2300之非發光區域2320上。如所述的，一第一輔助電極單元2330a之位置鄰接一第二輔助電極單元2330b，但沒有互扣關係。

在圖24中所述之另一實施例中，提供該等如圖23所述之相似的輔助電極單元。然而，在圖24中，輔助電極單元2430a-d彼此呈互扣關係之排列。與圖23之實施例相似，各輔助電極單元2430a-d涵蓋五個不同的發光區域2410，以及形成在一裝置2400之非發光區域2420上。

雖然說明以及描述了各個輔助電極單元涵蓋3、4或5個發光區域之各種實施例，但應可理解的是各個輔助電極單元可涵蓋任何數量之發光區域，包括1、2、3、4、5、6或更多個發光區域。

圖25說明其中一輔助電極2530在一OLED裝置2500上形成網格之實施例。如所述的，該輔助電極2530提供在該裝置2500之非發光區域2520上，使得其實質上沒有覆蓋發光區域2510之任一部分。

圖26說明其中輔助電極單元2630在一OLED裝置2600上形成一系列細長結構之實施例。如所述的，該輔助電極單元2630提供在該裝置2600之一非發光區域2620上，使得其實質上沒有覆蓋發光區域2610之任一部分。該輔助電極單元2610彼此分開且沒有物理性接觸，但透過一共電極(未示出)電氣連接。應可理解的，彼此沒有直接互連之輔助電極單元2610仍可藉由降低該連接的共電極之總片電阻而提供實質的優點。

圖27描述其中輔助電極單元2730在一OLED裝置2700上形成"樓梯間"圖案之實施例。如所述的，該輔助電極單元2730提供在該裝置2700之一非發光區域2720上，使得其實質上沒有覆蓋發光區域2710之任一部分。

圖28A-28J描述提供在相鄰的子像素之間之輔助電極之各種實施例。

在圖28A中，在相鄰的子像素2812欄之間提供一呈細長條狀之輔助電極單元2830。明確而言，在圖28A之實施例中，一第一子像素2812a、一第二子像素2812b以及一第三子像素2812c共同形成一第一像素2810a。例如，該第一像素2810a可為一RGB像素，在此情況下各個子像素2812a-c對應於紅色、綠色或藍色子像素。可將像素2810排列成使得在一顯示裝置上重複相同的子像素圖案(如，紅、綠、藍)。明確而言，一第二像素2810b以及一第三像素2810c之子像素排列可與該第一像素2810a一致。在此一排列中，子像素2812各欄中全部的子像素2812 (如，沿著標示為Y之一第一軸線性排列之子像素)之顏色可為一致的，且實質上平行於該第一軸Y延伸之該輔助電極單元2830，可提供在相鄰的子像素2812欄之間，如圖28A所示。

為簡潔起見，圖28B-28J中使用與以上圖28A中所描述一致的像素以及子像素排列進行說明。

在圖28B中，輔助電極單元2830被描述為提供在相鄰的像素2810欄之間。明確而言，實質上平行於該第一軸Y之輔助電極單元2830，提供在彼此於一第二軸X之方向上對齊之第一像素2810a與第二像素2810b之間。然而，在該彼此於一第一軸Y之方向上對齊之第一像素2810a與第三像素2810c之間沒有提供輔助電極單元2830。如圖中所示，該第一軸Y以及該第二軸X彼此垂直。應可理解的是雖然在圖28B中，該輔助電極單元2830沿著該第一軸Y延伸，但在另一實施例中，該輔助電極單元2830可沿著該第二軸X延伸。

圖28C描述其中一輔助電極2830提供在相鄰的子像素2812之間，於整個顯示裝置上形成一網格之實施例。明確而言，該輔助電極2830提供在各個相鄰的子像素2812a-2812c對之間。據此，該輔助電極2830包括實質上平行於該第一軸Y以及該第二軸X延伸之段，在該子像素2812a-2812c之間形成網孔或網格。

在圖28D所示之另一實施例中，一輔助電極2830提供在相鄰的像素2810之間。明確而言，該輔助電極2830提供在彼此沿著該第二軸X對齊之該第一像素2810a與該第二像素2810b之間，以及彼此沿著該第一軸Y對齊之該第一像素2810a與該第三像素2810c之間。據此，該輔助電極2830在該像素2810a-c之間形成網孔或網格。

在圖28E中，說明分離的輔助電極單元2830提供在相鄰的子像素2812之間之又另一實施例。明確而言，該輔助電極單元2830之方向實質上平行於該第一軸Y，且提供在該相鄰的子像素2812a-c之間。

在圖28F中，描述分離的輔助電極單元2830提供在相鄰的像素2810之間之實施例。明確而言，該輔助電極單元2830之方向實質上平行於該第一軸Y，且提供在沿著該第二軸X彼此相鄰排列之該第一像素2810a與該第二像素2810b之間。

在圖28G中，描述輔助電極單元2830提供在相鄰的子像素2812之間，在一顯示裝置上製造一網格或網孔。如所述的，實質上平行於該第一軸Y延伸之細長輔助電極單元2830，配置於沿著該第二軸X對齊之相鄰的子像素2812之間。相似地，實質上平行於該第二軸X延伸之該細長輔助電極單元2830，配置於沿著該第一軸Y對齊之該相鄰的子像素2812之間。

在圖28H中，分離的輔助電極單元2830提供在相鄰的像素2810之間，在一顯示裝置上製造一網格或網孔。如所述的，實質上平行於該第一軸Y延伸之該細長輔助電極單元2830，配置於沿著該第二軸X對齊之相鄰的像素2810a與2810b之間。相似地，實質上平行於該第二軸X延伸之該細長輔助電極單元2830，配置於沿著該第一軸Y對齊之相鄰的像素2810a與2810c之間。

圖28I說明分離的輔助電極單元2830提供在相鄰的子像素2812之間，於一顯示裝置上形成網格或網孔之另一實施例。該輔助電極單元2830各包含實質上平行於該第一軸Y延伸之一第一段以及實質上平行於該第二軸X延伸之一第二段。該第一軸Y以及該第二軸X彼此垂直。在圖28I中，該第一段與該第二段端對端連接形成倒L形。

圖28J說明分離的輔助電極單元2830提供在相鄰的子像素2812之間，於一顯示裝置上形成網格或網孔之另一實施例。該輔助電極單元2830各包含實質上平行於該第一軸Y延伸之一第一段以及實質上平行於該第二軸X延伸之一第二段。該第一軸Y以及該第二軸X彼此垂直。在圖28J中，該第一段與該第二段在該第一段與該第二段之中點附近連接形成十字形。

雖然在某些實施例中說明一輔助電極單元與另一個沒有物理性連接，然而其等可透過共電極而彼此電氣連通。例如，提供彼此透過該共電極間接連接之分離的輔助電極單元，仍可實質上降低片電阻，因此可在不會實質上干擾一OLED裝置之光學特徵之情況下增加該裝置之效率。

輔助電極亦可用於具其它像素或子像素排列之顯示裝置中。例如，輔助電極可提供在其中使用鑽石像素排列之顯示裝置上。此像素排列之例子述於圖29-33中。

圖29是說明根據一實施例之具有鑽石像素排列之OLED裝置2900之示意圖。該OLED裝置2900包括數個像素定義層(PDL) 2930以及配置在相鄰的PDL 2930之間之一發光區域2912 (子像素)。該發光區域2912包括該等對應於第一子像素2912a (其可對應於如綠色子像素)、第二子像素2912b (其可對應於如藍色子像素)以及第三子像素2912c (其可對應於如紅色子像素)者。

圖30是說明沿著圖29所示之OLED裝置2900上線A-A所取之示意圖。如圖30中更清楚的說明，該裝置2900包括一基材2903以及數個形成在該基底基材2903之一表面上之一陽極單元2921。該基材2903可另外包括數個電晶體以及一基底基材(為簡潔起見，圖中已省略)。一有機層2915提供在相鄰的PDL 2930之間之一區域中之各陽極單元2921之頂上，以及一共陰極2942提供在該有機層2915以及該PDL 2930上，形成該第一子像素2912a。該有機層2915可包括數個有機/或無機層。例如，此等層可包括一電洞傳輸層、一電洞注入層、一電致發光層、一電子注入層和/或一電子傳輸層。一成核抑制塗層2945提供在該共陰極2942中對應於該第一子像素2912a之區域上，以容許選擇性地在該共陰極2942中對應於該PDL 2930之實質上平坦的區域之未覆蓋的區域上，沈積一輔助電極2951。該成核抑制塗層2945亦可作為一折射率匹配塗層。可任擇地提供一薄膜包覆層2961，用以包覆該裝置2900。

圖31顯示沿著圖29所示之該OLED裝置2900上線B-B所取之示意圖。該裝置2900包括數個形成在該基材2903之表面上之陽極單元2921以及提供在相鄰的PDL 2930之間之一區域中各陽極單元2921之頂上之一有機層2916或2917。該共陰極2942提供在該有機層2916與2917以及該PDL 2930上，分別形成該第二子像素2912b以及該第三子像素2912c。該成核抑制塗層2945提供在該共陰極2942中對應於該子像素2912b與2912c之區域上，以容許選擇性地在該共陰極2942中對應於該PDL 2930之實質上平坦的區域之未覆蓋區域上，沈積該輔助電極2951。該成核抑制塗層2945亦可作為折射率匹配塗層。可任擇地提供該薄膜包覆層2961，用以包覆該裝置2900。

圖32是根據另一實施例之具有一像素排列之一OLED裝置3200之示意圖。明確而言，該裝置3200包括數個分開發光區域3212 (子像素)之PDL 3230。例如，第一子像素3212a可對應於綠色子像素，第二子像素3212b可對應於藍色子像素以及第三子像素3212c可對應於紅色子像素。圖33是具根據圖32之實施例之像素排列之OLED裝置的影像。雖然未示出，但該裝置3200可另外包括提供在該裝置3200之非發光區域上之一輔助電極。例如，該輔助電極可配置在一共陰極中對應於該PDL 3230之實質上平坦的部分之區域上。

在根據一些實施例之另一態樣中，提供一種裝置。在一些實施例中，該裝置是一光電裝置。在一些實施例中，該裝置是另一電子裝置或其它產品。在一些實施例中，該裝置包括一基材、一成核抑制塗層以及一導電塗層。該成核抑制塗層覆蓋該基材之一第一區域。該導電塗層覆蓋該基材之一第二區域以及與該成核抑制塗層部分重疊，使得該成核抑制塗層之至少一部分從該導電塗層露出、或實質上不含該導電塗層或實質上沒被該導電塗層覆蓋。在一些實施例中，該導電塗層包括一第一部分以及一第二部分，該導電塗層之該第一部分覆蓋該基材之該第二區域，以及該導電塗層之該第二部分與該成核抑制塗層之一部分重疊。在一些實施例中，該導電塗層之該第二部分與該成核抑制塗層以一間隙隔開。在一些實施例中，該成核抑制塗層包括一有機材料。在一些實施例中，該導電塗層之該第一部分以及該導電塗層之該第二部分彼此一體成型。

根據一些實施例之另一態樣，提供一種裝置。在一些實施例中，該裝置是一光電裝置。在一些實施例中，該裝置是另一電子裝置或其它產品。在一些實施例中，該裝置包括一基材以及一導電塗層。該基材包括一第一區域以及一第二區域。該導電塗層覆蓋該基材之該第二區域，且與該基材之該第一區域部分重疊，使得該基材之該第一區域之至少一部分從該導電塗層露出、或實質上無該導電塗層或實質上沒被該導電塗層覆蓋。在一些實施例中，該導電塗層包括一第一部分以及一第二部分，該導電塗層之該第一部分覆蓋該基材之該第二區域，以及該導電塗層之該第二部分與該基材之該第一區域之一部分重疊。在一些實施例中，該導電塗層之該第二部分與該基材之該第一區域以一間隙隔開。在一些實施例中，該導電塗層之該第一部分以及該導電塗層之該第二部分彼此一體形型。

圖34說明根據一實施例之一裝置之一部分。該裝置包括一基材3410，其具有一表面3417。一成核抑制塗層3420覆蓋該基材3410之該表面3417之一第一區域3415，以及一導電塗層3430覆蓋該基材3410之該表面3417之一第二區域3412。如圖34所示，該第一區域3415以及該第二區域3412是不同的，且是該基材3410之該表面3417之未重疊區。該導電塗層3430包括一第一部分3432以及一第二部分3434。如該圖所示，該導電塗層3430之該第一部分3432覆蓋該基材3410之該第二區域3412，而該導電塗層3430之該第二部分3434部分地與該成核抑制塗層3420之一部分重疊。更明確地，顯示出該第二部分3434在垂直於(或正交)下面的基材表面3417之方向上，與該成核抑制塗層3420重疊。

特別地是在形成該成核抑制塗層3420，使得其表面3422對用於形成該導電塗層3430之材料展現出相對低的黏附機率之情況下，該導電塗層3430之該第二部分3434與該成核抑制塗層3420之該表面3422之重疊之間，形成一間隙3441。據此，該導電塗層3430之該第二部分3434與該成核抑制塗層3420沒有直接的物理性接觸，而是如箭頭3490所指，在沿著垂直於該基材3410之該表面3417之方向上，與該成核抑制塗層3420隔該間隙3441。雖然如此，該導電塗層3430之該第一部分3432可在該基材3410之該第一區域3415與該第二區域3412間之一介面或邊界處，與該成核抑制塗層3420直接物理性接觸。

在一些實施例中，該重疊(該導電塗層3430之第二部分3434)可以與該導電塗層3430之厚度相當的程度，橫向延伸至該成核抑制塗層3420之上方。例如，參照圖34，該第二部分3434之寬度w₂ (或沿著平行於該基材3410之該表面3417之方向之尺寸)可與該導電塗層3430之該第一部分3432之厚度t₁ (或沿著垂直於該基材3410之該表面3417之方向之尺寸)相當。例如，w₂ ：t₁ 之比可在約1：1至約1：3、約1：1至約1：1.5或約1：1至約1：2之範圍內。雖然該導電塗層3430整個的厚度t₁ 一般而言相對地均勻，但該第二部分3434與該成核抑制塗層3420重疊(即，w₂ )之程度，在該表面3417之不同部分會有一定程度的變化。

在圖35所述之另一實施例中，該導電層3430另外包括配置在該第二部分3434與該成核抑制塗層3420之間之一第三部分3436。如所述，該導電塗層3430之該第二部分3434橫向延伸至該導電塗層3430之該第三部分3436之上方，且與該導電塗層3430之該第三部分3436隔開，以及該第三部分3436可與該成核抑制塗層3420之該表面3422直接物理性接觸。該第三部分3436之厚度t₃ 可小於，以及在一些情況下，實質上小於該導電塗層3430之該第一部分3432之厚度t₁ 。此外，至少在一些實施例中，該第三部分3436之寬度w₃ 可大於該第二部分3434之寬度w₂ 。據此，該第三部分3436可橫向延伸與該成核抑制塗層3420重疊至大於該第二部分3434之程度。例如，w₃ ：t₁ 之比可在約1：2至約3：1或約1：1.2至約2.5：1之範圍內。雖然該導電塗層3430之整個厚度t₁ 一般而言相對地均勻，但該第三部分3436與該成核抑制塗層3420重疊之程度(即，w₃ )，在該表面3417之不同部分會有一定程度的變化。該第三部分3436之厚度t₃ 可不大於或小於該第一部分3432之厚度t₁ 之約5%。例如，t₃ 可不大於或小於t₁ 之約4%、不大於或小於約3%、不大於或小於約2%、不大於或小於約1%或不大於或小於約0.5%。取代，或除了圖35中所示之該第三部分3436形成薄膜外，該導電塗層3430之材料可在該成核抑制塗層3420之一部分上形成島或不連續團簇。例如，此等島或不連續團簇可包括在物理上彼此分開之特徵，使得該等島或團簇不是形成一連續層。

在圖36中所述之又另一實施例中，一成核促進塗層3451配置在該基材3410與該導電塗層3430之間。明確地，該成核促進塗層3451配置在該導電塗層3430之該第一部分3432與該基材3410之該第二區域3412之間。其描述該成核促進塗層3451配置在該基材3410之該第二區域3412上，而不是在沈積有該成核抑制塗層3420之該第一區域3415上。該成核促進塗層3451可形成為使得在該成核促進塗層3451與該導電塗層3430之間之介面或邊界處，該成核促進塗層3451之一表面對該導電塗層3430之材料展現相對高的起始黏附機率。如此，該成核促進塗層3451之存在，可促進該導電塗層3430於沈積期間之形成以及生長。圖36之該導電塗層3430以及其它塗層之各種特徵(包括該第一部分3432與該第二部分3434之尺寸)可與該等於以上圖34-35中所述的相似，為簡潔起見不再重覆。

在圖37中所述之又另一實施例中，該成核促進塗層3451配置在該基材3410之該第一區域3415以及該第二區域3412二者上，以及該成核抑制塗層3420覆蓋配置在該第一區域3415上之該成核促進塗層3451之一部分。該成核促進塗層3451之另一部分從該成核抑制塗層3420露出，或實質上無該成核抑制塗層3420或實質上未被該成核抑制塗層3420覆蓋，以及該導電塗層3430覆蓋該成核促進塗層3451之露出部分。圖37之該導電塗層3430以及其它塗層之各種特徵可與該等於以上針對圖34-35所述的相似，為簡潔起見不再重覆。

圖38說明又另一實施例，其中該導電塗層3430部分地與該基材3410之第三區域3419中之該成核抑制塗層3420之一部分重疊。明確而言，除了該第一部分3432以及該第二部分3434之外，該導電塗層3430另外包括一第三部分3480。如該圖所述，該導電塗層3430之該第三部分3480配置在該導電塗層3430之該一部分3432與該第二部分3434之間，以及該第三部分3480可與該成核抑制塗層3420之該表面3422直接物理性接觸。在此方面，該第三區域3419中重疊的形成，可為在一開口遮罩或無遮罩沈積方法期間，該導電塗層3430橫向生長之結果。更明確地，雖然該成核抑制塗層3420之該表面3422對該導電塗層3430之材料展現相對低的黏附機率，因而該材料在該表面3422上成核之機率低，但因為該導電塗層3430生長一厚度，所以該塗層3430亦可如圖38所述橫向生長，並覆蓋該成核抑制塗層3420之一部分。

雖然在以上圖36-38之實施例之說明中省略有關該裝置以及該導電塗層3430之某些特徵之細節，但應能理解在圖34以及圖35對包括該導電層3430之該間隙3441、該第二部分3434以及該第三部分3436之相關的說明，可同樣地應用於此等實施例。

應可理解，雖然沒有明確地描述，但在該導電塗層3430與下面表面(如，該成核促進塗層3451或該基材3410之表面)間之介面處，亦可能存在某一程度之用於形成該成核抑制塗層3420之材料。此材料可能因陰影效應而沈積，其中沈積的圖案與遮罩之圖案不一致，且可能導致一些蒸發材料沈積在一標的表面之遮蔽部分。例如，此材料可形成島或不連續團簇，或成為具厚度實質上小於該成核抑制塗層3420之平均厚度之薄膜。

在一些實施例中，可在沈積該導電塗層3430之後移除該成核抑制塗層3420，使得圖34-38之實施例中被該成核抑制塗層3420覆蓋之一下面表面之至少一部分變成露出。例如，可在不會實質上影響或侵蝕該導電塗層3430之情況下，利用蝕刻或溶解該成核抑制塗層3420，或使用電漿或溶劑處理技術，選擇性移除該成核抑制塗層3420。

一些實施例之裝置可為一種電子裝置，且更明確地為一種光電裝置。光電裝置通常涵蓋任一種能夠將電氣訊號轉換成光子或反之亦然之裝置。如此，一有機光電裝置可涵蓋任一種該裝置之一或多個活性層主要由有機材料形成之光電裝置，更明確地，一種有機半導體材料。有機光電裝置之例子包括，但不限於，OLED裝置以及OPV裝置。

亦應可理解的是有機光電裝置可形成在各種類型之基底基材上。例如，一基底基材可為一柔性或一剛性基材。該基底基材可包括如矽、玻璃、金屬、聚合物(如，聚醯胺)、藍寶石或其它適合用作為該基底基材之材料。

亦應可理解的是，一裝置之各種組件可使用各式各樣的技術沈積，包括氣相沈積、旋塗、線塗、印刷以及各種其它沈積技術。

在一些實施例中，一有機光電裝置是一OLED裝置，其中有機半導體層包括一電致發光層。在一些實施例中，該有機半導體層可包括額外層，諸如一電子注入層、一電子傳輸層、一電洞傳輸層和/或一電洞注入層。例如，該OLED裝置可為一AMOLED裝置、PMOLED裝置或一OLED照明面板或模組。此外，該光電裝置可為一電子裝置之一部分。例如，該光電裝置可為如智慧型手機、平板電腦、筆記型電腦之電腦裝置或如顯示器或電視機之其它電子裝置之OLED顯示模組。

圖39-41說明一主動矩陣OLED (AMOLED) 顯示裝置之各種實施例。為簡化起見，省略以上圖34-38中所述之該導電塗層與一成核抑制塗層間之介面處或附近之導電塗層之各個細節以及特徵。然而，應可理解的是在圖34-38中所述之特徵亦可應用於圖39-41之實施例。

圖39是說明根據一實施例之AMOLED裝置3802之結構之示意圖。

該裝置3802包括一基底基材3810以及沈積在該基底基材3810之一表面上之一緩衝層3812。該緩衝層3812上之後形成一薄膜電晶體(TFT) 3804。更明確地，在該緩衝層3812之一部分上形成一半導體主動區3814，以及沈積一柵極絕緣層3816，以便實質上覆蓋該半導體主動區3814。接著，在該柵極絕緣層3816之頂上形成一柵極3818，以及沈積一夾層絕緣層3820。形成一源極3824以及一漏極3822，使得其等延伸穿過該夾層絕緣層3820以及該柵極絕緣層3816所形成之開口，與該半導體主動層3814接觸。之後在該TFT　3804上形成一絕緣層3842。之後在該絕緣層3842之一部分上形成一第一電極3844。如圖39所示，該第一電極3844延伸穿過該絕緣層3842之一開口，使得其與該漏極3822電氣連通。之後形成像素定義層(PDL) 3846，以覆蓋該第一電極3844之至少一部分，包括其外邊緣。例如，該PDL 3846可包括一絕緣有機或無機材料。之後在該第一電極3844上，特別是相鄰的PDL 3846之間之區域中，沈積一有機層3848。沈積一第二電極3850以便實質上覆蓋該有機層3848以及該PDL 3846二者。之後在該第二電極3850之一表面上實質覆蓋上一成核促進塗層3852。例如，可使用一開口遮罩或無遮罩沈積技術，沈積該成核促進塗層3852。在該成核促進塗層3852上選擇性沈積一成核抑制塗層3854。例如，可使用一陰影遮罩選擇性沈積該成核抑制塗層3854。據此，使用一開口遮罩或無遮罩沈積方法，選擇性地在該成核促進塗層3852之露出的表面上沈積一輔助電極3856。更明確地，使用一開口遮罩或一遮罩進行該輔助電極3856 (如，包括鎂)之熱沈積，選擇性地在該成核促進塗層3852之露出表面上沈積該輔助電極3856，同時留下實質上無該輔助電極3856之材料之該成核抑制塗層3854之一表面。

圖40說明根據另一實施例之其中已省略一成核促進塗層之AMOLED裝置3902之結構。例如，在其上沈積一輔助電極之表面，對該輔助電極之材料具相對高的起始黏附機率時，可省略該成核促進塗層。換句話說，對於具相對高的起始黏附機率之表面，可省略該成核促進塗層，且仍可於其上沈積一導電塗層。為簡化起見，在描述下列實施例時，省略包括TFT之背板之某些細節。

在圖40中，一有機層3948沈積在一第一電極3944與一第二電極3950之間。該有機層3948可部分地與PDL 3946之部分重疊。在該第二電極3950之一部分上(如，相應於一發光區域)沈積一成核抑制塗層3954，從而提供對用於形成一輔助電極3956之材料具相對低的起始黏附機率(如，相對低的解吸能)之一表面。據此，該輔助電極3956被選擇性沈積在該第二電極3950之從該成核抑制塗層3954露出之部分上。將可理解，使該輔助電極3956與該下面的第二電極3950電氣連通，以便降低該第二電極3950之片電阻。例如該第二電極3950以及該輔助電極3956可包括實質上相同的材料，以確保對該輔助電極3956之材料之高的起始黏附機率。明確而言，該第二電極3950可包括實質上純鎂或鎂與其它金屬如銀(Ag)之合金。針對Mg：Ag合金，合金組成之範圍可從約1：9至約9：1　(以體積計)。該輔助電極3956可包括實質上純鎂。

圖41說明根據又另一實施例之AMOLED裝置4002之結構。在所述的實施例中，一有機層4048沈積在一第一電極4044與一第二電極4050之間，使得其部分地與PDL 4046之部分重疊。沈積一成核抑制塗層4054，以便實質上覆蓋該第二電極4050之一表面，以及選擇性地在該成核抑制塗層4054之一部分上沈積一成核促進塗層4052。 之後在該成核促進塗層4052上形成一輔助電極4056。任擇地，可沈積一蓋層4058以便覆蓋該成核抑制塗層4054以及該輔助電極4056之露出的表面。

雖然在圖39與41之實施例中對該輔助電極3856或4056之說明為沒有與該第二電極3850或4050直接物理性接觸，但應可理解的是，該輔助電極3856或4056與該第二電極3850或4050仍可為電氣連通的。例如，該輔助電極3856或4056與該第二電極3850或4050之間相對薄的成核促進材料或成核抑制材料膜(如，高達約100nm)之存在，仍足夠容許電流通過其等，因此可使該第二電極3850或4050之片電阻得以降低。

圖42說明根據又另一實施例之AMOLED裝置4102之結構，其中一成核抑制塗層4154與一輔助電極4156間之一介面，形成在PDL 4146製造之一斜表面上。該裝置4102包括一有機層4148沈積在一第一電極4144與一第二電極4150之間，以及該成核抑制塗層4154沈積在該第二電極4150之對應於該裝置4102之發光區域之部分上。該輔助電極4156沈積在該第二電極4150之從該成核抑制塗層4154露出之部分上。

雖未示出，但圖42之AMOLED裝置4102可另外包括沈積在該輔助電極4156與該第二電極4150之間之一成核促進塗層。該成核促進塗層亦可沈積在該成核抑制塗層4154與該第二電極4150之間，特別是在使用一開口遮罩或無遮罩沈積方法沈積該成核促進塗層之情況下。

圖43說明根據又另一實施例之AMOLED裝置4300之一部分，其中該AMOLED裝置4300包括數個透光區域。如所示的，該AMOLED裝置4300包括數個像素4321以及配置在相鄰的像素4321間之一輔助電極4361。各像素4321包括一子像素區域4331，其另外包括數個子像數4333、4335、4337以及一透光區域4351。例如，該子像素4333可相應於紅色子像素，該子像素4335可相應於綠色子像素以及該子像素4337可相應於藍色子像素。如將要解釋的，該透光區域4351實質上是透明的，容許光通過該裝置4300。

圖44說明如圖43所示沿著該裝置4300中之線A-A所取之橫截面視圖。簡言之，該裝置4300包括一基底基材4310、一TFT 4308、一絕緣層4342以及形成在該絕緣層4342上且與該TFT 4308電氣連通之一陽極4344。一第一PDL 4346a以及一第二PDL 4346b形成在該絕緣層4342上，且覆蓋該陽極4344之邊緣。一或多個有機層4348之沈積覆蓋該陽極4344之露出區域以及該PDL 4346a、4346b之部分。之後一陰極4350沈積在該一或多個有機層4348上。接著，一成核抑制塗層4354之沈積，覆蓋該裝置4300之對應於該透光區域4351以及該子像素區域4331之部分。如此整個裝置表面曝露於鎂蒸氣通量中，因此導致選擇性地在該陰極4350之未塗覆區域上沈積鎂。如此，形成與該下面的陰極4350電氣接觸之該輔助電極4361。

在該裝置4300中，該透光區域4351實質上不含任何可實質地影響光透過的材料。特別是，該TFT 4308、該陽極4344以及該輔助電極4361均配置在該子像素區域4331內，使得此等組件不會衰減或阻礙光透過該透光區域4351。此配置使得檢查員能在當像素關閉或不發光時從一般的檢查距離看進該裝置4300，檢查該裝置4300，從而製造出透明AMOLED顯示器。

雖未示出，但圖44中之AMOLED裝置4300可另外包括配置在該輔助電極4361與該陰極4350之間之一成核促進塗層。該成核促進塗層亦可配置在該成核抑制塗層4354與該陰極4350之間。

在其它實施例中，假如包括該有機層4348以及該陰極4350之各種層或塗層實質上是透明的，則此等層或塗層可覆蓋該透光區域4351之一部分。需要的話，在該透光區域4351中可選擇性地不提供該PDL 4346a、4346b。

應可理解的是亦可使用除了圖43以及44中所述之排列外之像素以及子像素的排列，且可在一像素之其它區域中提供該輔助電極4361。例如，需要的話，可在該子像素區域4331與該透光區域4351之間之區域中提供和/或在相鄰的子像素之間提供該輔助電極4361。

在前述實施例中，一成核抑制塗層除了可抑制一導電材料(如，鎂)成核以及沈積於其上之外，亦可作用以提高來自一裝置之光的輸出耦合。明確而言，該成核抑制塗層可作用為折射率匹配塗層和/或抗反射塗層。

可提供一阻障塗層(未示出)，以便包覆之前述實施例(其描繪有關AMOLED顯示裝置)中所述的裝置。將能理解，此一阻障塗層可抑制各種易於氧化之裝置層，包括有機層以及陰極，免於曝露於濕氣以及環境空氣中。例如，該阻障塗層可為經由印刷、CVD、濺射、ALD、任何前述之組合或經由任何其它適合的方法所形成之薄膜包覆。該阻障塗層亦可經由使用黏著劑，將預形成的阻障薄膜層壓於裝置上提供。例如，該阻障塗層可為包含有機材料、無機材料或二者之組合之多層塗層。在一些實施例中，該阻障塗層可另外包含一吸氣材料和/或一乾燥劑。

一AMOLED顯示裝置之共電極之片電阻規格，可隨該顯示裝置(如，面板尺寸)之大小以及對電壓變化之容差而改變。通常，面板尺寸愈大以及對橫跨面板之電壓變化之容差愈低，片電阻規格愈高(如，指定較低的片電阻)。

針對各種面板尺寸計算片電阻規格以及符合依照一實施例之規格之一輔助電極的相關厚度，並繪圖於圖56中。針對0.1V以及0.2V之電壓容差計算該片電阻以及該輔助電極厚度。明確而言，電壓容差意指供給一面板之邊緣以及中心之像素之電壓差，用以代償如上所述之透明電極與輔助電極之結合IR壓降。為計算之目的，假設所有的顯示面板尺寸之孔比率為0.64。

樣本面板尺寸之輔助電極之指定厚度總結於以下表2中。 表2-針對各種面板尺寸之輔助電極之指定厚度

可理解的，一背板之各種層以及部分，包括一薄膜電晶體(TFT) (如，圖39中所示之TFT 3804)，可使用各式各樣適合的材料以及方法製得。例如，該TFT可使用有機或無機材料，經如CVD、PECVD、雷射退火以及PVD (包括濺射)之技術沈積和/或處理製成。應可理解，此等層可使用光刻進行圖案化，光刻係使用光罩，使覆蓋下面的裝置層之光阻之選擇的部分曝露於UV光下。根據所使用之光阻的類型，洗掉該光罩之曝露的或未曝露的部分，露出該下面的裝置層之所欲的部分。然後以化學或物理之方式蝕刻一經圖案化的表面，以便有效地移除該裝置層之曝露的部分。

再者，雖然在以上某些實施例中描述的是頂柵TFT，但應可理解的是亦可使用其它TFT結構。例如，該TFT可為底柵TFT。該TFT可為n型TFT或p型TFT。TFT結構之例子包括該等利用非晶矽(a-Si)、銦鎵鋅氧化物(IGZO)以及低溫多晶矽(LTPS)者。

一前板之各種層以及部分，包括電極、一或多個有機層、一像素定義層以及一蓋層，可使用任何適合的沈積方法沈積，包括熱蒸發和/或印刷。應可理解的是，例如，當沈積此等材料時，可適當的使用陰影遮罩來產生所欲的圖案，以及亦可使用各種蝕刻以及選擇性沈積方法來圖案化各種層。此等方法之例子包括，但不限於，光刻、印刷(包括噴墨或蒸氣噴射印刷或捲對捲印刷)、OVPD以及LITI圖案化。

雖然以上某些實施例描述的是有關選擇性沈積一導電塗層以形成一陰極或共陰極之輔助電極，但應可理解的是在其它實施例中，亦可使用相似的材料以及方法來形成陽極或陽極之輔助電極。 範例

在此將參考下列範例來說明以及描述一些實施例之態樣，其等並不意圖以任何方式限制本發明之範疇。

如在此範例中所使用的，提及一材料之層厚度，意指沈積在一標的表面(或在選擇性沈積之情況下該表面之標的區域)上之該材料的數量，對應於覆蓋該標的表面使形成具有該提及的層厚度之均勻厚度材料層所需之該材料的數量。舉例而言，沈積一厚度為10nm之層，意指沈積於該表面上之材料的數量，對應於用於形成10nm均勻厚度的材料層所需之該材料的數量 。應可理解的是，例如，由於分子或原子之可能的推疊或團簇集，該沈積材料之實際厚度可能非均一的。例如，沈積厚度為10nm之層，可能產生某些部分的沈積材料之實際厚度大於10nm，或其它部分的沈積材料之實際厚度小於10nm。沈積於一表面上之某層的厚度，對應於整個該表面上沈積材料之平均厚度。

例示性範例中所使用之某些材料之分子結構提供於下。

範例1

為了表徵一成核抑制塗層與一相鄰的鎂塗層間之介面，製備以及分析該成核抑制塗層以及該鎂塗層之一系列具有不同層厚度之樣本。樣本是在具低溫泵處理室以及渦輪分子泵負載鎖定室之高真空沈積系統中，使用不鏽鋼陰影遮罩製成。材料從克努森容器(K容器)熱沈積，使用石英晶體微量天平(QCMs)監控沈積率。沈積期間，該系統之基礎壓力小於約10^-5 Pa，H₂ O分壓小於約10^-8 托。鎂是在430-570°C之源溫度下沈積，沈積速率約1-5Å/秒。使用Hitachi S-5200拍攝SEM顯微照片。

首先使用熱沈積，於一矽基材上沈積約30nm之銀來製備該樣本。然後使用陰影遮罩，選擇性於該銀表面之一區域上沈積一成核抑制塗層。在所有的樣本中均使用3-(4-聯苯基)-4-苯基-5-叔-丁苯基-1,2,4-三唑(TAZ)來形成該成核抑制塗層。一旦沈積了該成核抑制塗層，即使用開口遮罩沈積法沈積實質上純鎂(約99.99%純度)。更明確地，在該開口遮罩沈積期間，曝露的銀表面以及成核抑制塗層表面二者均經過蒸發的鎂通量之處理。該成核抑制塗層之層厚度以及相關的沈積速率總結於以下表3中。所有的沈積均在真空下(約10^-4 至約10^-6 Pa)進行，且使用校正過的石英晶體微量天平(QCM)監控該層厚度以及沈積速率。表3-TAZ 以及鎂的厚度以及沈積速率

使用掃描電子顯微鏡(SEM)以及能量色散X射線光譜儀(EDX)分析該等樣本。

圖45A是樣本1之頂視SEM影像。該影像之第一區域4501對應於該曝露的銀表面之頂上已沈積了鎂之區域，而第二區域4503對應於被該成核抑制塗層(TAZ)覆蓋之區域。 圖45B以及45C顯示圖45A所示之樣本1之一部分的放大頂視圖。根據EDX元素分析，該第二區域4503上大部分沒有檢測到鎂的存在。然而，觀察到含鎂之島或團簇4505的形成(見圖45A)，根據EDX元素分析，確認該等島4503中鎂的存在。

圖45D以及45E是樣本1之SEM橫截面影像，其顯示該鎂塗層(區域4501)與該成核抑制塗層(區域4503)間之介面。在此等影像中亦可看到下面的基材4510。

圖45F以及45G是樣本1之另外的SEM橫截面影像，其是從該樣本中與圖45D以及45E不同的部分拍攝。

從圖45D-45G中可看到，該鎂塗層(區域4501)包括在該鎂塗層與該成核抑制塗層之介面附近部分重疊之區域中橫向延伸至該成核抑制塗層(區域4503)上方之部分。明確而言，可看到該鎂塗層之該部分形成沒有與該成核抑制塗層之表面直接接觸之一懸垂，因此在該鎂塗層與該成核抑制塗層間之介面處產生一間隙。

圖45H顯示取自樣本1之該第一區域4501以及該第二區域4503之EDX光譜。從圖45H之圖可看到，在取自該第一區域4501之光譜中清楚地觀察到對應於鎂之波峰，然而在取自該第二區域4503之光譜中沒有檢測到顯著的波峰。EDX測量值是在約2mm² 之樣本面積上5keV下取得。

圖46A是樣本2之頂視SEM影像。該影像之一第一區域4601對應於該曝露的銀表面之頂上已沈積了鎂之區域，而一第二區域4603對應於被該成核抑制塗層(TAZ)覆蓋之區域。圖46B顯示圖46A之一部分的放大影像，以及圖46C顯示圖46B之一部分再次放大的影像。圖46D、46E以及46F之影像顯示該樣本之橫截剖面，其亦顯示該基材4610。在圖46B-F之影像中可見，在該鎂塗層(區域4601)與該TAZ塗層(區域4603)間之介面附近沈積有相對薄的鎂薄膜或層4607。透過EDX測量，確認了該薄膜4607中鎂的存在。且，觀察到含鎂之島或團簇4605之形成(見圖46A)。

圖46G顯示取自樣本2之第一區域4601以及第二區域4603之EDX光譜。從圖46G之圖可見，在取自該第一區域4601之光譜中觀察到對應於鎂之波峰，而在取自該第二區域4603之光譜中沒有檢測到顯著的波峰。該EDX測量值是在約2mm² 之樣本面積上5keV下取得。

圖46H顯示沿著樣本2之掃描線取得之鎂光譜的線性EDX掃描。將該EDX光譜重疊在顯示從該樣本中獲得該EDX光譜之對應部分的SEM影像上。可見到該鎂光譜之強度在離該第一區域4601與該薄膜4607間之介面約1.7mm處開始減少。此觀察與該樣本之橫截剖面(如，46D)之觀察一致，其顯示在該介面附近鎂塗層之厚度大幅地減少或逐漸減少。

範例2

為測量各種用作為成核抑制塗層或成核促進塗層之材料之特性，使用石英晶體微量天平組(QCMs)進行一系列的實驗。

應可理解，QCM可用於監控薄膜沈積過程中沈積的速率。簡言之，此監控之進行是藉由測量在共振器之表面上添加或移除一材料所引起之石英晶體共振器之頻率的改變。

圖47是說明用於測量QCMs表面上鎂之沈積剖面之實驗設置示意圖。如所示的，一蒸發室4701包括一第一蒸發源4710以及一第二蒸發源4712。一對QCMs 4731以及4741置於該室4701之內側，QCMs 4731以及4741之各共振器表面面朝該等源4710以及4712。一樣本擋門4721以及一源擋門4725配置在該QCMs 4731以及4741與該蒸發源4710以及4712之間。該樣本擋門4721以及該源擋門4725是可移動的，分別用於控制蒸氣入射至QCMs 4731以及4741上之通量以及蒸氣離開該源4710以及4712之通量。

在該例示性範例設置中，比較該第一QCM 4731　(其在此亦可稱作"參考QCM"，作為基線)與該第二QCM 4741　(其在此亦稱作"樣本QCM")上鎂的沈積剖面。在各實驗中，使用獲自LapTech Precision Inc.之光學拋光的石英晶體(零件號：XL1252；頻率：6.000MHz；AT1；中心：5.985MHz；直徑：13.97mm±3mm；光學拋光)作為該參考QCM以及該樣本QCM。

各實驗進行如下。首先，如圖47所示，將該參考QCM 4731以及該樣本QCM 4741置於蒸發室4701之內部。之後將該室4701抽真空直到該室之壓力低於約10-5Pa。之後啟動該樣本擋門4721，使得該參考QCM 4731以及該樣本QCM 4741二者之共振器表面被遮住。之後打開該第一蒸發源4710，開始蒸發一成核促進或抑制材料(在此亦稱作"成核改質材料")。一旦達到穩定的蒸發速率，移動該樣本擋門4721，使得該樣本QCM 4741之共振器表面變成曝露於該蒸氣通量，同時保持該參考QCM 4731之表面未曝露，因此容許該成核改質材料沈積在該樣本QCM 4741之表面上。當在該樣本QCM 4741之表面上沈積到所需要的成核改質材料之層厚度時，啟動該源擋門4725，阻斷離開該第一源4710之蒸氣通量，阻止進一步的沈積。之後關掉該第一源4710。

接著，開啟該第二蒸發源4712，開始鎂之蒸發。使用該擋門4721蓋住該QCMs 4731以及4741，直到達到穩定的沈積速率。一旦達到穩定的沈積速率，啟動該擋門4721使該樣本QCM 4741之改質表面以及該參考QCM 4731之表面二者均露出，使得鎂蒸氣入射至QCMs 4731以及4741二者之表面上。監控該QCMs 4731以及4741之共振頻率，決定於QCMs 4731以及4741每一個上之鎂的沈積剖面。

在該樣本QCM 4741之共振器表面上沈積各種成核改質材料，包括該等可用於形成一成核抑制塗層之材料，於其上形成一成核改質塗層。使用圖47所示之室配置，針對各成核改質材料重覆以上之實驗程序，分析在各種表面上之鎂的沈積速率。使用下列材料來形成一成核改質塗層：3-(4-聯苯基)-4-苯基-5-叔-丁苯基-1,2,4-三唑(TAZ)；鋁(III)雙(2-甲基-8-喹啉)-4-苯基酚鹽(BAlq)；2-(4-(9,10-二(萘-2-基)蒽-2-基)苯基)-1-苯基-1H-苯並-[D]咪唑(LG201)；8-羥基喹啉鋰(Liq)；以及N(聯苯-4-基)9,9-二甲基-N-(4(9-苯基-9H-咔唑-3-基)苯基)-9H-芴-2-醯胺(HT211)。

圖57是顯示沈積在該參考QCM表面上之鎂的層厚度(參考層厚度，或圖57中所標記之"沈積厚度")對沈積在該樣本QCM表面上之鎂的層厚度(樣本層厚度，或圖57中所標記之"平均薄膜厚度")之對數-對數圖表。在各情況下，在進行實驗之前，該參考QCM表面是預塗覆上實質上純銀。

根據圖57之圖表，可決定沈積在QCM表面二者上之鎂的層厚度，因此可決定將該表面曝露於相同的鎂蒸氣通量所產生之鎂的沈積速率。特別是，於該樣本QCM表面上形成相對薄的鎂層期間(即，於沈積層厚度達1nm或10nm之起始階段期間)，經由比較鎂於該樣本QCM表面與於該參考QCM上之沈積速率，可決定存在該樣本QCM表面上之塗層的成核抑制特性。為方便討論起見，沈積在該樣本QCM表面上之鎂的層厚度將稱作該樣本層厚度，而沈積在該參考QCM表面上之鎂的層厚度將稱作該參考層厚度。

在某些實施例方面，針對各種樣本，對應於樣本層厚度1nm以及10nm之參考層厚度概述於以下表4中。明確而言，表4中所提供之參考層厚度，對應於針對各樣本，於在該樣本QCM之表面上沈積1nm或10nm之層厚度所需相同的時間內沈積於該參考QCM表面上之鎂的層厚度。有機材料是在真空壓力約10^-5 Pa下以約1Å/秒之沈積速率沈積。鎂是在源溫度約520-530°C以及真空壓力約10^-5 Pa下以約2Å/秒之沈積速率沈積。 表4-該樣本層厚度以及對應的參考層厚度之結果的總結

根據以上，可看見當該樣本層厚度達到1nm時，沈積的該參考層厚度實質上隨著覆蓋該樣本QCM表面之該成核改質材料變化。在此範例中，選擇1nm為該樣本層厚度之閾值，用以測定於該樣本QCM之表面上薄膜形成之起始階段期間相對的沈積速率。觀察到因為該參考QCM表面是預塗覆銀的，所以鎂於該參考QCM表面上之沈積速率保持相對恆定。

在用TAZ塗覆該樣本QCM方面，在該樣本層厚度到達1nm之前，在該參考QCM上沈積超過2000nm之相對厚的鎂塗層。在用BAlq塗覆該樣本QCM方面，在該樣本層厚度達到1nm之前，沈積104nm之參考層厚度。然而，在用LG201、Liq或HT211塗覆該樣本QCM方面，在到達該閾值厚度之前，在該參考QCM上沈積層厚度小於62nm之相對薄的鎂塗層。

應可理解，在導電塗層之沈積期間，使用展現相對高的參考層厚度因而展現相對低的起始沈積速率以及黏附機率之成核改質塗層，通常可達到較高的選擇性。例如，展現高的參考層厚度之成核改質塗層可為一有效的成核抑制塗層，且可用於覆蓋一標的表面之區域，使得當該標的表面曝露於鎂蒸氣通量時，鎂選擇性沈積在該標的表面之未覆蓋區域上，而該成核抑制塗層之表面仍實質上沒有鎂或實質上未被鎂覆蓋。例如，在閾值樣本層厚度為1nm下展現參考層厚度為至少或大於約80nm之成核改質塗層，可用作為一成核抑制塗層。例如，在1nm閾值厚度下展現參考層厚度為至少或大於約100nm、至少或大於約200nm、至少或大於約500nm、至少或大於約700nm、至少或大於約1000nm、至少或大於約1500nm、至少或大於約1700nm或至少或大於約2000nm之成核改質塗層，可用作為一成核抑制塗層。換句話說，鎂在該參考表面上之起始沈積速率，可為鎂在該成核抑制塗層上之起始沈積速率的至少或大於約80倍、至少或大於約100倍、至少或大於約200倍、至少或大於約500倍、至少或大於約700倍、至少或大於約1000倍、至少或大於約1500倍、至少或大於約1700倍或至少或大於約2000倍。

圖58是鎂蒸氣在該樣本QCM表面上之黏附機率，對鎂在該樣本QCM表面上之層厚度之對數-對數圖表。

黏附機率是依據下列方程式衍生而來：

其中N_ads 是被併入該樣本QCM表面上之鎂塗層之吸附單體的數目，而N_total 是撞擊該表面之單體的總數目，其是依據監控在該參考QCM上鎂的沈積所決定的。

從圖58之圖表可見，隨著更多的鎂沈積在該表面上，黏附機率大致上跟著增加。為達到選擇性沈積鎂塗層之目的，需使用展現相對低的起始黏附機率之成核抑制塗層(如，在起始沈積階段期間低的黏附機率)。更明確地，此範例之起始黏附機率，意指沈積鎂的數量對應於在一成核抑制塗層之表面上形成平均厚度為1nm之緊密堆積的鎂層時測得之黏附機率。在各種成核抑制塗層表面上沈積1nm層厚度的鎂時測得之黏附機率總結於以下表5中。 表5-黏附機率結果之總結

根據該等實施例，對鎂蒸氣展現起始黏附機率不大於或小於約0.03 (或3%)之塗層，可作為一成核抑制塗層。應可理解，在一些應用方面，諸如達到沈積相對厚的鎂塗層，可能更需要具較低起始黏附機率之成核抑制塗層。例如，起始黏附機率不大於或小於約0.02、不大於或小於約0.01、不大於或小於約0.08、不大於或小於約0.005、不大於或小於約0.003、不大於或小於約0.001、不大於或小於約0.0008、不大於或小於約0.0005或不大於或小於約0.0001之塗層，可用作為一成核抑制塗層。例如，此成核抑制塗層可包括該等通過沈積BAlq和/或TAZ所形成者。

範例3

為了表徵相鄰的塗層之介面附近鎂塗層橫向生長與該鎂塗層垂直生長之間之相關性，製備一系統具有各種不同的鎂以及TAZ層厚度之樣本。

該樣本之製備，首先是使用熱沈積在一矽基材上沈積約30nm之銀。之後使用陰影遮罩，選擇性地在該銀表面之區域上沈積一成核抑制塗層。在所有的樣本中，均使用3-(4-聯苯基)-4-苯基-5-叔-丁苯基-1,2,4-三唑(TAZ)來形成該成核抑制塗層。一旦沈積了該成核抑制塗層，使用開口遮罩沈積法沈積實質上純鎂(約99.99%純度)，使得曝露的銀表面以及成核抑制塗層表面二者在該開口遮罩沈積期間，均經受一蒸發的鎂通量之處理。所有的沈積均在真空下(約10^-4 至約10^-6 Pa)進行。以約2Å/s之速率沈積鎂。

圖49是說明製得的樣本之示意圖。如所示的，該成核抑制塗層之部分4901以及4903是選擇性沈積在該銀表面之區域上，而該鎂塗層4907是沈積在該部分4901與4903之間。為便於討論，圖49中省略該矽基材以及該銀層。位在該成核抑制塗層之該部分4901與4903之間之曝露的銀表面之橫向距離示為d ，而鎂塗層4907之寬度示為d +∆d 。以此方式，將該鎂塗層4907之寬度減去該曝露的銀表面之該橫向距離，可決定該鎂塗層4907之橫向生長距離。進行該樣本之頂視SEM影像分析可測得d 以及d +∆d 二者。在沈積過程期間，使用石英晶體微量天平(QCM)監控鎂的層厚度，h 。

針對具各種鎂層厚度(h )以及成核抑制層厚度之樣本所測得之橫向生長距離(∆d )總結於以下表6中。∆d 之測量精準度為約0.5mm。 表6-針對各種Mg以及TAZ層厚度之Mg的橫向生長距離

從以上結果可觀察到，在以相對厚的TAZ塗層製得之樣本中，沒有觀察到可檢測數量的橫向生長。明確而言，在以100nm之TAZ成核抑制塗層以及0.25mm和0.75mm之鎂塗層製得之樣本中，沒有檢測到橫向生長。

對於以相對薄的(10nm層厚度) TAZ塗層製得之樣本，在具0.25mm厚之鎂塗層之樣本中沒有檢測到橫向生長。然而，在以較厚的鎂塗層製得之樣本中，觀察到鎂之橫向生長。明確而言，以10nm厚的TAZ成核抑制塗層以及0.75mm厚的鎂塗層製得之樣本，展現約2.5mm之橫向鎂生長，而以10nm厚的TAZ成核抑制塗層以及1.5mm厚的鎂塗層製得之樣本，展現出約3.5mm之橫向生長。

範例4

使用包括BAlq之另一成核抑制塗層製備樣本。

明確而言，依據以下結構製備該樣本：矽基底基材/LG201 (40nm) / Mg：Ag (20nm) /BAlq (500nm) /Mg (300nm)。明確地，於一矽基材上沈積約40nm之2-(4-(9,10-二(萘-2-基)蒽-2-基)苯基)-1-苯基-1H-苯並-[D]咪唑(LG201)，接著沈積約20nm之Mg：Ag (包括Mg：Ag體積比約1：9)。之後選擇性地在該Mg：Ag表面之區域上沈積約500nm之鋁(III)雙(2-甲基-8-喹啉)-4-苯基酚鹽(BAlq)形式之成核抑制塗層。一旦沈積了該成核抑制塗層，使用開口遮罩沈積法沈積實質上純鎂(約99.99%純度)，使得，一曝露的Mg：Ag表面以及一成核抑制塗層表面二者在該開口遮罩沈積期間均經受蒸發的鎂通量之處理。所有的沈積均在真空(約10_-4 至約10^-6 Pa)下進行。以約3.5Å/s之速率沈積鎂塗層。

圖50A是使用BAlq成核抑制塗層製得之樣本的頂視SEM影像。一第一區域5003對應於存在BAlq塗層之區域，因此沒有顯著數量的鎂沈積，而一第二區域5001對應於沈積鎂之區域。圖50C以及50D分別顯示區域5007以及5005之放大視圖。圖50B顯示該第一區域5003與該第二區域5001之間之介面的放大視圖。

如圖50B可見的，在該介面附近有一些島5011形成。明確地，該島5011通常是形成在該成核抑制塗層表面上之不相連的含鎂團簇。例如，據推測，島可包括鎂和/或氧化鎂。

圖50C顯示圖50A中該區域5007之放大視圖，其代表過程期間"大量"的鎂塗層形成之區域。圖50D顯示該區域5005之放大視圖，其在該第一區域5003與該第二區域5001之間之介面附近。可見到該介面附近鎂塗層之形態與大量的鎂塗層之形態不同。

圖50E另外顯示該樣本之橫截面SEM影像，其中該島5011顯示在該成核抑制塗層之表面上。

範例5 (比較例A)

製備比較例，用以表徵使用展現相對差的成核抑制特性之材料形成之結構(如，一成核抑制塗層對鎂蒸氣展現相對高的起始黏附係數)。

根據以下結構製造該比較樣本：矽基底基材/ LG201 (40nm) / Mg：Ag (20nm) / HT211 (500nm) / Mg (300nm)。明確地，於一矽基材上沈積約40nm之2-(4-(9,10-二(萘-2-基)蒽-2-基)苯基)-1-苯基-1H-苯並-[D]咪唑(LG201)，接著沈積約20nm之Mg：Ag (約1：9，以體積計)。之後選擇性地在該Mg：Ag表面之區域上沈積具有約500nm之N(聯苯-4-基)9,9-二甲基-N-(4(9-苯基-9H-咔唑-3-基)苯基)-9H-芴-2-醯胺(HT211)形式之該成核抑制塗層。一旦沈積了該成核抑制塗層，使用開口遮罩沈積法沈積實質上純鎂(約99.99%純度)，使得一曝露的Mg：Ag表面以及一成核抑制塗層表面二者在該開口遮罩沈積期間均經受蒸發的鎂通量之處理。所有的沈積均在真空(約10^-4 至約10^-6 Pa)下進行。以約3.5Å/s之速率沈積鎂塗層。

圖51A顯示該比較樣本之頂視SEM影像，在此一第一區域5103對應於其上沈積HT211形式之成核抑制塗層之區域，而一第二區域5101對應於形成鎂塗層之區域。可以看出，在該第一區域5103中可清楚地觀察到顯著數量的鎂。

圖51B顯示該比較樣本之橫截面SEM影像。用一虛線指出該第一區域5103與該第二區域5101之間之大概的介面。

範例6 (比較例B)

製備另一比較樣本，用以測定使用陰影遮罩技術沈積在一表面上之鎂塗層之剖面。

該比較樣本之製造是藉由在一矽晶圓之頂上沈積層厚度約30nm之銀，接著藉由陰影遮罩沈積層厚度約800nm之鎂。明確地，該陰影遮罩沈積法是配置成容許該銀表面之某些區域透過一陰影遮罩孔而曝露於鎂通量中，而遮住該銀表面之其它區域。以約2Å/s之速率沈積鎂。

圖52A是該比較樣本之頂視SEM影像。在圖52A中，使用一虛線指出大概的介面。一第一區域5203對應於該被遮住的區域，而一第二區域5201對應於其上沈積鎂塗層之曝露區域。

圖52B是該比較樣本之橫截面SEM影像。於圖52B可見，沈積在該第二區域5201上之該鎂塗層包括一相對長的(約6mm)尖細或尾部分5214，在此該部分5214之厚度大幅地減少。

範列7 (比較例C)

為表徵沈積速率對包括HT211之成核抑制塗層之成核抑制特性之影響，製造一系列具有各種HT211層厚度之比較樣本。

明確而言，該樣本之製造是藉由於一玻璃基材之整個表面上沈積層厚度約10nm之HT211，接著藉由開口遮罩沈積鎂。使用各種蒸發速率來沈積鎂塗層；然而在製備各樣本時，依據獲得約100nm或約1000nm之鎂的參考層厚度調整沈積時間。

在此範例中使用之一參考層厚度，意指沈積在展現高的起始黏附係數之一參考表面(如，具起始黏附係數為約或接近1.0之表面)上之鎂的層厚度。例如，該參考表面可為置於沈積室內部，用於監控沈積速率以及該參考層厚度之目的之QCM的表面。換句話說，該參考層厚度不是指沈積於一標的表面(如，該成核抑制塗層之一表面)上之實際的厚度，而是指沈積在該參考表面上之鎂的層厚度。

圖53顯示針對使用各種沈積速率製以及相關的參考層厚度得之各種樣本之透射率對波長之圖表。根據透射率數據，可看到具約100nm之相對低的鎂參考層厚度之樣本(其是以約0.2Å/s之沈積速率沈積)，展現最高的透射率。然而，當以2Å/s之較高的沈積速率沈積具有實質上一樣的參考層厚度之樣本時，整個測量光譜之透射率較低。在使用約2Å/s之相對高的速率沈積約1000nm之相對高的鎂參考層厚度之樣本中，檢測到最低的透射率。

據推測，在全部三個樣本之光譜的藍色區域(約400-475nm)中觀察到透射率之減少，可能是導因於氧化鎂的吸收，其可出現在因沈積的鎂氧化之樣本中。

範例8

為了表徵使用各種材料來形成一成核抑制塗層之影響，製備一系列使用不同的材料來形成該成核抑制塗層之樣本。

該樣本是通過在一玻璃基材表面之頂上沈積層厚度約10nm之該成核抑制塗層製備。之後使該樣本經受鎂之開口遮罩沈積。針對各樣本，以約2Å/s之速率沈積鎂，直到參考層厚度達到約1000nm。

圖54是針對用各種材料製得之樣本之透射率對波長之圖表。可看到用TAZ製得之樣本展現最高的透射率，接著是BAlq。發現相較於該等用TAZ與BAlq製得的樣本，用HT211與Liq製得之樣本二者均展現實質上較低的透射率，因為在HT211與Liq之表面上沈積較多數量的鎂。

範例9

製備一系列樣本以評估依照一範例實施例提供一輔助電極之影響。

藉由在一基材表面上沈積一層Mg：Ag製造一第一參考樣本，複製在頂部發光AMOLED顯示裝置中所使用之典型的共陰極。

藉由在一非導電基材表面之頂上選擇性沈積呈重覆網格形式之一輔助電極，製備一第二參考樣本。該輔助電極之圖案示於圖55中。明確而言，該輔助電極5501包括數個形成於其上之孔5505，使得假如該輔助電極5501是製造在一AMOLED裝置上時，各孔5505將實質上對應於該裝置之一發光區域(如，像素或子像素)，該輔助電極5501沈積於在一非發光區域(如，像素間或子像素間之區域)上。各孔5505之平均寬度或尺寸為約70mm，而該輔助電極5501之各條或段之寬度為約15-18mm。該輔助電極5501係使用實質上純鎂(約99.99%純度)形成。

藉由於該第一參考樣本之該Mg：Ag層之頂上沈積一輔助電極(在用於該第二參考樣本之條件下)製備一評估樣本。明確而言，使用一陰影遮罩，在該Mg：Ag層之頂上選擇性沈積一成核抑制塗層，之後使產生之經圖案化的表面曝露於鎂蒸氣中，以便選擇性沈積該鎂輔助電極，產生與圖55所示之相似的圖案。

測量該樣本之片電阻，以及測量之結果總結於以下表7中。 表7-片電阻測量值

如上表所示，發現該第一參考樣本(Mg：Ag層)展現約22.3Ω/sq之相對高的片電阻。發現該第二參考樣本以及該評估樣本分別具約0.13Ω/sq以及約0.1Ω/sq之實質上較低的片電阻。據此，藉由提供如該範例實施例之一輔助電極與一薄膜導體(如，共陰極)電氣連通，證實可實質上降低該薄膜導體之片電阻。

在此使用之術語"實質上"、"實質地"、"大約"以及"約"是用於表示以及說明小變化。當與一事件或環境結合使用時，該術語可指該事件或環境精確發生之情況，以及該事件或環境發生近似之情況。例如，當與一數值結合使用時，該術語可意指變化的範圍小於或等於該數值之±10%，諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或小於或等於±0.05%。

在一些實施例之說明中，一組件提供在另一組件"上"或"上方"，或"覆蓋"或其"覆蓋"另一組件，可涵蓋該前組件直接在該後組件上(如，物理性接觸)之情況，以及一或多個介於中間的組件位在該前組件與該後組件之間之情況。

此外，數量、比率以及其它數值在此有時呈現一範圍型式。應可理解到此範圍型式之使用是為了方便以及簡潔起見，且應理解為彈性地包括不僅明確指定的範圍限制之數值，且亦包括在該範圍內所包含之所有個別的數值或子範圍，就好像明確的指出各數值以及子範圍一樣。

雖然本發明是參考某些特定實施例進行說明，但其等之各種的修改均是熟悉此技藝之人士可顯而易見的。在此提供之任何的範例僅供例示說明本發明之某些態樣之目的，並不意圖以任何方式限制本發明。在此所提供之任何的圖式僅供例示說明本發明之某些態樣之目的，並沒有照比例繪製，且亦不意圖以任何方式限制本發明。所附之申請專利範圍之範疇不應受以上說明中所述之特定實施例之限制，而應給予與本發明整體保持一致之全部範圍。在此所引述之所有的文件之揭示內容整體在此併入本案以為參考。

100、5910、2903、3410、4510、4610‧‧‧基材102、3417、3422‧‧‧表面110‧‧‧陰影遮罩112、1560、1734、1734a-1734d、5505‧‧‧孔、洞、狹縫120、991、993、995、1191、1193、1195、1391、1393、1395‧‧‧源122‧‧‧箭頭140、240、940、1130、1340、1570、1660、5920、1771、2945、3420、3854、3954、4054、4154、4354‧‧‧成核抑制塗層210‧‧‧戳子212‧‧‧突起410‧‧‧導電塗層源440、950、1150、1350、5915、3430‧‧‧導電塗層160、930、1140、1330、1540、1640、3451、4052‧‧‧成核促進塗層142‧‧‧經處理的表面144‧‧‧經圖案化的表面600‧‧‧電致發光(EL)裝置616、900、1100、1300、1510、1610、1702、3810、4310‧‧‧基底基材614、910、1110、1310、1520、1620、1741、2921、4344‧‧‧陽極、陽極單元630、920、1120、1320、1530、1630、1761、2915、2916、2917、3848、3948、4048、4148、4348‧‧‧有機層602、1550、1650、4852、1710、1712、4350‧‧‧陰極612‧‧‧電洞注入層610‧‧‧電洞傳輸層608‧‧‧電致發光層606‧‧‧電子傳輸層604‧‧‧電子注入層620‧‧‧電源704、706、708、710‧‧‧階段804、806、808、810‧‧‧階段912、1112、1312‧‧‧標的表面980、1180、1182、1380、1382、1731‧‧‧遮罩、開口遮罩1004、1006、1008、1010‧‧‧階段1204、1206、1208、1210‧‧‧階段1500、1600、1800、5901、5902、1721、1900、2000、2200、2300、2400、2500、2600、2700、2900、3200‧‧‧OLED裝置、裝置1670、4854、1830、1832、1834、2030、2110、2112、2114、2116、2530、2230a、2230b、2230c、2230d、2330a、2330b、2430a-d、2630、2730、2830、2951、3856、3956、4056、4156、4361、5501‧‧‧輔助電極、輔助電極單元4800‧‧‧電路4812‧‧‧電源(VDD)線4814‧‧‧控制線4816‧‧‧柵線48164818‧‧‧數據線4831‧‧‧第一TFT4833‧‧‧第二TFT4841‧‧‧儲存電容器4843‧‧‧補償電路4850‧‧‧OLED像素或子像素2812、4333、4335、4337‧‧‧子像素1723、1723'、1751、1810a-1810f、1910、2010、2210、2310、2410、2510、2610、2710、2810、2912、3212、4321‧‧‧像素、發光區域1727‧‧‧未曝露的區域1725‧‧‧外邊緣1715‧‧‧被動矩陣式OLED裝置(PMOLED)1755、1820、1920、2020、2220、2320、2420、2520、2620、2720‧‧‧非發光區域1775‧‧‧阻障塗層1719‧‧‧比較PMOLED裝置1783‧‧‧像素定義結構1718‧‧‧導電條α、w₂、w₃‧‧‧寬度d‧‧‧分開距離1912‧‧‧引線2120、2122、2124、2126‧‧‧區域2812a、2912a、3212a‧‧‧第一子像素2812b、2912b、3212b‧‧‧第二子像素2812c、2912c、3212c‧‧‧第三子像素2810a‧‧‧第一像素2810b‧‧‧第二像素2810c‧‧‧第三像素Y‧‧‧第一軸X‧‧‧第二軸A、B‧‧‧線2930、3230、3846、3946、4046、4146‧‧‧像素定義層、PDL2942‧‧‧共陰極2961‧‧‧薄膜包覆層3415、4501、4601、5003、5103、5203‧‧‧第一區域3412、4503、4603、5001、5101、5201‧‧‧第二區域3432‧‧‧第一部分3434‧‧‧第二部分3441‧‧‧間隙3490‧‧‧箭頭t₁、t₃‧‧‧厚度3436、3480‧‧‧第三部分3802、3902、4002、4102、4300‧‧‧主動矩陣OLED、AMOLED裝置3812‧‧‧緩衝層3804、4308‧‧‧薄膜電晶體、TFT3814‧‧‧半導體主動區3816‧‧‧閘極絕緣層3820‧‧‧夾層絕緣層3824‧‧‧源極3822‧‧‧漏極3842、4342‧‧‧絕緣層3844、3944、4044、4144‧‧‧第一電極3850、3950、4050、4150‧‧‧第二電極4058‧‧‧蓋層4331‧‧‧子像素區域4351‧‧‧透光區域4346a‧‧‧第一PDL4346b‧‧‧第二PDL4505‧‧‧含鎂之島或團簇4607‧‧‧鎂薄膜或層4605‧‧‧含鎂之島或團簇4701‧‧‧蒸發室4710‧‧‧第一蒸發源、第一源4712‧‧‧第二蒸發源4731、4741‧‧‧QCMs4721‧‧‧樣本擋門4725‧‧‧源擋門4901、4903‧‧‧部分4907‧‧‧鎂塗層d‧‧‧橫向距離d+∆d‧‧‧寬度h‧‧‧鎂的層厚度5007、5005‧‧‧區域5011‧‧‧島5214‧‧‧相對長的尖細或尾部分、部分

現在將參考所附的圖式舉例說明一些實施例，其中：

圖1是說明根據一實施例之用一陰影遮罩沈積一成核抑制塗層之示意圖；

圖2A、圖2B以及2C是說明根據一實施例之一成核抑制塗層之微接觸轉印過程之示意圖；

圖3是說明根據一實施例之在一經圖案化的表面上沈積一導電塗層之示意圖；

圖4是說明根據一方法之一實施例產生的裝置之圖；

圖5A-5C是說明根據一實施例之用於選擇性沈積一導電塗層之方法之示意圖；

圖5D-5F是說明根據另一具體例之用於選擇性沈積一導電塗層之方法之示意圖；

圖6是說明根據一實施例之一電致發光裝置之圖；

圖7是顯示根據一實施例之方法階段之流程圖；

圖8是顯示根據另一實施例之方法階段之流程圖；

圖9A-9D是說明圖8之實施例中該等階段之示意圖；

圖10是顯示根據又另一實施例之方法階段之流程圖；

圖11A-11D是說明圖10之實施例中該等階段之示意圖；

圖12是顯示根據又另一實施例之方法階段之流程圖；

圖13A-13D是說明圖12之實施例中該等階段之示意圖；

圖14是根據一實施例之OLED裝置之頂視圖；

圖15是圖14之OLED裝置之橫截面視圖；

圖16是根據另一實施例之OLED裝置之橫截面視圖；

圖16B是說明根據一範例之開口遮罩之頂視圖；

圖16C是說明根據另一範例之開口遮罩之頂視圖；

圖16D是說明根據又另一範例之開口遮罩之頂視圖；

圖16E是說明根據又另一範例之開口遮罩之頂視圖；

圖17是說明根據一實施例之經圖案化的電極之頂視圖；

圖17B是說明根據一實施例之被動矩陣OLED裝置之頂視圖；

圖17C是圖17B之被動矩陣OLED裝置之概略橫截面視圖；

圖17D是圖17B之被動矩陣OLED裝置在包覆後之概略橫截面視圖；

圖17E是一比較被動矩陣OLED裝置之概略橫截面視圖；

圖18A-18D說明根據各種實施例之輔助電極之部分；

圖19說明根據一實施例之一引線連接至一OLED裝置之一電極之頂視圖；

圖20說明根據一實施例之經圖案化的電極之頂視圖；

圖21A-21D說明根據各種實施例之經圖案化的電極；

圖22說明根據一實施例之形成在一OLED裝置上之重複電極單元；

圖23說明根據另一實施例之形成在一OLED裝置上之重複電極單元；

圖24說明根據又另一實施例之形成在一OLED裝置上之重複電極單元；

圖25-28J說明根據各種實施例之形成在OLED裝置上之輔助電極圖案；

圖29說明根據一實施例之具一像素排列之裝置之一部分；

圖30是沿著圖29之裝置之線A-A所取之橫截面圖；

圖31是沿著圖29之裝置之線B-B所取之橫截面圖；

圖32是說明根據另一實施例之具一像素排列之裝置之一部分圖；

圖33是具有圖32中所述之像素排列之裝置之顯微照片；

圖34是說明根據一實施例之一導電塗層與一成核抑制塗層之一介面附近的橫截面剖面圖；

圖35是說明根據另一實施例之一導電塗層與一成核抑制塗層之一介面附近的橫截面剖面圖；

圖36是說明根據一實施例之一導電塗層、一成核抑制塗層以及一成核促進塗層之一介面附近的橫截面剖面圖；

圖37是說明根據另一實施例之一導電塗層、一成核抑制塗層以及一成核促進塗層之一介面附近的橫截面剖面圖；

圖38是說明根據又另一實施例之一導電塗層與一成核抑制塗層之一介面附近的橫截面剖面圖；

圖39是說明根據一實施例之主動矩陣OLED裝置之橫截面剖面圖；

圖40是說明根據另一實施例之主動矩陣OLED裝置之橫截面剖面圖；

圖41是說明根據又另一實施例之主動矩陣OLED裝置之橫截面剖面圖；

圖42是說明根據又另一實施例之主動矩陣OLED裝置之橫截面剖面圖；

圖43是說明根據一實施例之透明主動矩陣OLED裝置之圖；

圖44是說明根據圖43之裝置之橫截面剖面圖；

圖45A是樣本1之頂視SEM影像；

圖45B以及45C是顯示圖45A之樣本之一部分的放大SEM影像；

圖45D是顯示圖45A之樣本的橫截面SEM影像；

圖45E是顯示圖45A之樣本的橫截面SEM影像；

圖45F是顯示圖45A之樣本的另一部分之橫截面SEM影像；

圖45G是顯示圖45F之樣本部分的傾斜SEM影像；

圖45H是顯示取自圖45A之樣本之EDX光譜之圖表；

圖46A是樣本2之頂視SEM影像；

圖46B是顯示圖46A之樣本之一部分的放大SEM影像；

圖46C是顯示圖46B之該樣本部分的進一步放大SEM影像；

圖46D是顯示圖46A之樣本的橫截面SEM影像；

圖46E以及46F是顯示46A之樣本之表面的傾斜SEM影像；

圖46G是顯示取自圖46A之樣本之EDX光譜之圖表；

圖46H顯示鎂EDX光譜，其重疊在顯示從該樣本中獲得該光譜之對應的部分之SEM影像上；

圖47是說明設置供使用石英晶體微量天平(QCMs)進行沈積實驗之室的示意圖；

圖48是顯示一主動矩陣OLED顯示裝置之範例驅動電路之電路圖；

圖49是沈積在一成核抑制塗層之部分之間的鎂塗層之示意圖；

圖50A是顯示使用BAlq成核抑制塗層製得之樣本的頂視SEM影像；

圖50B是顯示50A之樣本之放大部分的SEM影像；

圖50C以及50D是顯示圖50A之樣本之放大部分的SEM影像；

圖50E是顯示圖50A之樣本之一表面的傾斜SEM影像；

圖51A是顯示使用HT211成核抑制塗層製得之一比較樣本的頂視SEM影像；

圖51B是圖51A之比較樣本的橫截面SEM影像；

圖52A是顯示使用陰影遮罩沈積法製得之一比較樣本的頂視SEM影像；

圖52B是圖52A之比較樣本的橫截面SEM影像；

圖53是用HT211成核抑制塗層，在各種沈積速率下製得之比較樣本之透射率對波長之圖表；

圖54是用各種成核抑制塗層製得之樣本的透射率對波長之圖表；

圖55是顯示根據一範例實施例之一輔助電極之圖案之頂視圖；

圖56是顯示各種顯示面板尺寸之片電阻規格與相關的輔助電極厚度之圖表；

圖57是顯示沈積在一參考QCM表面上之鎂的層厚度，對沈積在覆蓋有各種成核改質塗層之樣本QCM表面上之鎂的層厚度之圖表；

圖58是顯示鎂蒸氣在一樣本QCM表面上之黏附機率，對沈積在覆蓋有各種成核改質塗層之樣本QCM表面上之層厚度之圖表；以及

圖59A以及59B說明根據一實施例之於沈積一導電塗層後，移除一成核抑制塗層之方法。

100‧‧‧基材

102‧‧‧表面

110‧‧‧陰影遮罩

112‧‧‧孔、狹縫

120‧‧‧源

122‧‧‧箭頭

140‧‧‧成核抑制塗層

Claims (61)

1. 一種光電裝置，其包含： 一基材； 一成核抑制塗層，其覆蓋該基材之一第一區域；以及 一導電塗層，其包括一第一部分以及一第二部分，該導電塗層之該第一部分覆蓋該基材之一第二區域，該導電塗層之該第二部分與該成核抑制塗層部分重疊， 其中該導電塗層之該第二部分與該成核抑制塗層係以一間隙來隔開。
2. 如請求項1之光電裝置，其中該導電塗層之該第二部分延伸至該成核抑制塗層之一重疊部分的上方，且與該成核抑制塗層之該重疊部分係以一間隙來隔開。
3. 如請求項2之光電裝置，其中該成核抑制塗層之另一部分從該導電塗層露出。
4. 如請求項1之光電裝置，其中該導電塗層另外包括與該成核抑制塗層接觸之一第三部分，且該導電塗層之該第三部分之厚度不大於該導電塗層之該第一部分之厚度的5%。
5. 如請求項4之光電裝置，其中該導電塗層之該第二部分延伸至該導電塗層之該第三部分之上方，且與該導電塗層之該第三部分隔開。
6. 如請求項1之光電裝置，其中該導電塗層另外包括配置於該導電塗層之該第一部分與該導電塗層之該第二部分之間之一第三部分，且該導電塗層之該第三部分與該成核抑制塗層接觸。
7. 如請求項1之光電裝置，其中該導電塗層另外包括與該成核抑制塗層接觸之一第三部分，且該導電塗層之該第三部分包括在該成核抑制塗層之一表面上之不連續團簇。
8. 如請求項1之光電裝置，其中該導電塗層包括鎂。
9. 如請求項1之光電裝置，其中該成核抑制塗層之特徵為對該導電塗層之材料具有一起始黏附機率不大於0.02。
10. 如請求項1之光電裝置，其中該成核抑制塗層包括有機分子，各包括一核心部分以及鍵結至該核心部分之一終端部分，且該終端部分包括聯苯基部分、苯基部分、芴部分或伸苯基部分。
11. 如請求項10之光電裝置，其中該核心部分包括雜環部分。
12. 如請求項1之光電裝置，其中該成核抑制塗層包括有機分子，該等有機分子各包括一核心部分以及鍵結至該核心部分之數個終端部分，該數個終端部分之一第一終端部分包括聯苯基部分、苯基部分、芴部分或伸苯基部分，且該數個終端部分之各個其餘的終端部分具有不大於該第一終端部分之分子量的2倍之分子量。
13. 如請求項1之光電裝置，其另外包含配置在該導電塗層之該第一部分與該基材之該第二區域之間之一成核促進塗層。
14. 如請求項13之光電裝置，其中該成核促進塗層包括富勒烯(fullerene)。
15. 如請求項1之光電裝置，其中該基材包括一背板以及配置於該背板上之一前板。
16. 如請求項15之光電裝置，其中該背板包括一電晶體，且該前板包括與該電晶體電氣連接之一電極，以及配置於該電極上之至少一個有機層。
17. 如請求項16之光電裝置，其中該電極是一第一電極，且該前板另外包括配置在該有機層上之一第二電極。
18. 一種光電裝置，其包含： 一基材，其包括一第一區域以及一第二區域；以及 一導電塗層，其包括一第一部分以及一第二部分，該導電塗層之該第一部分覆蓋該基材之該第二區域，且該導電塗層之該第二部分與該基材之該第一區域之一部分重疊， 其中該導電塗層之該第二部分與該基材之該第一區域係以一間隙來隔開。
19. 如請求項18之光電裝置，其中該導電塗層之該第二部分延伸至該基材之該第一區域之上方，且與該基材之該第一區域以一間隙來隔開。
20. 如請求項18之光電裝置，其中該基材之該第一區域之另一部分從該導電塗層露出。
21. 如請求項18之光電裝置，其中該導電塗層之該第二部分之寬度，對該導電塗層之該第一部分之厚度之比在1：1至1：3之範圍內。
22. 如請求項18之光電裝置，其中該導電塗層之該第一部分之厚度為500nm或更厚。
23. 如請求項18之光電裝置，其中該導電塗層包括鎂。
24. 如請求項18之光電裝置，其另外包含在該導電塗層之該第一部分與該基材之該第二區域之間之一成核促進塗層。
25. 如請求項24之光電裝置，其中該成核促進塗層包括富勒烯。
26. 一種光電裝置，其包含： 一基材； 一成核抑制塗層，其覆蓋該基材之一第一區域；以及 一導電塗層，其覆蓋該基材之一橫向相鄰的第二區域， 其中該導電塗層包括一導電材料，且該成核抑制塗層之特徵為對該導電材料具有一起始黏附機率不大於約0.02。
27. 如請求項26之光電裝置，其中對該導電材料之該起始黏附機率不大於0.01。
28. 如請求項26之光電裝置，其中該成核抑制塗層包括多環芳族化合物。
29. 如請求項26之光電裝置，其中該成核抑制塗層包括一有機化合物，該有機化合物包括一核心部分以及鍵結至該核心部分之一終端部分，且該終端部分包括聯苯基部分、苯基部分、芴部分或伸苯基部分。
30. 如請求項29之光電裝置，其中該核心部分包括雜環部分。
31. 如請求項26之光電裝置，其中該成核抑制塗層包括一有機化合物，該有機化合物包含一核心部分以及鍵結至該核心部分之數個終端部分，該數個終端部分之一第一終端部分包括聯苯基部分、苯基部分、芴部分或伸苯基部分，且該數個終端部分之各個其餘的終端部分具有不大於該第一終端部分之分子量的2倍之分子量。
32. 如請求項26之光電裝置，其中該導電塗層包括一第一部分以及一第二部分，該導電塗層之該第一部分覆蓋該基材之該第二區域，且該導電塗層之該第二部分與該成核抑制塗層部分重疊，且與該成核抑制塗層以一間隙來隔開。
33. 如請求項26之光電裝置，其中該導電材料包括鎂。
34. 18或26之光電裝置，其中該光電裝置是一有機發光二極體(OLED)裝置。
35. 如請求項34之光電裝置，其中該OLED裝置是一主動矩陣OLED裝置、一被動矩陣OLED裝置或一OLED照明面板。
36. 如請求項34之光電裝置，其中該OLED裝置是一頂部發光OLED裝置、一底部發光OLED裝置或一雙側發光OLED裝置。
37. 如請求項34之光電裝置，其中該OLED裝置包括配置成光可透過之一透光部分。
38. 如請求項34之光電裝置，其中該導電塗層是該OLED裝置之一電極。
39. 如請求項38之光電裝置，其中該導電塗層是該OLED裝置之一陰極。
40. 如請求項39之光電裝置，其中該基材包括一陽極，以及配置於該陽極與該陰極之間之一或多個有機層。
41. 如請求項40之光電裝置，其中該一或多個有機層包括一電致發光層以及擇自於由下列所構成之群組之一或多層：一電洞注入層、一電洞傳輸層、一電洞阻斷層、一電子注入層、一電子傳輸層以及一電子阻斷層。
42. 如請求項40之光電裝置，其中該基材另外包括與該陽極電氣連接之一薄膜電晶體。
43. 如請求項34之光電裝置，其中該導電塗層是該OLED裝置之一輔助電極。
44. 如請求項43之光電裝置，其中該基材包括一陽極、一陰極以及配置於該陽陰與該陰極之間之一或多個有機層，且其中該陰極與該輔助電極電氣連接。
45. 如請求項44之光電裝置，其中該一或多個有機層包括一電致發光層以及擇自於由下列所構成之群組之一或多層：一電洞注入層、一電洞傳輸層、一電洞阻斷層、一電子注入層、一電子傳輸層以及一電子阻斷層。
46. 如請求項45之光電裝置，其中該基材另外包括與該陽極電氣連接之一薄膜電晶體。
47. 如請求項10或29之光電裝置，其中該終端部分包括聯苯基部分，且該聯苯基部分經獨立地擇自於由下列所構成之群組之一或多個取代基基團取代：氚、氟、烷基、環烷基、芳烷基、矽烷基、芳基、雜芳基以及氟烷基。
48. 如請求項10或29之光電裝置，其中該終端部分包括苯基部分，且該苯基部分經獨立地擇自於由下列所構成之群組之一或多個取代基基團取代：氚、氟、烷基、環烷基、矽烷基以及氟烷基。
49. 如請求項10或29之光電裝置，其中該終端部分包括芴部分或伸苯基部分。
50. 如請求項1或26之光電裝置，其中該成核抑制塗層包括一聚合物。
51. 如請求項50之光電裝置，其中該聚合物擇自於由下列所構成之群組：氟聚合物、聚乙烯聯苯以及聚乙烯咔唑。
52. 一種光電裝置之製造方法，該方法包含： (1) 提供一基材以及一成核抑制塗層，該成核抑制塗層覆蓋該基材之一第一區域；以及 (2) 沈積一導電塗層，該導電塗層覆蓋該基材之一第二區域， 其中該導電塗層包括鎂，且該成核抑制塗層之特徵為對鎂具有一起始黏附機率不大於0.02。
53. 如請求項52之製造方法，其中沈積該導電塗層包括處理該成核抑制塗層以及該基材之該第二區域二者，以便在該基材之該第二區域上沈積該導電塗層，而該成核抑制塗層之至少一部分保持從該導電塗層露出。
54. 如請求項52之製造方法，其中沈積該導電塗層包括使該成核抑制塗層以及該基材之該第二區域二者均曝露於蒸發的鎂中，以便在該基材之該第二區域上沈積該導電塗層，而該成核抑制塗層之至少一部分保持從該導電塗層露出。
55. 如請求項52之製造方法，其中沈積該導電塗層是使用一開口遮罩或不使用遮罩進行。
56. 如請求項52之製造方法，其中鎂在該基材之該第二區域上之沈積速率，大於鎂在該成核抑制塗層上之沈積速率之至少80倍。
57. 如請求項52之製造方法，其中該對鎂之起始黏附機率不大於0.01。
58. 如請求項52之製造方法，其中該成核抑制塗層包括多環芳族化合物。
59. 如請求項52之製造方法，其中該成核抑制塗層包括一有機分子，該等有機分子各包括一核心部分以及鍵結至該核心部分之數個終端部分，該數個終端部分之一第一終端部分包括聯苯基部分、苯基部分、芴部分或伸苯基部分，且該數個終端部分之各個其餘的終端部分具有不大於該第一終端部分之分子量的2倍之分子量。
60. 如請求項52之製造方法，其中提供該基材包括在沈積該導電塗層之前，先沈積一成核促進塗層覆蓋該基材之該第二區域。
61. 如請求項60之製造方法，其中該成核促進塗層包括富勒烯。

Images