TWI744281B

TWI744281B - 電容結構及其製作方法

Info

Publication number: TWI744281B
Application number: TW106103930A
Authority: TW
Inventors: 鄭欽仁; 廖忠賢; 吳昌信
Original assignee: 聯華電子股份有限公司
Priority date: 2017-02-07
Filing date: 2017-02-07
Publication date: 2021-11-01
Also published as: TW201830712A

Abstract

一種電容結構的製作方法，包含首先形成一下電極材料層、一介電層和一上電極材料層，然後圖案化上電極材料層和介電層，以形成一上電極和一電容介電層，之後形成一氮氧化矽層覆蓋上電極、電容介電層和下電極材料層，其中氮氧化矽層包含矽原子和氮原子，矽原子的濃度與氮原子的濃度之比值介於0.01至0.04之間，最後在形成氮氧化矽層後，圖案化下電極材料層以形成一下電極。

Description

電容結構及其製作方法

本發明係關於一種電容結構的製作方法，特別是關於一種提升電容結構的崩潰電壓之製作方法。

在半導體製程中，利用金屬層-絕緣層-金屬層(metal-insulator-metal,MIM)複合式結構所構成的金屬電容器已廣泛地運用於極大型積體電路(ultra large scale integration,ULSI)的設計上。因為此種金屬電容器具有較低的電阻值(resistance)以及較小的寄生電容(parasitic capacitance)，而且沒有空乏區感應電壓(induced voltage)偏移的問題，因此目前多採用金屬電容器的作為電容。

用於形成金屬-絕緣體-金屬電容器的技術可包含沉積金屬-絕緣體-金屬堆疊在半導體結構經平坦化的表面上，並圖案化金屬-絕緣體-金屬堆疊。金屬-絕緣體-金屬堆疊可包含下電極、電容介電層和上電極。可以使用微影(photolithography)製程來圖案化金屬-絕緣體-金屬堆疊。

由於受到極薄電容介電層的影響，導致金屬電容器之電容值持續下降以及有較低之崩潰電壓。因此，需要一種新穎且改良之電極製作方法，來提升電容器的崩潰電壓。

根據本發明之一較佳實施例，一種電容結構，包含一上電極、一下電極位在上電極下方並且下電極之長度大於上電極之長度，一電容介電層設置於上電極和下電極之間，一氮氧化矽層覆蓋上電極和下電極，其中氮氧化矽層包含矽原子和氮原子，矽原子的濃度與氮原子的濃度之比值介於0.01至0.04之間。

根據本發明之另一較佳實施例，一種電容結構的製作方法，包含首先形成一下電極材料層、一介電層和一上電極材料層，然後圖案化上電極材料層和介電層，以形成一上電極和一電容介電層，之後形成一氮氧化矽層覆蓋上電極、電容介電層和下電極材料層，其中氮氧化矽層包含矽原子和氮原子，矽原子的濃度與氮原子的濃度之比值介於0.01至0.04之間，最後在形成氮氧化矽層後，圖案化下電極材料層以形成一下電極。

為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。

10:介電層

12:下電極材料層

14:介電層

16:上電極材料層

18:圖案化光阻

20:上電極

22:電容介電層

24:氮氧化矽層

26:下電極

28:電容

30:電容結構

32:層間介電層

34:接觸洞

36:接觸洞

38:接觸插塞

40:接觸插塞

42:上電極

44:電容介電層

46:下電極

48:氮氧化矽層

50:電容結構

52:箭頭

第1圖至第5圖為根據本發明之較佳實施例所繪示的電容結構的製作方法。

第6圖繪示的是外接接觸插塞的電容結構。

第7圖繪示的是矽原子的濃度與氮原子的濃度之比值超出本發明範圍之電容結構。

第8圖繪示的是電容結構其氮氧化矽層的氮原子的濃度變化和電容結構之崩潰電壓的關係圖。

本發明之主要發明目的在於將電容結構中的氮氧化矽層中之矽原子的濃度與氮原子的濃度之比值控制在0.01至0.04之間，根據本發明的測試結果，如此可以有效提升電容結構的崩潰電壓並且配合整體半導體元件的效能。

第1圖至第5圖為根據本發明之較佳實施例所繪示的電容結構的製作方法。如第1圖所示，提供一介電層10，其可設置於一半導體、電路板、玻璃等基底之上。接著依序在介電層10上形成下電極材料層12、一介電層14和一上電極材料層16，下電極材料層12之後會作為電容的下電極，介電層14之後會作為電容介電層，上電極材料層16之後會作為電容的上電極。上電極材料層16和下電極材料層12較佳為金屬或金屬化合物，例如鋁、銅、鎢或氮化鈦等。介電層14的材料可以為氮化矽、氧化矽、氧化/氮化/氧化(oxide-nitride-oxide,ONO)、氧化鋁、氧化鉭(Ta₂O5)、或氧化鉿(HfO₂)等之絕緣材料，在本實施例中，上電極材料層16較佳為氮化鈦，下電極材料層12較佳為鋁，而介電層14較佳為氮化矽。請同時參閱第1圖和第2圖，形成一圖案化光阻18覆蓋上電極材料層16，圖案化光阻18定義出上電極20和電容介電層22的位置，然後利用黃光(lithography)及蝕刻製程圖案化上電極材料層16和介電層14，以將多餘的上電極材料層16和介電層14加以去除，圖案化後的上電極材料層16和介電層14分別形成一上電極20和一電容介電層22。未被圖案化光阻18覆蓋的介電層14在圖案化後可能只是變薄，未被完全移除，所以在第2圖中所示的最後形成的電容介電層22在接近上電極18的邊緣會形成一階梯形狀。

如第3圖所示，移除圖案化光阻18，然後形成一氮氧化矽層(SiON)24覆蓋上電極20、電容介電層22和下電極材料層12，其中氮氧化矽層24包含矽原子和氮原子，值得注意的是矽原子的濃度與氮原子的濃度之比值介於0.01至0.04之間，氮氧化矽層24的厚度介於500-700埃，較佳為600埃，氮氧化矽層24之介電常數介於5至6。氮氧化矽層24的形成方式可以利用化學氣相沉積法、物理氣相沉積法、電漿輔助化學氣相沈積法或原子層沉積法特方式，根據本發明之較佳實施例，形成矽原子的濃度與氮原子的濃度之比值介於0.01至0.04之間的氮氧化矽層24之方式，可利用電漿輔助化學氣相沈積法，使用SiH₄、N₂O和N₂的混合氣體進行反應以形成氮氧化矽層24，其中SiH₄的流量介於100至130單位時間標準毫升數(standard-state cubic centimeter per minute,sccm)，N₂的流量介於1800至2200單位時間標準毫升數，N₂O的流量介於405至495單位時間標準毫升數，在進行電漿輔助化學氣相沈積法時的操作壓力介於2050至2450毫托耳，操作功率介於60至80瓦，氮氧化矽層24的形成方式當然不限於上文所述的操作參數，可以依據產品需求調整出適合的操作參數。本發明特意控制製作氮氧化矽層24的參數，欲使得氮氧化矽層中24的氮原子含量提高，增加氮氧化矽層24的阻值，並且將氮氧化矽層24中矽原子的濃度與氮原子的濃度之比值控制在0.01至0.04之間，以配合整體元件運作。

如第4圖所示，在氮氧化矽層24完成之後，可以選擇性地進行對氮氧化矽層24進行一加氮步驟，其中加氮步驟包含氨氣處理、一氧化二氮處理、氮氣處理或氮電漿植入等，加氮步驟其目的也是在增加氮氧化矽層24中的氮含量，若是在氮氧化矽層24完成時就已經具有足夠的氮原子，第4圖中的步驟可以省略。氮氧化矽層24在製作電容的過程中係用在圖案化下電極材料層12時作為抗反射層，因此需要在圖案化下電極材料層12之前就必需形成。

如第5圖所示，圖案化下電極材料層12以形成一下電極26，圖案化下電極材料層12的方式可以包含形成另一圖案化光阻(圖未示)覆蓋氮氧化矽層24、上電極20、電容介電層22和下電極材料層12，再以圖案化光阻作為遮罩，蝕刻下電極材料層12以形成下電極26，然後移除圖案化光阻，此時由上電極20、電容介電層22和下電極26組成一電容28，在電容28完成之後氮氧化矽層24依然保留在電容28上，由電容28和氮氧化矽層24構成一電容結構30。如第6圖所示，形成一層間介電層32覆蓋電容結構30，然後在層間介電層32中形成一接觸洞34和一接觸洞36，接觸洞34貫穿層間介電層32和氮氧化矽層24，接觸洞36貫穿層間介電層32、氮氧化矽層24和電容介電層22，由接觸洞36曝露出下電極26，以及由接觸洞34曝露出上電極20，接觸洞34和接觸洞36可以利用蝕刻方式形成，之後在接觸洞34中形成一接觸插塞38電連接上電極20，並且在接觸洞36中形成一接觸插塞40電連結下電極26。本發明的電容28上保留了氮氧化矽層24，並且氮氧化矽層24具有一特定的厚度，如上文所述，氮氧化矽層24厚度介於500-700埃，足夠厚度的氮氧化矽層24可以在蝕刻層間介電層32形成接觸洞34和接觸洞36時提供緩衝的功用，避免蝕刻步驟造成上電極20和下電極26的表面損傷。

根據本發明之一較佳實施例，如第6圖所示，本發明之一種電容結構30，包含一上電極20，一下電極26位在上電極20下方並且下電極26之長度大於上電極20之長度，一電容介電層22設置於上電極20和下電極26之間以及一氮氧化矽層24接觸並覆蓋上電極20和下電極26，其中氮氧化矽層24包含矽原子和氮原子，矽原子的濃度與氮原子的濃度之比值介於0.01至0.04之間。電容介電層22在接近上電極20的邊緣會形成一階梯形狀，並且電容介電層22完全重疊下電極26。上電極20和下電極26較佳為金屬或是金屬化合物，例如鋁、銅、鎢或氮化鈦。電容介電層22的材料可以為氮化矽、氧化矽、氧化/氮化/氧化(oxide-nitride-oxide,ONO)、氧化鋁、氧化鉭(Ta₂O₅)、或氧化鉿(HfO₂)等之絕緣材料，本實施例中，上電極20較佳為氮化鈦，下電極26較佳為鋁，而介電層22較佳為氮化矽。此外，氮氧化矽層24之厚度介於500至700埃，氮氧化矽層24之介電常數介於5至6。

第7圖繪示的是矽原子的濃度與氮原子的濃度之比值超出本發明範圍之電容結構，當電容結構的氮氧化矽層之矽原子的濃度與氮原子的濃度之比值超出本發明範圍的氮氧化矽層時，其在操作時，電流經常會由上電極的邊緣漏電造成電容崩潰，第7圖中以箭頭52表示漏電流的流向，電容結構50具有上電極42、電容介電層44、下電極46和氮氧化矽層48，漏電流流向上電極42邊緣的氮氧化矽層48再進入下電極46。矽原子的濃度與氮原子的濃度之比值超出本發明範圍之電容結構50其上面所覆蓋的氮氧化矽層48，其矽原子的濃度與氮原子的濃度之比值通常會大於0.04，而本發明的氮氧化矽層24，其特徵在於矽原子的濃度與氮原子的濃度之比值係介於0.01至0.04之間，也就是說本發明的氮氧化矽層24中的氮原子之濃度較氮氧化矽層48中的氮原子之濃度高。就物理特性而言，氮化矽的介電常數大於氮氧化矽層的介電常數，又氮氧化矽層的介電常數大於氧化矽的介電常數，由此可知氮化矽、氮氧化矽層和氧化矽中，氮原子多的其介電常數會較高，因此本發明的氮氧化矽層24之介電常數較第7圖的氮氧化矽層48高，如此當本發明的氮氧化矽層24的介電常數提升，也就造成氮氧化矽層24的阻值變高，因此漏電流就不會走第7圖箭頭52中的路徑，電容結構就可以承受較高的電壓，所以本發明中的氮氧化矽層有提升電容結構的崩潰電壓的效果。

第8圖繪示的是電容結構其氮氧化矽層的氮原子的濃度變化和電容結構之崩潰電壓的關係圖。如第8圖所示，橫軸代表樣本編號，縱軸代表電容結構之崩潰電壓，樣本1是矽原子的濃度與氮原子的濃度之比值超出本發明範圍的電容結構，樣本2、樣本3和樣本4皆是矽原子的濃度與氮原子的濃度之比值在本發明範圍之內的電容結構，樣本1、樣本2、樣本3和樣本4中的氮氧化矽層之厚度皆為600埃，樣本1和樣本2、樣本3、樣本4的不同之處在於樣本1中的氮氧化矽層之矽原子的濃度與氮原子的濃度之比值超出本發明之範圍、樣本1的矽原子的濃度與氮原子的濃度之比值為0.043，除此之外樣本1其餘的電容結構的材料和位置都和樣本2、樣本3和樣本4相同；樣本2、樣本3和樣本4中除了氮氧化矽層之外，其餘的電容結構的材料和位置都是相同。此外樣本2、樣本3和樣本4中的氮氧化矽層其不同之處在於樣本2中的氮氧化矽層的矽原子的濃度與氮原子的濃度之比值為0.039，樣本3中的氮氧化矽層的矽原子的濃度與氮原子的濃度之比值為0.033，樣本4中的氮氧化矽層的矽原子的濃度與氮原子的濃度之比值為0.024，換句話說，以氮氧化矽層中的氮原子濃度來看，樣本4中的氮原子濃度大於樣本3中的氮原子濃度，樣本3中的氮原子濃度大於樣本2中的氮原子濃度。另外，如第8圖所示，樣本1的崩潰電壓約90伏特，樣本2的崩潰電壓約108伏特，樣本3的崩潰電壓約120伏特，樣本4的崩潰電壓約135伏特，由此可知樣本2、樣本3和樣本4的崩潰電壓都比樣本1的崩潰電壓高，因此本發明製程所製作的氮氧化矽層的確可以提升電容結構的崩潰電壓。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。