TWI742133B - 受應力損害的訊號的校正電路 - Google Patents

受應力損害的訊號的校正電路 Download PDF

Info

Publication number
TWI742133B
TWI742133B TW106127113A TW106127113A TWI742133B TW I742133 B TWI742133 B TW I742133B TW 106127113 A TW106127113 A TW 106127113A TW 106127113 A TW106127113 A TW 106127113A TW I742133 B TWI742133 B TW I742133B
Authority
TW
Taiwan
Prior art keywords
voltage
temperature
calibrated
reference value
pnp
Prior art date
Application number
TW106127113A
Other languages
English (en)
Other versions
TW201910959A (zh
Inventor
卡林V 拉札洛夫
羅柏特Ｃ 洽洽
Original Assignee
美商凌力爾特控股有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商凌力爾特控股有限責任公司 filed Critical 美商凌力爾特控股有限責任公司
Publication of TW201910959A publication Critical patent/TW201910959A/zh
Application granted granted Critical
Publication of TWI742133B publication Critical patent/TWI742133B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0023—Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration
    • G01R33/0029—Treating the measured signals, e.g. removing offset or noise
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2503—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques for measuring voltage only, e.g. digital volt meters (DVM's)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/007—Environmental aspects, e.g. temperature variations, radiation, stray fields
    • G01R33/0082—Compensation, e.g. compensating for temperature changes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/32—Compensating for temperature change
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Analogue/Digital Conversion (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

在用於校正電路中受應力損害的訊號的系統與方法中，校準電路產生基於一或更多個pnp電晶體的基極對射極電壓的第一經校準電壓、基於一或更多個npn電晶體的基極對射極電壓的第二經校準電壓、以及與絕對溫度成比例的一電壓。基於這些電壓產生參考值組。基於參考值組與一溫度相依值組的一函數，來計算增益校正因數，並基於增益校正因數來校正受應力損害的訊號。

Description

受應力損害的訊號的校正電路
本揭示內容大抵相關於電路中的受應力損害的訊號的校正。
帶隙參考(bandgap reference)電路被使用在需要相當精確且穩定的參考電壓的系統中。帶隙參考電路一般而言，包含操作在不同電流密度下的兩個p-n接面。電路可產生參考電壓，藉由將跨接面之一者的電壓，與跨兩接面的電壓的經縮放的差異加總，來計算出此參考電壓。因為每一接面電壓與溫度成反比，且經縮放差異與溫度成正比，所以加總結果與溫度不相關。在習知的Brokaw帶隙參考電路中，藉由迫使電流穿過具有不同射極區域的兩個雙極性電晶體，來獲得前述電壓。
儘管帶隙參考電路一般而言被視為是精確的，但機械應力及（或）環境應力（例如由電路封裝與裝設、溫度變異、氧化等等所造成）可隨時間推移產生不均勻性與電壓不穩定性。因此，電路設計者尋求補償此種由應力所引發的不精確性。
為了減少對於封裝應力的敏感性，大多數的高效能電壓參考電路，被封裝在昂貴的開腔氣密封裝(open cavity hermetic packages)中，諸如陶瓷罐或金屬罐。其他解決方案包含使用金氧半導體(metal-oxide-semiconductor, MOS)裝置實施應力計，或將電壓參考核心懸吊在經微加工的膜上。這些機制並未產生一致的應力響應，且一般而言無法補償不穩定的輸入訊號。
在一些電路應用中，一些所產生的訊號係可基於參考電壓，參考電壓經受應力影響且無法被驗證為精確的或穩定的。例如，電路可經設計為利用在設計時未知的外部參考電壓。另一電路可產生由於在設計或實施時不存在的應力，而隨著時間慢慢惡化的可觀察到的訊號。期望確保電路部件所使用的參考電壓的精確性，或確保使用此種參考電壓的部件的輸出的精確性，不論電路部件當初是如何被設計或實施的。
本揭示內容的系統提供自動化訊號校正，以補償在提供訊號的電路上的應力所引入的誤差。這些應力可發生在特定部件的封裝的內部或外部。本揭示內容的系統可有益於利用訊號路徑的應用，包含實施類比數位轉換器及（或）電壓參考電路的系統。所揭示的範例系統實施校準電路、多工器、與處理單元，以協助校正類比數位轉換器的受應力損害的輸出訊號。
在一些實施例中，所揭示的校準電路提供基於一或更多個pnp電晶體的基極對射極電壓的第一經校準pnp電壓，以及基於一或更多個npn電晶體的基極對射極電壓的第二經校準npn電壓。多工器連接至校準電路與感測端點，並提供選自校準電路提供的電壓與感測端點提供的感測電壓的類比訊號。類比數位轉換器產生基於多工器所提供的類比訊號以及受應力損害的參考電壓的數位輸出訊號。
處理器經配置以（例如基於指令組）控制多工器，以為類比數位轉換器取樣第一經校準電壓、第二經校準電壓、以及感測電壓。處理器接收來自類比數位轉換器的一組參考值，此組參考值係基於受應力損害的參考電壓以及多工器對第一經校準電壓與第二經校準電壓的取樣，處理器並基於一組參考值與一組溫度相依值計算出增益校正因數。所揭示的系統經配置以基於增益校正因數調整來自類比數位轉換器的感測電壓輸出，以校正受應力損害的參考電壓引入的誤差。
第1圖為根據本揭示內容的各種態樣的繪製垂直pnp與npn裝置的示例性應力敏感性的圖表。已知電晶體裝置上的機械應力會直接影響電晶體的基極對射極電壓Vbe。此現象被稱為壓電接面效應(piezojunction effect)，且為利用電晶體的需要非常高精度的裝置中的不精確性的已知起因。
第1圖繪製壓電接面效應，以及壓電接面效應在Vbe與應力之間的關係。對於垂直npn與pnp裝置，基極與射極之間的電壓電位Vbe分別具有已知的相對改變，此改變為應力的函數。在一些情況下，受到壓縮應力的pnp裝置的應力敏感度，已知約為npn裝置的應力敏感度的一半。
習知的帶隙與溫度感測裝置已試圖相對於壓阻效應(piezoresistive effect)探討壓電接面效應，其在施加機械應變時量測半導體或金屬的電阻率的改變。本文所揭示的校準帶隙電路，使用pnp與npn兩者應力敏感度之間的差異來用以補償。npn與pnp裝置兩者皆為表面下的(sub-surface)裝置，且它們的應力回應之間的相關度，顯著地優於雙極性裝置與MOS裝置之間的相關度（例如表面電流、淺溝槽隔離應力），或雙極性裝置與多晶矽電阻器之間的相關度（例如在金屬堆疊中，距離矽基板較遠）。有鑑於此，所揭示的校準電路導出來自pnp電路上的應力的帶隙電壓的絕對性改變，以及npn電路中的改變。隨後利用兩個子電路兩者的輸出，並在應力校準中使用npn與pnp帶隙參考之間的差異。
第2圖為根據本揭示內容的各種態樣的校正在系統部件上的應力所引入的誤差的範例系統200的示意圖。類比數位轉換器(analog-to-digital converter, ADC)為一種結果取決於參考電壓精確性的應用。例如，ADC時常需要參考電壓輸入，且參考電壓的精確性可直接影響轉換器輸出的精確性。在所繪製的範例中，ADC 202使用Vref 204，Vref 204無法被驗證為精確地或穩定的。基於npn與pnp帶隙參考的結合，來校正ADC的輸出。
系統200包含ADC 202、Vref 204、多工器(MUX) 206、校準電路208、處理單元210、以及數位增益校正緩衝器212（例如快取記憶體或其他記憶體）。在一些態樣中，一或更多個該等部件可被整合入單一晶片中。例如，ADC 202、MUX 206、校準電路208、處理單元210、以及緩衝器212，可被整合為單一部件及（或）晶片。在其他態樣中，部件可被實施在兩個或更多個分立的部件及（或）晶片上。
處理單元210可包含多核心處理器、通用微處理器、微控制器、數位訊號處理器(digital signal processor, DSP)、特殊應用積體電路(application specific integrated circuit, ASIC)、現場可程式閘陣列(field programmable gate array, FPGA)、可編程邏輯裝置(programmable logic device, PLD)、控制器、狀態機、閘控邏輯、分立硬體部件、或前述之結合者。處理單元210可經配置以執行碼或指令，以執行本文所說明的操作與功能性。例如，處理單元210可經配置以執行計算並產生命令。在一些實施例中，可在處理器單元210內的記憶體上，將一或更多個指令序列儲存為韌體。在一些實施例中，一或更多個指令序列可為在儲存媒體（未圖示）上儲存並讀取的軟體。
處理單元210可監測並控制系統200中的部件（包含MUX 206）的操作。例如，處理單元210可選擇要輸入至ADC 202的各別輸入MUX通道、取樣ADC 202的輸出、並對基於多個輸入MUX選擇的多個輸出執行操作以產生結果。結果可被儲存及（或）更新於緩衝器212內。
ADC 202可為習知量測裝置，此裝置將輸入類比電壓Vin（或電流）轉換為與輸入電壓（或電流）的量值成比例的數位表示。在所繪製的範例中，基於Vin與參考電壓Vref的函數來計算輸出數位訊號Vout。ADC 202可使用MUX 206以取樣多個輸入電壓。
根據各種實施例，系統200經配置以校準受應力損害的輸出訊號，諸如ADC 202所產生的輸出訊號。如將進一步說明的，校準電路208提供基於一或更多個pnp電晶體的基極對射極電壓的第一經校準pnp電壓Vcal_pnp，以及基於一或更多個npn電晶體的基極對射極電壓的第二經校準npn電壓Vcal_npn。一或更多個感測端點214可提供一或更多個各別的感測電壓Vsns_n。在所繪製的範例中，多工器206連接至校準電路與一或更多個感測端點214，並經配置以提供選自感測電壓、第一經校準pnp電壓Vcal_pnp、與第二經校準npn電壓Vcal_npn之一者的類比訊號。ADC 202經配置在系統中以基於多工器所選擇的類比訊號，以及參考電壓Vref 204（可為受應力損害的參考電壓），來產生數位輸出訊號。
處理單元210控制多工器以對類比數位轉換器取樣第一經校準電壓、第二經校準電壓、以及感測電壓Vsns_n。可根據時脈訊號（未圖示）或其他時序機制來執行取樣。由此，ADC 202基於受應力損害的參考電壓以及多工器對第一經校準pnp電壓Vcal_pnp與第二經校準npn電壓Vcal_npn（「校準電壓」）的取樣，來產生一組參考值。處理單元210接收來自ADC 202的參考值組（例如經由訊號匯流排），並基於參考值組與溫度相依值組來計算增益校正因數G 。如將進一步說明的，溫度相依值組可由ADC 202基於取樣值與預定演算法即時判定，或可包含基於訓練資料所計算出的預定值。
計算出的增益校正因數G 用於調整數位輸出訊號Vout、校正系統上應力所引入的誤差（包含例如來自受應力損害的參考Vref 204）。增益校正因數G 被計算為使感測電壓Vsns_n的量測中的誤差成為零。由此，G = Vref/Vref(ideal)，且有效地自我校準了較低精度的Vref。因此，處理單元210操作多工器206，以讀取並轉換處理單元210尋求校正的感測電壓Vsns_n以及用於校正感測電壓的即時校準電壓兩者，且感測電壓與校準電壓兩者可能受到同樣的應力因素的損傷。
為了計算增益校正因數G ，處理單元210可首先將裝置溫度參數初始化為預定的預設溫度（例如，T = 300 K），並將初始增益校正值初始化為預設增益校正值（例如，G = 1）。多工器206受控制以取樣校準電壓Vcal_pnp與Vcal_npn。在一些實施例中，多工器206進一步受控制以取樣與絕對溫度(PTAT)成比例的電壓Vptat。Vptat可係基於校準電路208的一或更多個pnp電晶體的基極對射極電壓。ADC 202連續地取樣並轉換經校準的帶隙電壓Vptat、Vcal_npn、以及Vcal_pnp成對應的參考值c0 、c1 、與c2 。
可基於當前T 值，來判定前述對於增益校正因數G 的計算中所使用的溫度相依值組。在一些實施例中，處理單元201可判定對應於ADC 202所產生的參考值c0 、c1 、與c2 的溫度相依值β0 (T )、β1 (T )、與β2 (T )。亦可判定溫度相依值α (T )。可由基於當前裝置溫度T 檢索查找表來判定這些溫度相依值，或可基於取樣值即時計算這些溫度相依值。這些值之每一者可被初始地設為預設值。
根據各種實施例，可基於第一個參考值c0 與初始增益校正因數計算出對於系統200的裝置溫度T ，且在一些實施例中，可進一步基於預定的溫度相依值α (T )來計算。例如，處理單元210可根據下式來計算裝置溫度：T =α (T )Gc0 (1) 其中α (T )為先前計算出的（或預設的）T ，且G 為先前計算出的（或預設的）G 。
在一些實施例中，處理單元210計算新的增益校正因數，此係藉由將溫度相依值組中的每一溫度相依值乘上參考值組中的各別參考值、將每一結果加總、以及判定總和的倒數。例如，處理單元210可根據下式計算新的增益校正因數：G = 1/(β0(T)c0 + β1(T) c1 +β2(T)c2) (2)
在一些實施例中，重複計算溫度T 、溫度相依值β0 (T )、β1 (T )、β2 (T )、與α (T )、以及增益校正因數G ，直到溫度T 與增益校正因數G 收斂至各別的值為止（例如根據預定的收斂演算法）。隨後可校正ADC 202的（未經校正的）輸出訊號Vout，此係藉由將輸出訊號Vout的量值乘上增益校正因數G 。在一些實施例中，處理單元210可儲存最終T 值，並提供T 作為輸出值。因為來自本文所說明的計算（及（或）（例如）來自收斂演算）的裝置溫度T 成為經校正值，藉由提供T 作為輸出值，系統200可作為應力補償整合式溫度感測器。
在一些實施例中，處理單元210由一或更多個多項方程式判定增益校正因數G 。例如，處理單元201可由前述方式判定溫度相依值β0 (T )、β1 (T )、與β2 (T )、以及α (T )。可基於溫度相依值組、參考值組c0 、c1 、與c2 、經校準帶隙電壓Vptat、Vcal_npn、與Vcal_pnp、以及受應力損害的參考電壓Vref，來產生多項式。隨後可對多項式求解以得出未知數G 與應力改變∆σ，此將於下文進一步說明。
ADC 202持續取樣並將來自校準電路208的由多工器208選擇的校準電壓組轉換成參考值c0 、c1 、與c2 。這些校準電壓之一或更多者，可為一或更多個電晶體的基極對射極電壓以及PTAT電壓的線性組合。在一些實施例中，此線性組合可包含其他電壓成分，諸如曲線補償電壓。根據各種實施例，參考值組係基於由pnp電晶體得出的至少一個基極對射極電壓以及由npn電晶體得出的至少一個基極對射極電壓。
第3A圖與第3B圖為根據本揭示內容的各種態樣的校正環境應力與機械應力所引入的誤差的進一步的範例系統300的示意圖。在這些範例實施例中，參考值組省略了前述基極對射極電壓中之一者，並替代地包含基於由pnp電晶體得出的基極對射極電壓的參考值以及基於純PTAT電壓的參考值的結合者（第3A圖），或包含基於由npn電晶體得出的基極對射極電壓的參考值與基於純PTAT電壓的參考值的結合者（第3B圖）。
在所繪製的範例中，校準電路208產生校準帶隙電壓Vptat與Vcal_npn、或Vptat與Vcal_pnp。如針對第2圖所說明的，參考值c0 與c1 由ADC 202產生，且溫度相依值β0 (T )、β1 (T )、與α (T )被判定。在一些實施例中，可藉由基於這些所判定的值求解未知的多項式，以計算增益校正因數G 。在一些實施例中，可藉由將每一溫度相依值（例如β0 (T )與β1 (T )）乘上各別參考值（例如c0 與c1 ）、將每一結果加總、以及判定總和的倒數，來計算增益校正因數G 。
對於第3A圖與第3B圖，使用在系統300中的校準電路208的類型，係可基於ADC Vref 204的部件類型。由此，校準電路208所省略的校準電壓，可由ADC Vref 204所實施的雙極性類型來免費補充。例如，若從npn裝置導出Vref 204，則可使用省略Vcal_npn並實施Vcal_pnp的校準電路208。若從pnp裝置導出Vref 204，則可使用省略Vcal_pnp並使用Vcal_npn的校準電路208。換言之，若校準電路208省略Vcal_npn，則ADC Vref 204係可基於npn裝置。若校準電路208省略Vcal_pnp，則ADC Vref 204係可基於pnp裝置。
第4圖為根據本揭示內容的各種態樣的校正由引入調節器的受應力損害的訊號所產生的調節器輸出電壓的範例系統400的示意圖。如針對第2圖與第3圖所說明的，系統400包含ADC 202、Vref 204、多工器(MUX) 206、校準電路208、處理單元210、以及數位增益校正緩衝器212。系統400亦包含數位類比轉換器(digital-to-analog converter, DAC)216以及電壓調節器電路218。
系統400耦接至調節器電路218，以校正調節器電路的輸出Vout。在所繪製的範例中，多工器206連接至校準電路208與作為感測端點214的調節器輸出電壓Vout，並經配置以提供選自調節器輸出電壓Vout、第一經校準pnp電壓Vcal_pnp、與第二經校準npn電壓Vcal_npn之一者的類比訊號。
在所繪製的範例中，DAC 216基於伺服迴路控制演算法220接收經校正的ADC 202的輸出。演算法220控制伺服迴路的排序、時序、以及計算能力。在一些實施例中，由處理單元210執行伺服迴路控制演算法220。在一些實施例中，演算法係被實施於伺服迴路控制器中（在第4圖中的參考220），位於ADC 202與DAC 216之間以接收經校正的ADC 202的輸出。ADC 202或數位伺服控制器220的輸出，被由DAC 216轉換成類比形式，並被進一步提供至調節器電路218作為參考電壓。在一些實施例中，數位類比轉換的精度係由相對慢的伺服迴路決定。電壓調節器由伺服迴路配置以處理快速的輸出暫態以及負載調節/線調節。
在本發明所屬技術領域中具有通常知識者將理解到，可使用各種不同的科技與技術之任意者，來呈現由本文所述系統與電路所產生的（或在本文所述系統與電路中的）資訊與訊號。例如，前述說明全文中所提及的資料、指令、命令、資訊、訊號、位元、符號、以及晶片，可由電壓、電流、電磁波、磁場或粒子、光學場或粒子、或以上之任意結合者來呈現。
第5圖為根據本揭示內容的各種態樣的用於產生應力補償帶隙參考電壓的範例電路500。在所繪製的範例中，產生兩個非常高精度的帶隙參考電壓，其中一個由第一參考電路502以垂直pnp電晶體實施，以及另一個由第二參考電路504以垂直npn電晶體實施。兩種裝置類型回應於相同或類似的應力、具有不同的敏感度、並基於兩個經修整帶隙參考之間的離差，電路500可協助估計及（或）校正由於總體電路應力改變所造成的有效參考電壓的絕對誤差。電路500亦產生與溫度成比例的經校準參考電壓(Vptat)。
參考電路502產生參考電壓Vcal_pnp。參考電路502包含第一與第二pnp電晶體Q1與Q2，第一pnp電晶體Q1與第二pnp電晶體Q2位於匹配對配置中（例如，在電流鏡配置中或差動對配置中）。在所繪製的範例中，參考電路502以差動對配置實施Q1與Q2。每一電晶體的射極面積可為不同，例如Q2的射極面積為Q1射極面積的N倍。在所繪製的範例中，N等於8。電晶體Q1與Q2在它們的射極處並聯連接至共用電流源MP1。在所繪製的範例中，MP1為p通道mosfet。為了本揭示內容的說明目的，使用縮寫「MP」標定p通道mosfet，同時使用縮寫「MN」標定n通道mosfet。瞭解到，所使用的mosfet類型可在些微的電路變異下互換使用。
根據一些實施例，動態元件匹配部件DEM可被連接在Q1與Q2各自的基極與集極處，且經配置以利用動態元件匹配，以在匹配輸入對的電晶體之間循環，以補償局部應力效應。各自穿過R1、與R2及R3的集極電流I1與I2，可被保持為固定且均等。
電阻器R4與R5作為分壓器，在節點n1產生電位Vn1以偏壓Q1，且基極電流IbaseQ1從Q1的基極加入節點n1（在R4與R5之間），產生β敏感度(beta sensitivity)（例如在Q2基極處）。R4/R5分壓器係由流過電流源MN1的電流供電。MN1係由放大器I0以及分別跨R1與R2的電壓電位Vn2與Vn3之間的差異來控制。
基於第二分壓器的輸出產生電壓電位Vn4，第二分壓器將跨在連接Q2基極的電阻器R6與R7上的電壓分壓。在操作時，MN2從R5汲取等量的電流。MN2係由放大器I1與電位Vn1與Vn4之間的差異來控制。根據各種實施例，MN2汲取等於電流IbaseQ1（經由Q1基極）的電流Imn2。藉由從節點n1移除Imn2（且因此從R5移除Imn2），跨在R5上的電壓降（例如在Vn4處量測到的）精確地呈現與溫度成比例(PTAT)的電壓，而不具有基極電流誤差。
根據各種實施例，放大器I2基於（例如）電壓電位Vn4與電壓電位Vn2（跨在R1上）之間的差異，來控制電流源MP1。由此，除了集極電流均等以外，放大器I2迫使Q1與Q2的集極電流成為PTAT。
第二參考電路504包含放大器I3，放大器I3基於（例如）Vn4與分壓器輸出Vn5（基於電阻器R8與R9）之間的差異，來控制MN3。在MN2汲取電流Imn2（例如均等於或基於IbaseQ1）時，節點n1（在R4與R5之間）以及節點n4（在R6與R7之間）被迫使為相同的(PTAT)電位。Vn4隨後可被由放大器I3與MN3（亦即基於對R8、R9、與R10選擇的值）鏡射並往上增益，以產生Imn3。跨在電阻器R8與R9上的PTAT電位被產生，且被輸出以作為PTAT參考電壓Vptat。
參考電路504進一步產生參考電壓Vcal_npn。參考電路504包含電流鏡，其中PTAT電流Imn3被放大器I4與MP2複製為PTAT電流Imp2。放大器I5經配置以作為單增益緩衝器，以維持npn電晶體Q3的均等的射極與集極電壓。Q3的射極面積可不同於Q1與Q2的射極面積，例如，Q3的射極面積為Q1射極面積的X倍。在所繪製的範例中，X等於28。PTAT電流Imp2在Q3中產生基極對射極電壓電位，基極對射極電壓電位亦為PTAT且被輸出以作為Vcal_npn。
除了全域封裝應力以外，在塑料封裝中使用的模具化合物填充物中的二氧化矽顆粒可在裝置表面上產生點應力。點應力隨著時間與溫度改變的變異，可造成參考帶隙的絕對電壓的顯著改變。在一些實例中，若二氧化矽粒子直接在裝置的帶隙核心中的1x裝置上施加應力，則裝置隨著溫度改變可展示異常的效能。為了減輕此效應，一些製程在晶粒表面上提供相對厚的正形塗層，諸如聚亞醯胺或PBO。為了更進一步減少局部應力的效應，電路500的一些實施例可使Q1的位置交替（例如在晶粒內）。藉由使用空間性平均，有效帶隙電壓可對應於帶隙核心中的平均應力。npn裝置Q3可由形心(centroid)方式位於Q1/Q2陣列內，以經受與pnp裝置相同的平均應力。
如前述，本科技判定溫度相依值β0 (T )、β1 (T )、與β2 (T )，溫度相依值β0 (T )、β1 (T )、與β2 (T )對應於ADC 202所產生的參考值c0 、c1 、與c2 。該等溫度相依值可係基於當前溫度T 從查找表判定，或可係基於所取樣值即時計算出，並可被使用在增益校正因數G 的計算中。另外或替代地，可對未知數G 與應力變化∆σ求解多項式。除了校準帶隙電壓（例如，Vptat與Vcal_npn及（或）Vcal_pnp）以外，這些多項式亦可基於溫度相依值組（例如β0(T)、β1(T)、β2(T)、與α(T)）、參考值組（例如c0、c1、與c2）、受應力損害的參考電壓Vref的結合。
提供下列範例以解釋可如何產生（例如基於即時值或訓練資料）溫度相依值組及（或）用於求解G的多項式。第一範例實施例
使用校準電路208所產生的三個電壓VPTAT 、VCALNPN 與VCALPNP ，可界定兩個高精度參考帶隙（其中係數g1與g2可為設計函數）：
Figure 02_image001
(3)
係數g1 與g2 可為設計函數，且α 為最終修整係數。可由最終測試修整係數α 與理想參考電壓VREF( Ideal ) 計算出溫度T。在下面的推導中，所有參數為裝置溫度T的函數（除了VREF(Ideal) 以外）。所合成的參考電壓VBGNPN 與VBGPNP 受到許多電路誤差來源、在裝置最終測試修整時所判定的初始封裝應力（例如由係數σtrim 代表）、以及由於封裝老化以及額外的板裝設應力所造成的應力改變Δσ的影響。
使用第5圖的範例電路拓樸，以及斬波與動態元件匹配，帶隙電壓可被製為對電路不完美性不敏感。隨著時間推移，傳送至帶隙核心的應力將改變Δσ，且參考電壓VBGNPN 與VBGPNP 將根據下式改變：
Figure 02_image003
(4) 其中an 與bn 為範例應力敏感度係數（兩者可不同），且VREF(Trim) 與VCAL(Trim) 各別為在裝置經受初始封裝應力以及根據最終測試係數修正時的值。
在一般操作期間，ADC 202可以非常高的精度，量測校準帶隙電壓產生的三個電壓VCALNPN 、VCALPNP 與VPTAT 與ADC參考電壓204(VREF )之間的比例，即使VREF 的絕對值可具有大誤差：
Figure 02_image005
(5)
對應於三個校準帶隙電壓的轉換的ADC參考值c0 、c1 與c2 ，可用於計算下列比例（代換(5)入(3)）：
Figure 02_image007
(6)
在一個範例中，使用在第2圖中數位增益校正方塊中的ADC增益校正因數G ，被判定以縮放非理想ADC輸出碼cADC ：
Figure 02_image009
(7)
在最終測試時帶隙電壓的初始值，可被儲存在記憶體中作為比例g3 、g4 ：
Figure 02_image011
Figure 02_image013
(8)
代換(5)入(6)，得到：
Figure 02_image015
(9)
將(4)除以VREF 並代換(6)與(9)，得到對於兩個未知數G 與Δσ的兩個多項式：
Figure 02_image017
(10)
在一些實施例中，藉由首先消去增益校正因數G ，並隨後由n次多項式的根找出Δσ，來解出兩式：
Figure 02_image019
(11)
在一些實施例中，可使用一階趨近(N =1)，且因此方程式可簡化為：
Figure 02_image021
(12)
例如，對於增益校正因數G 的閉合形式解答，可為ADC轉換碼c0 、c1 與c2 與修整係數β0 、β1 與β2 之間的簡單乘法累加運算(MAC)，並由倒數接續：
Figure 02_image023
(13) 其中在一些實施例中：
Figure 02_image025
(14)
前述範例中的所有修整係數，可為溫度T 的函數。因此，方程式求解者可藉由使用未經校正參考電壓估算溫度來開始：T '=αVPTAT /VREF . 所有修整係數β0 、β1 、與β2 可被計算為在估算溫度T '下的溫度相依值，且隨後判定增益校正因數G 。對於溫度估算的下一遞迴，可為T =αGVPTAT /VREF ，且程序可被執行數次，直到G 與T 的解收斂為止。
總結之，由本技術實施的一階應力補償演算法可包含： 1. 將溫度初始化為T =300K（值並非關鍵，應位於正常操作條件下）。 2. 將增益校正因數初始為G =1。 3. 使用ADC，轉換校準帶隙電壓
Figure 02_image027
、
Figure 02_image029
與
Figure 02_image031
並得到ADC碼c0 、c1 與c2 。 4. 計算溫度
Figure 02_image033
。 5. 使用數位查找表，計算溫度相依修整係數
Figure 02_image035
與
Figure 02_image037
以及
Figure 02_image039
。 6. 計算
Figure 02_image041
。 7. 計算G =1/x。 8. 重複步驟(4-7)，直到T 與G 的估算值收斂為止。第二範例實施例
在ADC參考VREF (204)係基於高精度帶隙電壓（例如npn或pnp）且校準電路208係基於互補雙極性類型時，產生電壓VCAL （例如Vcal_pnp或Vcal_npn）與VPTAT ，應力補償可僅需要兩個ADC轉換：
Figure 02_image043
(15)
可由最終測試修整係數α 與理想參考電壓VREF( Ideal) 計算出溫度T。在下面的推導中，所有參數為裝置溫度T的函數（除了VREF(Ideal) 以外）。
Figure 02_image045
(16)
在使用高精度設計技術時，VREF 與VCAL 電壓的應力相依性可包含：
Figure 02_image047
(17) 其中an 與bn 為範例應力敏感度係數，且VREF( Trim ) 與VCAL(Trim) 各別為在裝置經受初始封裝應力以及根據最終測試係數修正時的值。
將(17)中的第一方程式除以VREF(Ideal) ，得到：
Figure 02_image049
(18)
將(17)中的第二方程式除以(17)中的第一方程式，得到：
Figure 02_image051
(19)
Figure 02_image053
(20)
可在最終測試判定兩個係數
Figure 02_image055
與
Figure 02_image057
，此兩係數可用於推導對於G 與Δσ的多項方程式系統，藉由分別在(18)與(20)中代換
Figure 02_image059
與
Figure 02_image061
：
Figure 02_image063
(21)
在由(25)判定增益校正因數G 之後可計算對於溫度估算值的下一遞迴，並可包含方程式
Figure 02_image033
。可執行前述程序，直到G 與T 收斂至各自的穩定值（例如根據預定收斂演算法）。
第6圖為根據本揭示內容的各種態樣的校正電路內受應力損害的訊號的示例性程序的流程圖。為了解釋的目的，本文參照第1圖至第5圖以及本文所說明的部件及（或）程序，說明示例性程序600的各種方塊。可例如由本文所說明的各種切換電容器調節器電路之任意者，來實施程序600的方塊之一或更多者。在一些實施例中，方塊之一或更多者可被實施為與其他方塊分離，並藉由一或更多個不同的處理器或裝置實施。進一步的，對於解釋的目的，將示意性程序600的方塊說明為依序列（或線性）發生。然而，示例性程序600的多個方塊可並行發生。此外，不必需由所圖示的次序執行示例性程序600的方塊，及（或）不必需執行示例性程序600的方塊的一或更多者。
在所繪製的示例性流程圖中，ADC 202接收來自校準電路208的第一經校準電壓、第二經校準電壓、以及受應力損害的參考電壓（例如Vref）(602)，第一經校準電壓基於一或更多個pnp電晶體的基極對射極電壓（例如Vcal_pnp），第二經校準電壓基於一或更多個npn電晶體的基極對射極電壓（例如Vcal_npn）。ADC 202亦可接收基於pnp電晶體之一者的基極對射極電壓的與絕對溫度成比例的電壓（例如「經校準PTAT電壓」或Vptat）。根據各種實施例，該等電壓被由校準電路208初始產生、由多工器206選擇、並由ADC 202轉換成數位值。
根據各種實施例，校準電路208可操作第一與第二pnp電晶體，第一pnp電晶體與第二pnp電晶體位於匹配對配置中，基於穿過第一pnp電晶體的第一基極的第一基極電流以及穿過第二pnp電晶體的第二基極的第二基極電流，此一或更多個pnp電晶體包含此第一與第二pnp電晶體。基於從分壓器移除等於第一基極電流（例如IbaseQ1）的電流，校準電路208可進一步產生初始的與溫度成比例的電壓（「初始PTAT電壓」）於連接於第一pnp電晶體的第一基極處的分壓器第一節點（例如n1）。所移除的電流可例如基於在第一pnp電晶體的第一基極處的第一電壓電位（例如Vn1）與基於連接至第二pnp電晶體的第二基極的電阻器的第二電壓電位（例如Vn4）之間的差異。經校準的PTAT電壓可係基於初始PTAT電壓的函數。可基於pnp電晶體之一者的基極對射極電壓與經校準PTAT電壓的總和，來產生第一經校準電壓。
ADC 202至少基於第一經校準電壓、第二經校準電壓、以及受應力損害的參考電壓，產生一組參考值(604)。可基於第一經校準電壓與受應力損害的參考電壓來判定參考值組的第一參考值，並可基於第二經校準電壓與受應力損害的參考電壓來判定參考值組的第二參考值。可基於經校準PTAT電壓與受應力損害的參考電壓來判定參考值組的第三參考值。
處理單元210基於參考值組與溫度相依值組的函數，來計算增益校正因數(606)。在一些實施例中，基於初始增益校正值與參考值組的第一參考值，來計算溫度。可基於計算出的溫度來計算溫度相依值組。在一些實施例中，可基於由所計算出的溫度索引尋找查找表，來判定溫度相依值組。在計算增益校正因數時，處理單元210可重複計算溫度、溫度相依值組、以及增益校正因數，直到溫度與增益校正因數收斂至各別值為止。由此，每一溫度計算可基於最後計算出的增益校正因數。
在一些實施例中，計算增益校正因數，可包含將溫度相依值組中的每一溫度相依值乘上參考值組中的各別參考值、將每一結果加總、以及判定總和的倒數。在一些實施例中，計算增益校正因數，可包含基於參考值組、溫度相依值組、第一經校準電壓、第二經校準電壓、經校準PTAT電壓、與受應力損害的參考電壓來產生一或更多個多項式，並在多項式內求解未知值。例如，可對兩個多項式求解以得出未知增益校正因數G 與應力改變∆σ。
處理單元210接收基於受應力損害的參考電壓的輸出訊號(608)，並基於增益校正因數調整（例如校正）輸出訊號(610)。如前述，因為來自前述計算的裝置溫度T 為經校正值，所以藉由提供T 作為輸出值，本揭示內容的各種系統可作為應力補償整合式溫度感測器。
連同本文所揭示之特定實施例所說明的方法、序列及（或）演算法，可被直接以硬體體現、在由處理器執行的軟體模組中體現、或在前兩者的結合中體現。軟體模組可常駐於RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、可移除式碟片、CD-ROM、或任何其他技術領域中習知的儲存媒體形式。示例性儲存媒體被耦接至處理器，使得處理器可從儲存媒體讀取資訊，並寫入資訊至儲存媒體。或者，儲存媒體可整合於處理器內。
因此，根據所揭示態樣的實施例與實作，可包含體現快取的重複資料刪除的方法的非暫態性電腦可讀取媒體。因此，本發明不限於所圖示說明的範例，且用於執行本文所述功能性的任何手段被包含在本發明的特定實施例中。
儘管前述揭示內容顯示了本發明的說明性特定實施例，但應注意到可在此進行各種改變與修改而不脫離隨附申請專利範圍所界定的發明範疇。根據本文所述本發明特定實施例的方法請求項的功能、步驟及（或）動作，不需被由任何特定的次序執行。再者，儘管本發明的元素可被說明（或被主張）為單數形式，但亦思及了其複數形式，除非明確說明其限制為單數形式。
200‧‧‧範例系統202‧‧‧類比數位轉換器(ADC)204‧‧‧參考電壓(Vref)206‧‧‧多工器(MUX)208‧‧‧校準電路210‧‧‧處理單元212‧‧‧數位增益校正緩衝器214‧‧‧感測端點216‧‧‧數位類比轉換器(DAC)218‧‧‧電壓調節器電路220‧‧‧伺服迴路控制演算法300‧‧‧範例系統400‧‧‧範例系統500‧‧‧範例電路600‧‧‧示例性程序602-610‧‧‧步驟方塊
呈現附加圖式以幫助說明範例態樣，且附加圖式僅被單純提供為說明具體實施例，而並非用於限制具體實施例。
第1圖為根據本揭示內容的各種態樣的繪製垂直pnp與npn裝置的示例性應力敏感性的圖表。
第2圖為根據本揭示內容的各種態樣的校正在系統部件上的應力所引入的誤差的範例系統的示意圖。
第3A圖與第3B圖為根據本揭示內容的各種態樣的校正環境應力與機械應力所引入的誤差的進一步的範例系統的示意圖。
第4圖為根據本揭示內容的各種態樣的校正由引入調節器的受應力損害的訊號所產生的調節器輸出電壓的範例系統的示意圖。
第5圖為根據本揭示內容的各種態樣的用於產生應力補償帶隙參考電壓的範例電路。
第6圖為根據本揭示內容的各種態樣的校正電路內受應力損害的訊號的示例性程序的流程圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
200‧‧‧範例系統
202‧‧‧類比數位轉換器(ADC)
204‧‧‧參考電壓(Vref)
206‧‧‧多工器(MUX)
208‧‧‧校準電路
210‧‧‧處理單元
212‧‧‧數位增益校正緩衝器
214‧‧‧感測端點
216‧‧‧數位類比轉換器(DAC)
218‧‧‧電壓調節器電路
220‧‧‧伺服迴路控制演算法

Claims (23)

  1. 一種訊號校正方法，包含以下步驟：接收電壓步驟，接收基於一或更多個pnp電晶體的一基極對射極電壓的一第一經校準電壓、基於一或更多個npn電晶體的一基極對射極電壓的一第二經校準電壓、以及一參考電壓；判定參考值組步驟，基於該第一經校準電壓、該第二經校準電壓、以及該參考電壓，來判定一參考值組；計算增益校正因數步驟，基於該參考值組與一溫度相依值組的一函數，來計算一增益校正因數；接收輸出訊號步驟，接收基於該參考電壓的一輸出訊號；以及調整輸出訊號步驟，基於該增益校正因數調整該輸出訊號。
  2. 如請求項1所述之方法，該方法進一步包含以下步驟：計算溫度步驟，基於一初始增益校正值與該參考值組的一第一參考值，來計算一溫度；計算溫度相依值組，基於該所計算出的溫度計算該溫度相依值組；以及重複計算該溫度、該溫度相依值組、以及該增益校正因數，直到該溫度與該增益校正因數收斂至各別值 為止，其中每一溫度計算係基於一最後計算出的增益校正因數。
  3. 如請求項2所述之方法，該方法進一步包含以下步驟：基於由該所計算出的溫度，索引尋找一查找表，來判定該溫度相依值組；其中計算該增益校正因數的該計算增益校正因數步驟，包含以下步驟：將該溫度相依值組中的每一溫度相依值乘上該參考值組中的一各別參考值、將每一結果加總、以及判定該總和的一倒數。
  4. 如請求項1所述之方法，該方法進一步包含以下步驟：接收第一電壓步驟，接收基於該等pnp電晶體之一者的一基極對射極電壓的一第一電壓，該第一電壓與絕對溫度成比例，其中基於該第一經校準電壓與該參考電壓來判定該參考值組的一第一參考值，其中基於該第二經校準電壓與該參考電壓來判定該參考值組的一第二參考值，其中基於該第一電壓與該參考電壓來判定該參考值組的一第三參考值。
  5. 如請求項4所述之方法，其中計算該增益校 正因數的該計算增益校正因數步驟，包含以下步驟：由基於該參考值組、該溫度相依值組、該第一經校準電壓、該第二經校準電壓、該第一電壓、與該參考電壓的一或更多個多項式，來判定該增益校正因數。
  6. 如請求項4所述之方法，其中該第一經校準電壓對應於該一或更多個pnp電晶體的該基極對射極電壓與該第一電壓的一總和。
  7. 如請求項6所述之方法，其中該第一經校準電壓、該第二經校準電壓、與該第一電壓係由一參考電路產生，該參考電路經配置以：操作第一與第二pnp電晶體，該等第一pnp電晶體與第二pnp電晶體位於一電流鏡配置中，基於穿過該第一pnp電晶體的一第一基極的一第一基極電流以及穿過該第二pnp電晶體的一第二基極的一第二基極電流，該一或更多個pnp電晶體包含該等第一與第二pnp電晶體；以及基於從一分壓器移除等於該第一基極電流的一電流，產生一初始的與絕對溫度成比例的電壓(PTAT)於連接於該第一pnp電晶體的該第一基極處的該分壓器的一第一節點，其中該第一電壓係基於該初始PTAT電壓的一函數。
  8. 如請求項7所述之方法，其中該移除的電流，係基於該第一pnp電晶體的該第一基極處的一第一電壓電位，與基於連接至該第二pnp電晶體的一第二基極的一電阻器的一第二電壓電位之間的一差異。
  9. 如請求項7所述之方法，其中一多工器向一類比數位轉換器提供選自該第一經校準電壓、該第二經校準電壓、該第一電壓、以及一或更多個類比輸入訊號的一類比訊號，其中該類比數位轉換器基於該參考電壓以及該第一經校準電壓、該第二經校準電壓、與該第一電壓中之一所選電壓，來產生該參考值組的每一各別參考值，並基於該參考電壓與該類比輸入訊號產生該輸出訊號，以及其中一處理器接收來自該類比數位轉換器的該參考值組以及該輸出訊號、計算該增益校正因數、並基於該增益校正因數來調整該輸出訊號。
  10. 如請求項1所述之方法，其中該參考電壓為一受應力損害的參考電壓。
  11. 一種訊號校正電路，包含：接收構件，用於接收基於一或更多個pnp電晶體的一基極對射極電壓的一第一經校準電壓、基於一或更多個npn電晶體的一基極對射極電壓的一第二經校準 電壓、以及一參考電壓；判定構件，用於基於該第一經校準電壓、該第二經校準電壓、以及該受應力損害的參考電壓，來判定一參考值組；計算構件，用於基於該參考值組與一溫度相依值組的一函數，來計算一增益校正因數；接收構件，用於接收基於該參考電壓的一輸出訊號；以及校正構件，用於基於該增益校正因數調整該輸出訊號。
  12. 如請求項11所述之電路，其中該參考電壓為一受應力損害的參考電壓。
  13. 一種用於校準一輸出訊號的系統，包含：一校準電路，該校準電路提供基於一或更多個pnp電晶體的一基極對射極電壓的一第一經校準pnp電壓，以及基於一或更多個npn電晶體的一基極對射極電壓的一第二經校準npn電壓；一多工器，該多工器連接至該校準電路與一感測端點，且該多工器並經配置以提供選自該感測端點處的一感測訊號、該第一經校準pnp電壓、與該第二經校準npn電壓的一類比訊號；以及一類比數位轉換器，該類比數位轉換器經配置以產 生基於該多工器所選擇的該類比訊號以及一參考電壓的一數位輸出訊號；一處理器，該處理器經配置以：控制該多工器以對該類比數位轉換器取樣該第一經校準pnp電壓、該第二經校準npn電壓、以及該感測訊號；接收來自該類比數位轉換器的一參考值組，該參考值組係基於該參考電壓以及該多工器對該第一經校準pnp電壓與該第二經校準npn電壓的一取樣；基於一參考值組與一溫度相依值組，來計算一增益校正因數；基於該增益校正因數調整該數位輸出訊號，以校正該參考電壓引入的誤差。
  14. 如請求項13所述之系統，其中該處理器進一步經配置以：基於一初始增益校正值與該參考值組的一第一參考值，來計算一溫度；基於該所計算出的溫度計算該溫度相依值組；以及重複計算該溫度、該溫度相依值組、以及該增益校正因數，直到該溫度與該增益校正因數收斂至各別值為止，其中每一溫度計算係基於一最後計算出的增益校正因數。
  15. 如請求項14所述之系統，其中該處理器進一步經配置以：基於由該所計算出的溫度，索引尋找一查找表，來判定該溫度相依值組；其中計算該增益校正因數包含：將該溫度相依值組中的每一溫度相依值乘上該參考值組中的一各別參考值、將每一結果加總、以及判定該總和的一倒數。
  16. 如請求項14所述之系統，其中該處理器進一步經配置以：基於該溫度的該重複計算的一收斂，來提供一輸出溫度值。
  17. 如請求項13所述之系統，其中該校準電路進一步提供基於該等pnp電晶體之一者的一基極對射極電壓的一電壓，該電壓與絕對溫度成比例，其中基於該第一經校準pnp電壓與該參考電壓來判定該參考值組的一第一參考值，其中基於該第二經校準npn電壓與該受應力損害的參考電壓來判定該參考值組的一第二參考值，以及其中基於該第一電壓與該參考電壓來判定該參考值組的一第三參考值。
  18. 如請求項17所述之系統，其中由基於該參考值組、該溫度相依值組、該第一經校準pnp電壓、 該第二經校準npn電壓、該第一電壓、與該參考電壓的一或更多個多項式，來判定該增益校正因數。
  19. 如請求項18所述之系統，其中該第一經校準pnp電壓對應於該一或更多個pnp電晶體的該基極對射極電壓與該第一電壓的一總和。
  20. 如請求項19所述之系統，其中該校準電路進一步經配置以：操作第一與第二pnp電晶體，該等第一pnp電晶體與第二pnp電晶體位於一電流鏡配置中，基於穿過該第一pnp電晶體的一第一基極的一第一基極電流以及穿過該第二pnp電晶體的一第二基極的一第二基極電流，該一或更多個pnp電晶體包含該等第一與第二pnp電晶體；以及基於從一分壓器移除等於該第一基極電流的一電流，產生一初始的與絕對溫度成比例的電壓(PTAT)於連接於該第一pnp電晶體的該第一基極處的該分壓器的一第一節點。 其中該第一電壓係基於該初始PTAT電壓的一函數。
  21. 如請求項20所述之系統，其中該移除的電流，係基於該第一pnp電晶體的該第一基極處的一第一電壓電位，與基於連接至該第二pnp電晶體的一第 二基極的一電阻器的一第二電壓電位之間的一差異。
  22. 如請求項20所述之系統，其中該多工器提供選自該感測端點處的一感測訊號、該第一經校準pnp電壓、該第二經校準npn電壓、與該第一電壓的一類比訊號，其中該類比數位轉換器基於該受應力損害的參考電壓以及該第一經校準pnp電壓、該第二經校準npn電壓、與該第一電壓中之一所選電壓，來產生該參考值組的每一各別參考值。
  23. 如請求項13所述之系統，其中該參考電壓為一受應力損害的參考電壓。
TW106127113A 2017-08-07 2017-08-10 受應力損害的訊號的校正電路 TWI742133B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/671,080 US10557894B2 (en) 2017-08-07 2017-08-07 Reference signal correction circuit
US15/671,080 2017-08-07

Publications (2)

Publication Number Publication Date
TW201910959A TW201910959A (zh) 2019-03-16
TWI742133B true TWI742133B (zh) 2021-10-11

Family

ID=65231552

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127113A TWI742133B (zh) 2017-08-07 2017-08-10 受應力損害的訊號的校正電路

Country Status (5)

Country Link
US (1) US10557894B2 (zh)
CN (1) CN110998478B (zh)
DE (1) DE112017007833T5 (zh)
TW (1) TWI742133B (zh)
WO (1) WO2019032099A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3627708B1 (en) * 2018-09-21 2021-08-18 Melexis Technologies NV Device for absolute voltage measurement
KR20220031022A (ko) * 2019-07-09 2022-03-11 자일링크스 인코포레이티드 위성 adc를 사용한 fpga의 루트 모니터링
US11709275B2 (en) * 2019-07-09 2023-07-25 Xilinx, Inc. Root monitoring on an FPGA using satellite ADCs
US10598729B1 (en) 2019-08-08 2020-03-24 Xilinx, Inc. Device monitoring using satellite ADCs having local voltage reference
US11271581B1 (en) 2020-05-18 2022-03-08 Xilinx, Inc. Time-multiplexed distribution of analog signals
CN117353739B (zh) * 2023-12-04 2024-03-26 上海芯炽科技集团有限公司 一种用于多增益档位的adc满量程校准方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200609704A (en) * 2004-06-30 2006-03-16 Analog Devices Inc A proportional to absolute temperature voltage circuit
US20090063081A1 (en) * 2007-09-05 2009-03-05 Accel Semiconductor (Shanghai) Limited Bridge sensor calibration
US20130088286A1 (en) * 2011-02-28 2013-04-11 Rf Micro Devices, Inc. Method of generating multiple current sources from a single reference resistor
TWI564692B (zh) * 2015-03-11 2017-01-01 晶豪科技股份有限公司 能隙參考電路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE516157C2 (sv) * 1999-05-28 2001-11-26 Ericsson Telefon Ab L M Rättning av statiska fel i en AD-omvandlare
US6917203B1 (en) 2001-09-07 2005-07-12 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Current signature sensor
US6828847B1 (en) * 2003-02-27 2004-12-07 Analog Devices, Inc. Bandgap voltage reference circuit and method for producing a temperature curvature corrected voltage reference
US7061325B2 (en) 2003-12-31 2006-06-13 Texas Instruments Incorporated Digital compensation for offset and gain correction
DE102004003853B4 (de) 2004-01-26 2009-12-17 Infineon Technologies Ag Vorrichtung und Verfahren zur Kompensation von Piezo-Einflüssen auf eine integrierte Schaltungsanordnung
DE102005029464B4 (de) 2005-06-24 2009-11-26 Infineon Technologies Ag Vorrichtung und Verfahren zum Ermitteln eines Kompensationssignals zum Kompensieren von Piezo-Einflüssen auf eine integrierte Halbleiterschaltung
US7777475B2 (en) 2008-01-29 2010-08-17 International Business Machines Corporation Power supply insensitive PTAT voltage generator
US7932772B1 (en) 2009-11-02 2011-04-26 Delphia Technologies, Inc. Curvature-compensated band-gap voltage reference circuit
US8324881B2 (en) 2010-04-21 2012-12-04 Texas Instruments Incorporated Bandgap reference circuit with sampling and averaging circuitry
US9389126B2 (en) * 2012-02-17 2016-07-12 Analog Devices, Inc. Method and apparatus for low cost, high accuracy temperature sensor
WO2015069263A1 (en) * 2013-11-07 2015-05-14 Advantest Corporation A method and apparatus for improving differential direct current ("dc") measurement accuracy
BR112017003724A2 (pt) * 2014-09-17 2017-12-05 Continental Automotive Gmbh calibração de sensores de corrente por meio de uma corrente de referência durante a medição de corrente
US9960733B2 (en) 2015-02-13 2018-05-01 Infineon Technologies Ag Stress compensated oscillator circuitry and integrated circuit using the same
DE102015202694A1 (de) 2015-02-13 2016-08-18 Infineon Technologies Ag Stresskompensierte Oszillatorschaltungsanordnung und integrierte Schaltung, die diese verwendet
US10103050B2 (en) 2015-02-16 2018-10-16 Infineon Technologies Ag System reference with compensation of electrical and mechanical stress and life-time drift effects
US20160252409A1 (en) * 2015-02-27 2016-09-01 Qualcomm, Incorporated Calibrated temperature sensing system
US10768057B2 (en) * 2017-03-30 2020-09-08 Oracle International Corporation Statistical temperature sensor calibration apparatus and methodology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200609704A (en) * 2004-06-30 2006-03-16 Analog Devices Inc A proportional to absolute temperature voltage circuit
US20090063081A1 (en) * 2007-09-05 2009-03-05 Accel Semiconductor (Shanghai) Limited Bridge sensor calibration
US20130088286A1 (en) * 2011-02-28 2013-04-11 Rf Micro Devices, Inc. Method of generating multiple current sources from a single reference resistor
TWI564692B (zh) * 2015-03-11 2017-01-01 晶豪科技股份有限公司 能隙參考電路

Also Published As

Publication number Publication date
DE112017007833T5 (de) 2020-04-23
US10557894B2 (en) 2020-02-11
US20190041471A1 (en) 2019-02-07
CN110998478A (zh) 2020-04-10
TW201910959A (zh) 2019-03-16
WO2019032099A1 (en) 2019-02-14
CN110998478B (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
TWI742133B (zh) 受應力損害的訊號的校正電路
US9804036B2 (en) Temperature sensor calibration
CN107367336B (zh) 用于温度感测的系统和方法
US11125627B2 (en) Device and method for determining a temperature or a temperature-dependent value usable for determining the temperature, temperature sensor, pressure sensor and combination sensor
US9347836B2 (en) Dynamic voltage reference for sampling delta based temperature sensor
US9281833B2 (en) Analog-to-digital converter with power supply-based reference
JP2008513766A (ja) デジタル温度センサ及びその較正
US20080259989A1 (en) Systems and Methods for Temperature Measurement Using N-Factor Coefficient Correction
US20150117495A1 (en) Systems and methods for on-chip temperature sensor
US20130144549A1 (en) Method for calibrating temperature sensors using reference voltages
GB2503995A (en) Temperature sensing using a bipolar transistor
US11181426B1 (en) Bias current variation correction for complementary metal-oxide-semiconductor (CMOS) temperature sensor
KR101375363B1 (ko) 서미스터를 이용한 온도 측정 장치
EP2757357A2 (en) Systems and methods for an auto-ranging temperature sensor
CN109029791B (zh) 一种抗反向厄利效应的温度传感器校准方法
US10605676B2 (en) Heater-assisted voltage calibration of digital temperature sensors
US20160238647A1 (en) System reference with compensation of electrical and mechanical stress and life-time drift effects
CN114878028A (zh) 温度误差检测方法、装置、设备和存储介质
JP3360814B2 (ja) Ａ／ｄ変換器
JP3084579B2 (ja) 温度センサのリニアライズ処理方法
KR20150122911A (ko) Cmos 온도 센서 및 이를 이용한 온도 측정 방법
Pertijs et al. Voltage calibration of smart temperature sensors
CN113340470B (zh) 一种温度传感器及其片上高精度校准方法
Yan et al. Voltage Calibration of BJT Based Temperature Sensor
Dumcius et al. The approximation aspects of characteristics of semiconductor temperature sensors