TWI740179B - 光阻去除方法 - Google Patents

光阻去除方法 Download PDF

Info

Publication number
TWI740179B
TWI740179B TW108124588A TW108124588A TWI740179B TW I740179 B TWI740179 B TW I740179B TW 108124588 A TW108124588 A TW 108124588A TW 108124588 A TW108124588 A TW 108124588A TW I740179 B TWI740179 B TW I740179B
Authority
TW
Taiwan
Prior art keywords
plasma ashing
ashing process
semiconductor substrate
photoresist removal
photoresist
Prior art date
Application number
TW108124588A
Other languages
English (en)
Other versions
TW202032295A (zh
Inventor
蕭忠仁
陳雅萍
林建宏
劉文斌
陳志文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202032295A publication Critical patent/TW202032295A/zh
Application granted granted Critical
Publication of TWI740179B publication Critical patent/TWI740179B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/335—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本揭露提供了一些光阻去除方法。光阻去除方法包括通過殘留氣體分析儀對正在經受測試電漿灰化製程的複數個半導體基板模型的每一者之製程狀態進行分析。用於半導體基板模型的測試電漿灰化製程使用複數個測試配方；光阻去除方法更包括基於殘留氣體分析儀的分析結果以及至少一個預期的性能標準，選擇測試配方之其中一者作為製程配方。此外，光阻去除方法包括根據製程配方，在半導體基板上進行電漿灰化製程，以從半導體基板上去除光阻層。

Description

光阻去除方法
本揭露實施例係關於一種光阻去除方法。
半導體裝置已廣泛用在各種不同的電子產品上，例如個人電腦、手機、數位相機及其他電子設備。半導體裝置的製造通常藉由依序沉積絕緣或介電層、導電層及半導體層的材料於半導體基板上，且利用微影技術以圖案化各種不同的材料層來形成電路組件及元件於半導體基板上。
在微影製程中，使用給定頻率的光將預期的圖案轉移到經受半導體製程的半導體基板(例如矽晶圓)上。光罩(photomask)(也稱為罩幕(mask)或倍縮光罩(reticle))用於允許和防止期望圖案中的光到達晶圓的材料層上方(例如光阻(photoresist，PR)層)，上述材料層對曝光產生化學反應，以去除光阻層的某些部分並留下其他部分。然後使用剩餘的光阻層來圖案化底下的層。因為保留在晶圓上的光阻材料可能導致製造的半導體裝置(例如積體電路)中的缺陷，所以在加工晶圓期間希望可從晶圓上完全去除光阻層(在圖案化底下的層之後)。
儘管現有的光阻去除設備和方法通常已經足夠用於其預期的目的，但它們並非在所有方面都完全令人滿意。
本揭露提供了一些光阻去除方法的實施例。光阻去除方法包括通過殘留氣體分析儀對正在經受測試電漿灰化製程的複數個半導體基板模型的每一者之製程狀態進行分析。用於半導體基板模型的測試電漿灰化製程使用複數個測試配方；光阻去除方法更包括基於殘留氣體分析儀的分析結果以及至少一個預期的性能標準，選擇測試配方之其中一者作為製程配方。此外，光阻去除方法包括根據製程配方，在半導體基板上進行電漿灰化製程，以從半導體基板上去除光阻層。
本揭露提供了光阻去除方法的另一些實施例。光阻去除方法包括在光阻去除設備中對半導體基板進行電漿灰化製程，以從半導體基板上去除光阻層。光阻去除方法更包括藉由殘留氣體分析儀偵測在電漿灰化製程中從光阻去除設備排出之副產物氣體中與選定類型的氣體分子相關之離子訊號。光阻去除方法亦包括比較在選定時間點偵測之離子訊號以及與選定時間點相關之期望離子訊號。此外，光阻去除方法包括基於比較之操作，當偵測之離子訊號以及期望離子訊號的差異超過與選定時間點相關之可接受數值之範圍時，發出警報狀況的指示。
本揭露提供了光阻去除方法的另一些實施例。光阻去除方法包括在光阻去除設備中對半導體基板進行電漿灰化製程，以從半導體基板上去除光阻層。光阻去除方法更包括藉由殘留氣體分析儀偵測在電漿灰化製程中從光阻去除設備排出之副產物氣體中與選定類型的氣體分子相關之離子訊號。光阻去除方法亦包括比較在選定時間點偵測到之離子訊號以及與選定時間點相關之期望離子訊號。此外，光阻去除方法包括當偵測到之離子訊號以及與選定時間點相關之期望離子訊號間存在差異時，調整電漿灰化製程之製程參數，以使偵測到之離子訊號與期望離子訊號校準。
以下公開內容提供了用於實現本揭露的不同特徵的許多不同實施例或示例。以下描述組件和佈置的具體示例以簡化本揭露。當然，這些僅僅是示例，而不是限制性的。例如，在以下描述中在第二特徵之上或之上形成第一特徵可以包括其中第一和第二特徵以直接接觸形成的實施例，並且還可以包括其中可以在其之間形成附加特徵的實施例。第一和第二特徵，使得第一和第二特徵可以不直接接觸。另外，本揭露可以在各種示例中重複參考數字及/或字母。該重複是為了簡單和清楚的目的，並且本身並不表示所討論的各種實施例及/或配置之間的關係。
此外，其中可能用到與空間相關用詞，例如“在…下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
總的來說，本揭露提供了關於從半導體基板上去除光阻(photoresist，PR)層的方法和用於實施此方法的光阻去除設備的示例性實施例。此方法利用設置於光阻去除設備中的殘留氣體分析儀(residue gas analyzer，RGA)來輔助調節用於光阻去除製程的配方(recipe)(包括多個製程參數)，以降低從半導體基板上去除整個光阻層所需的時間，且減少在光阻去除製程期間所產生的缺陷。在一些實施例中，殘留氣體分析儀還用於在光阻去除製程期間實時監控光阻去除製程的狀態。因此可以避免由於工具蝕刻速率偏移(tool etching rate shift)或光阻條件異常所引起的大量衝擊。本說明書描述了實施例的一些變化例。在各種圖式和示意性實施例中，相似的元件使用相似的標號。
參考第1A圖至第1F圖，其是根據一些實施例之在加工基板時處於各個連續階段的半導體基板的剖面圖。從第1A圖開始，在一些實施例中，半導體基板100是矽基板(例如矽晶圓)。然而，基板100亦可為鍺基板或包括任何其他合適的材料。此外，基板100可以包括化合物半導體，例如碳化矽、砷化鎵、砷化銦或磷化銦。此外，亦可提供如絕緣體上矽(silicon-on-insulator，SOI)及/或磊晶層的半導體佈置。基板100還可以包含各種主動或被動元件(未示出)，例如電晶體、二極體、電阻器、電容器和用於積體電路的其他合適的元件。
介電層110形成在基板100上方。在一些實施例中，介電層110例如可為低介電常數(low-k)的氟摻雜矽酸鹽玻璃(fluoride-doped silicate glass，FSG)，其中k是介電常數。然而，介電層110亦可以包括聚醯亞胺(polyimide)、Black Diamond® (加利福尼亞州聖塔克拉拉應用材料公司的產品)、乾凝膠(Xerogel)、氣凝膠(Aerogel)、無定形氟化碳(amorphous fluorinated carbon)及/或任何其它合適的多孔低介電常數材料。在一些實施例中，介電層110藉由化學氣相沉積(chemical vapor deposition，CVD)製程形成在基板100上。或者亦可藉由低壓化學氣相沉積(low-pressure CVD，LPCVD)、電漿增強化學氣相沉積(plasma-enhanced CVD，PECVD)、高密度電漿化學氣相沉積(high-density plasma CVD，HDPCVD)、旋轉塗佈(spin coating)或其他合適的製程形成介電層110。
在一些實施例中，介電層110作為金屬間介電層(intermetal dielectric layer，IMD layer)或層間介電層(interlayer dielectric，ILD)，以在基板100內的元件之間形成內連線。為了簡單和清楚起見，此處描述了一層金屬間介電層。然而，應理解的是，待製造的積體電路亦可包括多於一層的金屬間介電層以及其他用於互連在基板100中的主動和被動元件的絕緣層和金屬層。
在一些實施例中，藉由例如旋轉塗佈或化學氣相沉積(CVD)的任何方法中的任一種在介電層110上形成底部抗反射塗層(bottom anti-reflective coating，BARC)120。舉例來說，底部抗反射塗層120可以由氮氧化矽製成。然而，在一些實施例中，底部抗反射塗層120亦可包括碳氧化矽、氮化矽、氮化鉭或任何其他合適的材料。
在底部抗反射塗層120上形成光阻(罩幕)層130。光阻層130中具有藉由微影製程(未示出)所圖案化的開口140。微影製程通過罩幕(或倍縮光罩)將光阻層130暴露於輻射源，以對光阻層130進行圖案化。在一些實施例中，光阻層130包括正光阻。或者光阻層130可包括負光阻或其他合適的材料。輻射源是合適的光源，例如紫外光(ultra-violet UV)、深紫外光(deep ultra-violet，DUV)、或極紫外光(extreme ultra-violet，EUV)輻射源。舉例來說，輻射源可為但不限於波長為436nm(G線)或365nm(I線)的汞燈；波長為248nm的氟化氪(KrF)準分子雷射(excimer laser)；波長為193nm的氟化氬(ArF)準分子雷射；波長為157nm的氟(F2 )準分子雷射；或其他波長低於約100nm的光源。在一些實施例中，光阻層130係由鹼性顯影劑來進行顯影，以去除光阻層130露出的部分，並在光阻層130中留下開口140。應理解的是，可使用各種技術來圖案化光阻層130，並且微影僅是一種範例。
參考第1B圖和第1C圖，使用具有開口140的光阻(罩幕)層130在介電層110中形成特徵150(例如溝槽，參考第1C圖)。開口140露出底部抗反射塗層120的一部分。在一些實施例中，執行乾蝕刻製程(未示出)以去除底部抗反射塗層120的露出部分，進而形成被蝕刻的底部抗反射塗層。然而，亦可藉由濕蝕刻製程、化學蝕刻製程或其他合適的製程來蝕刻底部抗反射塗層120。然後藉由在介電層110上執行的反應離子蝕刻(reactive ion etching，RIE)製程160形成溝槽150。或者，可在用於蝕刻底部抗反射塗層120的製程或一些其他合適類型的去除製程之後繼續蝕刻溝槽。
在介電層110的反應離子蝕刻期間，光阻層130的離子轟擊(ion bombardment)使光阻層130的最外層硬化並形成硬殼層(crust layer)170。硬殼層170難以溶解並且需要使用侵蝕性化學物質來去除光阻層130。因此，在一些實施例中，隨後在包括硬殼層170的光阻層130上執行電漿灰化製程，以從基板100去除整個光阻層。在一些實施例中，使用電漿源來產生反應性物質以與光阻層結合形成灰分(ash)，然後使用真空幫浦來去除灰分。舉例來說，電漿灰化製程可包括第一電漿灰化製程步驟和第二電漿灰化製程步驟。
參考第1D圖，在一些實施例中，執行第一電漿灰化製程步驟以去除光阻層130上方之硬化的硬殼層170。第一電漿灰化製程步驟例如包括光阻剝離製程180。在一些實施例中，光阻剝離製程180利用蝕刻化學品(當其轉換成電漿時可產生反應物質或蝕刻物質)和適於軟化和去除硬殼層170的蝕刻條件。舉例來說，蝕刻化學品包括含氟氣體(例如CF4 )、含氧氣體(例如O2 )、含氮氣體(例如N2 H2 )、其他合適的氣體或其組合。
參考第1E圖，在一些實施例中，執行第二電漿灰化製程步驟以去除光阻層剩餘的部分。舉例來說，第二電漿灰化製程步驟去除光阻層130和任何剩餘之硬化的硬殼層170。第二電漿灰化製程步驟可包括光阻剝離製程190。在一些實施例中，光阻剝離製程190利用蝕刻化學品(當其轉換成電漿時可產生反應物質或蝕刻物質)和適於去除光阻層剩餘的部分的蝕刻條件。舉例來說，蝕刻化學品包括含氧氣體(例如O2 )、含氮氣體(例如N2 H2 )、其他合適的氣體或其組合。在一些實施例中，光阻剝離製程180和光阻剝離製程190實施了不同的蝕刻條件(例如溫度、腔室壓力、和射頻(radio frequency，RF)功率等)。
應理解的是，電漿灰化製程還可以包括在第一和第二電化灰化製程步驟之後的額外電漿灰化製程步驟(未示出)。額外電漿灰化製程步驟用於從基板100去除電漿灰化製程期間產生的副產物。額外電漿灰化製程步驟包括光阻剝離製程，其利用蝕刻化學品(當其轉換成電漿時可產生反應物質或蝕刻物質)和適於基板100去除電漿灰化製程期間產生的副產物而不損壞低介電常數介電層110的蝕刻條件。舉例來說，蝕刻化學品包括含氧氣體(例如O2 )、含氮氣體(例如N2 )、其他合適的氣體或其組合。在一些實施例中，額外電漿灰化製程步驟的蝕刻條件(例如溫度、腔室壓力和射頻(RF)功率等)與第二電漿灰化製程步驟的蝕刻條件不同。
利用上述電漿灰化製程從基板100上完全去除剩餘的圖案化光阻層130，如第1F圖所示。基板100可以繼續進行後續的製程步驟(未示出)以完成金屬內連線的形成，例如用導電銅層填充溝槽150、以及平坦化導電層和介電層110。
參考第2圖，其示意性地示出根據一些實施例的光阻去除設備200的部分元件。光阻去除設備200配置以執行電漿灰化製程(例如上述電漿灰化製程)以從半導體基板上去除剩餘的圖案化光阻層。應注意的是，可將一些額外的元件增加到第2圖中的光阻去除設備200中，並且在光阻去除設備200的其他實施例中可以替換或減除下述的一些元件。
光阻去除設備200包括處理腔室201(也稱為電漿腔室)，在處理腔室201中具有基板支撐裝置202。基板支撐裝置202配置以在光阻去除製程(即電漿灰化製程)期間支撐半導體基板W。舉例來說，半導體基板W可以包括基板100和圖案化的材料層110、120、圖案化的光阻層130、和在基板100上形成的硬殼層170，如第1C圖所示。在一些實施例中，基板支撐裝置202是靜電吸座(electrostatic chuck，ESC)，其可使用靜電力來固定半導體基板W。然而，基板支撐裝置202亦可使用機械、真空或其他夾持技術來固定半導體基板W。
此外，加熱器203配置以加熱基板支撐裝置202，使得基板支撐裝置202上的半導體基板W的溫度保持在適合於電漿灰化製程的範圍內。在一些實施例中，電漿灰化製程的溫度在約190度至約210度的範圍內。
根據電漿灰化製程的要求，通過一或多個進氣口204(例如管道)將各種製程氣體(例如CF4 、O2 、N2 H2 、N2 等)供應到處理腔室201中。儘管未示出，每個管道204皆連接到氣體源，並且(節流)閥設置在相應的管道204上，以控制管道204中的氣體流速。藉由解離製程(ionization process，即解離製程氣體)，在處理腔室201中產生包括多個離子的電漿P。
如第2圖所示，在一些實施例中，處理腔室201接地的腔壁作為第一電極。處理腔室201中的基板支撐裝置202作為第二電極，其由射頻(RF)電源205供電。第一電極和第二電極形成電場，並藉由此電場加速電漿P的離子。在電漿灰化製程期間，加速的離子(也稱為反應物或蝕刻物質)撞擊半導體基板W未受保護的表面。因此，半導體基板W未受保護的表面上的原子被去除(dislodged)，以去除半導體基板W的一部分(例如第1C圖至第1E圖中所示的硬殼層170及/或圖案化光阻層130)。
應注意的是，雖然第2圖示出單個射頻電源205，但是在一些實施例中射頻電源205可以包括兩個分隔的射頻電源，即高頻射頻電源(high frequency RF source)和低頻射頻電源(low frequency RF source)。高頻射頻電源(未示出)用於解離製程氣體以產生電漿P。另一方面，低頻射頻電源(未示出)主要用於加速電漿P的離子，使得電漿P的離子轟擊能量可調節到適合於不同半導體層的蝕刻製程的水平。也就是說，為了調節蝕刻速率，可以相應地調節低頻射頻電源的振輻。
處理腔室201還可包括至少一個出氣口206(例如泵送管線)。在電漿灰化製程期間可能會產生大量的副產物氣體。可以藉由真空幫浦(未示出)並通過泵送管線206連續地去除這種副產物氣體。儘管未示出，但在一些實施例中，(節流)閥設置在泵送管線206上以控制其中的氣體流速。藉由調節進氣口(管道)204中的氣體流速和出氣口(泵送管線)206中的氣體流速，可以相應地調節處理腔室201內的腔室壓力。
在第2圖所示的實施例中，光阻去除設備200更包括殘留氣體分析儀(RGA)207。在一些實施例中，殘留氣體分析儀207可以安裝在泵送管線206上(例如位於靠近處理腔室201的泵送管線206上)且連接並開放於處理腔室201，以便藉由分析從處理腔室201排出的氣體副產物來實時監控光阻去除製程的狀態。在一些實施例中，使用Qualitorr遠程系統(Qualitorr Remote System，基於四極質譜儀(quadrupole mass spectrometer))作為殘留氣體分析儀207，但只要能成功進行操作，本揭露並不依賴於質譜儀的任何特定類型或設計。
一般來說，四極質譜儀係構建為具有四個導電桿，這四個導電桿圍繞共同軸而對稱地分佈。成對的相對導電桿連接到直流(direct current，DC)和射頻電壓供應器。待分析的氣體藉由標準裝置(例如用於解離氣體的燈絲)在導電桿前方的解離區域中進行解離，然後離子沿著導電桿之共同軸加速。對於導電桿中心之間的給定空間來說，選擇直流和射頻電壓以允許單一質量的離子(即E/M比(電荷與質量的比率))在穩定的軌道中振盪，從而到達位於導電桿遠端的離子偵測器。而所有其他離子的軌跡向外螺旋並終止於其中一個導電桿的表面。藉由提高射頻的頻率來增加離子質量的解析度。藉由改變直流與射頻電壓的比率來控制靈敏度。通常藉由電子倍增管(electron multiplier)或法拉第杯(Faraday cup)來偵測離子。
殘留氣體分析儀207的離子偵測器可以偵測具有選定質量的氣體分子(來自處理腔室201的副產物氣體中)的離子(電流)訊號，並藉由軟體處理將離子訊號轉換為氣體分壓。因此，殘留氣體分析儀207可用於在電漿灰化製程期間實時監控光阻去除製程的狀態。
舉例來說，參考第3圖，其是示出根據一些實施例的電漿灰化製程期間殘留氣體分析儀207的偵測結果的圖表。在此例中，對殘留氣體分析儀207進行操作以偵測在電漿灰化製造期間產生的副產物氣體中具有選定質量的氣體分子(例如CO2 )的離子訊號。然而，副產物氣體中所選定和偵測的氣體分子可為其他可以表示光阻去除製程狀態的合適氣體。
從第3圖中所示的偵測結果(即所偵測的離子訊號的變化)可知，硬殼層170(第1D圖)在(時間)點A(也稱為硬殼打開點) 時被完全去除。應理解的是，當製程氣體或電漿P去除硬殼層170並開始與硬殼層170下的光阻層130(第1D圖至第1E圖)反應時，產生的CO2 量開始逐漸增加。此外，根據第3圖所示的偵測結果，可以知道殘留的光阻層130被完全去除的(時間)點B。應理解的是，當完全去除殘留的光阻層130時，產生的CO2 量會減少或回到相對低水平。而且根據第3圖所示的偵測結果，可以獲得過度蝕刻(或灰化)的期間C，即點B和預定的(電漿灰化)製程終點之間的時間間隔。
應理解的是，光阻去除製程被期望會具有短的光阻去除時間，並且在光阻去除製程期間所產生的缺陷會很少。以下實施例提供了一種使用上述殘留氣體分析儀來輔助微調光阻去除製程的配方(即多個製程參數)的方法，使得光阻去除製程從半導體基板上去除整個光阻層所需的時間可減少，並且會減少產生的缺陷。
參考第4圖，其是根據一些實施例的光阻去除方法400的簡化流程圖。為了說明，將參考第2圖和第5圖所示的示意圖一併描述此流程圖。可以在不同的實施例中替換或消除下述的一些操作。或者可以在不同實施例中增加一些操作。光阻去除方法400包括多個操作(410、420、430、440)。
在操作410中，首先提供多個半導體基板模型。半導體基板模型(未示出)具有與光阻去除製程的半導體基板相同的結構配置(例如包括如第1C圖所示包括基板100、圖案化的材料層110、120、圖案化的光阻層130和在基板100上形成的硬殼層170的半導體基板W(第2圖))。在一些實施例中，在當藉由相同製造方法形成的一批半導體基板將經受光阻去除製程之情況下，前幾個半導體基板被稱為半導體基板模型。
然後使半導體基板模型經受上述的「測試」(tested)電漿灰化製程(例如在如第2圖所示的光阻去除設備200中進行)，以從每個半導體基板模型上去除光阻層。在一些實施例中(如第5圖所示)，電漿灰化製程包括第一電漿灰化製程步驟、第二電漿灰化製程步驟和額外電漿灰化製程步驟。先前已描述了第一、第二、和額外電漿灰化製程步驟的功能，故於此不再贅述。
在一些實施例中，第一電漿灰化製程步驟中的配方(包括一組製程參數，例如製程氣體類型、氣體流速、射頻功率和腔室壓力等)與第二電漿灰化製程步驟中的配方不同。舉例來說，在第一電漿灰化製程步驟中提供的製程氣體可以包括CF4 、O2 和N2 H2 ，並且在第二電漿灰化製程步驟中提供的製程氣體可以包括O2 和N2 H2 。第一電漿灰化製程步驟中的氣體流速可低於第二電漿灰化製程步驟中的氣體流速。第一電漿灰化製程步驟中的射頻功率和腔室壓力可以低於第二電漿灰化製程步驟中的射頻功率和腔室壓力。
在一些實施例中，額外電漿灰化製程步驟中的配方(包括一組製程參數，例如製程氣體類型、氣體流速、射頻功率和腔室壓力等)與第二電漿灰化製程步驟中的配方不同。舉例來說，在額外電漿灰化製程步驟中提供的製程氣體可以包括O2 和N2 ，並且在第二電漿灰化製程步驟中提供的製程氣體可以包括O2 和N2 H2 。額外電漿灰化製程步驟中的氣體流速可以低於第二電漿灰化製程步驟中的氣體流速(但大於第一電漿灰化製程步驟中的氣體流速)。額外電漿灰化製程步驟中的射頻功率和腔室壓力可低於第二電漿灰化製程步驟中的射頻功率和腔室壓力(但大於第一電漿灰化制程步驟的射頻功率和腔室壓力)。
用於半導體基板模型的多個「測試」電漿灰化製程使用了各種「測試」配方。在一些實施例中，測試配方的數量(例如三個)對應於半導體基板模型的數量(例如三個)，即一個測試配方對應於一個半導體基板模型。 然而，測試配方的數量可以小於半導體基板模型的數量，並且每個測試配方對應於數個半導體基板模型。舉例來說，下述表1.1中示出在「測試」電漿灰化製程期間在光阻去除設備200(第2圖)中所使用的一些測試配方(每個測試配方包括一組「測試」製程參數)。 表1.1
配方 編號 製程參數 第一電漿灰化製程步驟 第二電漿灰化製程步驟 額外電漿灰化製程步驟
1 製程氣體 CF4 、O2 、N2 H2 O2 、N2 H2 O2 、N2
氣體流速 R11、R12、R13(sccm) R14、R15(sccm) R16、R17(sccm)
射頻功率 W11(W) W12(W) W13(W)
腔室壓力 P11(mtorr) P12(mtorr) P13(mtorr)
2 製程氣體 CF4 、O2 、N2 H2 O2 、N2 H2 O2 、N2
氣體流速 R21、R22、R23(sccm) R24、R25(sccm) R26、R27(sccm)
射頻功率 W21(W) W22(W) W23(W)
腔室壓力 P21(mtorr) P22(mtorr) P23(mtorr)
3 製程氣體 CF4 、O2 、N2 H2 O2 、N2 H2 O2 、N2
氣體流速 R31、R32、R33(sccm) R34、R35(sccm) R36、R37(sccm)
射頻功率 W31(W) W32(W) W33(W)
腔室壓力 P31(mtorr) P32(mtorr) P33(mtorr)
應注意的是，雖然上述對於半導體基板模型具有不同的測試配方的「測試」電漿灰化製程具有相同長度的處理時間(與第一、第二和額外電漿灰化製程步驟(見第5圖)相關)，但其並不限於此。舉例來說，在各種實施例中，與測試配方相關的電漿灰化製程的第一、第二和額外電漿灰化製程步驟的處理時間可以相同或不同。
在操作410中，使用殘留氣體分析儀(例如第2圖中所示的殘留氣體分析儀207)對正在經受使用表1.1中所示的一種測試配方(即一組測試製程參數)的「測試」電漿灰化製程的每個半導體基板模型的製程狀態進行分析。殘留氣體分析儀207偵測與每個半導體基板模型的「測試」電漿灰化製程期間產生的副產物氣體中的選定類型的氣體分子(例如CO2 )相關的離子訊號，從而實時分析在光阻去除製程期間半導體基板模型的製程狀態。回頭參考第2圖，殘留氣體分析儀207連接到控制單元208(例如電腦系統)。在一些實施例中，控制單元208接收、儲存來自殘留氣體分析儀207的偵測/分析結果，並顯示偵測/分析結果(參見第5圖)以便於操作者。
根據第5圖中所示的偵測結果(即所偵測的離子訊號的變化)，可以知道每個半導體基板模型正在經歷使用一種測試配方(即一組測試製程參數，包括製程氣體類型、氣體流速、射頻功率和腔室壓力、以及電漿灰化製程中每個步驟的處理時間)的「測試」電漿灰化製程的製程狀態。製程狀態包括去除圖案化光阻層130上方的硬殼層170的時間點(A1、A2、A3)(也稱為硬殼打開點)、結束去除剩餘的圖案化光阻層130的時間點(B1、B2、B3)、以及過度灰化的期間(C1、C2、C3)。時間點A1、時間點B1、和期間C1對應於配方1。時間點A2、時間點B2、和期間C2對應於配方2。時間點A3、時間點B3、和期間C3對應於配方3。
在操作420中，在上述「測試」電漿灰化製程之後，從光阻去除設備200中取出每個半導體基板模型以進行檢視(例如光學檢視、電性檢視或其他可用類型的檢視)來計算「測試」電漿灰化製程中產生保留在半導體基板模型上的缺陷。然而，可以由光阻去除設備200提供的檢視單元(未示出)原位(in-situ)執行檢視過程，以得到在「測試」電漿灰化製程期間所產生缺陷的數量。檢視單元可以使用光學、電學或其他可用類型的檢視機構。檢視結果可以儲存在控制單元208的資料庫(未示出)中。在一些其他實施例中，可以省略操作420。
在操作430中，基於殘留氣體分析儀207的偵測/分析結果和對於光阻去除製程的至少一個預期的性能標準(expected performance criteria)，來選擇一種測試配方作為(預期的)製程配方。在一些實施例中，預期的性能標準包括減少去除硬殼層170(第1D圖)所需的時間。此外，預期的性能標準包括減少去除剩餘的圖案化光阻層130(第1D圖至第1E圖)所需的時間。此外，預期的性能標準包括減少在電漿灰化製造期間產生的缺陷(例如硬殼層170、光阻層130、或其他材料層的未去除的碎片、以及過度蝕刻)。然而，在一些實施例中，預期的性能標準可包括一種或兩種上述預期的性能標準。
在一些實施例中，藉由分析在具有各種測試配方的電漿灰化製程期間之殘餘氣體分析儀207的偵測/分析結果以及儲存在資料庫中之檢視結果，控制單元208從用於電漿灰化製程的測試配方中選擇或決定一種(預期的)製程配方。舉例來說，在第5圖所示的實施例中，由於時間點A1在時間點A2和A3之前，時間點B1在時間點B2和B3之前，並且在利用配方1電漿灰化製程期間所產生的缺陷也較少(未示出)，所以配方1被選為隨後的半導體基板的電漿灰化製程的(預期的)製程配方。
還應理解的是，選定的製程配方可以包括與第一、第二和額外的電漿灰化步驟中的每一者有關的適當長度的處理時間，從而避免過度蝕刻(例如過度灰化的期間C1(第5圖)被期望並不會太長)。
在操作440中，然後根據決定的製程配方在半導體基板(例如與半導體基板模型相同的批次中之後面的半導體基板)執行電漿灰化製程，以從半導體基板上去除光阻層。利用殘留氣體分析儀進行實時監控，以及由上述操作所決定的製程配方，減少了從半導體基板上去除整個光阻層所需的時間，並且在光阻去除製程(即電漿灰化製程)期間會產生較少的缺陷。
此外，殘留氣體分析儀207(第2圖)還可用於在光阻去除設備200中執行的電漿灰化製程期間進行實時監控防禦(real-time monitor defense)，以避免由工具蝕刻速率偏移或光阻條件異常所引起的大量衝擊。第6圖是根據一些實施例的使用殘留氣體分析儀進行製程實時監控防禦的光阻去除方法600的簡化流程圖。為了說明，將參考第2圖和第7圖所示的示意圖來描述此流程圖。可以在不同的實施例中替換或消除下述的一些操作。或者，可以在不同實施例中增加一些操作。光阻去除方法600包括多個操作(610、620、630、640、650)。
在操作610中，決定用於電漿灰化製程(包括一些電漿灰化製程步驟)的(預期的)製程配方。在一些實施例中，根據上述的操作410至430(第4圖)以決定用於光阻去除設備(例如第2圖中的光阻去除設備200)中的電漿灰化製程的製程配方，於此不再贅述。
此外，在一些實施例中，當在決定用於電漿灰化製程的(預期的)製程配方時，由殘留氣體分析儀207在上述多個半導體基板模型上進行的「測試」電漿灰化製程期間(例如許多半導體基板模型經受了具有(預期的)製程配方的「測試」電漿灰化製程)，收集從光阻去除設備排出的副產物氣體中與選定類型的氣體分子相關的離子訊號相關的資料，並儲存在控制單元208(第2圖)的數據庫(未示出)中。應理解的是，可以在將資料儲存在資料庫中之前進一步處理資料。舉例來說，可計算出在多個半導體基板模型的多個「測試」電漿灰化製程的每個時間點(應注意的是，在測試電漿灰化製程中，離子訊號的資料係以規則的時間間隔(例如每0.5秒)偵測多次)所偵測到的離子訊號的平均值，並儲存在資料庫中。因此，代表在利用(預期的)製程配方之「測試」電漿灰化製程期間的半導體基板模型的離子訊號曲線/變化之預期的離子訊號曲線(例如參見第7圖中的細線所示的曲線)可從控制單元208的資料庫得到。
隨後在操作620中，對在光阻去除設備200中的半導體基板(其具有與上述半導體基板模型相同的結構配置)執行電漿灰化製程，以從半導體基板上去除光阻層。在一些實施例中，此電漿灰化製程使用在操作610中獲得的(預期的)製程配方。
在操作630中，光阻去除設備200中的殘留氣體分析儀207進一步用於偵測在操作620中的電漿灰化製程期間從光阻去除設備200排出的副產物氣體中與選定類型的氣體分子(與操作610中的所選類型的氣體分子相同)相關的離子訊號。在一些實施例中，操作630和操作610中的殘餘氣體分析儀207的偵測頻率(或時間間隔)是相同的。因此，在操作620中的電漿灰化製程期間，藉由殘餘氣體分析儀207偵測並獲得半導體基板的離子訊號曲線(例如第7圖中粗線所示的曲線)，然後發送至控制單元208以進一步進行下述的處理。
在操作640中，將在選定的時間點偵測到的離子訊號與和選定的時間點相關的預期的離子訊號進行比較。在一些實施例中，在分析在操作630中獲得的偵測到的離子訊號之前，決定或選擇電漿灰化製程期間的多個特定時間點。如第7圖所示，這些時間點包括預期會去除硬殼層170(第1D圖)的時間點A、預期會去除殘留的光阻層130(第1D圖至第1E圖)的時間點B、在時間點A之後的時間點CP、以及在時間點B之後的時間點CP'。
先前已描述了如何決定時間點A和時間點B(例如藉由操作者或控制單元208)，於此不再贅述。在一些實施例中，時間點CP是光阻去除製程可能會受到延遲去除硬殼層170的負面影響的時間點。時間點CP'是光阻去除製程可能會受到延遲去除光阻層130的負面影響的時間點。在一些實施例中，操作者可以基於經驗或實驗結果決定時間點A和CP之間的時間間隔和時間點B和CP'之間的時間間隔，並且將其設定到控制單元208中。
接下來，決定與在電漿灰化制程期間偵測到的離子訊號和預期的離子訊號之間的差異的選定時間點(例如時間點A、B、CP、或CP’)相關的可接受數值的範圍。在一些實施例中，可接受的數值範圍可為在上述多個半導體基板模型的每個電漿灰化製程中的預期的離子訊號的標準差，其可以由控制單元208計算。或者在一些實施例中，操作者可以基於經驗或實驗結果決定可接受數值的範圍，並且將其設定到控制單元208中。
在決定電漿灰化製程期間的上述特定時間點以及決定與選定的時間點相關的可接受數值的範圍之後，控制單元208比較在操作630中由殘留氣體分析儀207所偵測到的離子訊號以及來自資料庫的與選定的時間點相關的期望離子訊號，以決定它們之間的差異是否超出與選定的時間點相關的可接受數值的範圍。
在進行比較之後，如果所偵測的離子訊號與預期的離子訊號之間的差異在可接受數值的範圍內，則方法600重複進行操作620至操作640，直到電漿灰化製程結束。然而，如果所偵測的離子訊號和預期的離子訊號之間的差異超過與選定的時間點相關的可接受數值的範圍，則方法600繼續進行到發出警報狀況的指示的操作650。舉例來說，如第7圖所示，在時間點CP，偵測到的離子訊號小於預期的離子訊號的可接受數值的範圍(例如一或多個標準差)，或者在時間點CP'，偵測到的離子訊號大於預期的離子訊號的可接受數值的範圍(例如一或多個標準差)，即所偵測的離子訊號與預期的離子訊號之間的差異超出了可接受數值的範圍。
在一些實施例中，當控制單元208指出偵測到的離子訊號已偏離預期的離子訊號時(換句話說，當控制單元208偵測到電漿灰化製程中的異常時)，控制單元208會觸發警報。在一些實施例中，已發現可能由於工具蝕刻速率偏移(例如表現出與製程氣體洩漏或與射頻功率偏移相關的行為)或異常的光阻條件而引起電漿灰化製程中的異常。因此，為了保護光阻去除設備200或半導體基板W不被損壞，控制單元208會觸發警報並通知操作者停止光阻去除設備200所執行的製程，採取其他動作或其組合。因此，可以識別和修復光阻去除設備200或半導體基板W的任何問題，以避免光阻去除製程的良率降低。
第8圖是根據一些實施例的使用殘餘氣體分析儀進行製程實時監控防禦的另一個光阻去除方法800的簡化流程圖。光阻去除方法800包括多個操作(810、820、830、840、850)。應理解的是，方法800的操作810、820、830與上述方法600的操作610、620、630相同或類似，於此不再贅述。
在操作840中，將在選定的時間點偵測到的離子訊號與和選定的時間點相關的預期的離子訊號進行比較。在一些實施例中，選定的時間點可為殘留氣體分析儀207(第2圖)偵測到的每個時間點。然而，在一些實施例中，選定的時間點還可以包括在電漿灰化製程期間的多個特定時間點，例如第7圖中所示的時間點A、B、CP、和CP'。
在一些實施例中，控制單元208比較在操作830中由殘留氣體分析儀207偵測到的離子訊號和來自資料庫的與選定的時間點(例如每個偵測到的時間點)相關的預期的離子訊號，以決定它們之間的差異是否超出與選定的時間點相關的可接受數值的範圍。
在比較之後，如果偵測到的離子訊號與預期的離子訊號之間沒有差異，則方法800重複進行操作820至操作840，直到電漿灰化製程結束。但是如果在於選定的時間點(例如第9圖中圈起來的點P)偵測到的離子訊號和預期的離子訊號之間有差異，則方法800繼續到執行實時校正處理的操作850。
藉由調整電漿灰化製程之目前的電流灰化製程步驟的製程配方來進行實時校正處理，以將所述偵測的離子訊號實時校準為預期的離子訊號，即消除它們之間的差異。在一些實施例中，可調整的製程配方包括在光阻去除設備中使用的氣體流速、射頻功率及/或腔室壓力。舉例來說，當偵測到的離子訊號低於預期的離子訊號時(代表蝕刻速率可能低於預期值)，控制單元208(第2圖)可以控制並適當增加上述至少一個製程參數以提高蝕刻速率。當偵測到的離子訊號大於預期的離子訊號時(代表蝕刻速率可能大於預期值)，控制單元208可以控制並適當地減少至少一個製程參數以降低蝕刻速率。因此，在電漿灰化製程期間所期望的製程條件被保持，從而提高了光阻去除製程的良率。
應注意的是，方法800僅僅是說明性的範例，並且在不同實施例中可以替換或消除上述的一些操作。或者可以在不同實施例中增加一些操作。舉例來說，如果發現所述偵測的離子訊號和預期的離子訊號之間的差異在幾個連續的偵測時間點變得越來越大(即無法成功校準差異)，則控制單元208可以進一步觸發警報並通知操作員停止光阻去除設備200執行的製程，採取其他行動或其組合，以辨識和修復光阻去除設備200或半導體基板W的任何問題，進而避免光阻去除製程的良率降低。
本揭露的實施例具有一些有利的特徵：藉由在光阻去除設備中提供殘留氣體分析儀(RGA)以幫助調節用於光阻去除製程的製程配方，使得從半導體基板去除整個光阻層所需要的時間減少，並且降低在光阻去除製程期間產生的缺陷(即良率和產率得到改善)。此外，殘留氣體分析儀還可以用於在光阻去除製程期間實時監控光阻去除製程的狀態，從而避免由工具蝕刻速率偏移或光阻條件異常引起的大量衝擊。
本揭露提供了一些光阻去除方法的實施例。光阻去除方法包括對使用殘留氣體分析儀向半導體基板模型的每一者進行的測試電漿灰化製程之製程狀態進行分析。半導體基板模型的測試電漿灰化製程使用複數個測試配方。光阻去除方法更包括基於從殘留氣體分析儀以及至少一個預期的性能標準得到的分析操作的結果，選擇測試配方之其中一者作為製程配方。此外，光阻去除方法包括根據製程配方，在半導體基板上進行電漿灰化製程，以從半導體基板上去除光阻層。
本揭露提供了光阻去除方法的另一些實施例。光阻去除方法包括在光阻去除設備中在半導體基板上進行電漿灰化製程，以從半導體基板去除光阻層。光阻去除方法更包括藉由殘留氣體分析儀，偵測在電漿灰化製程從光阻去除設備產生之副產物氣體之與選定型態的氣體分子相關之離子訊號。光阻去除方法亦包括比較在選定時間點偵測之離子訊號以及與選定時間點相關之期望離子訊號。此外，光阻去除方法包括以及基於比較操作，當偵測之離子訊號以及期望離子訊號的差異超過與選定時間點相關之可接受數值之範圍時，發出警報狀況的指示。
本揭露提供了光阻去除方法的另一些實施例。光阻去除方法包括在光阻去除設備中之半導體基板上進行電漿灰化製程，以從半導體基板去除光阻層。光阻去除方法更包括藉由殘留氣體分析儀，偵測在電漿灰化製程從光阻去除設備產生之副產物氣體之與選定型態的氣體分子相關之離子訊號。光阻去除方法亦包括比較在選定時間點偵測到之離子訊號以及與選定時間點相關之期望離子訊號。此外，光阻去除方法包括當偵測到之離子訊號以及與選定時間點相關之期望離子訊號間存在差異時，調整電漿灰化製程之製程參數，以使偵測到之離子訊號與期望離子訊號校準。
如本揭露一些實施例所述的光阻去除方法，分析之操作包括藉由殘留氣體分析儀偵測在測試電漿灰化製程中產生之副產物氣體中與選定類型之氣體分子相關之離子訊號。在一些實施例中，製程狀態包括去除半導體基板模型上之光阻層上方之硬殼層之時間點、結束去除光阻層之時間點、以及過度灰化之期間。在一些實施例中，至少一個預期的性能標準包括降低去除在半導體基板模型上之硬殼層所需之時間。在一些實施例中，至少一個預期的性能標準包括降低去除在半導體基板模型上之光阻層所需之時間。在一些實施例中，至少一個預期的性能標準包括減少在測試電漿灰化製程中在半導體基板模組上產生之缺陷。
如本揭露一些實施例所述的光阻去除方法，更包括在測試電漿灰化製程之後檢視半導體基板模型的每一者，以確定在測試電漿灰化製程中產生之缺陷數量。在一些實施例中，製程配方包括系列製程參數，製程參數包括製程氣體類型、氣體流速、射頻功率、腔室壓力、以及處理時間。在一些實施例中，電漿灰化製程包括第一電漿灰化製程步驟以及第二電漿灰化製程步驟，且第一電漿灰化製程步驟中之製程配方與第二電漿灰化製程步驟中之製程配方不同。在一些實施例中，電漿灰化製程更包括在第二電漿灰化製程步驟之後的額外電漿灰化製程步驟，且額外電漿灰化製程步驟中之製程配方與第二電漿灰化製程步驟中之製程配方不同。
如本揭露一些實施例所述的光阻去除方法，更包括在發出警報狀況的指示時，停止操作光阻去除設備。在一些實施例中，選定時間點在特定時間點之後，且特定時間點係為光阻層上方之硬殼層的時間點。在一些實施例中，選定時間點在特定時間點之後，且特定時間點係為光阻層預期會被去除的時間點。在一些實施例中，選定時間點係為光阻層上之硬殼層預期會被去除的時間點。在一些實施例中，選定時間點係為光阻層預期會被去除的時間點。在一些實施例中，光阻去除方法更包括在對複數個半導體基板模型進行的測試電漿灰化製程中，收集從光阻去除設備排出之副產物氣體中與選定類型的氣體分子相關的離子訊號相關的資料，以及將資料儲存在資料庫中，其中期望離子訊號係來自於資料庫。
如本揭露一些實施例所述的光阻去除方法，製程參數包括氣體流速、射頻功率、及/或光阻去除設備中所使用的腔室壓力。在一些實施例中，電漿灰化製程包括第一電漿灰化製程步驟以及第二電漿灰化製程步驟，且選定時間點係在第一電漿灰化製程步驟以及第二電漿灰化製程步驟之至少一者之中。
儘管已經詳細描述了本揭露的實施例及其優點，但是應理解的是，在不脫離由所附權利要求限定的本揭露的精神和範圍的情況下，可以在本文中進行各種改變，替換和更改。例如，本領域技術人員將容易理解，可以改變本文描述的許多特徵，功能，過程和材料，同時保持在本揭露的範圍內。此外，本申請的範圍不旨在限於說明書中描述的過程，機器，製造，物質組成，裝置，方法和步驟的特定實施例。本領域普通技術人員將從本揭露的公開內容容易理解，執行基本相同功能的當前存在或稍後開發的過程，機器，製造，物質組成，裝置，方法或步驟。或者實現與根據本揭露的本文描述的對應實施例基本相同的結果。因此，所附權利要求旨在在其範圍內包括這樣的過程，機器，製造，物質組成，裝置，方法或步驟。另外，每個權利要求構成單獨的實施例，並且各種權利要求和實施例的組合在本揭露的範圍內。
100:基板 110:介電層(材料層) 120:底部抗反射塗層(材料層) 130:光阻層(罩幕) 140:開口 150:特徵(溝槽) 160:反應離子蝕刻製程 170:硬殼層 180、190:光阻剝離製程 200:光阻去除設備 201:處理腔室 202:基板支撐裝置 203:加熱器 204:進氣口(管道) 205:射頻電源 206:出氣口(泵送管線) 207:殘留氣體分析儀 208:控制單元 400、600、800:光阻去除方法 410、420、430、440、610、620、630、640、650、810、820、830、840、850:操作 P:電漿 W:半導體基板
為了更完整地理解本揭露以及本揭露的優點，以下將配合所附圖式詳述本揭露之實施例，其中： 第1A圖是根據一些實施例之在加工基板時處於中間階段的半導體基板的剖面圖。 第1B圖是根據一些實施例之在加工基板時處於中間階段的半導體基板的剖面圖。 第1C圖是根據一些實施例之在加工基板時處於中間階段的半導體基板的剖面圖。 第1D圖是根據一些實施例之在加工基板時處於中間階段的半導體基板的剖面圖。 第1E圖是根據一些實施例之在加工基板時處於中間階段的半導體基板的剖面圖。 第1F圖是根據一些實施例之在加工基板時處於中間階段的半導體基板的剖面圖。 第2圖是根據一些實施例的光阻去除設備的示意圖。 第3圖是示出根據一些實施例的在電漿灰化製程期間殘留氣體分析儀的偵測結果的圖表。 第4圖是根據一些實施例的光阻去除方法的簡化流程圖。 第5圖示出根據一些實施例的在複數個電漿灰化製程期間殘留氣體分析儀的偵測結果的圖表，其中該等電漿灰化製程具有用於半導體基板模型的不同測試配方。 第6圖是根據一些實施例的使用殘留氣體分析儀進行製程實時(real-time)監控防禦的光阻去除方法的簡化流程圖。 第7圖是示出根據一些實施例的在電漿灰化製程期間偵測的離子訊號和預期的離子訊號之間的比較的圖表。 第8圖是根據一些實施例的使用殘留氣體分析儀進行製程實時監控防禦的光阻去除方法的簡化流程圖。 第9圖是示出根據一些實施例的在電漿灰化製程期間的離子訊號實時校準的圖表。
400:光阻去除方法
410、420、430、440:操作

Claims (10)

  1. 一種光阻去除方法，包括：通過一殘留氣體分析儀對正在經受一測試電漿灰化製程的複數個半導體基板模型的每一者之一製程狀態進行分析，其中用於該等半導體基板模型的該等測試電漿灰化製程使用複數個測試配方；基於該殘留氣體分析儀的該些分析結果以及至少一個預期的性能標準，選擇該等測試配方之其中一者作為一製程配方；根據該製程配方，在一半導體基板上進行一電漿灰化製程，以從該半導體基板上去除一光阻層；以及藉由該殘留氣體分析儀偵測在該電漿灰化製程中排出之一副產物氣體中與一選定類型的氣體分子相關之一離子訊號。
  2. 如申請專利範圍第1項所述的光阻去除方法，其中該分析之操作包括藉由該殘留氣體分析儀偵測在該測試電漿灰化製程中產生之一副產物氣體中與一選定類型之氣體分子相關之一離子訊號。
  3. 如申請專利範圍第1項所述的光阻去除方法，其中該製程狀態包括去除該半導體基板模型上之該光阻層上方之一硬殼層之一時間點、結束去除該光阻層之一時間點、以及過度灰化之一期間，其中該至少一個預期的性能標準包括降低去除在該半導體基板模型上之該硬殼層所需之時間。
  4. 如申請專利範圍第3項所述的光阻去除方法，其中該至少一個預期的性能標準包括減少在該測試電漿灰化製程中在該半導體基板模組上產生之缺陷。
  5. 如申請專利範圍第1項所述的光阻去除方法，其中該電漿灰化製程 包括一第一電漿灰化製程步驟以及一第二電漿灰化製程步驟，且該第一電漿灰化製程步驟中之該製程配方與該第二電漿灰化製程步驟中之該製程配方不同。
  6. 一種光阻去除方法，包括：在一光阻去除設備中對一半導體基板進行一電漿灰化製程，以從該半導體基板上去除一光阻層；藉由一殘留氣體分析儀偵測在該電漿灰化製程中從該光阻去除設備排出之一副產物氣體中與一選定類型的氣體分子相關之一離子訊號；比較在一選定時間點偵測之該離子訊號以及與該選定時間點相關之一期望離子訊號；以及基於該比較之操作，當偵測之該離子訊號以及該期望離子訊號的差異超過與該選定時間點相關之一可接受數值之範圍時，發出一警報狀況的指示。
  7. 如申請專利範圍第6項所述的光阻去除方法，其中該選定時間點在一特定時間點之後，且該特定時間點係為該光阻層上方之一硬殼層預期會被去除的時間點。
  8. 如申請專利範圍第6項所述的光阻去除方法，更包括：在對複數個半導體基板模型進行的一測試電漿灰化製程中，收集從該光阻去除設備排出之該副產物氣體中與一選定類型的氣體分子相關的一離子訊號相關的一資料；以及將該資料儲存在一資料庫中，其中該期望離子訊號係來自於該資料庫。
  9. 一種光阻去除方法，包括：在一光阻去除設備中對一半導體基板進行一電漿灰化製程，以從該半導體基板上去除一光阻層； 藉由一殘留氣體分析儀偵測在該電漿灰化製程中從該光阻去除設備排出之一副產物氣體中與一選定類型的氣體分子相關之一離子訊號；比較在一選定時間點偵測到之該離子訊號以及與該選定時間點相關之一期望離子訊號；以及當偵測到之該離子訊號以及與該選定時間點相關之該期望離子訊號間存在差異時，調整該電漿灰化製程之一製程參數，以使偵測到之該離子訊號與該期望離子訊號校準，其中該製程參數包括氣體流速及/或射頻功率。
  10. 如申請專利範圍第9項所述的光阻去除方法，其中該電漿灰化製程包括一第一電漿灰化製程步驟以及一第二電漿灰化製程步驟，且該選定時間點係在該第一電漿灰化製程步驟以及該第二電漿灰化製程步驟之至少一者之中。
TW108124588A 2018-07-12 2019-07-12 光阻去除方法 TWI740179B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862696888P 2018-07-12 2018-07-12
US62/696,888 2018-07-12
US16/503,571 US11020778B2 (en) 2018-07-12 2019-07-04 Photoresist removal method using residue gas analyzer
US16/503,571 2019-07-04

Publications (2)

Publication Number Publication Date
TW202032295A TW202032295A (zh) 2020-09-01
TWI740179B true TWI740179B (zh) 2021-09-21

Family

ID=69138633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124588A TWI740179B (zh) 2018-07-12 2019-07-12 光阻去除方法

Country Status (3)

Country Link
US (2) US11020778B2 (zh)
CN (1) CN110716399B (zh)
TW (1) TWI740179B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11675278B2 (en) * 2021-01-14 2023-06-13 Texas Instruments Incorporated Exhaust gas monitor for photoresist adhesion control
US20220392812A1 (en) * 2021-06-03 2022-12-08 Applied Materials, Inc. Apparatus to detect and quantify radical concentration in semiconductor processing systems
CN117355927A (zh) * 2022-08-25 2024-01-05 北京北方华创微电子装备有限公司 用于等离子体半导体处理的分段式聚焦环以及构造成使用这种分段式聚焦环的处理工具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050079717A1 (en) * 1999-10-20 2005-04-14 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US20140076353A1 (en) * 2008-11-21 2014-03-20 Lam Research Corporation Plasma mediated ashing processes

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791692B2 (en) * 2000-11-29 2004-09-14 Lightwind Corporation Method and device utilizing plasma source for real-time gas sampling
US7169440B2 (en) * 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
US20040235299A1 (en) * 2003-05-22 2004-11-25 Axcelis Technologies, Inc. Plasma ashing apparatus and endpoint detection process
JP2006066536A (ja) * 2004-08-25 2006-03-09 Hitachi High-Technologies Corp プラズマ処理装置及び処理方法
US20080063810A1 (en) * 2006-08-23 2008-03-13 Applied Materials, Inc. In-situ process state monitoring of chamber
JP4541379B2 (ja) * 2007-04-19 2010-09-08 キヤノンアネルバ株式会社 酸化シリコンエッチング方法及び酸化シリコンエッチング装置
JP2009099361A (ja) * 2007-10-16 2009-05-07 Sharp Corp プラズマプロセス装置及びプラズマ処理方法
JP5329167B2 (ja) * 2007-11-21 2013-10-30 東京エレクトロン株式会社 誘導結合プラズマ処理装置、誘導結合プラズマ処理方法および記憶媒体
JP2011233713A (ja) * 2010-04-27 2011-11-17 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
WO2012148370A1 (en) * 2011-04-27 2012-11-01 Axcelis Technologies, Inc. Substantially non-oxidizing plasma treatment devices and processes
CN103996634A (zh) * 2013-02-19 2014-08-20 细美事有限公司 检测方法、包括该方法的基板处理方法及基板处理装置
JP6661283B2 (ja) * 2015-05-14 2020-03-11 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理方法
CN110140190B (zh) * 2016-12-09 2022-02-18 应用材料公司 用于前级固体形成量化的石英晶体微量天平的利用

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050079717A1 (en) * 1999-10-20 2005-04-14 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US20140076353A1 (en) * 2008-11-21 2014-03-20 Lam Research Corporation Plasma mediated ashing processes

Also Published As

Publication number Publication date
US11020778B2 (en) 2021-06-01
TW202032295A (zh) 2020-09-01
US20210268555A1 (en) 2021-09-02
US11654461B2 (en) 2023-05-23
US20200016635A1 (en) 2020-01-16
CN110716399B (zh) 2023-04-07
CN110716399A (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
US11654461B2 (en) Plasma ashing method using residue gas analyzer
US6548416B2 (en) Plasma ashing process
JP5577532B2 (ja) Ｄｃ／ｒｆハイブリッド処理システム
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
CN102232243B (zh) 前端制程等离子体介导的灰化方法及设备
US8343371B2 (en) Apparatus and method for improving photoresist properties using a quasi-neutral beam
JP5051332B2 (ja) 無酸素プラズマ処理における終了点の決定方法
JP5968225B2 (ja) 切り換え可能な中性ビーム源
KR101347901B1 (ko) 실질적 무산소 및 무질소 플라즈마 애싱 공정에서 산소 종 또는 질소 종 중 하나 이상의 종의 레벨을 모니터링하는 방법
US6893893B2 (en) Method of preventing short circuits in magnetic film stacks
JP4562813B2 (ja) 半導体ウェハー表面のフォトレジストのクリーニング及びストリッピング
US7700494B2 (en) Low-pressure removal of photoresist and etch residue
US8871650B2 (en) Post etch treatment (PET) of a low-K dielectric film
US20120024314A1 (en) Plasma mediated ashing processes
WO2002093634A1 (en) Plasma ashing process
KR20080034001A (ko) 로우-ｋ 에칭 이후의 무손상 애싱 프로세스 및 시스템
JP4911936B2 (ja) プラズマアッシング方法
US20050106875A1 (en) Plasma ashing method
US20140130825A1 (en) Substrate cleaning method and system using atmospheric pressure atomic oxygen
US20070093069A1 (en) Purge process after dry etching
US20240266149A1 (en) Methods for Semiconductor Process Chamber
Hudson Trends in Dielectric Etch for Microelectronics Processing