TWI728549B - 包括電容器的積體電路和形成溝渠電容器的方法 - Google Patents

包括電容器的積體電路和形成溝渠電容器的方法 Download PDF

Info

Publication number
TWI728549B
TWI728549B TW108141160A TW108141160A TWI728549B TW I728549 B TWI728549 B TW I728549B TW 108141160 A TW108141160 A TW 108141160A TW 108141160 A TW108141160 A TW 108141160A TW I728549 B TWI728549 B TW I728549B
Authority
TW
Taiwan
Prior art keywords
electrode
trench
electrode layer
capacitor
layer
Prior art date
Application number
TW108141160A
Other languages
English (en)
Other versions
TW202109901A (zh
Inventor
黃益民
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202109901A publication Critical patent/TW202109901A/zh
Application granted granted Critical
Publication of TWI728549B publication Critical patent/TWI728549B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公開的各種實施例涉及一種包括電容器的積體電路。 所述電容器位於基底之上且包括第一電極，所述第一電極具有在垂直方向上彼此堆疊的多個第一電極層。所述多個第一電極層分別在多個第一連接區中接觸相鄰的第一電極層。第二電極包括在垂直方向上彼此堆疊的多個第二電極層。所述多個第二電極層分別在多個第二連接區中接觸相鄰的第二電極層。所述多個第二電極層分別堆疊在所述多個第一電極層中的相鄰的第一電極層之間。電容器介電結構將所述多個第一電極層與所述多個第二電極層分開。還提供一種形成溝渠電容器的方法。

Description

包括電容器的積體電路和形成溝渠電容器的方 法
本發明實施例是有關於一種包括電容器的積體電路和形成溝渠電容器的方法。
許多現代電子元件(例如，數位相機、光學成像元件等)包括影像感測器。影像感測器將光學影像轉換成可表示為數位影像的數位資料。影像感測器包括像素感測器陣列，像素感測器陣列是用於將光學影像轉換成數位資料的單元元件。像素感測器的一些類型包括電荷耦合元件(charge-coupled device，CCD)影像感測器及互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)影像感測器(CMOS image sensor，CIS)。與CCD影像感測器相比，CIS由於功耗低、尺寸小、資料處理快、資料直接輸出及製造成本低而比其他影像感測器更受青睞。
本發明實施例提供一種積體電路(IC)，包括：基底以及 電容器。電容器設置在基底之上，且電容器包括：第一電極、第二電極以及電容器介電結構。第一電極包括在垂直方向上彼此堆疊的多個第一電極層，其中多個第一電極層分別在多個第一連接區中接觸相鄰的第一電極層。第二電極包括在垂直方向上彼此堆疊的多個第二電極層，其中多個第二電極層分別在多個第二連接區中接觸相鄰的第二電極層。多個第二電極層分別堆疊在多個第一電極層中的相鄰的第一電極層之間。電容器介電結構將多個第一電極層與多個第二電極層分開。
本發明實施例提供一種積體電路(IC)，包括：第一基底、光電探測器、層間介電層以及溝渠電容器。光電探測器設置在第一基底內。層間介電(ILD)層上覆在第一基底上。層間介電層包括第一相對的側壁，第一相對的側壁至少部分地界定上覆在光電探測器上的第一溝渠。溝渠電容器設置在第一溝渠內。溝渠電容器包括：第一電極、第二電極以及電容器介電結構。第一電極設置在第一溝渠內且包括下第一電極層及上第一電極層，下第一電極層與上第一電極層在第一區中彼此直接接觸，第一區相對於第一溝渠在側向上偏置開。第二電極設置在第一溝渠內且包括下第二電極層及上第二電極層，下第二電極層與上第二電極層在第二區中彼此直接接觸，第二區相對於第一溝渠在側向上偏置開。電容器介電結構設置在第一溝渠內且將第一電極與第二電極彼此分開。下第二電極層設置在下第一電極層與上第一電極層之間，且其中上第一電極層設置在下第二電極層與上第二電極層之間。
本發明實施例提供一種形成溝渠電容器的方法，方法包括：在基底之上形成下內連線結構，其中下內連線結構包括設置 在下層間介電(ILD)結構內的下導電線；將下內連線結構圖案化，以形成溝渠，溝渠暴露出下導電線的上表面；在下導電線之上形成下第一電極層，下第一電極層上覆在下層間介電結構上且對溝渠進行裝襯；形成第一電容器介電層，第一電容器介電層上覆在下第一電極層上且對溝渠進行裝襯；形成下第二電極層，下第二電極層上覆在第一電容器介電層上且對溝渠進行裝襯；形成第二電容器介電層，第二電容器介電層上覆在下第二電極層上且對溝渠進行裝襯；將第一電容器介電層及第二電容器介電層圖案化，以暴露出第一區中下第一電極層的段，第一區相對於溝渠在側向上偏置開；以及在第二電容器介電層之上形成上第一電極層，上第一電極層對溝渠進行裝襯且直接接觸第一區中的下第一電極層。
100:積體電路
101a:像素區
101b:邏輯區
102:溝渠電容器
102op:外周
102ts、102ts1、102ts2:溝渠段
104:基底
104b、506b:背面
106:光電探測器
108:電晶體
110:源極/汲極區
112:閘極介電層
114:閘電極
116:側壁間隙壁結構
118:內連線結構
120、522:導通孔
120a:上導通孔
120f:第一導通孔
122、524:導電線
122a:下導電線
126a、126b、126c:層間介電(ILD)層
126t、126t1、126t2:溝渠
127:介電保護層
130:第一電極
130a:下第一電極層
130as、134as:段
130b:上第一電極層
130c、130i:第一電極層
132:電容器介電結構
132a、132b、132c:電容器介電層
134:第二電極
134a:下第二電極層
134b:上第二電極層
134c、134i:第二電極層
140:第一連接區
140a、140b、140c、140d、140e、140f、140g、140h、402:第一多個連接區
142:第二連接區
142a、142b、142c、142d、142e、142f、142g、142h、404:第二多個連接區
200a、400b、400c、500b、700b、800b、900b、1000b、1100b、1200b、1300b、1400b、1500b、1600b、1700b:俯視圖
200b、300b:示意圖
300a、400a、600a、600b:積體電路
500a:三維(3D)積體電路
501:電磁輻射
502:第一積體電路晶粒
504:第二積體電路晶粒
506:第二基底
506f:正面
508:第二內連線結構
510:第一隔離結構
511:傳輸介電層
512:傳輸閘電極
513:第一內連線結構
514:傳輸電晶體
515:第二電晶體
516:隔離結構
518:導電基底穿孔(TSV)
520:第二內連線介電結構
602:金屬間介電(IMD)層
604:第一多個介電保護層
606:第二多個介電保護層
608:內連線介電結構
700a、800a、900a、1000a、1100a、1200a、1300a、1400a、1500a、1600a、1700a:剖視圖
902:第一罩幕層
1102:第二罩幕層
1104、1504:直線
1302:第三罩幕層
1502:第四罩幕層
1800:方法
1802、1804、1806、1808、1810、1812、1814、1816、1818、1820、1822、1824、1826:動作
A-A’:線
C1:第一電容
C2:第二電容
C3:第三電容
d1、d2:距離
L1、L2、L3、Lt:長度
W1、W2、W3、Wt:寬度
結合隨附圖式閱讀以下具體實施方式時會最佳地理解本發明的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，為論述清楚起見，可任意增加或減小各種特徵的尺寸。
圖1示出包括上覆在光電探測器上的溝渠電容器的積體電路(integrated circuit，IC)的一些實施例的剖視圖。
圖2A示出圖1所示積體電路的一些替代實施例的俯視圖。
圖2B示出根據圖1所示積體電路的一些替代實施例的示意圖的一些實施例。
圖3A示出具有溝渠電容器的積體電路的一些實施例的俯視 圖。
圖3B示出根據圖3A所示積體電路的一些替代實施例的示意圖的一些實施例。
圖4A示出包括設置在多於一個溝渠中並上覆在光電探測器上的溝渠電容器的積體電路的一些實施例的剖視圖。
圖4B到圖4C示出圖4A所示積體電路的一些替代實施例的俯視圖。
圖5A示出包括上覆在第二積體電路晶粒上的第一積體電路晶粒的三維(three-dimensional，3D)積體電路的一些實施例的剖視圖，其中溝渠電容器從第二積體電路晶粒延伸到第一積體電路晶粒。
圖5B示出圖5A所示三維積體電路的一些替代實施例的俯視圖。
圖6A到圖6B示出圖1所示積體電路的一些替代實施例的剖視圖。
圖7A到圖17A及圖7B到圖17B示出用於形成具有上覆在基底上的溝渠電容器的積體電路的方法的一些實施例的一系列的各種視圖。
圖18示出用於形成具有上覆在基底上的溝渠電容器的積體電路的方法的一些實施例的流程圖。
本公開提供用於實施本公開的不同特徵的許多不同的實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當 然，這些僅為實例而非旨在進行限制。舉例來說，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開在各種實例中可重複使用元件標號和/或字母。此種重複使用是為了簡明及清晰起見，且自身並不表示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「在...之下(beneath)、「在...下方(below)」、「下部的(lower)」、「在...上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括元件在使用或操作中的不同取向。裝置可具有其他取向(旋轉90度或處於其他取向)，且本文中所用的空間相對性闡述語可同樣相應地進行解釋。
一些互補金屬氧化物半導體影像感測器(CIS)具有像素感測器陣列。像素感測器陣列的像素感測器包括設置在基底中的光電探測器陣列(例如，2×2光電探測器陣列)及多個像素元件(例如，傳輸電晶體(transfer transistors)、源極跟隨器電晶體(source-follower transistors)、重置電晶體(reset transistors)、列選擇電晶體(row-select transistors)等)。溝渠電容器可例如嵌入在基底中，且可電耦合到像素感測器(例如，電耦合到像素元件中的一者或多者)。在這種實施例中，溝渠電容器可用作像素感測器的去耦電容器(decoupling capacitors)。
在一些情形中，溝渠電容器上覆在基底上並填充由基底 界定的溝渠。此外，溝渠電容器包括多個電極及一個或多個介電層，其中所述多個電極與介電層交替地堆疊在溝渠中。導通孔上覆在每一電極上，其中所述多個電極可通過導通孔及一個或多個導電線電耦合在一起。隨著電極的數目增加，溝渠電容器的電容密度增加。然而，隨著電極的數目增加，接觸溝渠電容器的導通孔的數目亦相應地增加。這使溝渠電容器的最小尺寸增大，以容納設置在每一電極之上的導通孔(例如，溝渠電容器的最小寬度和/或長度大於2微米)，從而減小基底上可供用於光電探測器和/或像素元件(例如，傳輸電晶體、源極跟隨器電晶體等)的空間。此外，設置在基底上的入射輻射可與溝渠電容器和/或導通孔相互作用(被溝渠電容器和/或導通孔反射和/或吸收)，從而降低像素感測器的量子效率(quantum efficiency，QE)。
本申請的各種實施例涉及一種具有高電容密度及小的尺寸(例如，小於0.76微米的最小寬度和/或最小長度)的溝渠電容器。在一些實施例中，溝渠電容器填充由上覆在具有光電探測器的基底上的內連線介電結構界定的溝渠。溝渠電容器包括第一電容器電極、電容器介電結構及第二電容器電極。第一電容器電極包括下第一電極層及上第二電極層，下第一電極層與上第二電極層各自對溝渠進行裝襯並在溝渠外部的第一區中彼此直接接觸。第二電容器電極包括下第二電極層及上第二電極層，下第二電極層與上第二電極層各自對溝渠進行裝襯並在溝渠外部的第二區處彼此直接接觸。上第一電極層設置在上第二電極層與下第二電極層之間，且下第二電極層設置在上第一電極層與下第一電極層之間。第一電極通過電容器介電結構與第二電極分開。此外，導通 孔設置在上第二電極層之上，且下第一電極層接觸設置在內連線介電結構中的下覆導電線。由於上電容器電極及下電容器電極各自包括多於一個電極層，因此溝渠電容器的電容密度增加。此外，由於第一電容器電極及第二電容器電極的電極層分別與彼此直接接觸，因此可省略用於將電極層電耦合在一起的導電接觸件。這可減小溝渠電容器的最小寬度和/或最小長度(例如，減小到分別小於0.76微米)、增加溝渠電容器的電容密度和/或增加可設置在基底內的光電探測器的數目。
圖1示出具有上覆在基底104上的溝渠電容器102的積體電路(IC)100的一些實施例的剖視圖。
積體電路100具有鄰近邏輯區101b的像素區101a。像素區101a包括設置在基底104內的光電探測器106。在一些實施例中，基底104可例如為或可包括塊狀矽基底和/或可包括第一摻雜類型(例如，p型)。光電探測器106被配置成將入射電磁輻射(例如光)轉換成電信號。光電探測器106包括與第一摻雜類型相反的第二摻雜類型(例如，n型)。內連線結構118上覆在基底104上且被配置成將元件(例如，電晶體、光電探測器106、溝渠電容器102等)彼此電耦合。內連線結構118包括多個層間介電(inter-level dielectric，ILD)層126a、126b、126c、多個導通孔120及多個導電線122。邏輯區101b在側向上與像素區101a相鄰地設置。邏輯區101b包括半導體元件(例如電晶體108)。電晶體108上覆在基底104上且電耦合到內連線結構118中的導通孔120及導電線122。電晶體108包括源極/汲極區110、閘極介電層112、閘電極114及側壁間隙壁結構116。
像素區101a更包括溝渠電容器102。溝渠電容器102具有填充由ILD層126b中的至少一者界定的溝渠126t的溝渠段102ts。溝渠電容器102具有第一電極130、第二電極134及電容器介電結構132。第一電極130包括下第一電極層130a及上第一電極層130b。第二電極134包括下第二電極層134a及上第二電極層134b。電容器介電結構132包括多個電容器介電層132a、132b、132e。下第二電極層134a通過電容器介電層132a到132b在上第一電極層130b與下第一電極層130a之間間隔開。上第一電極層130b通過電容器介電層132b到132e在上第二電極層134b與下第二電極層134a之間間隔開。
由於第一電極130及第二電極134分別具有多於一個電極層，因此溝渠電容器102的電容密度可增加。舉例來說，溝渠電容器102的電容(C)(以法拉為單位)被定義為：
Figure 108141160-A0305-02-0010-2
 其中A是第一電極130與第二電極134之間的交疊面積；ε1是第一電極130與第二電極134之間的電容器介電結構132的相對靜態介電常數(relative static permittivity)；ε0是電常數(ε0
Figure 108141160-A0305-02-0010-3
8.854×10-12 F m-1)；且d是分開第一電極130與第二電極134的距離。因此，在一些實施例中，通過增大第一電極130與第二電極134之間的交疊面積(A)，可增加溝渠電容器102的電容(C)(例如，對於近似2μm2的像素尺寸來說增加到大於75毫微微法拉)。在另一些實施例中，為了增大第一電極130與第二電極134之間的交疊面積(A)，可增加第一電極130及第二電極134各自 包括的電極層的數目。
上第一電極層130b與下第一電極層130a在第一連接區140中彼此接觸，其中上第一電極層130b與下第一電極層130a直接電耦合在一起。上第二電極層134b與下第二電極層134a在第二連接區142中彼此接觸，其中上第二電極層134b與下第二電極層134a直接電耦合在一起。第一連接區140及第二連接區142各自和溝渠126t在側向上偏置開非零距離。
在一些實施例中，由於上第一電極層130b與下第一電極層130a彼此直接接觸，因此可省略原本用於將前述層電耦合在一起的導通孔和/或導電線。此外，由於上第二電極層134b與下第二電極層134a彼此直接接觸，因此也可省略原本用於將前述層電耦合在一起的導通孔和/或導電線。這部分地減小溝渠電容器102的最小寬度(例如，溝渠電容器102具有小於0.76微米的最小寬度)和/或減少與形成積體電路100相關聯的時間及成本。此外，通過減少內連線結構118中導通孔120和/或導電線122的數目，光電探測器106的量子效率(quantum efficiency，QE)增加。
導通孔120的上導通孔120a直接電耦合到上第二電極層134b。下第一電極層130a的下表面直接電耦合到導電線122的下導電線122a。在一些實施例中，上導通孔120a是直接接觸和/或直接電耦合到溝渠電容器102的唯一導通孔。在這種實施例中，下導電線122a是直接接觸和/或直接電耦合到溝渠電容器102的唯一導電線。由於下導電線122a及上導通孔120a是直接電耦合到溝渠電容器102的唯一導通孔及導電線，因此可減小上覆在光電探測器106上的溝渠電容器102的面積。這部分地有助於縮小基 底104的被溝渠電容器102上覆的表面積(這增加可設置在基底104之上的電容器的數目)、增加光電探測器106的QE和/或降低積體電路100中的雜訊。
圖2A示出沿圖1所示線A-A’截取的圖1所示積體電路100的一些實施例的俯視圖200a。為清晰起見，圖2A中省略了直接上覆在溝渠電容器102上的ILD層126c的一部分。
上導通孔120a具有長度L1及寬度W1。在一些實施例中，長度L1與寬度W1可實質上相等。在其他實施例中，長度L1與寬度W1可不同。舉例來說，在一些實施例中，長度L1可為約0.36微米或大於0.36微米和/或寬度W1可為約0.6微米。在其他實施例中，長度L1和/或寬度W1的最小值可小於0.36微米。此外，在一些實施例中，當從上方觀察時，上導通孔120a可具有圓形形狀。在這種實施例中，上導通孔120a可具有約0.36微米的最小直徑。在一些實施例中，溝渠126t具有長度Lt及寬度Wt。在一些實施例中，寬度Wt大於約0.24微米、大於約0.27微米或者處於約0.1微米到0.3微米的範圍內。在又一些實施例中，長度Lt處於約0.1微米到0.3微米的範圍內。
溝渠電容器102具有長度L2及寬度W2。在一些實施例中，長度L2和/或寬度W2可各自具有小於約0.76微米的最小值。在一些實施例中，如果最小值大於0.76微米，則光電探測器106的QE可減小和/或與形成積體電路100相關聯的時間及成本可增加。在另一些實施例中，如果最小值實質上小於0.76微米(例如，近似0.36微米或小於0.36微米)，則上導通孔120a與溝渠電容器102之間的連接可能不穩定。
在一些實施例中，溝渠電容器102的長度L2及寬度W2的最小值分別取決於上導通孔120a的長度L1及寬度W1。舉例來說，在一些實施例中，上導通孔120a可為直接接觸溝渠電容器102的唯一導通孔。在這種實施例中，溝渠電容器102的長度L2及寬度W2的最小值應各自足夠大(例如，近似0.36微米或大於0.36微米)以使得上導通孔120a可設置在溝渠電容器102上。這轉而有助於在溝渠電容器102與上導通孔120a之間形成良好的電連接(例如，歐姆接觸)。因此，溝渠電容器102的長度L2及寬度W2取決於上導通孔120a的長度L1及寬度W1。
光電探測器106具有長度L3及寬度W3。在一些實施例中，長度L3和/或寬度W3可各自小於約2微米。光電探測器106的長度L3及寬度W3可大於溝渠電容器102的長度L2及寬度W2。舉例來說，溝渠電容器102的長度L2和/或寬度W2可分別為光電探測器106的長度L3和/或寬度W3的至少一半。這可增加光電探測器106的QE和/或可增加可設置在基底104之上的溝渠電容器102的數目。
在一些實施例中，光電探測器106的長度L3及寬度W3分別取決於溝渠電容器102的長度L2及寬度W2。舉例來說，設置在基底(圖1所示104)上的入射輻射可與溝渠電容器102相互作用(被溝渠電容器102反射和/或吸收)，從而降低光電探測器106的QE。在這種實施例中，隨著溝渠電容器102的長度L2及寬度W2增大，光電探測器106的長度L3及寬度W3增大，從而減輕由於入射輻射與溝渠電容器102的相互作用而導致的光電探測器106的QE減小。因此，在一些實施例中，由於上導通孔120a 是直接接觸溝渠電容器102的唯一導通孔，因此溝渠電容器102的長度L2及寬度W2各自實質上小(例如，各自小於約0.76微米)。這轉而有助於使光電探測器106的長度L3及寬度W3各自小於2微米，從而增加可設置在基底(圖1所示104)內的光電探測器106的數目，同時維持和/或增加光電探測器106的QE。
在一些實施例中，當從上方觀察時，溝渠電容器102的面積對上導通孔120a的面積的比率為約2：1、約3：1、約4：1或約5：1。舉例來說，在一些實施例中，溝渠電容器102的面積比上導通孔120a的面積大兩倍、大三倍、大四倍或大五倍。此外，當從上方觀察時，光電探測器的面積對溝渠電容器102的面積的比率為約2：1、約3：1、約4：1或約5：1。舉例來說，光電探測器的面積可比溝渠電容器102的面積大約兩倍。
圖2B示出根據圖1所示溝渠電容器102的一些替代實施例的示意圖200b。
如圖2B所示，第一電極130具有下第一電極層130a及上第一電極層130b，下第一電極層130a及上第一電極層130b各自被配置成電容器板。下第一電極層130a及上第一電極層130b在第一連接區140(在圖2B中示出為配線)處直接電耦合到彼此。第二電極134具有下第二電極層134a及上第二電極層134b，下第二電極層134a及上第二電極層134b各自被配置成電容器板。下第二電極層134a及上第二電極層134b在第二連接區142(在圖2B中示出為配線)處直接電耦合到彼此。在下第一電極層130a與下第二電極層134a之間建立具有第一電容(C1)的第一電容元件，在下第二電極層134a與上第一電極層130b之間建立具有第 二電容(C2)的第二電容元件，在上第一電極層130b與上第二電極層134b之間建立具有第三電容(C3)的第三電容元件。第一電容元件、第二電容元件及第三電容元件被配置為電並聯，其中在上導通孔120a與下導電線122a之間測量的溝渠電容器102的總電容(Ctot)是每一電容元件的電容之和(例如，Ctot=C1+C2+C3)。
圖3A示出沿圖1所示線A-A’截取的與圖1所示積體電路100的一些替代實施例對應的積體電路300a的俯視圖。
第一多個連接區140a、140b、140c、140d、140e、140f、140g、140h及第二多個連接區142a、142b、142c、142d、142e、142f、142g、142h各自環繞溝渠126t。在一些實施例中，所述第一多個連接區140a到140h對應於第一電極(圖1所示130)的第一電極層直接接觸相鄰的第一電極層的區域(例如，下第一電極層130a接觸上第一電極層130b的區域)。在這種實施例中，如果溝渠電容器102在所述第一多個連接區140a到140h中具有N個(N是大於1的整數)連接區，則第一電極(圖1所示130)具有至少N+1個第一電極層(未示出)。
此外，所述第二多個連接區142a到142h對應於第二電極(圖1所示134)的第二電極層直接接觸相鄰的第二電極層的區域。在這種實施例中，如果溝渠電容器102在所述第二多個連接區142a至142g中具有M個(M是大於1的整數)連接區，則第二電極(圖1所示134)具有至少M+1個第二電極層(未示出)。第二電極(圖1所示134)的第二電極層設置在第一電極(圖1所示130)中的每一對相鄰的第一電極層之間，且第一電極(圖1 所示130)的第一電極層設置在第二電極(圖1所示134)中的每一對相鄰的第二電極層之間。第一電極(圖1所示130)電耦合到下導電線122a，且第二電極(圖1所示134)電耦合到上導通孔120a。第一電極(圖1所示130)的第一電極層通過電容器介電結構(圖1所示132)與第二電極(圖1所示134)的第二電極層分開。因此，在每一第一電極層與每一相鄰的第二電極層之間建立電容元件。增加到溝渠電容器102的每一連接區、每一第一電極層和/或每一第二電極層會增加溝渠電容器102的電容。在這種實施例中，溝渠電容器102的長度L2和/或寬度W2分別保持恒定和/或小於約0.76微米。因此，溝渠電容器102的電容可增加，同時維持基底(圖1所示104)的被溝渠電容器102上覆的表面積。這可部分地增加可設置在基底(圖1所示104)之上的電容器的數目和/或增加光電探測器(圖1所示106)的QE。
圖3B示出根據圖3A所示溝渠電容器102的一些替代實施例的示意圖300b。
第一電極130具有多個第一電極層130a、130b、130c、130d、130e、130f、130g、130h、130i(為易於例示，圖3B中省略了第一電極層130d到130h)，所述多個第一電極層130a到130i各自被配置成電容器板。所述多個第一電極層130a到130i中的每一第一電極層通過所述第一多個連接區140a、140b、140c、140d、140e、140f、140g、140h(為易於例示，圖3B中省略了連接區140c到140g)直接電耦合到和/或直接接觸相鄰的第一電極層。所述第一多個連接區140a到140h在圖3B中被示為配線。第二電極134具有多個第二電極層134a、134b、134c、134d、134e、134f、134g、 134h、134i(為易於例示，在圖3B中省略了第二電極層134d到134h)，所述多個第二電極層134a到134i被配置成電容器板。所述多個第二電極層134a到134i中的每一第二電極層通過所述第二多個連接區142a、142b、142c、142d、142e、142f、142g、142h(為易於例示，圖3B中省略了連接區142c到142g)直接電耦合到和/或直接接觸相鄰的第二電極層。所述第二多個連接區142a到142h在圖3B中被示為配線。在所述多個第一電極層130a到130i與來自所述多個第二電極層134a到134i的相鄰的第二電極層之間建立具有對應電容的多個電容元件。所述多個電容元件電並聯佈置，其中在上導通孔120a與下導電線122a之間測量的溝渠電容器102的總電容(Ctot)是每一電容元件的電容之和。
圖4A示出根據圖1所示積體電路100的一些替代實施例的積體電路400a的剖視圖。
所述多個層間介電(ILD)層126a、126b、126c上覆在基底104上。舉例來說，ILD層126a到126c可為或可包含氧化物(例如，二氧化矽)、低介電常數介電材料、前述材料的組合等。在一些實施例中，ILD層126a到126b可被介電保護層127(例如，蝕刻停止層)分開，和/或可例如為或可包含氮化矽、碳化矽等。溝渠電容器102可具有多個溝渠段102ts1、102ts2，所述多個溝渠段102ts1、102ts2分別填充由ILD層126a到126b中的至少一者界定的多個溝渠126t1、126t2。舉例來說，所述多個溝渠126t1、126t2由ILD層126b及介電保護層127界定，且直接上覆在下導電線122a上。通過將溝渠電容器102設置在所述多個溝渠126t1、126t2中，可增加溝渠電容器102的電容密度。這是由於第一電極 130及第二電極134中的相鄰的電極層之間的表面積增大。在這種實施例中，溝渠電容器102的長度和/或寬度(圖2A所示L2、W2)可分別保持恒定和/或小於約0.76微米(如圖2A所示及闡述)。長度和/或寬度(圖2A所示L2、W2)可保持恒定和/或小於約0.76微米，這是因為在一些實施例中，上導通孔120a可為直接接觸溝渠電容器102的唯一導通孔。因此，溝渠電容器102的電容密度可增加，而基底104的被溝渠電容器102上覆的表面積保持恒定或減小，從而增加光電探測器106的QE和/或降低積體電路100中的雜訊。此外，這有助於光電探測器106的長度及寬度(圖2A所示L3、W3)各自小於2微米，以使得設置在基底104內的光電探測器106的數目可增加，同時增加溝渠電容器102的電容密度。
圖4B示出沿圖4A所示線A-A’截取的圖4A所示積體電路400a的一些替代實施例的俯視圖400b。
所述多個溝渠126t1、126t2和上導通孔120a在側向上偏置開非零距離。此外，所述多個溝渠126t1、126t2位在下導電線122a的外側壁之間且和下導電線122a的外側壁在側向上間隔開。
圖4C示出沿圖4A所示線A-A’截取的圖4A所示積體電路400a的一些替代實施例的俯視圖400c。圖4C所示俯視圖400c對應於具有多個第一電極層及第二電極層的溝渠電容器102。
溝渠電容器102具有第一多個連接區402及第二多個連接區404。在一些實施例中，所述第一多個連接區402被配置成圖3A所示所述第一多個連接區140a到140h，且所述第二多個連接區404被配置成圖3A所示所述第二多個連接區142a到142h。在一些實施例中，所述第一多個連接區402和/或所述第二多個連接 區404的至少一個連接區直接位於上導通孔120a下方。此外，所述第一多個連接區402及所述第二多個連接區404在溝渠電容器102的外周界102op之間且和溝渠電容器102的外周界102op在側向上間隔開。所述第一多個連接區402及所述第二多個連接區404中的每一連接區和所述多個溝渠126t1、126t2在側向上偏置開。此外，溝渠電容器102的外周界102op在光電探測器106的外側之間且和光電探測器106的外側在側向上間隔開。因此，溝渠電容器102的電容密度可進一步增加，同時溝渠電容器102的長度及寬度小於光電探測器106的長度及寬度。這可增加光電探測器106的QE和/或增加可設置在基底(圖4A所示104)上的光電探測器的數目。
圖5A示出包括上覆在第二積體電路晶粒504上的第一積體電路晶粒502的三維(3D)積體電路500a的一些實施例的剖視圖。
第一積體電路晶粒502包括第一基底104及第一內連線結構118。在第一基底104的背面104b上可設置有電磁輻射501，以使三維積體電路500a可被配置成背面照明(back-side illumination，BSI)元件。第一內連線結構118包括第一內連線介電結構513、第一多個導通孔120及第一多個導電線122。在一些實施例中，第一內連線結構513可包括多個ILD層。光電探測器106設置在第一基底104中，且第一電晶體108設置在第一基底104內和/或設置在第一基底104之上。第一電晶體108可包括源極/汲極區110、閘極介電層112、閘電極114及側壁間隙壁結構116。在第一基底104之上/第一基底104內設置有傳輸電晶體 514，且傳輸電晶體514上覆在光電探測器106上。傳輸電晶體514可例如包括傳輸介電層511及傳輸閘電極512，且可被配置成傳輸來自光電探測器106的累積電荷。第一隔離結構510(例如，淺溝渠隔離(shallow trench isolation，STI)結構)沿傳輸閘電極512的側壁設置。光電探測器106及傳輸電晶體514設置在三維積體電路500a的像素區101a內，且第一電晶體108設置在三維積體電路500a的邏輯區101b內。
第二積體電路晶粒504包括第二基底506及上覆在第二基底506上的第二內連線結構508。第二內連線結構508包括第二內連線介電結構520、第二多個導通孔522及第二多個導電線524。在一些實施例中，第二內連線介電結構520包括多個ILD層。第二電晶體515上覆在第二基底506上。溝渠電容器102具有填充由第二基底506及第一內連線結構513的至少一部分界定的溝渠126t的溝渠段102ts。溝渠電容器102的溝渠段102ts完全穿過第二基底506的正面506f延伸到第二基底506的背面506b下方。正面506f與背面506b相對。溝渠電容器102包括第一電極130及第二電極134。第一電極130直接接觸和/或直接電耦合到第一內連線結構118的導電線122a，且第二電極134直接接觸和/或直接電耦合到第二內連線結構508的導通孔522。第二電晶體515及溝渠電容器102設置在像素區101a內。導電基底穿孔(through-substrate via，TSV)518設置在邏輯區101b內，且從第二基底506的正面506f延伸到背面506b。在一些實施例中，隔離結構(未示出)設置在第二基底506內，且在溝渠電容器102與導電TSV 518之間且和導電TSV 518在側向上間隔開。在一些實 施例中，隔離結構516設置在第二基底506內，且在溝渠電容器102與第二電晶體515之間且和第二電晶體515在側向上間隔開。
通過減小在第一基底104之上的溝渠電容器102的面積，與溝渠電容器102相互作用(例如，被溝渠電容器102反射和/或被溝渠電容器102吸收)的電磁輻射501將減少。這可降低由橫跨第一基底104設置的光電探測器106陣列中的每一光電探測器106接收的電磁輻射501的不均勻性。這可改善三維積體電路500a的雜訊性能。
圖5B示出根據線A-A’的圖5A所示三維積體電路500a的一些替代實施例的俯視圖500b。如圖5B所示，溝渠電容器102在光電探測器106的外側之間且和光電探測器106的外側在側向上間隔開。
圖6A示出根據圖1所示積體電路100的一些替代實施例的積體電路600a的剖視圖。
內連線結構118包括內連線介電結構608、多個導通孔120及多個導電線122。內連線介電結構608包括多個金屬間介電(inter-metal dielectric，IMD)層602、第一多個介電保護層604及第二多個介電保護層606。所述多個IMD層602可例如各自為或可包含氧化物(例如，二氧化矽)、低介電常數介電材料等。所述第一多個介電保護層604可例如各自為或可包含氮化物(例如氮化矽)等。所述第二多個介電保護層606可例如各自為或可包含碳化物(例如碳化矽)等。溝渠電容器102的底表面與設置在邏輯區101b內的導通孔120的底表面對齊，且溝渠電容器102的頂表面在垂直方向上設置在導通孔120的頂表面下方，所述導通 孔120設置在邏輯區101b內。
圖6B示出根據圖6A所示積體電路600a的一些替代實施例的積體電路600b的剖視圖。
溝渠電容器102的溝渠段102ts從所述多個導通孔120的第一導通孔120f延伸到導通孔120的第二導通孔120s。第一導通孔120f通過導電線122與第二導通孔120s分開。在一些實施例中，圖6B所示溝渠電容器102的溝渠段102ts的高度大於圖6A所示溝渠電容器102的溝渠段102ts的高度。在這種實施例中，由於溝渠段102ts的較大的高度，因此第一電極130與第二電極134之間的面積可增加。這可增加圖6B所示溝渠電容器102的電容密度。
圖7A到圖17A及圖7B到圖17B示出用於形成具有上覆在基底上的溝渠電容器的積體電路(IC)的方法的一些實施例的一系列的各種視圖。尾碼為「A」的圖示出在各種形成製程期間積體電路的剖視圖。尾碼為「B」的圖示出沿尾碼為「A」的圖所示的線A-A’截取的俯視圖。儘管參照形成積體電路的方法闡述了圖7A到圖17A及圖7B到圖17B所示的各種視圖，但是應理解，圖7A到圖17A及圖7B到圖17B所示的結構並非僅限於形成方法，而是可獨立於所述方法。
如圖7A到圖7B的剖視圖700a及俯視圖700b所示，提供基底104，且在像素區101a中形成光電探測器106。在一些實施例中，基底104可例如為塊狀基底(例如，塊狀矽基底)、絕緣體上矽(silicon-on-insulator，SOI)基底或者包括第一摻雜類型(例如，p型)的一些其他合適的基底。光電探測器106是基底104 的具有與第一摻雜類型相反的第二摻雜類型(例如，n型)的區域。在一些實施例中，光電探測器106可通過選擇性離子植入製程形成，所述選擇性離子植入製程利用基底104的正面上的罩幕層(未示出)來選擇性地將離子植入基底104中。此外，在基底104的正面之上形成電晶體108。在一些實施例中，用於形成電晶體108的製程包括在基底104的正面上沉積和/或生長(例如，化學氣相沉積(ehemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、熱氧化等)閘極介電膜。接下來，可在閘極介電膜上沉積閘電極層。隨後，將閘極介電膜及閘電極層圖案化(例如，通過微影/蝕刻製程)以分別形成閘極介電層112及閘電極114。可執行選擇性離子植入製程以選擇性地將離子植入到基底104中，從而在閘電極114的相對側上界定源極/汲極區110。此外，可例如通過以下方式形成側壁間隙壁結構116：在基底104、閘極介電層112及閘電極114之上沉積(例如，通過CVD、PVD、ALD等)間隙壁層；以及對間隙壁層進行回蝕，從而界定側壁間隙壁結構116。在一些實施例中，閘電極114可例如為或可包含多晶矽、鋁等。在另一些實施例中，閘極介電層112可例如為或可包含氧化物(例如，二氧化矽)、高介電常數介電材料等。在一些實施例中，在邏輯區101b中形成電晶體108。
另外如圖7A到圖7B所示，在基底104之上沉積第一層間介電(ILD)層126a。在一些實施例中，第一ILD層126a可例如通過CVD、PVD、ALD或另一種合適的生長或沉積製程來沉積或生長。在基底104之上形成導通孔120，且在基底104之上形成 導電線122。導電線122的下導電線122a形成在像素區101a中並上覆在光電探測器106上。在一些實施例中，導通孔120和/或導電線122通過各自的單鑲嵌製程形成。在一些實施例中，導通孔120和/或導電線122可各自例如為或可包含鋁、銅、鎢等。在第一ILD層126a及下導電線122a之上形成介電保護層127。在一些實施例中，介電保護層127可例如為或可包含碳化矽、氮化矽等。
如圖8A到圖8B所示剖視圖800a及俯視圖800b所示，在介電保護層127之上形成第二ILD層126b。第二ILD層126b可例如為或可包含氧化物(例如，二氧化矽)、低介電常數介電材料等。將第二ILD層126b及介電保護層127圖案化，以在第二ILD層126b及介電保護層127中界定溝渠126t。所述圖案化製程可包括：在第二ILD層126b之上形成罩幕層(未示出)；將第二ILD層126b及介電保護層127的未被掩蔽的區域暴露於一種或多種蝕刻劑，從而形成溝渠126t；以及執行移除製程以移除罩幕層。在第二ILD層126b及下導電線122a之上形成下第一電極層130a。在一些實施例中，用於形成下第一電極層130a的製程包括：在第二ILD層126b之上沉積(例如，通過CVD、PVD、濺射等)電極層(例如，鉭、氮化鉭、鈦、氮化鈦等)；以及根據罩幕層(未示出)蝕刻電極層，從而界定下第一電極層130a。在一些實施例中，下第一電極層130a可為或可包含位於第二導電材料下方的第一導電材料。在另一些實施例中，第一導電材料可例如為或可包含鉭、氮化鉭等，和/或可具有處於約200埃到400埃的範圍內的厚度。在這種實施例中，第二導電材料可例如為或可包含氮化鈦和/或可具有處於約100埃到200埃的範圍內的厚度。
另外如圖8A到圖8B所示，在第二ILD層126b及下第一電極層130a之上沉積(例如，通過CVD、PVD、ALD等)第一電容器介電層132a。第一電容器介電層132a可例如為或可包含高介電常數介電材料、一些其他合適的介電質或前述的任意組合。高介電常數介電材料可例如為或可包含氧化鉿、氧化鋯、氧化鋁、氧化鉭、氧化鈦或一些其它合適的高介電常數介電質或前述材料的任意組合。在一些實施例中，第一電容器介電層132a可例如具有處於約60埃到200埃的範圍內的厚度。
另外如圖8A到圖8B所示，在第一電容器介電層132a之上形成下第二電極層134a。在一些實施例中，用於形成下第二電極層134a的製程包括：在第一電容器介電層132a之上沉積(例如，通過CVD、PVD、濺射等)電極層(例如，鉭、氮化鉭、鈦、氮化鈦等)；以及根據罩幕層(未示出)蝕刻電極層，從而界定下第二電極層134a。在這種實施例中，第一電容器介電層132a可在前述蝕刻製程中充當蝕刻停止層。在另一些實施例中，下第二電極層134a可例如為或可包含氮化物、氮化鈦等和/或可具有處於約200埃到400埃的範圍內的厚度。
如圖9A到圖9B所示剖視圖900a及俯視圖900b所示，在下第二電極層134a之上沉積(例如，通過CVD、PVD、ALD等)第二電容器介電層132b。第二電容器介電層132b可例如為或可包含高介電常數介電材料、一些其他合適的介電質或前述材料的任意組合。高介電常數介電材料可例如為或可包含氧化鉿、氧化鋯、氧化鋁、氧化鉭、氧化鈦或一些其它合適的高介電常數介電質，或前述材料的任意組合。在一些實施例中，第二電容器介 電層132b可例如具有處於約60埃到200埃的範圍內的厚度。此外，在第二電容器介電層132b之上形成第一罩幕層902。第一罩幕層902和下第一電極層130a的側壁在側向上隔開距離d1。距離d1處於約15奈米到30奈米的範圍內。
如圖10A到圖10B所示剖視圖1000a及俯視圖1000b所示，根據第一罩幕層(圖9A所示902)，對第一電容器介電層132a及第二電容器介電層132b執行蝕刻製程。蝕刻製程暴露出下第一電極層130a的段130as。在一些實施例中，段130as的長度等於距離d1。在另一些實施例中，在蝕刻製程之後，執行移除製程以移除第一罩幕層(圖9A所示902)。
如圖11A到圖11B所示剖視圖1100a及俯視圖1100b所示，在第二電容器介電層132b及下第一電極層130a之上沉積上第一電極層130b。上第一電極層130b在第一連接區140中上覆在下第一電極層130a的段130as上並直接接觸下第一電極層130a的段130as。在一些實施例中，第一連接區140的長度等於距離d1。因此，上第一電極層130b在第一連接區140中電耦合到下第一電極層130a。在一些實施例中，從下第一電極層130a的側壁到實質上的直線1104界定出第一連接區140，其中實質上的直線1104與第一電容器介電層132a和/或第二電容器介電層132b的側壁對齊。在一些實施例中，上第一電極層130b可通過CVD、PVD、濺射或另一種合適的沉積製程形成和/或沉積，和/或可具有處於約200埃到400埃的範圍內的厚度。在一些實施例中，上第一電極層130b可例如為或可包含鈦、氮化物、氮化鈦等。此外，在上第一電極層130b之上形成第二罩幕層1102。第二罩幕層1102覆蓋第 一連接區140且被配置成保護第一連接區140中的下第一電極層130a及上第一電極層130b免受後續處理步驟(例如，圖12A到圖12B所示的蝕刻製程)。
如圖12A到圖12B所示剖視圖1200a及俯視圖1200b所示，根據第二罩幕層(圖11A所示1102)對上第一電極層130b執行蝕刻製程，從而界定第一電極130。第一電極130包括下第一電極層130a及上第一電極層130b。在一些實施例中，蝕刻製程可例如包括執行濕法蝕刻、乾法蝕刻或另一種合適的蝕刻製程。在另一些實施例中，第二罩幕層(圖11A所示1102)在蝕刻製程期間保護第一連接區140中的下第一電極層130a及上第一電極層130b。在另一些實施例中，在蝕刻製程之後，執行移除製程以移除第二罩幕層(圖11A所示1102)。
如圖13A到圖13B所示剖視圖1300a及俯視圖1300b所示，在上第一電極層130b之上沉積第三電容器介電層132c。在一些實施例中，第三電容器介電層132c可例如通過CVD、PVD、ALD或另一種合適的生長或沉積製程來沉積或生長。第三電容器介電層132c可例如為或可包含高介電常數介電材料、一些其他合適的介電質或前述材料的任意組合。高介電常數介電材料可例如為或可包含氧化鉿、氧化鋯、氧化鋁、氧化鉭、氧化鈦或一些其它合適的高介電常數介電質，或上述材料的任意組合。在一些實施例中，第三電容器介電層132c可例如具有處於約60埃到200埃的範圍內的厚度。此外，在第三電容器介電層132c之上形成第三罩幕層1302。第三罩幕層1302與下第二電極層134a的側壁在側向上隔開距離d2。距離d2處於約15奈米到30奈米的範圍內。
如圖14A到圖14B所示剖視圖1400a及俯視圖1400b所示，根據第三罩幕層(圖13A所示1302)對第二電容器介電層132b及第三電容器介電層132c執行蝕刻製程，從而界定電容器介電結構132。蝕刻製程暴露出下第二電極層134a的段134as。在一些實施例中，段134as的長度等於距離d2。在另一些實施例中，在蝕刻製程之後，執行移除製程以移除第三罩幕層(圖13A所示1302)。
如圖15A到圖15B的剖視圖1500a及俯視圖1500b所示，在第三電容器介電層132c及下第二電極層134a之上沉積上第二電極層134b。上第二電極層134b在第二連接區142中上覆在下第二電極層134a的段134as上並直接接觸下第二電極層134a的段134as。在一些實施例中，第二連接區142的長度等於距離d2。在一些實施例中，從下第二電極層134a的側壁到實質上的直線1504界定出第二連接區142，其中實質上的直線1504與第二電容器介電層132b和/或第三電容器介電層132c的側壁對齊。在一些實施例中，上第二電極層134b可通過CVD、PVD、濺射或另一種合適的沉積製程形成和/或沉積，和/或可具有處於約200埃到400埃的範圍內的厚度。此外，在上第二電極層134b之上形成第四罩幕層1502。第四罩幕層1502覆蓋第二連接區142且被配置成保護第二連接區142中的下第二電極層134a及上第二電極層134b免受後續處理步驟(例如，後續蝕刻製程)。
如圖16A到圖16B所示剖視圖1600a及俯視圖1600b所示，根據第四罩幕層(圖15A所示1502)對上第二電極層134b執行蝕刻製程，從而界定第二電極134及溝渠電容器102。第二電極134包括下第二電極層134a及上第二電極層134b。溝渠電容器 102包括第一電極130及第二電極134以及電容器介電結構132。在一些實施例中，蝕刻製程可例如包括執行濕法蝕刻、乾法蝕刻或另一種合適的蝕刻製程。在另一些實施例中，第四罩幕層(圖15A所示1502)在蝕刻製程期間保護第二連接區142中的下第二電極層134a及上第二電極層134b。在另一些實施例中，在蝕刻製程之後，執行移除製程以移除第四罩幕層(圖15A所示1502)。
如圖17A到圖17B所示剖視圖1700a及俯視圖1700b所示，在溝渠電容器102及第二ILD層126b之上沉積第三ILD層126c。第三ILD層126c可例如通過CVD、PVD、ALD或另一種合適的生長或沉積製程來沉積或生長。在溝渠電容器102之上直接形成上導通孔120a。在一些實施例中，上導通孔120a是直接接觸溝渠電容器102的唯一導通孔。在邏輯區101b中的導電線122之上形成導通孔120，且在上覆在各個導通孔120上的第三ILD層126c中形成多個導電線122。在一些實施例中，導通孔120、上導通孔120a和/或導電線122通過單鑲嵌製程或雙鑲嵌製程形成。在一些實施例中，導通孔120、上導通孔120a和/或導電線122可各自例如為或可包含鋁、銅、鎢等。
圖18示出根據本公開的形成具有上覆在光電探測器上的溝渠電容器的積體電路(IC)的方法1800。儘管方法1800被示出和/或闡述為一系列動作或事件，然而應理解所述方法並非僅限於所示順序或動作。因此，在一些實施例中，所述動作可採用與所示不同的順序來進行，和/或可同時進行。另外，在一些實施例中，所示動作或事件可被細分成多個動作或事件，所述多個動作或事件可在單獨的時間進行或與其他動作或子動作同時進行。在一些 實施例中，一些示出的動作或事件可被省略，且還可包括其他未示出的動作或事件。
在動作1802處，在基底中形成光電探測器，且在基底之上形成電晶體。圖7A到圖7B示出與動作1802對應的一些實施例的各種視圖。
在動作1804處，在基底之上形成下內連線結構，且下內連線結構包括下層間介電(ILD)層、導通孔及導電線。導電線包括上覆在光電探測器上的下導電線。圖7A到圖7B示出與動作1804對應的一些實施例的各種視圖。
在動作1806處，將下ILD層圖案化以在下ILD層中形成暴露出下導電線的上表面的溝渠。圖8A到圖8B示出與動作1806對應的一些實施例的各種視圖。
在動作1808處，在溝渠中形成下第一電極層，其中下第一電極層接觸下導電線並上覆在下ILD層的上表面上。圖8A到圖8B示出與動作1808對應的一些實施例的各種視圖。
在動作1810處，在下第一電極層之上形成第一電容器介電層。圖8A到圖8B示出與動作1810對應的一些實施例的各種視圖。
在動作1812處，在第一電容器介電層之上形成下第二電極層。圖8A到圖8B示出與動作1812對應的一些實施例的各種視圖。
在動作1814處，在下第二電極層之上形成第二電容器介電層。圖9A到圖9B示出與動作1814對應的一些實施例的各種視圖。
在動作1816處，根據第一罩幕層將第一電容器介電層及第二電容器介電層圖案化，從而暴露出下第一電極層的段。圖10A到圖10B示出與動作1816對應的一些實施例的各種視圖。
在動作1818處，在第二電容器介電層之上形成上第一電極層。上第一電極層在第一連接區中直接接觸下第一電極層的段，從而界定第一電極。圖11A到圖11B以及圖12A到圖12B示出與動作1818對應的一些實施例的各種視圖。
在動作1820處，在上第一電極層之上形成第三電容器介電層。圖13A到圖13B示出與動作1820對應的一些實施例的各種視圖。
在動作1822處，根據第二罩幕層將第二電容器介電層及第三電容器介電層圖案化，從而暴露出下第二電極層的段。圖14A到圖14B示出與動作1822對應的一些實施例的各種視圖。
在動作1824處，在第三電容器介電層及下第二電極層之上形成上第二電極層。上第二電極層在第二連接區中直接接觸下第二電極層的段，從而界定第二電極。圖15A到圖15B以及圖16A到圖16B示出與動作1824對應的一些實施例的各種視圖。
在動作1826處，在第二電極之上形成上內連線結構。上內連線結構包括上覆在第二電極上並直接接觸第二電極的上導通孔。圖17A到圖17B示出與動作1826對應的一些實施例的各種視圖。
因此，在一些實施例中，本公開涉及包括第一電極及第二電極的溝渠電容器。第一電極及第二電極各自包括堆疊在彼此之上並電連接在一起的多個電極層。
在一些實施例中，提供一種積體電路(IC)，所述積體電路包括：基底；電容器，設置在所述基底之上，且所述電容器包括：第一電極，包括在垂直方向上堆疊在彼此之上的多個第一電極層，其中所述多個第一電極層分別在多個第一連接區中接觸相鄰的第一電極層；第二電極，包括在垂直方向上堆疊在彼此之上的多個第二電極層，其中所述多個第二電極層分別在多個第二連接區中接觸相鄰的第二電極層，其中所述多個第二電極層分別堆疊在所述多個第一電極層中的相鄰的第一電極層之間；以及電容器介電結構，將所述多個第一電極層與所述多個第二電極層分開。
在一些實施例中，所述積體電路更包括：內連線結構，上覆在所述基底上且包括相對的側壁，所述相對的側壁至少部分地界定溝渠，其中所述第一電極、所述第二電極及所述電容器介電結構設置在所述溝渠內。在一些實施例中，所述第一連接區及所述第二連接區分別和所述溝渠在側向上偏置開。在一些實施例中，所述內連線結構包括：內連線介電結構具有至少部分地界定所述溝渠的所述相對的側壁；多個導通孔設置在所述內連線介電結構內且包括上導通孔；多個導電線，設置在所述內連線介電結構內且包括下導電線；以及其中所述多個第一電極層中的最底部的第一電極層直接接觸所述下導電線且所述多個第二電極層中的最頂部的第二電極層直接接觸所述上導通孔。在一些實施例中，所述多個導電線排列在多個層中，所述多個層在垂直方向上通過導通孔層而彼此偏置開，其中所述電容器的溝渠段完全填充所述溝渠且在垂直方向上從第一層導電線的頂表面上方延伸到所述第一層導電線的底表面下方，其中所述第一層導電線在垂直方向上 位於所述下導電線上方。在一些實施例中，所述多個第一電極層包括下第一電極層及上第一電極層，其中所述多個第二電極層包括下第二電極層及上第二電極層，其中所述下第二電極層設置在所述上第一電極層與所述下第一電極層之間且所述上第一電極層設置在所述上第二電極層與所述下第二電極層之間，且其中所述下第一電極層沿所述內連線結構的所述相對的側壁從所述內連線結構的上表面連續地延伸到所述多個第一連接區中的第一連接區。在一些實施例中，所述積體電路更包括：單個導通孔，上覆在所述電容器上且直接接觸所述第二電極，其中所述單個導通孔是直接接觸所述電容器的唯一通孔。
在一些實施例中，提供一種積體電路(IC)，所述積體電路包括：第一基底；光電探測器，設置在所述第一基底內；層間介電(ILD)層，上覆在所述第一基底上，其中所述層間介電層包括第一相對的側壁，所述第一相對的側壁至少部分地界定上覆在所述光電探測器上的第一溝渠；溝渠電容器，設置在所述第一溝渠內，其中所述溝渠電容器包括：第一電極，設置在所述第一溝渠內且包括下第一電極層及上第一電極層，所述下第一電極層與所述上第一電極層在第一區中彼此直接接觸，所述第一區相對於所述第一溝渠在側向上偏置開；第二電極，設置在所述第一溝渠內且包括下第二電極層及上第二電極層，所述下第二電極層與所述上第二電極層在第二區中彼此直接接觸，所述第二區相對於所述第一溝渠在側向上偏置開；電容器介電結構，設置在所述第一溝渠內且將所述第一電極與所述第二電極彼此分開；以及其中所述下第二電極層設置在所述下第一電極層與所述上第一電極層之 間，且其中所述上第一電極層設置在所述下第二電極層與所述上第二電極層之間。
在一些實施例中，所述積體電路更包括：導電線，設置在所述層間介電層內，其中所述下第一電極層的底表面直接接觸所述導電線的上表面；以及導通孔，設置在所述溝渠電容器之上，其中所述導通孔的底表面直接接觸所述上第二電極層的上表面。在一些實施例中，所述導通孔是單個通孔且是直接接觸所述第二電極的唯一的導通孔，使得另一導通孔不直接接觸所述溝渠電容器。在一些實施例中，所述導電線是直接接觸所述溝渠電容器的唯一的導電線。在一些實施例中，所述第一溝渠在所述第一區與所述第二區之間且和所述第一區與所述第二區在側向上間隔開。在一些實施例中，所述溝渠電容器的外周界在所述光電探測器的外側壁之間且和所述光電探測器的所述外側壁在側向上間隔開。在一些實施例中，所述積體電路更包括：第二基底，上覆在所述第一基底上，其中所述層間介電層夾置在所述第一基底與所述第二基底之間，其中所述溝渠電容器連續地延伸穿過所述第二基底，其中所述第二基底包括側壁，所述側壁界定所述第一溝渠的至少一部分，且其中所述下第一電極層從所述第二基底的上表面連續地延伸到所述層間介電層的所述側壁。在一些實施例中，所述層間介電層包括第二相對的側壁，所述第二相對的側壁至少部分地界定第二溝渠，所述第二溝渠和所述第一溝渠在側向上偏置開，其中所述第一電極、所述第二電極及所述電容器介電結構分別對所述第二溝渠進行裝襯，其中所述第一溝渠與所述第二溝渠在所述第一區與所述第二區之間且和所述第一區與所述第二區在 側向上間隔開。在一些實施例中，所述下第一電極層、所述上第一電極層及所述下第二電極層在所述溝渠內分別具有U形輪廓，且所述上第二電極層具有T形輪廓。
在一些實施例中，提供一種形成溝渠電容器的方法，所述方法包括：在基底之上形成下內連線結構，其中所述下內連線結構包括設置在下層間介電(ILD)結構內的下導電線；將所述下內連線結構圖案化，以形成溝渠，所述溝渠暴露出所述下導電線的上表面；在所述下導電線之上形成下第一電極層，所述下第一電極層上覆在所述下層間介電結構上且對所述溝渠進行裝襯；形成第一電容器介電層，所述第一電容器介電層上覆在所述下第一電極層上且對所述溝渠進行裝襯；形成下第二電極層，所述下第二電極層上覆在所述第一電容器介電層上且對所述溝渠進行裝襯；形成第二電容器介電層，所述第二電容器介電層上覆在所述下第二電極層上且對所述溝渠進行裝襯；將所述第一電容器介電層及所述第二電容器介電層圖案化，以暴露出第一區中所述下第一電極層的段，所述第一區相對於所述溝渠在側向上偏置開；以及在所述第二電容器介電層之上形成上第一電極層，所述上第一電極層對所述溝渠進行裝襯且直接接觸所述第一區中的所述下第一電極層。
在一些實施例中，所述下第一電極層、所述上第一電極層及所述下第二電極層在所述溝渠內分別具有U形輪廓，且其中所述下第二電極層跨越所述溝渠的整個距離且設置在所述下第一電極層與所述上第一電極層之間。在一些實施例中，形成所述上第一電極層包括：在所述第二電容器介電層及所述溝渠之上沉積 所述上第一電極層；在所述上第一電極層之上形成罩幕層，其中所述罩幕層上覆在所述第一區中的所述下第一電極層的所述段上；以及在所述罩幕層就位的情況下對所述上第一電極層中執行蝕刻。在一些實施例中，所述方法，更包括：形成第三電容器介電層，所述第三電容器介電層上覆在所述上第一電極層上且對所述溝渠進行裝襯；將所述第二電容器介電層及所述第三電容器介電層圖案化，以在第二區中暴露出所述下第二電極層的段，所述第二區和所述溝渠在側向上偏置開；以及在所述第三電容器介電層及所述溝渠之上形成上第二電極層，且所述上第二電極層直接接觸所述第二區中的所述下第二電極層。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
1800:方法
1802、1804、1806、1808、1810、1812、1814、1816、1818、1820、1822、1824、1826:動作

Claims (10)

  1. 一種積體電路，包括：基底；以及電容器，設置在所述基底之上且包括：第一電極，包括在垂直方向上彼此堆疊的多個第一電極層，其中所述多個第一電極層分別在多個第一連接區中接觸相鄰的第一電極層；第二電極，包括在垂直方向上彼此堆疊的多個第二電極層，其中所述多個第二電極層分別在多個第二連接區中接觸相鄰的第二電極層，其中所述多個第二電極層分別堆疊在所述多個第一電極層中的相鄰的第一電極層之間；以及電容器介電結構，將所述多個第一電極層與所述多個第二電極層分開。
  2. 如申請專利範圍第1項所述的積體電路，更包括：內連線結構，上覆在所述基底上且包括相對的側壁，所述相對的側壁至少部分地界定溝渠，其中所述第一電極、所述第二電極及所述電容器介電結構設置在所述溝渠內。
  3. 如申請專利範圍第2項所述的積體電路，其中所述第一連接區及所述第二連接區分別和所述溝渠在側向上偏置開。
  4. 如申請專利範圍第2項所述的積體電路，其中所述內連線結構包括：內連線介電結構，具有至少部分地界定所述溝渠的所述相對的側壁；多個導通孔，設置在所述內連線介電結構內且包括上導通孔； 多個導電線，設置在所述內連線介電結構內且包括下導電線；以及其中所述多個第一電極層中的最底部的第一電極層直接接觸所述下導電線且所述多個第二電極層中的最頂部的第二電極層直接接觸所述上導通孔。
  5. 如申請專利範圍第1項所述的積體電路，更包括：單個導通孔，上覆在所述電容器上且直接接觸所述第二電極，其中所述單個導通孔是直接接觸所述電容器的唯一通孔。
  6. 一種積體電路，包括：第一基底；光電探測器，設置在所述第一基底內；層間介電層，上覆在所述第一基底上，其中所述層間介電層包括第一相對的側壁，所述第一相對的側壁至少部分地界定上覆在所述光電探測器上的第一溝渠；以及溝渠電容器，設置在所述第一溝渠內，其中所述溝渠電容器包括：第一電極，設置在所述第一溝渠內且包括下第一電極層及上第一電極層，所述下第一電極層與所述上第一電極層在第一區中彼此直接接觸，所述第一區和所述第一溝渠在側向上偏置開；第二電極，設置在所述第一溝渠內且包括下第二電極層及上第二電極層，所述下第二電極層與所述上第二電極層在第二區中彼此直接接觸，所述第二區和所述第一溝渠在側向上偏置開；電容器介電結構，設置在所述第一溝渠內且將所述第一電極與所述第二電極彼此分開；以及 其中所述下第二電極層設置在所述下第一電極層與所述上第一電極層之間，且其中所述上第一電極層設置在所述下第二電極層與所述上第二電極層之間。
  7. 如申請專利範圍第6項所述的積體電路，其中所述溝渠電容器的外周界在所述光電探測器的外側壁之間且和所述光電探測器的所述外側壁在側向上間隔開。
  8. 如申請專利範圍第6項所述的積體電路，其中所述層間介電層包括第二相對的側壁，所述第二相對的側壁至少部分地界定第二溝渠，所述第二溝渠和所述第一溝渠在側向上偏置開，其中所述第一電極、所述第二電極及所述電容器介電結構分別對所述第二溝渠進行裝襯，其中所述第一溝渠與所述第二溝渠在所述第一區與所述第二區之間且和所述第一區與所述第二區在側向上間隔開。
  9. 如申請專利範圍第6項所述的積體電路，其中所述下第一電極層、所述上第一電極層及所述下第二電極層在所述溝渠內分別具有U形輪廓，且所述上第二電極層具有T形輪廓。
  10. 一種形成溝渠電容器的方法，所述方法包括：在基底之上形成下內連線結構，其中所述下內連線結構包括設置在下層間介電結構內的下導電線；將所述下內連線結構圖案化，以形成溝渠，所述溝渠暴露出所述下導電線的上表面；在所述下導電線之上形成下第一電極層，所述下第一電極層上覆在所述下層間介電結構上且對所述溝渠進行裝襯；形成第一電容器介電層，所述第一電容器介電層上覆在所述 下第一電極層上且對所述溝渠進行裝襯；形成下第二電極層，所述下第二電極層上覆在所述第一電容器介電層上且對所述溝渠進行裝襯；形成第二電容器介電層，所述第二電容器介電層上覆在所述下第二電極層上且對所述溝渠進行裝襯；將所述第一電容器介電層及所述第二電容器介電層圖案化，以在第一區中暴露出所述下第一電極層的段，所述第一區和所述溝渠在側向上偏置開；以及在所述第二電容器介電層之上形成上第一電極層，所述上第一電極層對所述溝渠進行裝襯且直接接觸所述第一區中的所述下第一電極層。
TW108141160A 2019-08-19 2019-11-13 包括電容器的積體電路和形成溝渠電容器的方法 TWI728549B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/543,859 2019-08-19
US16/543,859 US11018169B2 (en) 2019-08-19 2019-08-19 Metal-insulator-metal capacitor structure to increase capacitance density

Publications (2)

Publication Number Publication Date
TW202109901A TW202109901A (zh) 2021-03-01
TWI728549B true TWI728549B (zh) 2021-05-21

Family

ID=74603734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141160A TWI728549B (zh) 2019-08-19 2019-11-13 包括電容器的積體電路和形成溝渠電容器的方法

Country Status (3)

Country Link
US (2) US11018169B2 (zh)
CN (1) CN112397485B (zh)
TW (1) TWI728549B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021044762A1 (ja) * 2019-09-04 2021-03-11 パナソニックＩｐマネジメント株式会社 撮像装置
US11063157B1 (en) * 2019-12-27 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor profile to decrease substrate warpage
US12094891B2 (en) * 2020-07-13 2024-09-17 Drs Network & Imaging Systems, Llc High-density capacitor for focal plane arrays
US20230063050A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Deformation-resistant deep trench capacitor structure and methods of forming the same
CN118039605A (zh) * 2022-11-04 2024-05-14 长鑫存储技术有限公司 半导体封装结构及其制备方法
CN117766525B (zh) * 2024-02-22 2024-04-30 苏州苏纳光电有限公司 电容结构及电容结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW484235B (en) * 1999-02-25 2002-04-21 Canon Kk Light-receiving element and photoelectric conversion device
US7727803B2 (en) * 2003-06-13 2010-06-01 Sony Corporation Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device
US7863149B2 (en) * 2004-09-09 2011-01-04 Qimonda Ag Method for fabricating a capacitor
TWI556352B (zh) * 2014-03-14 2016-11-01 台灣積體電路製造股份有限公司 半導體積體電路與其製作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3425575B2 (ja) * 1999-07-28 2003-07-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
WO2008139393A1 (en) * 2007-05-10 2008-11-20 Nxp B.V. Integration substrate with a ultra-high-density capacitor and a through-substrate via
US20090096001A1 (en) * 2007-10-15 2009-04-16 Qimonda Ag Integrated Circuit and Method of Manufacturing the Same
US8502340B2 (en) * 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
WO2017052471A1 (en) * 2015-09-23 2017-03-30 Nanyang Technological University Semiconductor devices and methods of forming the same
US10418407B2 (en) * 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
CN106876419B (zh) * 2015-12-10 2019-07-30 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW484235B (en) * 1999-02-25 2002-04-21 Canon Kk Light-receiving element and photoelectric conversion device
US7727803B2 (en) * 2003-06-13 2010-06-01 Sony Corporation Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device
US7863149B2 (en) * 2004-09-09 2011-01-04 Qimonda Ag Method for fabricating a capacitor
TWI556352B (zh) * 2014-03-14 2016-11-01 台灣積體電路製造股份有限公司 半導體積體電路與其製作方法

Also Published As

Publication number Publication date
US11574940B2 (en) 2023-02-07
US20210057469A1 (en) 2021-02-25
CN112397485A (zh) 2021-02-23
US20210272991A1 (en) 2021-09-02
CN112397485B (zh) 2024-11-29
TW202109901A (zh) 2021-03-01
US11018169B2 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
TWI728549B (zh) 包括電容器的積體電路和形成溝渠電容器的方法
TWI714329B (zh) 半導體結構及其形成方法
US7745250B2 (en) Image sensor and method for manufacturing the same
US20240021653A1 (en) Method of forming self aligned grids in bsi image sensor
TWI749682B (zh) 用於接合墊結構的隔離結構及其製造方法
CN111261645B (zh) 图像传感器及其形成方法
TWI794723B (zh) 影像感測器及其形成方法
TW201727882A (zh) 用於背照式影像感測器的深溝槽隔離件
TW201712846A (zh) 積體電路、正照式感測器、背照式感測器、與三維積體電路
TWI749651B (zh) 影像感測器、積體晶片、形成影像感測器的方法
US11282885B2 (en) Wafer structure and chip structure having through-hole electrical connection for bonded chips
CN113224091A (zh) 影像感测装置以及其制造方法
CN114823751A (zh) 减低的颜色串扰及红外图像传感器
JP2023152717A (ja) イメージセンサ性能を向上させるための分離構造
US20230307492A1 (en) Metal-insulator-metal device capacitance enhancement
TW202105699A (zh) 影像感測器、用於影像感測器的半導體結構及其製造方法
US12224296B2 (en) Image sensor including a pixel separation structure
TW202042383A (zh) 影像感測器及其形成方法
TW202141773A (zh) 影像感測器裝置及其形成方法
TWI793543B (zh) 具有複合深溝渠隔離結構的積體晶片及其形成方法
TWI844305B (zh) 影像感測裝置及其製造方法
TW202412291A (zh) 積體電路裝置及其製造方法
TW202341457A (zh) 光學裝置及其製作方法
CN117438439A (zh) 图像传感器及其制造方法
TW202429697A (zh) 裝置結構及其形成方法