CN113224091A - 影像感测装置以及其制造方法 - Google Patents

影像感测装置以及其制造方法 Download PDF

Info

Publication number
CN113224091A
CN113224091A CN202110080169.2A CN202110080169A CN113224091A CN 113224091 A CN113224091 A CN 113224091A CN 202110080169 A CN202110080169 A CN 202110080169A CN 113224091 A CN113224091 A CN 113224091A
Authority
CN
China
Prior art keywords
substrate
light blocking
dielectric layer
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110080169.2A
Other languages
English (en)
Inventor
谢丰键
郑允玮
胡维礼
李国政
陈英豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113224091A publication Critical patent/CN113224091A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

提供一种影像感测装置以及其制造方法。该方法包含在一基板上形成多个感光像素；在该基板上，沉积一介电质层；蚀刻该介电质层，在该介电质层中造成一第一凹槽，该第一凹槽横向地环绕这些感光像素；在该第一凹槽中，形成一挡光结构，而使该挡光结构横向地环绕这些感光像素。

Description

影像感测装置以及其制造方法
技术领域
本揭露是关于一种影像感测装置以及其制造方法。
背景技术
影像感测器根据光子的刺激而产生电性信号。电性信号(例如光电流)的大小取决于各个影像感测器接收的入射光的强度。影像感测器可能受到非光学性产生的信号的影响，这些非光学性产生的信号包含泄漏信号、热产生信号、暗电流等。因此，影像感测器产生的电性信号会接着被校准，从而从影像感测器的输出信号中消除不良的信号。为了消除这些非光学性产成的信号，黑色参考影像感测器被形成且用于产生非光学性产成的信号。
发明内容
本揭露的部分实施方式提供了一种制造影像感测装置的方法。该方法包含在一基板上形成多个感光像素；在该基板上，沉积一介电质层；蚀刻该介电质层，在该介电质层中造成一第一凹槽，该第一凹槽横向地环绕这些感光像素；在该第一凹槽中，形成一挡光结构，而使该挡光结构横向地环绕这些感光像素。
本揭露的部分实施方式提供了一种制造影像感测装置的方法。该方法包含在一基板中，经由该基板的一前表面，形成多个感光像素；在该基板中，形成一掺杂区域，其中该掺杂区域横向地环绕该基板的这些感光像素；在该基板的一后表面上，沉积一介电质层，其中该基板的该后表面相对于该基板的该前表面；蚀刻该介电质层，造成一第一凹槽，该第一凹槽重叠该掺杂区域；以及在该第一凹槽中，形成一挡光结构。
本揭露的部分实施方式提供了一种影像感测装置，包含基板、多个感光像素、内连接结构、介电质层以及挡光元件。感光像素位于基板中。内连接结构，位于该基板的一第一侧上。介电质层，位于该基板的一第二侧上，其中该基板的该第二侧相对于该基板的该第一侧。挡光元件具有一第一部分延伸于该介电质层的一上表面上以及一第二部分延伸于该介电质层中，其中该挡光元件的该第二部分横向地环绕这些感光像素。
附图说明
从以下详细叙述并搭配附图检阅，可理解本揭露的态样。应注意到，多种特征并未以产业上实务标准的比例绘制。事实上，为了清楚讨论，多种特征的尺寸可以任意地增加或减少。
图1A为根据本揭露的部分实施方式中的影像感测装置的上视示意图；
图1B为图1A的一部分的放大图；
图1C为沿着图1B的C-C线的截取的剖面示意图；
图2为根据本揭露的部分实施方式中的影像感测装置的上视示意图；
图3为根据本揭露的部分实施方式中的影像感测装置的上视示意图；
图4为根据本揭露的部分实施方式中的影像感测装置的上视示意图；
图5至图16示出了根据本揭露的部分实施方式在制造的各个中间阶段制造影像感测装置的方法；
图17至图28示出了根据本揭露的部分实施方式在制造的各个中间阶段制造影像感测装置的方法；
图29为根据本揭露的部分实施方式中的影像感测装置的剖面示意图。
【符号说明】
100:影像感测装置
102:像素阵列区域
104:黑阶校正区域
106:切割道区域
108:对准标记区域
110:基板
110A:表面
110B:表面
110T:凹槽
110D:掺杂区域
110DW1:宽度
110DW2:宽度
120:感光像素
120A:感光像素
120B:感光像素
122:感光区域
132:隔离结构
134:隔离层
150:内连接结构
152:层间介电质层
154:金属间介电质层
154M:导线
160:介电质层
160I:隔离结构
160T1:凹槽
160T2:凹槽
162:电荷累积层
164:缓冲层
170:挡光层
170O1:开口
170O2:开口
172:挡光网格
174:挡光元件
174G:沟道
174U:部分
174E:挡光结构
174EV:短侧部分
174EH:长侧部分
174EW1:内壁
174EW2:外壁
178:挡光元件
178G:沟道
180:介电质层
190:缓冲氧化层
200:接合垫
210:彩色滤光层
212:彩色滤光元件
220:微透镜
400:载体基板
B:区域
C-C:线
D1:方向
D2:方向
L1:长度
L2:长度
W1:宽度
W2:宽度
PH:像素宽度
PV:像素高度
GA:间隙
GB:间隙
O1:开口
具体实施方式
以下本揭露将提供许多个不同的实施方式或实施例以实现所提供的专利标的的不同特征。许多元件与设置将以特定实施例在以下说明，以简化本揭露。当然这些实施例仅用以示例而不应用以限制本揭露。举例而言，叙述“第一特征形成于第二特征上”包含多种实施方式，其中涵盖第一特征与第二特征直接接触，以及额外的特征形成于第一特征与第二特征之间而使两者不直接接触。此外，于各式各样的实施例中，本揭露可能会重复标号以及/或标注字母。此重复是为了简化并清楚说明，而非意图表明这些讨论的各种实施方式以及/或配置之间的关系。
更甚者，空间相对的词汇，例如“下层的”、“低于”、“下方”、“之下”、“上层的”、“上方”等相关词汇，于此用以简单描述元件或特征与另一元件或特征的关系，如图所示。在使用或操作时，除了图中所绘示的转向之外，这些空间相对的词汇涵盖装置的不同的转向。或者，这些装置可旋转(旋转90度或其他角度)，且在此使用的空间相对的描述语可作对应的解读。在部分实施方式中，本文中字词汇“大约”意为以所描述的数值的一比例大于或小于所描述的数值或所描述的范围，该比例例如为5％、10％、15％等。
本揭露的部分实施方式提供了影像感测装置以及其形成方法，其中影像感测装置包含主动影像感测器以及黑色参考影像感测器。黑色参考影像感测器可以被挡光元件(例如金属遮蔽层)覆盖，从而免于接收光信号。在本揭露的实施方式中，挡光元件可以具有环形的挡光结构，该环形的挡光结构横向地环绕一区域，其中主动影像感测器设置于该区域。该环形的挡光结构可阻挡侧向光，从而防止光横向地传送到黑色参考影像感测器中。本文说明了制造影像感测装置的多个中间阶段。还讨论了实施方式的变型。在各种视图和说明性实施方式中，相似的参考标号用于指示相似的元件。
图1A为根据本揭露的部分实施方式中的影像感测装置100的上视示意图。影像感测装置100可以包含像素阵列区域102和横向环绕像素阵列区域102的黑阶校正(blacklevel correction；BLC)区域104。在本本揭露的部分实施方式中，在黑阶校正区域104中形成有挡光元件174，从而遮蔽黑阶校正区域104免受入射光的影响。挡光元件174可以包含环形的挡光结构174E，挡光结构174E位于邻近像素阵列区域102的位置，从而避免光从像素阵列区域102向黑阶校正区域104横向传送。影像感测装置100可以进一步包含其他区域，例如接触垫(contact pad；E-pad)区域和对准区域(例如划线主标记(scribe-line primarymark；SPM)区域)，因为这些其他区域对于理解在此描述的实施方式不是必需的，这些其他区域并未明确绘出。
图1B为图1A的部分区域B的放大图。图1C为沿着图1B的C-C线的截取的剖面示意图。参考图1A至图1C。在部分实施方式中，影像感测装置100包含基板110。表面110A可以指基板110的前表面，并且表面110B可以指基板110的后表面。在基板110的前表面110A附近形成多个感光像素120(包含感光像素120A和120B)。在部分实施方式中，影像感测装置100的像素阵列区域102包含主动感光像素120A，其用于根据感测到的光产生电性信号。影像感测装置100的黑阶校正区域104包含参考感光像素120B，其用于产生参考黑阶信号。在部分实施方式中，感光像素120A和120B可以同时形成，并且感光像素120A和120B的材料可以彼此相同。影像感测装置100可以进一步包含在相邻的感光像素120之间的隔离结构132，以防止感光像素120之间的电性串扰(cross-talk)。在部分实施方式中，在基板110的前表面上，影像感测装置100还包含内连接结构150(例如包含相互之间的层间介电质(inter-layerdielectric；ILD)层152和/或金属间介电质(inter-metal dielectric；IMD)层154以及层间介电质层152和金属间介电质层154内的多层内连接件)，从而与感光像素120形成电路。
在部分实施方式中，在基板110的后表面110B上，影像感测装置100可包含介电质层160。介电质层160可延伸到在基板110的后表面110B中形成的凹槽中，从而在相邻感光像素120A之间形成隔离结构160I，隔离结构160I能防止感光像素120A之间的电性串扰。隔离结构160I可以被称为背面深凹槽隔离(backside deep trench isolation；BDTI)结构。在部分实施方式中，介质电层160可以包含横向地环绕像素阵列区域102的至少一个凹槽160T1。举例而言，在本实施方式中，凹槽160T1可以围绕像素阵列区域102。
在部分实施方式中，影像感测装置100可以包含挡光层170。挡光层170由反射金属材料或光吸收材料制成。举例而言，挡光层170可以包含合适的金属材料，例如Cu、Au、Ag、Al、Ni、W、其合金或类似物。挡光层170在像素阵列区域102中具有挡光网格172，在黑阶校正区域104中具有挡光元件174。挡光网格172可以防止相邻的感光像素120A之间的光学串扰。挡光元件174可以覆盖感光像素120B。举例而言，挡光元件174可以具有部分174U，其中部分174U位于黑阶校正区域104中的介电质层160的整个顶表面上。
在本揭露的部分实施方式中，挡光元件174在介电质层160的凹槽160T1中具有长条的挡光结构174E。如图1A所示，长条的挡光结构174E在像素阵列区域102周围连续地延伸，且因此具有环形或闭环形状。通过该配置，黑阶校正区域104中的感光像素120B可以产成非光产生的信号(即，与像素阵列区域中接收的光无关的信号)。举例而言，如图1A所示，长条的挡光结构174E具有两个短侧部分174EV和连接在短侧部分174EV之间的两个长侧部分174EH，以在上视图中形成环形结构或闭环结构。在部分实施方式中，长侧部分174EH可以在方向D1上延伸，其中方向D1不同于短侧部分174EV的延伸方向D2。举例而言，方向D1垂直于方向D2。两个短侧部分174EV和两个长侧部分174EH可以分别位于像素阵列区域102的四侧，从而当从顶部观察时包围像素阵列区域102。换句话说，从顶部观察时，长条的挡光结构174E的内壁174EW1可以包围像素阵列区域102，并且长条的挡光结构174E的外壁174EW2可以包围长条的挡光结构174E的内壁174EW1。
在本揭露的部分实施方式中，挡光结构174E在邻近感光像素120A的至少一个参考感光像素120B上延伸。举例而言，如图1B所示，挡光结构174E在邻近感光像素120A的五个以上参考感光像素120B上。
在本揭露的部分实施方式中，挡光结构174E的长侧部分174EH在其延伸方向D1上具有长度L1(如图1A所示)，并且长度L1可以大于在方向D1上测量得到的感光像素120(如图1B所示)的像素宽度PH。类似地，在部分实施方式中，挡光结构174E的短侧部分174EV在其延伸方向D2上具有长度L2(如图1A所示)，并且长度L2可以大于在方向D2上测量得到的感光像素120(如图1B所示)的像素高度PV。举例而言，长侧部分174EH和短侧部分174EV可以跨越一个或多个感光像素120B。举例而言，如图1A和图1B所示，长条的挡光结构174E的长侧部分174EH跨越五个感光像素120B。在部分实施方式中，长侧部分174EH和短侧部分174EV的长度L1和L2分别大于像素阵列区域102的长度和宽度，从而围绕像素阵列区域102。
在本揭露的部分实施方式中，长侧部分174EH可以具有在垂直于其延伸方向D1的方向上测量得到的宽度W1，并且宽度W1可以等于或大于感光像素的像素高度PV。相似地，在部分实施方式中，短侧部分174EV可以具有在方向D1上测量得到的宽度W2，并且宽度W2可以等于或大于感光像素120的像素宽度PH。
在部分实施方式中，宽度W1和W2可以在大约0.1微米至大约500微米的范围内，但是其他范围在本揭露的各实施方式的范围内。如果宽度W1和W2大于约500微米，由于金属面积增加，晶圆可能遭受过度的弯曲问题。如果宽度W1和W2小于大约0.1微米，则挡光结构174E可能不能阻挡来自黑阶校正区域104的光。
在部分实施方式中，影像感测装置100还可以在基板110中包含掺杂区域110D。掺杂区域110D可以位于邻近长条的挡光结构174E的位置。举例而言，从上视图来看，掺杂区域110D可以具有环形或闭环形状，使得掺杂区域110D可以横向地环绕像素阵列区102的四侧。在部分实施方式中，掺杂区域110D的宽度110DW1和110DW2可以分别大于长条的挡光结构174E的宽度W1和W2，并且掺杂区域110D在方向D1和D2上的长度可以分别大于长条的挡光结构174E的长度L1和L2。
图2是根据本揭露的部分实施方式的影像感测装置100的上视示意图。本实施方式类似于图1A至图1C的实施方式，除了长条的挡光结构174E不连续地环绕像素阵列区域102之外。举例而言，长条的挡光结构174E的短侧部分174EV和两个长侧部分174EH彼此断开，并且从顶部观察时，短侧部分174EV和长侧部分174EH位于邻近像素阵列区域102的四侧的位置。换句话说，短侧部分174EV和长侧部分174EH由间隙GA隔开，从顶部观察时，间隙GA设置邻近于像素阵列区域102的转角。在本实施方式中，根据挡光结构174E的期望配置，介电质层160(参考图1C)具有多个凹槽160T1。举例而言，介电质层160(参考图1C)中的凹槽160T1可以形成于邻近像素阵列区域102的四侧的位置，但是可以不连续地环绕像素阵列区域102。本实施方式的其他细节是与先前关于图1A至图1C讨论的相同，因此为了简洁起见不再重复。
图3是根据本揭露的部分实施方式的影像感测装置100的上视示意图。本实施方式类似于图2的实施方式，除了从顶部观察时，长条的挡光结构174E环绕像素阵列区域102的转角，但是不连续地环绕像素阵列区域102。举例而言，短侧部分174EV的一个连接长侧部分174EH中的至少一个，从而环绕像素阵列区域102的转角。在本实施方式中，每个长侧部分174EH被间隙GB分成不连续的片段。在部分其他实施方式中，短侧部分174EV也可以被间隙GB被分成不连续的片段。在本实施方式中，介电质层160(参考图1C)具有根据挡光结构174E的期望配置的凹槽160T1。举例而言，当从顶部观察时，凹槽160T1可以环绕像素阵列区域102的转角，但是不连续地环绕像素阵列区域102。本实施方式的其他细节类似于先前关于图1A至图3所讨论的细节，因此为了简洁起见不再重复。
图4是根据本揭露的部分实施方式的影像感测装置100的上视示意图。除了从顶部观察时细长的挡光结构174E不围绕像素阵列区域102的转角之外，本实施方式类似于图3的实施方式。短侧部分174EV和长侧部分174EH可以由间隙GA分开，并且短侧部分174EV和长侧部分174EH都通过间隙GB被分成不连续的段。从顶部观看时，间隙GA设置邻近于像素阵列区域102的转角，从顶部观看时，间隙GB设置邻近于像素阵列区域102的长侧和短侧。在本实施方式中，根据期望的挡光结构174E的构造，介电质层160(参考图1C)具有相应的凹槽160T1。举例而言，当从顶部观察时，凹槽160T1可以不围绕像素阵列区域102的转角。本实施方式的其他细节类似于先前关于图1A至图1C所讨论的细节，因此为了简洁起见不再重复。
图5至图16示出了根据本揭露的部分实施方式在制造的各个中间阶段制造影像感测装置100的方法。为了简单起见，省略了影像感测装置100的一些组件。该图示仅是示例性的，并不意图在限制所附权利要求书中具体叙述的内容。应该理解，在图5至图16所示的步骤之前、期间和之后可以有额外的步骤，且该方法的另外的实施方式中，以下描述的一些步骤可以被替换或消除。步骤/过程的顺序可以互换。
影像感测装置100可以包含像素阵列区域102，黑阶校正(BLC)区域104、切割道区域106和对准标记区域108。图5至图16中的虚线指出了区域102～108之间的近似边界。感光像素120A形成在像素阵列区域102中。感光像素120B形成在黑阶校正区域104中，并且用作用于产生参考黑阶信号的参考像素，从而建立影像感测装置100的光强度的基准线。切割道区域106包含将一个半导体晶粒(举例而言，包含黑阶校正区域104和像素阵列区域102的半导体晶粒)与相邻的半导体晶粒(未示出)分开的区域。切割道区域106将在随后的制造过程中经历晶粒切割过程以分离相邻的晶粒。切割道区域106被切割成使得每个晶粒中的半导体装置不被损坏。切割道区域106可包含一区域，其中在随后的制程阶段中一个或多个测试接合垫(未示出)将形成于该区域，从而可建立影像感测装置100与外部装置之间的电性连接。
参考图5。在基板110中形成感光像素120。基板110可包含例如掺杂或未掺杂的块状硅或绝缘体上半导体(semiconductor-on-insulator；SOI)基板的主动层。大体上，绝缘体上半导体基板包含形成在绝缘体层上的例如硅的半导体材料层。绝缘体层可以是例如埋设氧化物(buried oxide；BOX)层或氧化硅层。绝缘体层设置在例如硅或玻璃基板的基板上。可替代地，基板110可以包含另一种元素半导体，例如锗；化合物半导体，包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。也可以使用其他基板，例如多层或梯度基板。
在基板110的前表面110A处，形成多个感光像素120(包含感光像素120A和120B)。感光像素120可以包含相应的感光区域122，其可以例如通过从基板110的前表面110A植入合适的杂质离子至基板110中而形成。在部分实施方式中，可以将杂质离子植入到基板110内的磊晶层(未示出)中。感光区域122被配置为将光信号(举例而言，光子)转换成电信号，并且可以是PN接面光电二极管、PNP光电晶体管、NPN光电晶体管等。举例而言，感光区域122可以包含形成在p型半导体层(例如基板110的至少一部分)内的n型植入区域。在这样的实施方式中，p型半导体层可以隔离并减少在感光像素120的相邻感光区域之间的电性串扰。在部分实施方式中，感光区域122可以包含形成在n型半导体层内(例如基板110的至少一部分)的p型植入区域。
在部分实施方式中，多个感光像素120形成感光像素阵列，例如从顶部观察时的二维矩形阵列(参考图1B)。在部分实施方式中，每个感光像素120可以进一步包含传输门晶体管(transfer gate transistor；未示出)和浮接扩散电容器(floating diffusioncapacitor；未示出)。在每个感光像素120中，相应的传输门晶体管的第一源极/漏极区电性耦合到相应的感光区域122，相应的传输门晶体管的第二源极/漏极区电性耦合到相应的浮接扩散电容器。
在形成感光区域122之前，可以在基板110的前表面110A处形成隔离结构132。在部分实施方式中，隔离结构132可以包含浅凹槽隔离(shallow trench isolation；STI)结构。在部分实施方式中，浅凹槽结构的形成可包含：通过对基板110的前表面110A进行图案化以在基板110中形成凹槽并，且用合适的介电材料填充凹槽以形成浅凹槽结构。介电材料可以包含氧化硅。在部分实施方式中，使用合适的光刻微影和蚀刻制程来图案化基板110。在其他实施方式中，隔离结构132可以包含使用合适的植入制程形成的各种掺杂区域。在部分实施方式中，可以在切割道区域106和对准标记区域108中形成隔离层134。隔离层134可以与隔离结构132同时形成。在部分其他实施方式中，可以省略隔离结构132。
内连接结构150可以形成在基板110的前表面110A上，从而与感光像素120形成电路。内连接结构150可以包含含有导电特征(例如包含铜、铝、钨、其组合以及类似物的导线和通孔)的层间介电质层152和/或金属间介电质层154，其可使用任何合适的方法形成，例如镶嵌、双镶嵌或其他类似方法。举例而言，内连接结构150包含如图所示的导线154M。层间介电质层152和金属间介电质层154可以包含设置在这种导电特征之间的低k介电材料，该低k介电材料具有例如小于大约4.0或甚至2.0的k值。在部分实施方式中，层间介电质层152和金属间介电质层154可以由例如磷硅酸盐玻璃(phosphosilicate glass；PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass；BPSG)、氟硅酸盐玻璃(fluorosilicate glass；FSG)、SiOxCy、玻璃旋涂、聚合物旋涂、硅碳材料、其化合物、其复合物、其组合或类似物制成，其通过任何合适的方法形成，例如纺丝(spinning)、化学气相沉积(chemical vapordeposition；CVD)、电浆增强化学气相沉积(plasma-enhanced CVD；PECVD)或类似方法等。
在部分实施方式中，在形成内连接结构150之前，在基板110的前表面110A上，除了包含感光区域122、传输门晶体管和浮接扩散电容器(未示出)的感光像素120之外，还可以形成一个或多个主动和/或被动装置。此一个或多个主动和/或被动装置可以包含各种N型金属氧化物半导体(N-type metal-oxide semiconductor；NMOS)和/或P型金属氧化物半导体(P-type metal-oxide semiconductor；PMOS)装置，例如晶体管、电容器、电阻器、二极管、光二极管、保险丝以及类似物。本领域通常技术人员将理解，提供以上示例仅出于说明性目的，并不意味着以任何方式限制本揭露。对于给定的应用，可以适当地使用其他电路。
参考图6。图5的结构被翻转并且选择性地接合到载体基板400，使得基板110的前表面110A面向载体基板400，且露出基板110的后表面110B，以进行后续制程。可以采用各种接合技术来实现图5的结构与载体基板400之间的接合。在部分实施方式中，接合技术可以包含例如直接接合制程，例如金属对金属的接合(例如铜对铜接合)、介电质对介电质接合(例如氧化物对氧化物接合)、金属对介电质接合(例如氧化物对铜接合)，混合接合、粘着剂接合、阳极接合，它们的任何组合和/或类似物。在部分实施方式中，载体基板400可以为在基板110的后表面110B上进行的制程步骤提供机械支撑。在部分实施方式中，载体基板400可以由硅或玻璃形成并且可以不具有在其上形成的电路。在这样的实施方式中，载体基板400提供临时支撑，并且在完成在基板110的后表面110B上进行的制程步骤之后，从影像感测装置100(参照图16)剥离载体基板400。载体基板400可以包含半导体基板(未示出)、在半导体基板上的一个或多个主动装置(未示出)以及在一个或多个主动装置上方的内连接结构(未示出)。在这样的实施方式中，除了提供机械支撑之外，根据于设计需求，载体基板400可以向影像感测装置提供附加的电性功能。
在将图5的结构翻转并结合到载体基板400之后，可以在基板110的后表面110B上进行薄化制程以减薄基板110。在部分实施方式中，薄化制程用于允许更多的光从基板110的后表面110B穿过到感光像素120的感光区域122，而不会被基板110吸收。在将感光区域122制造在磊晶层中的部分实施方式中，基板110的后表面110B可以被减薄直到露出磊晶层。可以通过使用例如研磨、抛光、
Figure BDA0002908924840000121
手段、
Figure BDA0002908924840000122
手段和/或化学蚀刻之类的合适技术来实现薄化制程。
参考图7。在黑阶校正区域104中对基板110的后表面110B进行离子植入制程，从而在黑阶校正区域104中的基板110中形成掺杂区域110D。掺杂区域110D可以位于邻近像素阵列区域102处。在部分实施方式中，在基板110的后表面110B上方，形成图案化的遮罩(例如光阻遮罩)，以限定掺杂区域110D的期望位置，然后，使用该图案化的遮罩作为植入遮罩来进行离子植入制程，并且在完成离子植入后，移除(例如通过使用灰化)此植入遮罩。在部分实施方式中，掺杂区域110D进一步存在于像素阵列区102中的基板110中。在部分实施方式中，感光区域122是形成在p型半导体层(例如基板110)中的n型区域，而掺杂区域110D是被植入n型掺杂剂(例如磷)。在部分实施方式中，感光区域122是在n型半导体层(例如基板110)中形成的p型区域，而掺杂区域110D是被植入p型掺杂剂(例如硼)。换句话说，掺杂区域110D和感光区域122具有相同的导电型态。如图1A所示，从上视图看，掺杂区域110D可以具有环形或闭环形状。在部分实施方式中，离子植入制程的剂量可以在大约100E2至大约100E5原子/cm2的范围内，但是其他范围在本揭露的各种实施方式的范围内。在部分实施方式中，掺杂区域110D的掺杂剂浓度低于感光区域122的掺杂剂浓度。在部分实施方式中，掺杂区域110D的掺杂剂浓度高于感光区域122的掺杂剂浓度。
参考图8。对基板110的后表面110B进行图案化，以在基板110中形成多个凹槽110T。在部分实施方式中，使用合适的各向异性湿蚀刻制程对基板110的后表面110B进行图案化，其中使用图案化的遮罩(例如光阻或非感光材料，例如氮化硅)作为蚀刻遮罩。在基板110由硅形成的部分实施方式中，可以使用氢氧化钾(potassium hydroxide；KOH)、乙二胺邻苯二酚(ethylenediamine pyrocatechol；EDP)、四甲基氢氧化铵(tetramethylammoniumhydroxide；TMAH)或类似物来进行各向异性湿蚀刻。在蚀刻制程之后，可以移除图案化的遮罩。在部分实施方式中，图案化的遮罩是由光阻形成的，可以使用灰化制程并接着湿清洁制程来移除图案化的遮罩。在其他实施方式中，图案化遮罩由非感光材料形成的，可以使用适当的蚀刻制程来移除图案化的遮罩。
参考图9。在形成凹槽110T之后，在基板110的后表面110B上形成介电质层160，从而填充凹槽110T。介电质层160可以包含共形地形成在基板110的后表面110B上的电荷累积层162和在电荷累积层162上方的缓冲层164。
在部分实施方式中，电荷累积层162可以包含一种或多种高k介电质材料。举例而言，电荷累积层162可以包含HfO2层和在HfO2层上方的Ta2O5层。电荷累积层162帮助将负电荷或正电荷累积在基板110中，到达电荷累积层162与基板110之间的界面，以形成电偶极(electric dipoles)，其用以作为载子位障，以捕获例如悬空键之类的缺陷。电荷累积层162的配置可以减小影像感测装置的漏电流。
在部分实施方式中，缓冲层164可以由氧化硅形成，但是可以使用其他合适的介电材料。在部分实施方式中，可以使用原子层沉积(atomic layer deposition；ALD)、化学气相沉积、PECVD、类似方法或其组合来形成缓冲层164。通过该配置，在相邻的感光像素120之间，基板110的凹槽中的介电质层160(包含电荷累积层162以及缓冲层164)的部分形成隔离结构160I。隔离结构160I可以防止感光像素120之间的电性串扰。隔离结构160I可以将其称为背面深凹槽隔离(BDTI)结构。在部分其他实施方式中，可以省略电荷累积层162。
参考图10。图案化介电质层160，以形成一个或多个凹槽160T1和160T2，该凹槽160T1和160T2露出黑阶校正区域104中的基板110的后表面110B。在部分实施方式中，可以使用适当的光刻微影和蚀刻制程来图案化介电质层160。举例而言，将光阻涂覆在介电质层160上(参考图9)，然后使用光刻微影技术进行图案化该光阻，以露出介电质层160在黑阶校正区域104和对准标记区域108中的部分。随后，进行蚀刻制程，以移除介电质层160的露出部分，从而露出下面的基板110。在部分实施方式中，从如图1A的上视图看，凹槽160T1具有环形或闭环形状。
在本揭露的部分实施方式中，凹槽160Tl位于基板110的掺杂区域110D上并且露出基板110的掺杂区域110D。形成凹槽160Tl的蚀刻制程可能损伤基板110，从而导致在凹槽160T1附近的基板110中发生漏电。然而，由于掺杂区域110D横越凹槽160T1，并且掺杂区域110D具有与基板110的导电型态相反的导电型态，因此在掺杂区域110D和基板110之间形成的PN接面附近形成空乏区，这可以降低由凹槽蚀刻制程的损伤引起的漏电。在本揭露的部分实施方式中，凹槽160T2可以具有与凹槽160T1的厚度基本相同的厚度。凹槽160T2可以用于在光刻微影制程期间的对准校正。
参考图11。在介电质层160上形成挡光层170。挡光层170可以是金属层。在部分实施方式中，挡光层170由反射金属材料或光吸收材料制成。举例而言，挡光层170可以包含Cu、Au、Ag、Al、Ni、W、其合金或类似物，并且可以使用物理气相沉积(physical vapordeposition；PVD)、镀覆等形成。在部分实施方式中，在形成挡光层170之前，可以在介电质层160上方共形地形成屏障/粘附层(未示出)。该屏障/粘附层可以包含钛、氮化钛、钽、氮化钽或其多层，并且可以使用物理气相沉积、化学气相沉积、有机金属化学气相沉积(MetalOrganic CVD；MOCVD)、电浆增强化学气相沉积(PECVD)、原子层沉积(atomic layerdeposition；ALD)、电镀和/或类似方法形成。
在部分实施方式中，挡光层170可以填充一个或多个凹槽160T1，从而在凹槽160T1中形成一个或多个挡光结构174E。在部分实施方式中，从如图1A所示的上视图看，凹槽160T1具有环形或闭环形状，从如图1A所示的上视图看，挡光结构174E也具有环形或闭环的形状。挡光结构174E可以阻挡侧向光，从而防止由参考感光像素120B检测到的参考黑阶信号受到光的影响。
在更进一步的部分实施方式中，挡光层170的形成使得挡光层170电性耦合到基板110，例如通过挡光结构174E。举例而言，挡光结构174E与基板110的后表面110B接触。这种电性耦合提供挡光层170接地电位。
参考图12。图案化挡光层170(参照图11)为像素阵列区域102中的挡光网格172、黑阶校正区域104中的挡光元件174和对准标记区域108中的挡光元件178。图案化制程可以包含适当的光刻微影和蚀刻制程。举例而言，在挡光层170(参考图11)上方形成图案化的遮罩(例如光阻)，该图案化的遮罩露出像素阵列区域102中的挡光层170的一部分和切割道区域106中挡光层170的一部分。随后，在进行蚀刻制程以移除挡光层170的露出部分，从而在像素阵列区域102和切割道区域中的挡光层170中形成开口170O1和170O2。该蚀刻制程可以包含湿蚀刻、干蚀刻或其组合。举例而言，蚀刻制程可以包含使用例如CL2、HBr、CF4等的气体蚀刻剂的干蚀刻。可以进行蚀刻制程直到露出介电质层160。在部分实施方式中，介电质层160的露出部分可以被蚀刻制程消耗，并且因此被凹陷而下降低于挡光层170和介电质层160之间的横向界面。通过图案化制程，挡光层170的开口170O1和170O2露出介电质层160。在部分实施方式中，开口170O1对准于相应的感光像素120A。在部分实施方式中，开口170O2对准于导线154M。在部分实施方式中，在蚀刻制程中，黑阶校正区域104和对准标记区域108被保护而免于蚀刻，并且其中的层不被蚀刻。
挡光层170在黑阶校正区域104中的剩余部分称为挡光元件174。挡光元件174阻挡光，否则该光会被参考感光像素120B所接收。挡光元件174在与像素阵列区域102相邻的位置处具有挡光结构174E。挡光结构174E的下表面低于挡光网格172的下表面。通过该配置，挡光结构174E可以阻挡侧向光，从而防止光向黑阶校正区域104传播。举例而言，挡光结构174E可以将侧向光反射回到像素阵列区域102。可替换地，在部分实施方式中，挡光结构174E可能会吸收侧向光。挡光元件174可以例如通过挡光结构174E电性耦合到基板110。举例而言，挡光结构174E与基板110的后表面110B接触。这种电性耦合提供了挡光层170接地电位。该接地可以在黑阶校正区域104中释放出不想要的电荷。挡光元件174可以包含对应于凹槽160T1的沟道174G。举例而言，在上视图中，沟道174G可以是横向地围绕或环绕像素阵列区域102的环形槽道。
挡光层170在像素阵列区域102中的剩余部分称为挡光网格172。挡光网格172具有开口170O1，分别对准各感光像素120A。举例而言，在部分实施方式中，当从顶部观察时，挡光网格172的墙壁可以包围每个主动感光像素120A。通过该配置，挡光网格172防止相邻的主动感光像素120A之间的光学串扰。在本实施方式中，挡光网格172和挡光元件174彼此连接并且电性耦合。在部分其他实施方式中，在图案化制程之后，可以将挡光网格172与挡光元件174分隔开来。在替代实施例中，通过图案化制程，移除像素阵列区域102中的整个挡光层170。也就是说，在图案化制程之后，挡光层170可以不包含挡光网格172。
挡光层170在对准标记区域108中的剩余部分可以被称为挡光元件178。挡光元件178可以被称为对准标记，例如切割道主标记(scribe lane primary mark；SPM)或层叠(overlay；OVL)标记。在部分实施方式中，挡光元件178可以包含对应于凹槽160T2的沟道178G。举例而言，在挡光元件178中形成的沟道178G用于对准校正，以检测光刻微影制程期间的错位。在替代实施方式中，通过图案化制程，移除对准标记区域108中的整个挡光层170。
参考图13。介电质层180形成在挡光网格172和挡光元件174上方，并填充开口170O1和170O2。在部分实施方式中，可以使用与以上参考图9描述的缓冲层164类似的材料和方法来形成介电质层180，在此不再重复描述。在部分实施方式中，介电质层180和缓冲层164可以由相同的材料形成。在其他实施方式中，介电质层180和缓冲层164可以由不同的材料形成。随后，使用研磨制程、化学机械抛光(chemical mechanical polishing；CMP)制程、蚀刻制程或类似方法，来平坦化介电质层180。
参考图14。进行蚀刻制程，以移除在切割道区域106中的一部分介电质层180、一部分介电质层160和一部分基板110，从而在切割道区域106中形成开口O1。开口O1从基板110的后表面110B朝向隔离层134延伸。随后，在区域102、104、108中的介电质层180的剩余部分上，形成缓冲氧化层190，且该缓冲氧化层190延伸到切割道区域106中的开口O1中。
参考图15。对切割道区域106中的缓冲氧化物层190和下面的介电材料(例如隔离层134和层间介电质层152)进行图案化，以露出内连接结构150的导线154M。随后，在内连接结构150上形成接合垫200，使得接合垫200电性耦合到露出的导线154M，并通过缓冲氧化物层190与基板110的侧壁分离。接合垫200用于形成电性连接，例如引线接合(未示出)，且电性耦合到电路和感光像素120。接合垫200可以通过内连接结构150耦合到感光像素120。
参考图16。彩色滤光层210形成在像素阵列区域102中的介电质层180上方。在部分实施方式中，彩色滤光层210包含多个彩色滤光元件212，分别对准各自的主动感光像素120A。彩色滤光元件212可以用于允许特定波长的光通过，同时反射其他波长，从而使影像感测装置100确定由主动感光像素120A接收的光的颜色。举例而言，彩色滤光元件212可以是拜耳图案(Bayer pattern)中使用的红色、绿色和蓝色彩色滤光元件。也可以使用其他组合，例如青色、黄色和洋红色。也可以变化彩色滤光元件212的不同颜色的数量。彩色滤光元件212可以包含聚合物材料或树脂，例如包含彩色颜料的聚甲基丙烯酸甲酯(polymethyl-methacrylate；PMMA)、聚甲基丙烯酸缩水甘油酯(polyglycidyl-methacrylate；PGMA)或其类似物。
在彩色滤光层210上方，形成微透镜220的阵列。在部分实施方式中，微透镜220对准于相应的彩色滤光元件212和相应的主动感光像素120A。微透镜220可以由可以被图案化并形成为透镜的任何材料形成，例如高透射率的丙烯酸聚合物。在部分实施方式中，可以通过例如旋涂技术使用液态的材料来形成微透镜层。也可以使用其他方法，例如化学气相沉积、物理气相沉积或其类似方法。可以使用合适的光刻微影和蚀刻方法来图案化用于微透镜层的平面材料，以在与主动感光像素120A的阵列相对应的阵列中对平面材料进行图案化。然后可以使平面材料回流以形成用于微透镜220的合适的弯曲表面。随后，可以使用例如紫外光(UV)处理来固化微透镜220。在部分实施方式中，在形成微透镜220之后，可以将载体基板400(参考图15)从影像感测装置100剥离，并且可以对影像感测装置100进行后续的制程，例如封装。
图17至图28示出了根据本揭露的部分实施方式在制造的各个中间阶段制造影像感测装置的方法100。为了简单起见，省略了影像感测装置100的一些组件。该图示仅是示例性的，并不意图在限制所附权利要求书中具体叙述的内容。应该理解，在图17至图28所示的步骤之前、期间和之后可以有额外的步骤，且该方法的另外的实施方式中，以下描述的一些步骤可以被替换或消除。步骤/过程的顺序可以互换。如上所述，影像感测装置100可以包含像素阵列区域102、黑阶校正(BLC)区域104、切割道区域106和对准标记区域108。图17至图28中的虚线指出了区域102～108之间的近似边界。
参考图17。在基板110中形成感光区域122。如前所述，基板110可以包含例如掺杂或未掺杂的块状硅或绝缘体上半导体(SOI)基板的主动层。举例而言，通过从基板110的前表面110A向基板110中植入合适的杂质离子来形成感光区域122。在感光区域122的形成之前或之后，可以在基板110的前表面110A上形成隔离结构132和隔离层134。
在本实施方式中，在感光区域122的形成之前或之后，对黑阶校正区域104中的基板110的前表面110A进行离子植入制程，从而在黑阶校正区域104中的基板110中形成掺杂区域110D。掺杂区域110D可以位于黑阶校正区域104的与像素阵列区域102相邻的一部分中，并且使黑阶校正区域104的另一部分远离像素阵列区域102而没有掺杂区域110D。通过该配置，一些感光区域122可以免于掺杂区域110D。因此，即使掺杂区域110D中的一些感光像素120B可能无法产生合适的参考黑阶信号，但是免于掺杂区域110D的其他感光像素120B也可能产生适合用于参考黑阶信号的信号。
在部分实施方式中，掺杂区域110D可以从基板110的前表面110A朝向基板110的后表面110B延伸。在部分实施方式中，掺杂区域110D还存在于像素阵列区域102中的基板110中。在部分实施方式中，感光区域122是形成在p型半导体层中的n型区域，掺杂区域110D是被植入n型掺杂剂(例如磷)。在部分实施方式中，感光区域122是在n型半导体层中形成的p型区域，掺杂区域110D是被植入p型掺杂剂(例如硼)。换句话说，掺杂区域110D和感光区域122具有相同的导电型态。如图1A所示，从上视图看，掺杂区域110D可以具有环形或闭环形状。在部分实施方式中，离子植入制程的剂量可以在大约100E2至大约100E5原子/cm2的范围内，但是其他范围在本揭露的各种实施方式的范围内。在部分实施方式中，掺杂区域110D的掺杂剂浓度低于感光区域122的掺杂剂浓度。在部分实施方式中，掺杂区域110D的掺杂剂浓度高于感光区域122的掺杂剂浓度。
在本实施方式中，在掺杂区域110D的形成之后或之前，可以在基板110的前表面110A上形成传输门晶体管(未示出)和浮接扩散电容器(未示出)，从而形成感光像素120(包含感光像素120A和120B)。感光像素120可以包含相应的感光区域122，相应的传输门晶体管(未示出)以及相应的浮接扩散电容器(未示出)。在每个感光像素120中，相应的传输门晶体管的第一源极/漏极区电性耦合到相应的感光区域122，相应的传输门晶体管的第二源极/漏极区电性耦合到相应的浮接扩散电容器。在先前的图5和图7中讨论了感光像素120、隔离结构132和掺杂区域110D的其他细节，为简洁起见，在此不再重复。
参考图18。在掺杂区域110D和感光像素120的形成之后，可以在基板110的前表面110A上形成内连接结构150，从而与感光像素120形成电路。内连接结构150可以包含层间介电质层152和/或金属间介电质层154，该层间介电质层152和/或金属间介电质层154包含导电特征(例如导线和通孔，包含铜、铝、钨、其组合以及类似物)，其可使用任何合适的方法形成，例如镶嵌、双镶嵌或其他类似方法。举例而言，内连接结构150包含如图所示的导线154M。层间介电质层152和金属间介电质层154可以包含设置在这种导电特征之间的低k介电材料。在部分实施方式中，在形成内连接结构150之前，在基板110的前表面110A上，除了形成包含感光区域122、传输门晶体管和浮接扩散电容器(未显示)的感光像素120之外，还可以形成一个或多个主动和/或被动装置。本领域通常技术人员将理解，提供以上示例仅出于说明性目的，并不意味着以任何方式限制本揭露。对于给定的应用，可以适当地使用其他电路。
参考图19。图18的结构被翻转并接合到载体基板400，使得基板110的前表面110A面对载体基板400，而露出基板110的后表面110B，以进行后续制程。可以采用各种接合技术来实现图18的结构与载体基板400之间的接合。在这些实施方式中，载体基板400提供临时支撑，并且在完成在基板110的后表面110B上进行的制程步骤之后，从影像感测装置100(参考图28)剥离载体基板400。在将影像感测装置100和载体基板400接合之后，可以在基板110的后表面110B上进行薄化制程以减薄基板110。在部分实施方式中，薄化制程用于允许更多的光从基板110的后表面110B穿过而到达感光像素120的感光区域122，而不会被基板110吸收。关于接合技术的其他细节参考先前图6的讨论，在此不再赘述。
参考图20。对基板110的后表面110B进行图案化，以在基板110中形成多个凹槽110T。在部分实施方式中，使用合适的各向异性湿蚀刻制程对基板110的后表面110B进行图案化，其中使用图案化的遮罩作为蚀刻遮罩。在蚀刻制程之后，可以移除图案化的遮罩。关于基板110中的凹槽110T的形成的其他细节参考先前图8的讨论，在此不再赘述。
参考图21。在形成凹槽110T之后，在基板110的后表面110B上形成介电质层160，从而填充凹槽110T。介电质层160可以包含共形地形成在基板110的后表面110B上的电荷累积层162和在电荷累积层162上方的缓冲层164。在部分实施方式中，电荷累积层162和缓冲层164被平坦化。通过该配置，基板110的凹槽中的介电质层162和164的部分在相邻的感光像素120之间形成隔离结构160I。隔离结构160I可以防止感光像素120之间的电性串扰。在部分其他实施方式中，可以省略电荷累积层162。关于介电质层160的形成的其他细节参考先前图9的讨论，在此不再赘述。
参考图22。图案化介电质层160，以形成一个或多个凹槽160T1和160T2，该凹槽160T1和160T2露出黑阶校正区域104中的基板110的后表面110B。在本揭露的部分实施方式中，凹槽160T1位于基板110的掺杂区域110D上方。形成凹槽160T1的蚀刻制程可能损伤基板110，从而导致在凹槽160T1附近的基板110中发生漏电。然而，由于掺杂区域110D横越凹槽160T1，并且掺杂区域110D具有与基板110的导电型态相反的导电型态，因此在掺杂区域110D和基板110之间形成的PN接面附近形成空乏区，这可以降低由凹槽蚀刻制程的损伤引起的漏电。凹槽160T2可以用于在光刻微影制程期间的对准校正。关于图案化介电质层160的其他细节参考先前图10的讨论，在此不再赘述。
参考图23。在介电质层160上形成挡光层170。挡光层170可以是金属层。在部分实施方式中，挡光层170由反射金属材料或光吸收材料制成。举例而言，挡光层170可以包含铝、铜、镍、钨、其合金等，并且可以使用物理气相沉积、电镀或类似方法来形成。在部分实施方式中，挡光层170可以填充一个或多个凹槽160T1，从而在凹槽160T1中形成一个或多个挡光结构174E。关于挡光层170的形成的其他细节参考先前图11的讨论，在此不再赘述。
参考图24。图案化挡光层170(参照图11)为像素阵列区域102中的挡光网格172、黑阶校正区域104中的挡光元件174和对准标记区域108中的挡光元件178。图案化制程在挡光层170中产生开口170O1和170O2，并且通过开口170O1和170O2露出介电质层160。图案化制程可以包含合适的光刻微影和蚀刻制程。在部分实施方式中，黑阶校正区域104和对准标记区域108被保护而免于蚀刻，并且其中的层不被蚀刻。经由图案化制程，挡光网格172可以具有开口170O1，对准于相应的感光像素120A。挡光元件174阻挡光，否则该光会被参考感光像素120B所接收。在部分实施方式中，开口170O2对准于切割道区域106中的导线154M对准。挡光元件178可以在后续制程中用作对准标记。
在部分实施方式中，黑阶校正区域104中的挡光元件174具有挡光结构174E，其在邻近于像素阵列区域102的位置处。挡光结构174E的下表面低于挡光网格172的下表面。通过该配置，挡光结构174E可以阻挡侧向光，从而防止光朝向黑阶校正区域104传播。
挡光元件174可以电性耦合到基板110，例如通过挡光结构174E电性耦合到基板110。举例而言，挡光结构174E与基板110的后表面110B接触。这种电性耦合提供了挡光层170接地电位。在本实施方式中，挡光网格172和挡光元件174可以彼此电性耦合。在部分其他实施方式中，可以将挡光网格172与挡光元件174电性隔离。在替代的实施例中，通过图案化制程，移除像素阵列区域102中的整个挡光层170。关于图案化挡光层170的其他细节参考先前图12的讨论，在此不再赘述。
参考图25。在挡光网格172和挡光元件174上，形成介电质层180，且介电质层180填充开口170O1和170O2。随后，使用研磨制程、化学机械抛光(CMP)制程、蚀刻制程或类似方法，来平坦化介电质层180。关于介电质层180的形成的其他细节参考先前图13的讨论，在此不再赘述。
参考图26。进行蚀刻制程，以移除切割道区域106中的一部分介电质层180、一部分介电质层160和一部分基板110，从而形成在切割道区域106中形成开口O1。开口O1从基板110的后表面110B朝向基板110的前表面110A延伸。随后，在区域102、104和108中，在介电质层180的剩余部分上，形成缓冲氧化层190，该缓冲氧化层190延伸到切割道区域106中的开口O1中。
参考图27。对切割道区域106中的缓冲氧化物层190和下面的介电材料(举例而言，隔离层134和层间介电质层152)进行图案化，以露出内连接结构150的导电层154M。随后，在内连接结构150上形成接合垫200，使得接合垫200电性耦合到露出的导线154M，并通过缓冲氧化物层190与基板110的侧壁分离。接合垫200用于形成电性连接，例如引线接合(未示出)，且电性耦合到电路和感光像素120。接合垫200可以通过内连接结构150耦合到感光像素120。
参考图28。可以在像素阵列区域102中的介电质层180上方形成彩色滤光层210。在部分实施方式中，彩色滤光层210包含多个彩色滤光元件212，分别对准各自的主动感光像素120A。在部分实施方式中，微透镜220的阵列形成在彩色滤光层210上方并且与对准于相应的彩色滤光元件212和相应的主动感光像素120A。在部分实施方式中，在形成微透镜220之后，可以将载体基板400(参考图27)从影像感测装置100上剥离，并且可以对影像感测装置100进行后续制程，例如封装。关于彩色滤光层210和微透镜220的形成的其他细节参考先前图16的讨论，在此不再赘述。
图29是根据本揭露的部分实施方式的影像感测装置的示意性截面图。本实施方式类似于图16和图27的实施方式，除了在基板110中省略了掺杂区域110D(参考图16)。在部分实施方式中，图29中的影像感测装置可以使用在图5至图16示出的制程流程来形成，其中跳过图7中所示的步骤。在部分其他实施方式中，图29中的影像感测装置可以使用在图17至图28示出的制程流程来形成，而跳过图17中所示的掺杂区域110D的离子植入步骤。本实施方式的其他细节与先前关于图5至图28所讨论的内容相似，因此为了简洁起见在此不再重复。
基于以上讨论，可以看出本揭露提供了一些优点。然而，应该理解，其他实施方式可以提供额外的优点，且在此并非所有优点都被揭露，也并非所有实施方式都需要特定的优点。本案的优点之一黑阶校正区域中的长条的金属结构可以防止光从像素阵列区域向黑阶校正区域横向传播。本案的优点的另一是长条的金属结构可以横向地环绕或围绕整个像素阵列区域，进而提高了阻挡光线的能力。本案的优点的另一是长条的金属结构可以与基板接触，从而使长条的金属结构和延伸自长条的金属结构的金属栅格接地。本案的优点的另一是在基板中形成了一个额外的掺杂区域，掺杂区域与长条的金属结构平行，这减少了因形成凹槽的蚀刻制程而造成的基板损伤所引起的漏电，该凹槽用于接收长条的金属结构。
本揭露的部分实施方式提供了一种制造影像感测装置的方法。该方法包含在一基板上形成多个感光像素；在该基板上，沉积一介电质层；蚀刻该介电质层，在该介电质层中造成一第一凹槽，该第一凹槽横向地环绕所述多个感光像素；在该第一凹槽中，形成一挡光结构，而使该挡光结构横向地环绕所述多个感光像素。
于部分实施方式中，蚀刻该介电质层使得该第一凹槽中该基板的一部分露出。
于部分实施方式中，形成的该挡光结构接触该第一凹槽中该基板的该部分。
于部分实施方式中，方法还包含在所述多个感光像素周围，形成多个参考感光像素，其中形成该挡光结构使得该挡光结构重叠所述多个参考感光像素。
于部分实施方式中，形成该挡光结构包含在该介电质层上以及该第一凹槽中，沉积一金属层；以及图案化该金属层，以形成该挡光结构。
于部分实施方式中，图案化该金属层在所述多个感光像素上形成一金属网格。
于部分实施方式中，图案化该金属层使得该挡光结构的一下表面低于该金属网格的一下表面。
于部分实施方式中，方法还包含在该基板中，形成一掺杂区域，其中从一上视图看该掺杂区域平行于该第一沟槽，且该掺杂区域与该基板是相反的导电型态。
于部分实施方式中，形成该挡光结构使得该挡光结构接触该掺杂区域。
于部分实施方式中，形成该挡光结构使得该挡光结构与该掺杂区域分隔开来。
于部分实施方式中，方法还包含在沉积该介电质层之前，在该基板中蚀刻一第二凹槽，其中沉积该介电质层使得该介电质层填满该基板中的该第二凹槽。
本揭露的部分实施方式提供了一种制造影像感测装置的方法。该方法包含在一基板中，经由该基板的一前表面，形成多个感光像素；在该基板中，形成一掺杂区域，其中该掺杂区域横向地环绕该基板的所述多个感光像素；在该基板的一后表面上，沉积一介电质层，其中该基板的该后表面相对于该基板的该前表面；蚀刻该介电质层，造成一第一凹槽，该第一凹槽重叠该掺杂区域；以及在该第一凹槽中，形成一挡光结构。
于部分实施方式中，蚀刻该介电质层造成该第一凹槽平行于该掺杂区域。
于部分实施方式中，该掺杂区域是通过在该基板的该后表面进行离子植入而形成。
于部分实施方式中，该掺杂区域是通过在该基板的该前表面进行离子植入而形成。
于部分实施方式中，蚀刻该介电质层使得该基板中的该掺杂区域露出。
于部分实施方式中，该掺杂区域以及该基板是相反的导电型态。
本揭露的部分实施方式提供了一种影像感测装置，包含基板、多个感光像素、内连接结构、介电质层以及挡光元件。感光像素位于基板中。内连接结构，位于该基板的一第一侧上。介电质层，位于该基板的一第二侧上，其中该基板的该第二侧相对于该基板的该第一侧。挡光元件具有一第一部分延伸于该介电质层的一上表面上以及一第二部分延伸于该介电质层中，其中该挡光元件的该第二部分横向地环绕所述多个感光像素。
于部分实施方式中，影像感测装置还包含网格结构，从该挡光元件延伸至所述多个感光像素上。
于部分实施方式中，影像感测装置还包含一掺杂区域，位于该基板中，且从一上视图看平行于该挡光元件的该第二部分延伸。
以上概述多个实施方式的特征，该技术领域具有通常知识者可较佳地了解本揭露的多个态样。该技术领域具有通常知识者应了解，可将本揭露作为设计或修饰其他制程或结构的基础，以实行实施方式中提到的相同的目的以及/或达到相同的好处。该技术领域具有通常知识者也应了解，这些相等的结构并未超出本揭露的精神与范围，且可以进行各种改变、替换、转化，在此，本揭露精神与范围涵盖这些改变、替换、转化。

Claims (10)

1.一种制造影像感测装置的方法，其特征在于，包含：
在一基板上形成多个感光像素；
在该基板上，沉积一介电质层；
蚀刻该介电质层，在该介电质层中造成一第一凹槽，该第一凹槽横向地环绕所述多个感光像素；以及
在该第一凹槽中，形成一挡光结构，而使该挡光结构横向地环绕所述多个感光像素。
2.根据权利要求1所述的方法，其特征在于，其中蚀刻该介电质层使得该第一凹槽中该基板的一部分露出。
3.根据权利要求1所述的方法，其特征在于，还包含：
在所述多个感光像素周围，形成多个参考感光像素，其中形成该挡光结构使得该挡光结构重叠所述多个参考感光像素。
4.根据权利要求1所述的方法，其特征在于，其中形成该挡光结构包含：
在该介电质层上以及该第一凹槽中，沉积一金属层；以及
图案化该金属层，以形成该挡光结构。
5.根据权利要求1所述的方法，其特征在于，还包含：
在沉积该介电质层之前，在该基板中蚀刻一第二凹槽，其中沉积该介电质层使得该介电质层填满该基板中的该第二凹槽。
6.一种制造影像感测装置的方法，其特征在于，包含：
在一基板中，经由该基板的一前表面，形成多个感光像素；
在该基板中，形成一掺杂区域，其中该掺杂区域横向地环绕该基板的所述多个感光像素；
在该基板的一后表面上，沉积一介电质层，其中该基板的该后表面相对于该基板的该前表面；
蚀刻该介电质层，造成一第一凹槽，该第一凹槽重叠该掺杂区域；以及
在该第一凹槽中，形成一挡光结构。
7.根据权利要求6所述的方法，其特征在于，其中该掺杂区域以及该基板是相反的导电型态。
8.一种影像感测装置，其特征在于，包含：
一基板；
多个感光像素，位于该基板中；
一内连接结构，位于该基板的一第一侧上；
一介电质层，位于该基板的一第二侧上，其中该基板的该第二侧相对于该基板的该第一侧；以及
一挡光元件，具有一第一部分延伸于该介电质层的一上表面上以及一第二部分延伸于该介电质层中，其中该挡光元件的该第二部分横向地环绕所述多个感光像素。
9.根据权利要求8所述的影像感测装置，其特征在于，还包含：
一网格结构，从该挡光元件延伸至所述多个感光像素上。
10.根据权利要求8所述的影像感测装置，其特征在于，还包含：
一掺杂区域，位于该基板中，且从一上视图看平行于该挡光元件的该第二部分延伸。
CN202110080169.2A 2020-01-21 2021-01-21 影像感测装置以及其制造方法 Pending CN113224091A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062963913P 2020-01-21 2020-01-21
US62/963,913 2020-01-21
US17/010,717 2020-09-02
US17/010,717 US11810933B2 (en) 2020-01-21 2020-09-02 Image sensor device and fabrication method thereof

Publications (1)

Publication Number Publication Date
CN113224091A true CN113224091A (zh) 2021-08-06

Family

ID=76856414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110080169.2A Pending CN113224091A (zh) 2020-01-21 2021-01-21 影像感测装置以及其制造方法

Country Status (3)

Country Link
US (2) US11810933B2 (zh)
CN (1) CN113224091A (zh)
TW (1) TWI771875B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220045643A (ko) * 2020-10-06 2022-04-13 삼성전자주식회사 이미지 센서

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257710B (en) 2004-12-28 2006-07-01 Shih-Hsien Tseng Low noise thin photo detector device and fabrication method thereof
KR100884903B1 (ko) 2007-09-06 2009-02-19 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP4935838B2 (ja) * 2009-03-06 2012-05-23 ソニー株式会社 固体撮像素子及びその製造方法、電子機器
US9232162B2 (en) * 2011-11-08 2016-01-05 Semiconductor Components Industries, Llc Optical isolation of optically black pixels in image sensors
US9673244B2 (en) * 2012-03-08 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor isolation region and method of forming the same
US9281338B2 (en) * 2014-04-25 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
TWI608600B (zh) * 2016-08-04 2017-12-11 力晶科技股份有限公司 影像感測器及其製作方法
JP2019012739A (ja) * 2017-06-29 2019-01-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
US10644060B2 (en) 2017-09-28 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with high quantum efficiency surface structure
US10522579B2 (en) * 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Light blocking layer for image sensor device
US10665627B2 (en) 2017-11-15 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the image sensor device having a first lens and a second lens over the first lens
TWI646678B (zh) * 2017-12-07 2019-01-01 晶相光電股份有限公司 影像感測裝置
KR102534249B1 (ko) * 2018-01-12 2023-05-18 삼성전자주식회사 이미지 센서
JP2019126013A (ja) * 2018-01-19 2019-07-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US10367023B1 (en) * 2018-06-12 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor
US11244978B2 (en) * 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
CN109285854A (zh) * 2018-11-20 2019-01-29 德淮半导体有限公司 图像传感器及其制造方法以及成像装置

Also Published As

Publication number Publication date
US11810933B2 (en) 2023-11-07
US20210225916A1 (en) 2021-07-22
US20220367549A1 (en) 2022-11-17
TW202131507A (zh) 2021-08-16
TWI771875B (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
US11916091B2 (en) BSI image sensor and method of forming same
US11735619B2 (en) Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US8187909B2 (en) Backside illuminated image sensor having deep light reflective trenches
US8941204B2 (en) Apparatus and method for reducing cross talk in image sensors
KR102456271B1 (ko) 후면 정렬 마크가 있는 bsi 칩
US20230261023A1 (en) Image sensor device
US20220367549A1 (en) Image sensor device
US11948962B2 (en) Charge release layer to remove charge carriers from dielectric grid structures in image sensors
TWI717795B (zh) 影像感測器及其形成方法
CN110828490A (zh) 背照式影像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination