TWI721389B - 電子封裝接合結構及接合線 - Google Patents

電子封裝接合結構及接合線 Download PDF

Info

Publication number
TWI721389B
TWI721389B TW108109032A TW108109032A TWI721389B TW I721389 B TWI721389 B TW I721389B TW 108109032 A TW108109032 A TW 108109032A TW 108109032 A TW108109032 A TW 108109032A TW I721389 B TWI721389 B TW I721389B
Authority
TW
Taiwan
Prior art keywords
bonding
wire
mal
interface
electronic package
Prior art date
Application number
TW108109032A
Other languages
English (en)
Other versions
TW202036823A (zh
Inventor
蔡幸樺
莊安琪
Original Assignee
蔡幸樺
莊安琪
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蔡幸樺, 莊安琪 filed Critical 蔡幸樺
Priority to TW108109032A priority Critical patent/TWI721389B/zh
Publication of TW202036823A publication Critical patent/TW202036823A/zh
Application granted granted Critical
Publication of TWI721389B publication Critical patent/TWI721389B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface

Landscapes

  • Wire Bonding (AREA)

Abstract

一種電子封裝接合結構包括設置於半導體晶片上的球焊點部分。上述電子封裝接合結構亦包括設置於上述半導體晶片與上述球焊點部分之間的界面結構。上述界面結構包括一或多種尖晶石相MAl2 O4 。

Description

電子封裝接合結構及接合線
本發明實施例係有關於一種接合結構，且特別有關於一種電子封裝接合結構。
打線接合(wire bonding)為積體電路(integrated circuit (IC))及發光二極體(light-emitting diode (LED))封裝的主要步驟之一。打線接合產品的可靠度主要取決於接合線與接合墊(例如:鋁墊)之間接合界面的品質。傳統封裝製程通常使用純金線、純銅線或銀合金線作為打線接合之接合線。
根據文獻1(T.C. Wei and A.R. Daud, Mechanical and Electrical Properties of Au-Al and Cu-Al Intermetallics Layers at Wire Bonding Interface, Journal of Electronic Packaging, December 2003, Vol. 125, pp.617-620.)之報導，使用純金線與鋁墊進行打線接合並進行時效處理時，Au-Al介金屬相會快速成長，導致強度衰減及電阻率明顯上升。文獻1亦指出使用純銅線與鋁墊進行打線接合並進行時效處理時，Cu-Al介金屬相成長較緩慢，但仍會造成接合強度降低及電阻率上升。
根據文獻2(C.L. Gan, C. Francis, B.L. Chan and U. Hashim, Gold Bull, 2013, Vol. 46, pp. 103-115.)之報導，使用純金線、純銅線與鋁墊進行打線接合並進行各種可靠度試驗之後，球焊點(或可稱為銲點)與鋁墊的界面發生嚴重之破裂，原因可能是Au-Al與Cu-Al介金屬相水解形成氧化鋁顆粒及氫氣而導致界面破裂之情形發生。
根據文獻3(T.H. Chuang, C.C. Chang, C.H. Chuang, J.D. Lee and H.H. Tsai, Formation and Growth of Intermetallics in an Annealing-Twinned Ag-8Au-3Pd Wire Bonding Package During Reliability Tests, IEEE Transactions on Components, Packaging and Manufacturing Technology, January 2013, Vol. 3, No.1, pp.3-9.)之報導，使用Ag-8Au-3Pd銀合金線與鋁墊進行打線接合並進行各種可靠度試驗之後，球焊點與鋁墊的界面出現介金屬相Ag2 Al和AgAl2 。文獻3亦指出在使用純金線與鋁墊進行打線接合並進行可靠度試驗後，形成很厚的介金屬相Au8 Al3 、Au4 Al和AuAl2 。文獻3亦指出在使用純銅線與鋁墊進行打線接合並進行可靠度試驗後，形成介金屬相CuAl2 。
綜合上述，使用傳統的接合線進行打線接合製程所形成之介金屬相介面結構在封裝可靠度試驗及晶片運作的過程中可能會過度成長而導致電子產品性能劣化甚至失效。
由以上可知，雖然傳統的接合線大抵上滿足一般的使用需求，但並非在各方面都令人滿意。
本發明實施例包括一種電子封裝接合結構。上述電子封裝接合結構包括設置於半導體晶片上的球焊點部分。上述電子封裝接合結構亦包括設置於上述半導體晶片與上述球焊點部分之間的界面結構。上述界面結構包括一或多種尖晶石相MAl2 O4 。
本發明實施例包括一種接合線。上述接合線包括金屬材料。上述金屬材料包括銀、銅、金、鋁、銀合金、銅合金、金合金、鋁合金或上述之組合。上述接合線亦包括Ce、Hf、La、Lu、Ta、Ti、Zn、Nb或上述之組合。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本發明實施例敘述了一第一特徵部件形成於一第二特徵部件之上或上方，即表示其可能包含上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦可能包含了有附加特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與第二特徵部件可能未直接接觸的實施例。
應理解的是，額外的操作步驟可實施於所述方法之前、之間或之後，且在所述方法的其他實施例中，部分的操作步驟可被取代或省略。
此外，其中可能用到與空間相關用詞，例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵部件與另一個(些)元件或特徵部件之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是，這些用語，例如在通常使用的字典中定義的用語，應被解讀成具有與相關技術及本發明的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本發明實施例有特別定義。
本揭露全文關於「純金屬」(例如:純銀、純銅、純金、純鋁)的敘述，係指在設計上期望為完全不含其他元素、化合物等雜質的純金屬，但在實際冶煉、精煉、鍍膜等過程中卻難以完全除去上述雜質而達成數學上或理論上含100%的純金屬，而當上述雜質含量的範圍落於對應的標準或規格所訂定的允收範圍內，就可視為「實質上的純金屬」。其他任何的實質上的純物質的意義亦同。本發明所屬技術領域中具有通常知識者應當瞭解依據不同的性質、條件、需求等等，上述對應的標準或規格會有所不同，故下文中並未列出特定的標準或規格。
以下所揭露之不同實施例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
在本發明實施例之電子封裝結構中，接合結構係包括與半導體晶片接合之界面結構，且上述界面結構係包括一或多種尖晶石相MAl2 O4 。相較於傳統之介金屬相，本發明實施例之包括一或多種尖晶石相MAl2 O4 的界面結構的機械性質較佳，因此可減少或避免破裂的情況發生而提高電子封裝結構的可靠度。
本發明實施例之尖晶石相MAl2 O4 具有許多優點，例如:高強度、高熔點、優異的耐化學侵蝕性、耐熱衝擊性。舉例而言，本發明實施例之尖晶石相MAl2 O4 的熱傳導率可為1.0至 5.0 W/mK，熱膨脹係數可為6 x 10-6 K-1 至12 x 10-6 K-1 ，因此可以和大部分的金屬與陶瓷材料相容。此外，在一些實施例中，即使上述尖晶石相MAl2 O4 部分或全部轉化為反尖晶石相Al(MAl)2 O4 ，其物理與化學性質也不會有巨幅改變。
在一些實施例中，所形成之尖晶石相MAl2 O4 是良好的擴散阻障層(barrier layer)，因此在接合製程(例如:打線接合製程)中可抑制對接合結構(例如:焊點結構)之可靠度不利之介金屬相之成長，藉此可避免或減少接合結構發生破裂及水解腐蝕等問題，亦可避免或減少接合結構中之Kirkendall孔洞的形成。
在一些實施例中，由於所形成之接合結構之尖晶石相MAl2 O4 具有高強度、抗熱震、耐腐蝕等特性，因此可以有效提升電子產品(例如:電子封裝結構)的使用壽命。
此外，在傳統之接合製程中，接合線與半導體晶片上之接合墊反應所形成之界面介金屬相大多呈現貝殼狀成長，因此在焊點與半導體晶片之間(或者焊點與殘留之接合墊之間)會具有空隙而造成接合不完整。相較於傳統之介金屬相，在一些本發明的實施例中，所形成的尖晶石相MAl2 O4 較為連續，使得焊點與半導體晶片之間(或者焊點與殘留之接合墊之間)可較完整地接合。
另一方面，由於半導體晶片上之接合墊的尺寸持續縮小，在使用傳統之接合線進行打線接合製程後，小尺寸之接合墊可能會被完全轉化成傳統之介金屬相。由於傳統之介金屬相與半導體晶片(例如:矽晶片)之間的鍵結力很低，因此容易發生焊點脫落之問題而使封裝產品失效。相較之下，在本發明的一些實施例中，所形成之尖晶石相MAl2 O4 與半導體晶片(例如:矽晶片)之間的鍵結力較強，因此即使半導體晶片上的接合墊因尺寸小而於打線接合製程中被消耗殆盡，也不會發生焊點脫落之問題。
第1圖繪示出本發明一些實施例之電子封裝結構10的部分剖面圖。如第1圖所示，在一些實施例中，電子封裝結構10包括半導體晶片100(例如:矽晶片)以及接合結構102。
在一些實施例中，接合結構102可連接半導體晶片100與電子封裝結構10之另一半導體晶片(未繪示於圖中)。在一些實施例中，接合結構102可連接半導體晶片100與電子封裝結構10之基板(未繪示於圖中)。舉例而言，上述基板可包括印刷電路板、其他適當之基板或上述之組合。
在一些實施例中，如第1圖所示，接合結構102包括界面層104、球焊點部分106(ball bonding portion)及/或線材部分(wire portion)108。
在一些實施例中，界面層104包括界面結構，上述界面結構包括一或多種尖晶石相(spinel phase)MAl2 O4 。舉例而言，元素M可為Ce、Hf、La、Lu、Ta、Ti、Zn或Nb。在一些實施例中，可使用球型接合製程(ball bonding process)形成界面層104以及球焊點部分106。
在一些實施例中，可使用接合線進行打線接合製程以形成接合結構102之界面層104、球焊點部分106及線材部分108。在一些實施例中，於形成接合結構102的打線接合製程中，可經由火花放電(electronic flame-off, EFO)於上述接合線的末端形成熔融球體(free air ball，FAB)，然後使上述熔融球體與半導體晶片100上的接合墊進行界面反應而形成界面層104。舉例而言，可使用熱壓接合、超音波接合、熱音波接合、其他適當之方式或上述之組合使上述熔融球體與半導體晶片100上的接合墊進行界面反應而形成界面層104。舉例而言，上述半導體晶片100上的接合墊可為單層結構(例如:鋁層或鋁矽層)或多層結構(例如:鋁層/鈦層/鋁層、鋁矽層/鈦層/鋁矽層)。在一些實施例中，上述半導體晶片100上的接合墊的表面上可形成有氧化物(例如:氧化鋁)。
在一些實施例中，於形成接合結構102的打線接合製程中，在形成界面層104與球焊點部分106之後，可經由適當的路徑將上述接合線引導至電子封裝結構10之另一接合墊(例如:電子封裝結構10之另一半導體晶片上的接合墊、電子封裝結構10之基板上的接合墊)，並使上述接合線與上述電子封裝結構10之另一接合墊進行接合(例如:楔型接合(wedge bonding))。在一些實施例中，上述接合線沿著上述路徑形成接合結構102的線材部分108。
在一些實施例中，為了使界面層104之界面結構包括一或多種尖晶石相MAl2 O4 (例如:CeAl2 O4 、HfAl2 O4 、LaAl2 O4 、LuAl2 O4 、TaAl2 O4 、TiAl2 O4 、Zn Al2 O4 或NbAl2 O4 )，於形成接合結構102的打線接合製程中所使用之接合線係包括一或多種元素M(例如:Ce、Hf、La、Lu、Ta、Ti、Zn或Nb)。因此，在此些實施例中，上述包括一或多種元素M的接合線於可於打線接合製程中與半導體晶片100上的接合墊進行界面反應而形成包括一或多種尖晶石相MAl2 O4 之界面層104之界面結構。
在一些實施例中，於形成接合結構102的打線接合製程中，上述尖晶石相MAl2 O4 可抑制接合線中的銀、銅、金、鋁或上述之組合經由擴散之方式與半導體晶片100上之接合墊發生反應，因此可避免或減少不利於可靠度之介金屬相形成於界面層104中。
在一些實施例中，於形成接合結構102的打線接合製程中，接合線所包括的元素M對氧具有高親和力，因此可與半導體晶片100上之接合墊之表面上的氧化物反應而形成尖晶石相MAl2 O4 。
在一些實施例中，如第1圖所示，在半導體晶片100上之接合墊較薄的情況下，上述接合墊可與接合線反應而完全轉化成界面層104。在一些實施例中，界面層104直接接觸半導體晶片100。在一些實施例中，界面層104之尖晶石相MAl2 O4 直接接觸半導體晶片100。相較於傳統的介金屬相，本發明實施例之界面層104之尖晶石相MAl2 O4 與半導體晶片100(例如:矽晶片)之間的鍵結力較高，因此即使半導體晶片100上之接合墊在打線接合製程中被完全消耗掉，界面層104從半導體晶片100脫落的情形仍不容易發生。舉例而言，界面層104的厚度可為0.1微米至4微米。
在一些實施例中，界面層104之界面結構亦可包括一或多種含有元素M的反尖晶石相Al(MAl)2 O4 。在一些實施例中，界面層104之界面結構亦可包括一或多種含有元素M的氧化物(例如:MO)。在一些實施例中，界面層104之界面結構之含有元素M的氧化物摻雜於尖晶石相MAl2 O4 及/或反尖晶石相Al(MAl)2 O4 中。
舉例而言，可經由能量散射光譜儀(Energy Dispersive Spectrometer，EDS)、電子微探儀(Electron Probe X-ray MicroAnalyzer，EPMA)、穿透式電子顯微鏡之繞射(Transmission electron microscopy diffraction)、其他適當之方式或上述之組合來確認尖晶石相MAl2 O4 、反尖晶石相Al(MAl)2 O4 及/或含有元素M之氧化物之形成。
在一些實施例中，由於接合線中的元素M(例如: Ce、Hf、La、Lu、Ta、Ti、Zn或Nb)具有較高的表面偏析及界面偏析效應，因此接合線僅需包括低含量的元素M(例如:接合線中一或多種元素M的總含量小於等於10000 ppm且大於2 ppm)，即可與半導體晶片100上之接合墊反應形成所欲之尖晶石相MAl2 O4 。在一些實施例中，由於接合線之一或多種元素M的總含量較低，因此接合結構102具有較佳的導電性與導熱性。在一些實施例中，接合線中一或多種元素M的總含量小於等於1000 ppm(例如:小於等於1000 ppm且大於2 ppm)，而可使接合結構102具有較佳之效能。
第2圖繪示出本發明一些實施例之電子封裝結構20的部分剖面圖。電子封裝結構20與電子封裝結構10之間的一個差異在於電子封裝結構20之半導體晶片100與界面層104之間殘留有接合墊101。換句話說，在一些實施例中，電子封裝結構20之接合結構102包括位於半導體晶片100與界面層104之間之接合墊101。在一些實施例中，接合墊101包括鋁。
舉例而言，半導體晶片100上之接合墊101可具有較大之厚度，因此於形成接合結構102的打線接合製程後，仍有部分之接合墊101未被反應成界面層104而殘留於半導體晶片100之上。
第3圖繪示出本發明一些實施例之電子封裝結構30的部分剖面圖。電子封裝結構30與電子封裝結構10之間的一個差異在於電子封裝結構30的接合結構302為柱形凸塊(stud bump)。在一些實施例中，接合結構302包括球焊點部分306以及位於半導體晶片300與球焊點部分306之間的界面層304。在一些實施例中，接合結構302不包括如第1圖所示之線材部分108。
舉例而言，界面層304之材料與形成方法可相同或類似於前述實施例之界面層104，球焊點部分306之材料與形成方法可相同或類似於前述實施例之球焊點部分106，為了簡明起見，於此將不再詳細說明。在一些實施例中，界面層304包括界面結構，上述界面結構包括一或多種尖晶石相(spinel phase)MAl2 O4 。舉例而言，元素M可為Ce、Hf、La、Lu、Ta、Ti、Zn或Nb。
在一些實施例中，可使用相同或類似於前述用於形成界面層104與球焊點部分106之打線接合製程形成界面層304與球焊點部分306，接著使接合線與球焊點部分306分離而形成接合結構302。
在一些實施例中，接合結構302可在覆晶接合(flip chip bonding)製程中被用來將半導體晶片300接合至其他半導體晶片(未繪示於圖中)或接合至電子封裝結構之基板(未繪示於圖中)。
在一些實施例中，界面層304之界面結構亦包括一或多種前述之尖晶石相MAl2 O4 (例如:CeAl2 O4 、HfAl2 O4 、LaAl2 O4 、LuAl2 O4 、TaAl2 O4 、TiAl2 O4 、Zn Al2 O4 或NbAl2 O4 )，因此接合結構302之界面層304亦可具有相同或類似於前述接合結構102之界面層104之優點。
在一些實施例中，界面層304之界面結構亦可包括一或多種含有元素M的反尖晶石相Al(MAl)2 O4 。在一些實施例中，界面層304之界面結構亦可包括一或多種含有元素M的氧化物(例如:MO)。在一些實施例中，界面層304之界面結構之含有元素M的氧化物摻雜於尖晶石相MAl2 O4 及/或反尖晶石相Al(MAl)2 O4 中。
第4圖繪示出本發明一些實施例之電子封裝結構40的部分剖面圖。電子封裝結構40與電子封裝結構30的其中一個差異在於電子封裝結構40之半導體晶片300與接合結構302之界面層304之間殘留有接合墊301。舉例而言，接合墊301之材料與形成可相同或類似於前述實施例之接合墊101。
第5圖繪示出本發明一些實施例之接合線50。接合線50可被用來形成前述實施例之接合結構102與接合結構302。舉例而言，可使用接合線50進行打線接合製程形成接合結構102與接合結構302。
如第5圖所示，在一些實施例中，接合線50係包括金屬材料50’。在一些實施例中，金屬材料50’為接合線50的主體。
在一些實施例中，金屬材料50’包括純銀、純銅、純金、純鋁、銀合金、銅合金、金合金、鋁合金或上述之組合。在一些實施例中，金屬材料50’包括鋁矽合金。
在一些實施例中，為了使接合線50可被用來形成前述實施例之含有一或多種尖晶石相MAl2 O4 (例如:CeAl2 O4 、HfAl2 O4 、LaAl2 O4 、LuAl2 O4 、TaAl2 O4 、TiAl2 O4 、Zn Al2 O4 或NbAl2 O4 )的接合結構(例如:接合結構102、302)，接合線50需包括一或多種元素M(例如:Ce、Hf、La、Lu、Ta、Ti、Zn或Nb)。舉例而言，一或多種元素M可分布於金屬材料50’中。
當接合線50所包括之一或多種元素M(例如:Ce、Hf、La、Lu、Ta、Ti、Zn或Nb)的總含量太大時，可能會使接合線50的電阻率增加而不利於電子封裝結構的效能。當接合線50所包括之一或多種元素M的總含量太小時，可能無法形成充足之尖晶石相MAl2 O4 。在一些實施例中，接合線50所包括之一或多種元素M的總含量大於2 ppm且小於等於10000 ppm。在一些實施例中，接合線50所包括之一或多種元素M的總含量小於等於1000 ppm(例如:小於等於1000 ppm且大於2 ppm)，而可使所形成之接合結構具有較佳之效能。
在一些實施例中，使用接合線50進行打線接合製程形成前述實施例之接合結構102。在此些實施例中，接合結構102之線材部分108係由未與接合墊反應的接合線50所形成。在一些實施例中，類似於接合線50，接合結構102之線材部分108亦包括一或多種元素M(例如:Ce、Hf、La、Lu、Ta、Ti、Zn或Nb)，且接合結構102之線材部分108所包括之一或多種元素M的總含量亦大於2 ppm且小於等於10000 ppm。在一些實施例中，類似於接合線50，接合結構102之線材部分108所包括之一或多種元素M的總含量小於等於1000 ppm(例如:小於等於1000 ppm且大於2 ppm)而具有較佳的效能。
舉例而言，可使用感應耦合電漿(ICP)分析技術量測接合線50或線材部分108所包括之一或多種元素M的總含量。
綜合上述，本發明實施例之接合結構之界面結構(例如:界面層104之界面結構、界面層304之界面結構)包括一或多種含有元素M的尖晶石相MAl2 O4 ，上述尖晶石相MAl2 O4 具有良好的機械性質、較高之熔點、優異的耐化學侵蝕性與優異的耐熱衝擊性，此外其亦可抑制或減少性質不佳之傳統介金屬相之成長，因此可提高電子封裝結構(例如:電子封裝結構10、20、30、40)之可靠度。
前述內文概述了許多實施例的特徵部件，使本技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。另外，雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，且並非所有優點都已於此詳加說明。
本揭露之每一請求項可為個別的實施例，且本揭露之範圍包括本揭露之每一請求項及每一實施例彼此之結合。
10、20、30、40:電子封裝結構50:接合線100、300:半導體晶片101、301:接合墊102、302:接合結構104、304:界面層106、306:球焊點部分108:線材部分
以下將配合所附圖式詳述本發明實施例。應注意的是，各種特徵部件並未按照比例繪製且僅用以說明例示。事實上，元件的尺寸可能經放大或縮小，以清楚地表現出本發明實施例的技術特徵。 第1圖繪示出本發明實施例之電子封裝結構10的部分剖面圖。 第2圖繪示出本發明實施例之電子封裝結構20的部分剖面圖。 第3圖繪示出本發明實施例之電子封裝結構30的部分剖面圖。 第4圖繪示出本發明實施例之電子封裝結構40的部分剖面圖。 第5圖繪示出本發明實施例之接合線50的部分立體圖。
10:電子封裝結構
100:半導體晶片
102:接合結構
104:界面層
106:球焊點部分
108:線材部分

Claims (6)

  1. 一種電子封裝接合結構，包括：一球焊點部分，設置於一半導體晶片上；一界面結構，設置於該半導體晶片與該球焊點部分之間，其中該界面結構包括一或多種尖晶石相MAl2O4，其中M為Ce、Hf、La、Lu、Ta、Ti、Zn或Nb；以及一線材部分，設置於該球焊點部分之上，其中該線材部分包括：一金屬材料，其中該金屬材料包括：Ag、Cu、Au、Al、Ce、Hf、La、Lu、Ta、Ti、Zn、Nb、銀合金、銅合金、金合金、鋁合金或上述之組合。
  2. 如申請專利範圍第1項所述之電子封裝接合結構，其中該界面結構更包括一或多種反尖晶石相Al(MAl)2O4。
  3. 如申請專利範圍第1項所述之電子封裝接合結構，其中該界面結構更包括一或多種含有M的氧化物。
  4. 如申請專利範圍第1項所述之電子封裝接合結構，其中該一或多種尖晶石相MAl2O4直接接觸該半導體晶片。
  5. 如申請專利範圍第1項所述之電子封裝接合結構，更包括：一接合墊，設置於該界面結構與該半導體晶片之間，其中該接合墊包括鋁。
  6. 如申請專利範圍第1項所述之電子封裝接合結構，其中該線材部分中之Ce、Hf、La、Lu、Ta、Ti、Zn與Nb的總含量為大於2ppm且小於等於10000ppm。
TW108109032A 2019-03-18 2019-03-18 電子封裝接合結構及接合線 TWI721389B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108109032A TWI721389B (zh) 2019-03-18 2019-03-18 電子封裝接合結構及接合線

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108109032A TWI721389B (zh) 2019-03-18 2019-03-18 電子封裝接合結構及接合線

Publications (2)

Publication Number Publication Date
TW202036823A TW202036823A (zh) 2020-10-01
TWI721389B true TWI721389B (zh) 2021-03-11

Family

ID=74091211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109032A TWI721389B (zh) 2019-03-18 2019-03-18 電子封裝接合結構及接合線

Country Status (1)

Country Link
TW (1) TWI721389B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717436A (en) * 1985-03-27 1988-01-05 Mitsubishi Kinzoku Kabushiki Kaisha Wire for bonding a semiconductor device
US5202153A (en) * 1991-08-23 1993-04-13 E. I. Du Pont De Nemours And Company Method for making thick film/solder joints
US20050217889A1 (en) * 2004-04-01 2005-10-06 Nelson Charles S High temperature electrical connection
US20130327123A1 (en) * 2012-06-12 2013-12-12 Ngk Spark Plug Co., Ltd. Ceramic heater and gas sensor
US20150333030A1 (en) * 2014-05-14 2015-11-19 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717436A (en) * 1985-03-27 1988-01-05 Mitsubishi Kinzoku Kabushiki Kaisha Wire for bonding a semiconductor device
US5202153A (en) * 1991-08-23 1993-04-13 E. I. Du Pont De Nemours And Company Method for making thick film/solder joints
US20050217889A1 (en) * 2004-04-01 2005-10-06 Nelson Charles S High temperature electrical connection
US20130327123A1 (en) * 2012-06-12 2013-12-12 Ngk Spark Plug Co., Ltd. Ceramic heater and gas sensor
US20150333030A1 (en) * 2014-05-14 2015-11-19 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device

Also Published As

Publication number Publication date
TW202036823A (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
US6563225B2 (en) Product using Zn-Al alloy solder
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
JP5331610B2 (ja) 半導体集積回路装置
KR100580970B1 (ko) 반도체장치
KR100899322B1 (ko) Ａｕ 합금 본딩·와이어
TWI533426B (zh) 導線架及半導體裝置
KR100702662B1 (ko) 반도체 패키징용 구리 본딩 와이어
US20070182006A1 (en) Semiconductor device with an improved solder joint
US20100213608A1 (en) Solder bump UBM structure
US8125091B2 (en) Wire bonding over active circuits
WO2012098771A1 (ja) ボールボンディング用ワイヤ
WO2009157130A1 (ja) 接合構造および電子部品
US20050098605A1 (en) Apparatus and method for low pressure wirebond
Lu Review on silver wire bonding
US20100171222A1 (en) HIGH RELIABILITY Au ALLOY BONDING WIRE AND SEMICONDUCTOR DEVICE OF SAME
TWI721389B (zh) 電子封裝接合結構及接合線
JP3126926B2 (ja) 半導体素子用金合金細線および半導体装置
JP2005259915A (ja) 半導体装置およびその製造方法
US20230126663A1 (en) Layer structure and chip package that includes the layer structure
JP5820437B2 (ja) 半導体装置
Milke et al. High temperature behaviour and reliability of Al-Ribbon for automotive applications
JPH08250628A (ja) 半導体集積回路装置およびその製造方法
WO2024047959A1 (ja) 半導体装置及び接合方法
TWI479617B (zh) 半導體結構及其製造方法
JP3593206B2 (ja) バンプ用金合金細線および金合金バンプ