TWI716485B - 判定疊覆誤差的方法、製造多層半導體裝置的製造方法與系統及藉此製成的半導體裝置 - Google Patents

Abstract

本文件描述一種在製造一多層半導體裝置時判定一疊覆誤差的方法。該半導體裝置的製造包含形成一疊材料層，包含沉積至少二接續的半導體材料之圖案化層，該等圖案化層包含一第一圖案化層具有一第一標記元件及一第二圖案化層具有一第二標記元件。該疊覆誤差的判定包含判定該第一和第二標記元件相對於彼此的相對位置，而來判定該第一圖案化層和第二圖案化層之間的疊覆誤差。此外一顯像步驟會在該第一和第二圖案化層的至少一者上進行，用以判定該各別的第一和第二標記元件與一被該各別的第一和第二圖案化層包含的裝置圖案之一圖案形貌體的相對位置。

Description

判定疊覆誤差的方法、製造多層半導體裝置的製造方法與系統及藉此製成的半導體裝置

本發明係有關一種在製造多層半導體裝置時判定疊覆誤差的方法，其中該半導體裝置的製造包含形成一疊材料層的步驟，乃包含沉積至少二接續的半導體材料之圖案化層，該等圖案化層包含一第一圖案化層具有一第一標記元件，及一第二圖案化層具有一第二標記元件；且其中該疊覆誤差的判定包含判定該第一和第二標記元件相對於彼此的相對位置，而來判定該第一圖案化層與第二圖案化層之間的疊覆誤差。本發明亦有關一種用於半導體裝置的製造方法包含一如上所述的方法，和一種用於製造多層半導體裝置的系統，及一種使用所述的方法或系統製成的半導體裝置。

半導體產業的發展典型係被摩爾定律(Moore's Law)約制，其預測在一密集積體電路中之電晶體的數目每兩年會增為雙倍。應可瞭解，此具有甚多技術 上的挑戰，不論何時由物理定律構成的技術界限皆會被遭遇，且必須被克服以符合用於越來越小的積體電路之產業需求。

一種在二十世紀已經遭遇的典型挑戰，係必須要考量在一多層半導體裝置的功能性層之間的層間對準失誤。於半導體裝置的多層結構中，功能性裝置層典型會沉積在其它功能性裝置層的頂上。該等功能產品的形貌體細構，即形成於各層中的圖案之形貌體細構，必須被與鄰接的功能性層中者精確地對準，以使該最終產品即該半導體裝置能正確地操作。此係藉由判定各接續層中的標記元件之間的相對位置，以監測製造時之一疊覆誤差，即接續層之間的對準失誤量，來被達成。此等改良，及在此判定疊覆誤差之後所達到的進步，依據摩爾定律，已容許繼續將半導體裝置製造得越來越小歷經過去十年。被應用於測量疊覆誤差的技術之目前狀況，係使用繞射光件來判定標記元件間之一相對距離。

用以判定疊覆誤差的目前判定方法之一缺點係，能夠使用所施的繞射光學方法來被“看到”的標記形貌體要比現今依據摩爾定律所需求的功能性產品形貌體，即圖案形貌體細構的尺寸更大許多。因此，雖然在一多層半導體裝置之各接續層中的標記元件之正確對準能夠藉以既有的技術監測該疊覆誤差來被建立，但此仍不能保證在各接續層中之更小甚多的圖案形貌體亦會正確地對準。該等小圖案形貌體會被用於判定該疊覆誤差的對準感測器之 感測誤差，例如透鏡誤差等，不同地影響。因此，一不佳或破壞性的疊覆誤差會愈來愈難以在製造時排除。

本發明之一目的係為提供一種判定疊覆誤差的方法，其能在製造一多層半導體裝置時來被施用，且其會克服上述的缺點，而容許需要被製成之即使最小的圖案形貌體亦可作疊覆誤差的正確判定。

就此，乃提供一種在製造一多層半導體裝置時判定疊覆誤差的方法，其中該半導體裝置的製造包含以下步驟：形成一疊材料層包含至少二接續的半導體材料之圖案化層的沉積，該等圖案化層包含一第一圖案化層具有一第一標記元件，及一第二圖案化層具有一第二標記元件；且其中該疊覆誤差的判定包含：判定該第一和第二標記元件相對於彼此的相對位置，而來判定該第一圖案化層與第二圖案化層之間的疊覆誤差；其中為了判定該疊覆誤差，除了所述之判定該第一和第二標記元件之相對位置的步驟以外，該方法包含一步驟為：在該第一和第二圖案化層的至少一者上進行一顯像步驟，用以判定該各別的第一或第二標記元件與一被該各別的第一和第二圖案化層所包含的裝置圖案之一圖案形貌體的相對位置。

本發明係依據一洞察見解，即除了判定該第一和第二標記元件相對於彼此之相對位置以外，乃須要一添加的顯像步驟，才能達成一層中的圖案形貌體之相對位置的正確判定。該前者，即該第一和第二標記元件之相對 位置的判定，係遍及多數層來進行，而容許以一感測步驟來檢測該二標記元件。但是，此不能被以一充分高的解析度來進行，以容許遍及多數層來正確地檢測更小甚多的圖案形貌體。因此，本發明會施用一添加的顯像步驟來判定在該第一或第二層之至少一者中的一或多個圖案形貌體與該各別的標記元件之間的相對位置。為容許即使在該等圖案形貌體的尺度亦能正確地判定該疊覆誤差，一組合會在一方面用以判定接續之層的標記元件間之疊覆誤差的正規層間顯像步驟，與另一方面在(至少)一層內進行的添加顯像步驟之間被作成。此容許以一非常高的精確度來判定該疊覆誤差，不但在該等標記形貌體的尺寸規格(典型大小為40×80μm，包含一線圖案具有一1-3μm的節距)，且在該等圖案形貌體(即產品形貌體細構；典型為線圖案(例如具有一比如20nm、10nm或甚至更小之線節距的單向或雙向線圖案等))的尺寸規格亦可。

應請瞭解各種不同的顯像技術可被以任何所需的組合施用來達成上述的疊覆誤差之判定。多種技術係可用於提供一足夠良好的顯像解析度來進行該層間顯像步驟以供判定該第一和第二層中的標記形貌體之相對位置。例如，如前所述，該層間顯像可被使用一依據繞射光件的感測技術，應用一依據繞射的對準感測器來進行。在一層內進行的添加顯像步驟，必須被以一容許該等圖案形貌體之精確檢測的顯像解析度來進行。此精確度係可比其它者更容易獲得，因為該顯像係僅在一層內進行，其會提 供可調適性來應用具有比用於該層間顯像步驟者更高解析度的其它顯像技術。

應可瞭解對該疊覆誤差之判定的改良，已藉在該裝置之該第一或第二層的至少一者上進行該添加的層內顯像步驟而被達成。一假設嗣可例如針對該兩層中的圖案形貌體和標記形貌體之間的相對位置來被作成。沒有在該裝置的全部各層上進行該添加的層內顯像步驟當然將會在可能損失一些精確度的代價下加速監測該疊覆誤差的程序。

但是，要由本發明所推薦之添加的層內顯像在精確度方面完全地獲益，依據某些實施例，該顯像步驟係在該第一圖案化層和第二圖案化層兩者上進行。於這些實施例中，除了在該二層中的標記形貌體之相對位置的層間判定之外，該添加的顯像步驟會在該各第一和第二層上進行。此可視用途而定，針對一多層裝置之每兩個連續的鄰接層來被重複進行，例如針對該裝置的任何第三、第四、第五和任何可能的更多層來進行該添加的層內顯像步驟。該用以判定各層間的標記形貌體之相對位置的層間顯像步驟，於該情況下可以針對該第二和第三層，針對第三和第四層，及針對第四和第五層等，以此類推來被添加地進行。

原理上，某些顯像技術譬如掃描電子顯微術或掃描傳輸離子顯微術會提供所需的解析度來檢測及顯像該等圖案形貌體。故，該等顯像技術可被應用於本發明的實施例中，而不超出請求專利範圍。但是，該等技術會受 制於某些缺點，即它們僅能在一靠近該標記元件的小區域內被進行，而且該等顯像方法對要被測量的樣品是有破壞性的。詳言之，為能精確地達到一較高解析度的顯像，一用於顯像的電子束之能量密度必須同樣地增加。因顯像所造成的損害則又會隨著該射束之逐增的能量密度而增加。

因此，依據某些實施例，該添加的層內顯像步驟係使用掃描探針顯微術(SPM)，譬如一原子力顯微術(AFM)來進行。掃描探針顯微法優於上述顯像技術之一優點係，其能被進行遍及更大甚多的區域。原理上，能被顯像的區域並沒有限制，因而在製造任何尺寸的半導體裝置時可容許疊覆誤差的精確判定。此外，許多的掃描探針顯微法，譬如原子力顯微法，係為非破壞性顯像方法，其容許圖案形貌體的高解析度顯像，而不會影響它們的整體性。

在一些該等實施例中，該掃描探針顯微術係使用一感測頭來進行，其包含一探針具有一錐形探針尖端用以掃描至少一第一或第二圖案化層之一表面，且該感測頭係被設成可傾斜該錐形探針尖端，而使該錐形探針尖端之一頂點會在該掃描時於一掃描方向形成一最前點。藉如此而為，該SPM法能在高縱橫比的形貌體細構上進行，即某些細構具有壁等與要被掃描之該層的表面(即在該掃描方向)呈高角度(例如在π/4與3π/4弧度之間，或在π/3與2π/3弧度之間，或在5π/12與7π/12弧度之間的角度)。因為許多圖案形貌體的側壁係與該層的表面呈直角，故此傾斜會特別地有利於獲得所需的精確度和解析度，否則其可 能會被該探針尖端的歪斜側壁所限制。

依據該方法的一些此等實施例，該掃描係如下地進行：在一第一掃描方向相對於該至少一第一或第二圖案化層的表面移動該探針，然後在一第二掃描方向相對於該至少一第一或第二圖案化層的表面移動該探針，其中該錐形探針尖端的傾斜會依該掃描方向來被調配。該傾斜可在改變該掃描方向時被調變，例如，俾使能向後及向前掃描，而在任何掃描方向保持該精確度。

依據本發明的實施例，在該方法中，該判定該第一和第二標記元件相對於彼此之相對位置的步驟包含一光繞射感測步驟可適用於檢測該第一圖案化層中的第一標記元件和該第二圖案化層中的第二標記元件兩者。該光繞射感測步驟係例如使用一依據繞射的對準感測器來進行。例如，該光繞射感測步驟可藉將光投射於該多層裝置之該第一和第二層的較上一層上來進行，該光會被該兩層中的標記元件繞射。該繞射光會被接收成一干涉圖案，其能被使用一攝影機來記存。使用該接收的干涉圖案，在該第一和第二層中的標記元件能被以一比使用標準高解析度攝影機和光件所能獲得者更高的解析度來顯像。應可瞭解，若一較低的解析度係已足夠，則傳統的光感測方法可被另擇地應用，而不偏離本發明。

依據本發明的某些實施例，該方法更包含一步驟為獲得當該顯像步驟時要被顯像之該第一和第二圖案化層的至少一者之一參考映像，並比較藉由該顯像步驟所 獲得之該第一和第二圖案化層的至少一者之該各別一者的影像與所述的參考映像而來判定一定位誤差。例如，該參考映像可為要被形成於該各別層中的圖案之原始設計藍圖。以此方式判定該定位誤差能檢測及校正一層中的對準和定位誤差，並校準一被用來沉積該各別層的裝置或系統。故，依據某些該等實施例，該方法更包含一步驟為依據該位置誤差來判定用以調整該至少二接續的半導體材料圖案化層之一各別的第一或第二圖案化層之沉積的製造調整以校正該位置誤差。

依據本發明之一第二態樣，係提供一種用以製造半導體裝置的製造方法，該方法包含如下步驟：藉沉積至少二接續的半導體材料圖案化層而形成一疊材料層，該等圖案化層包含一第一圖案化層具有一第一標記元件，及一第二圖案化層具有一第二標記元件，其中該製造方法更包含一方法為依據請求項1~6之任一項來判定一疊覆誤差，至少包含以下步驟：判定該第一和第二標記元件相對於彼此的相對位置，而來判定該第一圖案化層與第二圖案化層之間的疊覆誤差；其中為了判定該疊覆誤差，除了所述之判定該第一和第二標記元件之相對位置的步驟以外，該方法包含一步驟為：在該第一和第二圖案化層的至少一者上進行一顯像步驟，用以判定該各別的第一或第二標記元件與一被該各別的第一和第二圖案化層包含的裝置圖案之一圖案形貌體的相對位置。並且，在某些實施例中，該判定的疊覆誤差會藉調整該至少二接續的圖案化層之各 別的第一或第二圖案化層的沉積之添加步驟來被校正。

依據本發明的又一態樣，係提供一種用以製造一多層半導體裝置的系統，該系統包含一或更多個層沉積裝置用以藉沉積至少二接續的半導體材料圖案化層來形成一疊材料層，該等圖案化層包含一第一圖案化層具有一第一標記元件，及一第二圖案化層具有一第二標記元件；其中該系統更包含：一感測裝置用以判定該第一和第二標記元件相對於彼此的相對位置；及一處理器用以依據所判定之該第一和第二標記元件的相對位置來判定該第一圖案化層與第二圖案化層之間的疊覆誤差；且其中該系統更包含：一顯像裝置可供在該第一和第二圖案化層的至少一者上進行一顯像步驟，用以判定該各別的第一或第二標記元件與一被該各別的第一和第二圖案化層包含的裝置圖案之一圖案形貌體的相對位置。

依據本發明的又另一態樣，係提供使用一依據請求項9或10之任一項的方法，或使用一依據請求項11~14之任一項的系統，所製成的多層半導體裝置，其中該半導體裝置包含對準的功能性圖案形貌體，其在遍及具有一典型的長度或寬度尺寸在一1至30毫米的範圍內的一表面具有在10至40奈米範圍內的截面尺寸。依據此態樣的多層半導體裝置能被使用本發明的方法和系統來製造，而使它們遍及該等典型的長度和寬度尺寸會有一最多2nm(或若需要可甚至

1nm)的疊覆誤差。具有上述尺寸之圖案形貌體，且在具有1mm至50mm之典型長度或寬度尺寸的區 域上，遍及多數層以充分小的疊覆誤差(

2nm)來正確地對準之多層半導體裝置，係不能使用現有之判定疊覆誤差的傳統方法來獲得。該尺寸的圖案形貌體能被造成，但它們在遍及上述典型長度或寬度尺寸規格之各層上的對準，不能使用傳統的方法來被達成。使用本發明的方法，遍及上述尺寸的表面之此等大小的形貌體細構之對準能被判定。當然，本發明的方法亦可被應用來製造針對疊覆誤差具有較寬標準，例如小於5nm的半導體裝置。

1-1、1-2、1-3、1-4:半導體裝置

2:刻劃道

5、6、29、37、M:標記元件

9、10、30、36、F:圖案形貌體

13:量測座標系統

14:對準定向

15:對準軸線

18、19:感測器

20:多層半導體元件

25:基材層

26:第一層

27:第二層

33、34:元件

39、40、42、43:相對位置

50:操作面

52、54:形貌體細構

55、56、57、58:側壁

60、60’:探針尖端

61、61’:頂點

63、63’:掃描方向

66、68:路徑

73、74、75、76、77、79、80、82、85、87、90、91、93:各步驟

81、86:參考映像

95:校準資訊

A、B:製程途徑

D:距離

I:放大部份

α:角度

本發明將參照所附圖式，藉描述其之某些特定實施例來被進一步說明。該詳細描述會提供本發明之可能實施的範例，但並非要被視為僅有所述的實施例落諸於其範圍。本發明的範圍係界定於各請求項中，且該描述係要被視為舉例說明，而非要限制本發明。在該等圖式中：圖1示意地示出一半導體裝置當依據本發明來製造時之一情況略圖；圖2A~2F示意地示出一依據本發明之判定一疊覆誤差的方法；圖3示意地示出一依據本發明之一實施例用以判定一疊覆誤差的原子力顯微方法；圖4A和4B示意地示出一依據本發明的方法。

圖1示意地示出一晶圓上之一半導體裝置1-1當依據本發明來製造時之一狀況略圖。在圖1中，半導 體裝置1-1係被設在一晶圓上，而鄰接於多數個另外的半導體裝置1-2，1-3，1-4。其上設有該等裝置1-1，1-2，1-3，1-4的晶圓(不可見於該狀況略圖的焦點尺度中)可被放在一依據本發明之用以判定疊覆誤差的系統之一量測框上。在該晶圓處的量測框可能未被整齊地對準，因此該等會將各別的半導體裝置1-1至1-4分開的刻劃道2(要被用來分開該等半導體裝置)可能未完全地與該量測框的量測座標系統13對準。在圖1中，此係以該刻劃道2的對準軸線15與該量測框之座標系統13的對準定向14之間的角度α來表示。

原理上，任何隨意大小的半導體裝置皆可被以此方式製造。在圖1中，一1mm至33mm的尺寸範圍係被示出作為該裝置的長度和寬度之可能尺寸的一例。但是，若有需要，則小於1mm或長於33mm的裝置亦可被製造。

在該等刻劃道2中，於要被造成的半導體裝置1-1至1-4的二或更多個之間，會存在一或多個標記元件5、6等，其可供檢測該等多層半導體裝置1-1至1-4的接續層之間的一疊覆誤差。在圖1中，可以看出該標記元件5係存在於水平刻劃道2中，又一標記元件6係存在於垂直刻劃道2中。該等標記元件的數目和定向，及該晶圓之該等刻劃道或其他可能設有它們的部位，將會由精習該技術者來選擇。

此外，各該半導體裝置1-1至1-4包含二或更多的功能性層，其含有功能性產品形貌體細構，亦稱為圖 案形貌體9、10等。在圖1中，有二圖案形貌體9和10被示意地示出，但實際上複雜的產品形貌體圖案可能存在於各功能性產品層中。

傳統上，疊覆誤差係藉判定在接續層中的標記元件5或6之相對位置，而來建立該等標記元件之間的價差以作決定。依據此偏差，該料層沉積系統的系統光件和其它系統參數會被校準，俾能最小化或完全地移除該偏差。但是，以今日和在未來要被製造的積體電路，該等圖案形貌體9、10係為一更小甚多的尺寸(例如

50nm，或甚至

20nm或甚至

5nm)，且該等標記元件的線圖案亦同(例如為數μm或甚至數十μm)。在圖1的狀況略圖中，例如，於該放大部份I中，係提供該圖案形貌體10之一掃描電子顯微(SEM)影像。該圖案形貌體10係由一層中的單向直線等之一密集的直線間隔所組成，且該SEM影像示出一500×500nm的區域，表示該直線節距係為22nm。典型地，在圖1的狀況中，該等標記元件5和6係由一具有2.5μm之直線節距的單向直線等所組成，而遍及一80×50μm的總標記面積。故在圖1的狀況略圖中，該等圖案形貌體係比該等標記元件的形貌體更小幾近一百倍。使用一判定該疊覆誤差的傳統方法，其係例如依據繞曲光件者，所測得的疊覆誤差在該等圖案9和10之圖案形貌體的大小尺度中可能會不精確。此係例如因透鏡誤差及/或該光學感測技術中所造成的其它干擾因素，不同地影響該等圖案形貌體9和10之大小尺度的形貌體細構所致。因此，應用測量該疊覆誤差 的傳統方法，可能會使半導體元件成為故障或不能操作的關鍵錯誤將不能避免。

本發明係不僅有關以一傳統方式來判定該等標記元件之間的疊覆誤差，亦有關附加地判定該等標記元件與一或更多或全部的該等產品形貌體9、10之各層內的相對位置。在圖1中，此係以該標記元件的感測器19與該圖案形貌體10的感測器18之間的距離來表示。

較好是，當在用以判定該等產品或圖案形貌體9、10的相對位置之顯像步驟時，該等相對位置可以相對於三個標記形貌體(例如5、6及一第三個標記形貌體)來被判定。於該等產品形貌體9、10與各該標記(5、6及一第三標記形貌體)之間的標記與形貌體距離，可以相對於該等標記形貌體(5、6及一第三標記形貌體)之間的標記與標記距離來被依比例換算。然後該等標記與標記距離可被使用一添加的顯像步驟，例如用一以繞射光件為基礎的感測技術，譬如SMASH來判定。任何校準的誤差和由於該晶圓之熱膨脹所致的可能誤差，因此可在於後被補償。

如可在圖1中看出，該晶圓並非與該量測座標系統13完全地對準，而與其形成一角度α。該晶圓與該量測座標系統之間的此角度，可能會在該產品特徵不是與該標記形貌體正確地對準的情況下(此係為大部份情況中的狀態)，使所判定的位置造成一誤差。藉著判定一添加的標記形貌體之位置，其並非被設在一具有另外標記形貌體的直線中，此誤差將能被補償。此外，在該量測座標軸與 正好為π/2弧度之間的任何角度偏差，亦能以此方式來被補償。以此方式，該等產品特徵位置，會相對於該等標記形貌體被正確地判定，其可使所進行的各種顯像與測量步驟之間有一直接關係。因此一添加的校準步驟可被避免。

圖2A至2F示意地示出一種依據本發明之判定一疊覆誤差的不同步驟。在圖2A中，一多層半導體元件20在製造時係被示出包含基材層25和一第一層26。該第一層26包含圖案形貌體30及一標記元件29。

依據本發明，如圖2B中所示，一藉原子力顯微術進行的第一顯像步驟會判定以AFM測得之該第一標記元件M1_AFM與該圖案形貌體F1_AFM的相對位置之間的距離D_F1-M1。所判定的位置係以元件33表示圖案形貌體30，並以元件34表示標記元件29。

嗣，在步驟2C時，一第二層27會被沉積在該第一層26頂上。該第二層27包含圖案形貌體36和標記元件37。依據本發明在圖2B中，該圖案形貌體36的相對位置F2_AFM與該標記元件37的相對位置M2_AFM之間的距離D_F2-M2係使用一顯像步驟例如藉施行AFM來判定。該第二層27的圖案形貌體36和標記元件37之相對位置39和40在圖2D中係被示為使用AFM來判定。要進行圖2B和2D中所示的層內顯像步驟，使用原子力顯微術係特別地適當，因為其容許精確地顯像該各層26和27的一大區域，而能提供一非常高的解析度遍及所顯像的全部區域。

在圖2E所示的顯像步驟中，該等標記元件29 和37的相對位置會被使用一傳統的層間顯像步驟來判定，譬如一以繞曲光件為基礎的對準感測步驟。此添加步驟係必須附加於該高精確度的層內AFM方法，因為該後者的顯像步驟不會提供該等層間偏差的資訊。該等AFM方法主要可使表面形貌體細構，即一層的形貌體，以高解析度和精確度顯像。該等層間偏差，例如在圖2E中之該等標記元件29和37的相對位置42與43之間的距離D_M1-M2，會提供該等層間相關性，而該等層內顯像步驟會提供在圖案形貌體尺度的精確度。

使用原子力顯微術所判定之該第一層26中的相對位置33和34，及第二層中的相對位置39和40，通常與使用不同的顯像方法所發現的相對位置不一致。因此，當依據本發明時，該距離D_M1-M2亦必須使用一層間顯像步驟(例如以繞曲光件為基礎的對準感測步驟)來被判定，該第一層26中的第一標記元件29和第二層27中的第二標記元件37之各別的相對位置42和43，不會與使用AFM所判定相對位置34和40重合一致。但是，相對位置42和43不與相對位置34和40重合一致通常並不重要。依據本發明只有該距離D_M1-M2係會被判定以供判定該二層26與27之間的疊覆誤差。如一選擇性的改良，考量最好是，用以判定該等相對位置(例如圖2B中的33和34)的層內AFM方法，係有一足夠的精確度和高解析度，而使所獲得的顯像資料能預測該等標記元件的相對位置(例如標記元件29的位置42)若使用該層間顯像步驟來獲得將會位在何處。此資訊 可在分析得自該AFM的顯像資料時在一添加的分析步驟中被獲得。

圖2F彙整示出依據本發明判定的距離。該距離D_F1-M1可為透過使用傳統的顯像方法所判定的距離D_M1-M2而相關於該距離D_F2-M2。用以進行該層間顯像來判定該等標記元件29和37之間的距離之傳統顯像方法係能夠進行此顯像遍及該二層26和27，而能直接地判定該距離D_M1-M2。分別在該第一層26和第二層27上於層內進行之該等添加的顯像步驟，令其可以使該等圖案形貌體30和36的相對位置精確地彼此相關，故能以比該等傳統顯像技術更高甚多的精確度來提供該疊覆誤差。

如專業人士所可瞭解者，當原子力顯微術被用來顯像一層的表面時，被用來進行該原子力顯微術的探針之探針尖端的形狀可能引致一測量誤差或不精確性。一用於原子力顯微術之探針的探針尖端60可為錐形或三角形，或至少在該尖端的運動方向有一形狀具有傾斜的側壁等。此探針尖端60係被示於圖3中。在圖3中，探針尖端60已被相對於運動方向63傾斜成使該探針尖端60的頂點61將會是該探針尖端60之運動方向63中的最前點。因此，藉著掃描該層的操作面50，其包含一或多個高縱橫比的形貌體細構52和54，該等細構52和54的各別側壁55和57的正確位置，可因該探針尖端60傾斜的結果而被精確地判定。當掃描時該探針尖端60之頂點61的測量位置在圖3中係被以線66示意地示出。如可看出，在靠近側壁55和57處，該 探針尖端60之頂點61的路徑66會急峭地向上彎折。由於該傾斜，分別在該等高縱橫比之細構52和54的另外側壁56和58上，該頂點61將會依循一路徑，其僅是逐漸地移回至該操作面50。此係因該探針尖端60的後側與該等高縱橫比的細構52和54接觸所致。因此，要在兩方向精確地測量該等高縱橫比之細構52和54的形狀，該探針尖端60的傾斜將會視該探針尖端60相對於該操作面50的掃描方向63來被調配。此在圖3中係以沿方向63’移動的探針尖端60’來示出。探針尖端60’的頂點61’會依循該路徑68(虛線)。該路徑68當分別遭遇該等側壁56和58時會顯示一峭急的向上彎折。結果，該等圖案形貌體52和54的正確位置能被使用該探針尖端60依其掃描方向63而定的傾斜來判定。

本發明的製造方法係示意地示於圖4A和4B中。在步驟73時，一第一層會藉進行微影術及該層的顯影或修邊而被沉積在一基材表面頂上。依照一標準的製造方法，次一層將會在步驟74中被沉積，仍包含微顥術和顯影或蝕刻或任何其它的層沉積或形成方法。此可續接(途徑A)添加的沉積步驟75等，直到該晶圓上的多層半導體裝置被形成為止，並能被由該晶圓分開。

為使該製造系統保持正確地校準，該疊覆誤差必須被週期性地判定。當該疊覆誤差的判定必需執行時，製造方法會依循一稍微不同的程序。如在圖4A中所示，於步驟73之後的情況時，當該第一層形成後，該方法會續行步驟76，其中該等圖案形貌體30與該標記元件29 之間的相對位置會被判定。一原子力顯微術顯像步驟80可在該第一層26上進行，以將步驟73中造成的第一層26作成映像。此在步驟80中提供的映像可被與儲存在該系統的記憶體中之一參考映像81比較。其可例如為一要被造成於層26中的圖案形貌體之一藍圖或設計。步驟76中的比較會提供該第一層之一位置誤差，其會被儲存82供以後使用。

該製造方法嗣會後續步驟74，其中該第二層27會被沉積在該第一層26頂上。於步驟74後，又有另一層內顯像步驟77用以判定該第二層之一位置誤差。此係再進行一次，藉在該第二層上進行一原子力顯微步驟85來判定該等圖案形貌體36與該標記元件37之間的相對位置。在該第二層27的映像與一參考映像86比較之後，該第二層被判定的位置誤差將會被儲存87供以後使用。經由A，該方法會繼續如圖4B中所示，以一層間顯像步驟79來判定該第一層26和第二層27之各別的標記元件29和37之相對位置。此係在步驟90中進行，其會得到該第一層和第二層之間的層間誤差。該層間誤差會被儲存91以供該製造方法期間分析。該方法嗣會再度(經由B)如圖4A中所示繼續一步驟93，其中該疊覆誤差會被使用該判定的位置誤差82、該判定的位置誤差87和該層間誤差91來決定。此會獲得校準資訊95，其會被用來校準該製造系統。於該校準步驟之後，該製造系統可以正常模式進行，而不用判定該疊覆誤差。

應請瞭解，若有需要係可以針對每一晶圓來進行該疊覆誤差之一測量和校準，其可能為極關鍵的用途 所需者。通常，於該製程中週期性地進行該疊覆誤差的判定即可足夠，例如每十個晶圓一次或以不同的週期。該各種沉積步驟及微影術步驟或顯影步驟等可被使用單一系統來進行，或另擇地一些層或每一層可被使用不同的系統或裝置來進行。在有多數個系統或裝置被應用的情況下，使用原子力顯微術來進行的層內顯像步驟，除了能判定該不同各層之間的整體疊覆誤差外，亦可被用來校準每一或某些所應用的系統和裝置之該等及其它參數。

本發明已針對其之某些特定實施例來被描述。應請瞭解在該等圖式中所示並於此所述的實施例係僅欲供舉例說明之用，而並無任何要限制本發明之意。相信本發明的操作和構造將可由以上說明和所附圖式輕易得知。專業人士將可瞭解本發明並不受限於所述的任何實施例，且修正變化乃是可能的，其應被視為在所附的申請專利範圍內。且運動的倒反亦被視為本有揭露者，並在本發明的範圍內。在該等請求項中，任何標號皆不應被視為限制該請求項。該“包含”和“包括”當被用於本說明或所附的申請專利範圍中時，不應被以一排它或統括之意視之，而係為一含括之意。故該“包含”乙詞若使用於此，除了列示於任何請求項中者外，並不排除其它元件或步驟的存在。又，該“一”或“一個”等字語不應被視為限制於“只有一個”，而係替代用來意指“至少一個”，且不排除有多數個。未被具體或清楚地描述或請求的特徵可在本發明的範圍內被附加地包含於其結構中。某些用語譬如“用於...的裝置” 應該被釋為“構設成可...的組件”或“構製來...的構件”，並應被視為包含所揭結構的等同物。某些用語比如“關鍵的”、“較佳的”、“特別較佳的”等之使用，並非意要限制本發明。在專業人士之視界內的添加、刪除和修正變化等一般可被作成而不偏離本發明的精神和範圍，如被該等請求項所決定者。本發明可以不同於具體詳述者來被實施，且係僅被所附的申請專利範圍限制。

25:基材層

26:第一層

27:第二層

29、37、M:標記元件

30、36、F:圖案形貌體

33、34:元件

39、40、42、43:相對位置

D:距離

Claims (15)

1. 一種判定多層半導體裝置在製造時之疊覆誤差的方法，其中該半導體裝置的製造包含以下步驟：形成一疊材料層，包含沉積至少二接續的半導體材料之圖案化層，該等圖案化層包含具有一第一標記元件的一第一圖案化層、及具有一第二標記元件的一第二圖案化層；且其中該疊覆誤差的判定包含：判定該第一標記元件和該第二標記元件相對於彼此的相對位置，而來判定該第一圖案化層和該第二圖案化層之間的疊覆誤差；其中為判定該疊覆誤差，除了判定該第一標記元件和該第二標記元件之該相對位置的步驟以外，該方法包含以下步驟：在該第一圖案化層和該第二圖案化層中的至少一者上進行一顯像步驟，用以判定個別第一標記元件或第二標記元件與由個別第一圖案化層和第二圖案化層所包含的一裝置圖案之一圖案形貌體的相對位置，該圖案形貌體為該多層半導體裝置的一功能性形貌體。
2. 如請求項1之方法，其中該顯像步驟係在該第一圖案化層和該第二圖案化層兩者上進行。
3. 如請求項1或2的方法，其中該顯像步驟係使用掃描探針顯微術來進行。
4. 如請求項3之方法，其中該掃描探針顯微術係使用一感測頭來進行，該感測頭包含具有一錐形探針尖端的一探針，用以掃描該至少一第一或第二圖案化層之一表面，且其中該感測頭係被設成可傾斜該錐形探針尖端，而使該錐形探針尖端之一頂點於掃描期間在一掃描方向上形成一最前點。
5. 如請求項4之方法，其中掃描步驟係藉下列動作進行：相對於該至少一第一或第二圖案化層之該表面在一第一掃描方向移動該探針，然後相對於該至少一第一或第二圖案化層之該表面在一第二掃描方向移動該探針，其中傾斜該錐形探針尖端係視該掃描方向而調配。
6. 如請求項1之方法，其中判定該第一標記元件和該第二標記元件相對於彼此之相對位置的步驟包含一光繞射感測步驟，其可適用於檢測該第一圖案化層中的該第一標記元件和該第二圖案化層中的該第二標記元件兩者。
7. 如請求項1之方法，更包含以下步驟：獲得待於顯像步驟期間顯像之該第一圖案化層和該第二圖案化層中之至少一者的一參考映像，並比較藉由該顯像步驟獲得之該第一圖案化層和該第二圖案化層中之至少一者的個別者之一影像與該參考映像用以判定一位置誤差。
8. 如請求項7之方法，更包含以下步驟：依據該位置誤差來判定製造調整值，以調整該至少二接續的 半導體材料圖案化層中之一個別第一或第二圖案化層之沉積，用以校正該位置誤差。
9. 一種用以製造半導體裝置的製造方法，該製造方法包含透過沉積至少二接續的半導體材料圖案化層以形成一疊材料層的步驟，該等圖案化層包含具有一第一標記元件的一第一圖案化層，及具有一第二標記元件的一第二圖案化層，其中該製造方法更包含判定一疊覆誤差的一方法，其至少包含以下步驟：判定該第一標記元件和該第二標記元件相對於彼此的相對位置，而來判定該第一圖案化層和該第二圖案化層之間的疊覆誤差；其中為判定該疊覆誤差，除了所述之判定該第一和第二標記元件之相對位置的步驟以外，該方法包含一步驟為：在該第一圖案化層和該第二圖案化層中的至少一者上進行一顯像步驟，用以判定個別第一或第二標記元件與由個別第一和第二圖案化層所包含的一裝置圖案之一圖案形貌體的相對位置，其中該圖案形貌體為多層半導體裝置的一功能性形貌體。
10. 如請求項9之製造方法，更包含以下步驟：調整該至少二接續的圖案化層之個別第一圖案化層或第二圖案化層之沉積用以校正該疊覆誤差。
11. 一種用以製造多層半導體裝置的系統，該系統包含一或更多的層沉積裝置，用以藉沉積至少二接續的半導體材料圖案化層來形成一疊材料層，該等圖案化 層包含具有一第一標記元件的一第一圖案化層，及具有一第二標記元件的一第二圖案化層；其中該系統更包含：一感測裝置，用以判定該第一標記元件和該第二標記元件相對於彼此的相對位置；及一處理器，用以依據該第一標記元件和該第二標記元件之經判定出的相對位置來判定該第一圖案化層和該第二圖案化層之間的疊覆誤差；且其中該系統更包含：一顯像裝置，用以在該第一圖案化層和該第二圖案化層中的至少一者上進行一顯像步驟，用以判定個別第一或第二標記元件與由個別第一和第二圖案化層所包含的一裝置圖案之一圖案形貌體的相對位置，其中該圖案形貌體為該多層半導體裝置的一功能性形貌體。
12. 如請求項11之系統，其中該顯像裝置係為一掃描探針顯微裝置。
13. 如請求項12之系統，包含一感測頭，其包括具有一錐形探針尖端的一探針，用以掃描該至少一第一圖案化層或第二圖案化層之一表面以進行該掃描探針顯微術，其中該感測頭係被設成傾斜該錐形探針尖端，而使該錐形探針尖端之一頂點於掃描期間在一掃描方向上形成一最前點。
14. 如請求項11至13中之任一項的系統，其 中該感測裝置包含一光繞射感測器。
15. 一種多層半導體裝置，其使用一如請求項9或10的方法或使用一如請求項11至14中之任一項的系統製成，其中該半導體裝置包含功能性圖案形貌體，其在遍及具有在1至30毫米範圍內的長度或寬度尺寸的一表面具有在10至40奈米範圍內的截面尺寸。

Images