TWI715830B

TWI715830B - 應用結構單元的結構件之劣化偵測方法

Info

Publication number: TWI715830B
Application number: TW107107654A
Authority: TW
Inventors: 蔡曜隆; 王立華
Original assignee: 財團法人工業技術研究院
Priority date: 2017-11-10
Filing date: 2018-03-07
Publication date: 2021-01-11
Also published as: TW201918908A

Abstract

一種應用結構單元的結構件之劣化偵測方法，包含定義第一基礎結構單元且取得第一基礎結構單元的N個第一基礎模態參數。偵測待測結構件所包含的M個第一待測結構單元以取得每個第一待測結構單元的N個第一實際模態參數。每個第一待測結構單元與該第一基礎結構單元具有相同型態。依據該M個第一待測結構單元的該N個第一實際模態參數及資料庫內的M*N個第一預設比例資訊，運算出該M個第一待測結構單元的M*N個第一待測模態參數。將該M*N個第一待測模態參數分別比對該N個第一基礎模態參數，據以判斷每個第一待測結構單元是否存在一劣化缺陷。

Description

應用結構單元的結構件之劣化偵測方法

本發明係關於一種結構件之劣化偵測方法，特別是一種應用結構單元的結構件之劣化偵測方法。

工業管線經常因異常而發生洩漏，最終導致重大災害。一般來說，工業管線之異常原因可能係為人為因素或是管路/設備的材料劣化。雖然各家廠商對此已開發一種監測系統，以期降低此類災害的發生機率。然而，該種監測系統概念係基於監控製程參數、分析運轉狀態與性能表現，其仍缺乏劣化偵測功能。

當前的工業管線安全監控的主要技術缺點歸納如下：其一是現場所建置的環境或製程參數感測器多係用於製程監控以調節生產流程，其缺少適當的邏輯判斷分析之安全診斷模組。其二、缺少可遠距感知劣化之監測技術，常用之非破壞檢測技術只適用於感測器所在之局部管線位置，且該類之偵測技術只能在管線破裂流體逸出時才能感知，並無法在劣化發生時提前發出預警訊號。其三、工業廠區運轉環境隨著系統、結構及組件而有所不同，感測器必須具有克服高溫/高濕環境與長期監測的耐久性需求。

也就是說，受到傳統的管線檢測方法及技術的限制，管線的損壞或劣化難以即時地被察覺，因而喪失即時維修與應變的良好時機。更且，由於構成整個管線系統的網路通常極為龐大，此亦係難以建置偵測管線經長期使用所產生之劣化的預警報系統的主因。因此，於工業安全的領域中，需要開發診斷監測相關技術，以建立完整之管線安全監控體系。

本發明提出一種應用結構單元的結構件之劣化偵測方法，旨在於定義適當的結構單元，且將所偵測到的結構件之振動訊號反應調整成各區域所對應之結構單元的振動反應，分別進行劣化診斷，從而達到整體結構件線上劣化監測之目的。

依據本發明之一實施例揭露一種應用結構單元的結構件之劣化偵測方法，包含定義第一基礎結構單元且取得第一基礎結構單元的N個第一基礎模態參數。以設置於一待測結構件上的M個第一感測器分別對應地偵測待測結構件所包含的M個第一待測結構單元以取得每個第一待測結構單元的N個第一實際模態參數。每個第一待測結構單元與該第一基礎結構單元具有相同型態。以電性連接該些第一感測器的處理器依據該M個第一待測結構單元的該N個第一實際模態參數及資料庫內的M*N個第一預設比例資訊，運算出該M個第一待測結構單元的M*N個第一待測模態參數。以處理器將該M*N個第一待測模態參數分別比對該N個第一基礎模態參數，據以判斷每個第一待測結構單元是否存在一劣化缺陷。其中該M*N個第一預設比例資訊係關聯於該N個第一基礎模態參數與M*N個第一預設模態參數。

綜上所述，在本發明的應用結構單元的結構件之劣化偵測方法中，主要係先定義適當的基礎結構單元且取得其基礎模態參數，接著再取得欲偵測之結構件的各結構單元之對應的實際模態參數，搭配資料庫內的預設比例資訊，以運算待測模態參數用於比對基礎模態參數，從而分別對各結構單元進行劣化偵測，最終可達成整體結構件線上劣化監測之目的。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請一併參照圖1至圖3。圖1及圖2係依據本發明之一實施例所分別繪示的第一基礎結構單元及待測結構件的示意圖。而圖3係為依據本發明之一實施例所繪示的應用結構單元的結構件之劣化偵測方法的方法流程圖。如圖所示，首先，於步驟S301中，定義第一基礎結構單元BP0且取得第一基礎結構單元BP0的多個第一基礎模態參數 P01~P05。於實務上，針對各種模態的結構件，可由結構件之模態識別作業中，實際測得之結構件模態與欲監測區域，以定義出適合的結構單元之尺寸。

於步驟S303中，以設置於待測結構件TP上的多個第一感測器10、12及14分別對應地偵測待測結構件TP所包含的個第一待測結構單元TPA~TPC以取得每個第一待測結構單元的多個第一實際模態參數。於此實施例中，第一待測結構單元TPA具有第一實際模態參數PA1~PA5、第一待測結構單元TPB具有第一實際模態參數PB1~PB5且第一待測結構單元TPC具有第一實際模態參數PC1~PC5。

於此實施例中，每個第一待測結構單元與第一基礎結構單元具有相同型態。如圖1及圖2所示，所述的相同型態係指每個第一待測結構單元TPA~TPC及第一基礎結構單元BP0均係為直管型態且具有相同尺寸。然而，上述實施例的直管型態僅係用於舉例說明，本發明不以此為限。於步驟S305中，以電性連接該些第一感測器10~14的處理器20依據該些個第一待測結構單元TPA~TPC的該些個第一實際模態參數PA1~PA5、PB1~PB5與PC1~PC5以及資料庫30內的多個第一預設比例資訊R1~R15，運算出該些個第一待測結構單元TPA~TPC的該些第一待測模態參數TA1~TA5、TB1~TB5與TC1~TC5。於步驟S307中，以處理器20將該些第一待測模態參數TA1~TA5、TB1~TB5與TC1~TC5分別比對該些第一基礎模態參數P01~P05，據以判斷每個第一待測結構單元是否存在一劣化缺陷。

於一個實際的例子中，前述的模態參數可以係為結構單元的特性頻率。舉例來說，第一基礎模態參數 P01~P05可以包含第一基礎結構單元BP0的特性頻率。第一實際模態參數PA1~PA5、PB1~PB5與PC1~PC5可以分別包含第一待測結構單元TPA~TPC的特性頻率。於實務上，取得模態參數的方式可以係藉由激振器使結構單元產生震動，再透過時頻域轉換而達成。於此實施例中，該些第一預設比例資訊R1~R15係關聯於該些第一基礎模態參數P01~P05與多個第一預設模態參數IPA1~IPA5、IPB1~IPB5及IPC1~IPC5。請進一步參照圖4，圖4係依據本發明之一實施例所繪示的多個第一模擬結構單元的示意圖。於一實施例中，所述的結構件之劣化偵測方法更包含自多個第一模擬結構單元IPA~IPC上分別取得該些第一預設模態參數IPA1~IPA5、IPB1~IPB5及IPC1~IPC5，且將該些第一基礎模態參數P01~P05與該些第一預設模態參數IPA1~IPA5、IPB1~IPB5及IPC1~IPC5分別進行相除，據以取得出該些第一預設比例資訊R1~R15。

具體來說，處理器20將第一預設模態參數IPA1~IPA5分別與該些第一基礎模態參數P01~P05相除，以取得第一預設比例資訊R1~R5，且將第一預設模態參數IPB1~IPB5分別與該些第一基礎模態參數P01~P05相除，以取得第一預設比例資訊R6~R10，且將第一預設模態參數IPC1~IPC5分別與該些第一基礎模態參數P01~P05相除，以取得第一預設比例資訊R10~R15。於實務上，所述的第一預設比例資訊R1~R15係為預先儲存於資料庫30內的資訊，主要係用於供處理器20將其與第一實際模態參數PA1~PA5、PB1~PB5與PC1~PC5進行相乘運算，以推得第一待測結構單元TPA~TPC個別具有之第一待測模態參數TA1~TA5、TB1~TB5與TC1~TC5。接著，處理器20逐一比對第一待測模態參數TA1~TA5、TB1~TB5與TC1~TC5是否分別與該些第一基礎模態參數P01~P05相符。若第一待測模態參數與第一基礎模態參數符合，則處理器20判斷該第一預設模態參數不具有劣化缺陷。反之，若第一待測模態參數與第一基礎模態參數不符合，則處理器20判斷該第一預設模態參數具有劣化缺陷。

於此實施例中，每個第一模擬結構單元IPA~IPC與第一基礎結構單元BP0具有相同型態。所述的相同型態係指每個第一模擬結構單元IPA~IPC及第一基礎結構單元BP0均具有相同物理性質，例如為直管型態且具有相同尺寸、密度、剛性等性質。本發明所提供的結構件之劣化偵測方法可以藉由預設的第一預設比例資訊及實際模態參數而回推待測模態參數，且以回推得到的待測模態參數與基礎模態參數進行比較，進而判斷結構件中的哪些結構單元係具有劣化缺陷。換言之，整體結構件之任一區域均可經比例關係回推至單純的結構單元狀態來進行診斷，此種診斷方式可節省大量的客製資料庫建立，並提升智慧診斷學習效率與經驗分享。上述實施例所示的結構單元的數量以及模態參數的數量均係為用於舉例說明，本發明不以上述實施例為限。

於一實施例中，所述的結構件之劣化偵測方法更包含在取得每個第一待測結構單元TPA~TPC的該些第一實際模態參數PA1~PA5、PB1~PB5及PC1~PC5之前的一段預設時間△T前，自該些第一待測結構單元TPA~TPC上分別取得該些第一預設模態參數IPA1~IPA5、IPB1~IPB5及IPC1~IPC5，且將該些第一基礎模態參數P01~P05與該些第一預設模態參數IPA1~IPA5、IPB1~IPB5及IPC1~IPC5分別進行相除，據以取得出該些第一預設比例資訊R1~R15。具體來說，於第一時點先自該些第一待測結構單元TPA~TPC上取得該些第一預設模態參數IPA1~IPA5、IPB1~IPB5及IPC1~IPC5。在第一時點中，所述的第一待測結構單元TPA~TPC係為無劣化缺陷的結構單元。而自第一時點經過一段預設時間△T後的第二時點，由於各種因素可能導致所述的第一待測結構單元TPA~TPC的至少其中之一具有劣化缺陷。換言之，不同於前述實施例所使用的該些第一模擬結構單元IPA~IPC，於此實施例中，該些第一預設模態參數IPA1~IPA5、IPB1~IPB5及IPC1~IPC5係在第一待測結構單元TPA~TPC發生劣化缺陷之前先取得，而不需額外建構該些第一模擬結構單元IPA~IPC。藉此，可以減少額外的模擬結構單元之建構成本與時間。

請一併參照圖5A至圖7。圖5A係依據本發明之另一實施例所繪示的第一基礎結構單元的示意圖，而圖5B係依據本發明之一實施例所繪示的二基礎結構單元的示意圖。圖6係依據本發明之另一實施例所繪示的待測結構件的示意圖。而圖7係為依據本發明之另一實施例所繪示的應用結構單元的結構件之劣化偵測方法的方法流程圖。相仿於前述圖1至圖3的實施例，於此圖5A至圖7的實施例中，於步驟S501中，定義第一基礎結構單元BP1(如圖5A所示)且取得第一基礎結構單元BP1的多個第一基礎模態參數 P01’~P05’。於步驟S503中，以設置於待測結構件TP’上的多個第一感測器40、42及44分別對應地偵測待測結構件TP’所包含的個第一待測結構單元TPA’~TPC’以取得每個第一待測結構單元的多個第一實際模態參數。於此實施例中，第一待測結構單元TPA’具有多個第一實際模態參數PA1’~PA5’。第一待測結構單元TPB’具有多個第一實際模態參數PB1’~PB5’。而第一待測結構單元TPC’具有多個第一實際模態參數PC1’~PC5’。於步驟S305中，以電性連接該些第一感測器40~44的處理器50依據該些個第一待測結構單元TPA’~TPC’的該些個第一實際模態參數PA1’~PA5’、PB1’~PB5’與PC1’~PC5’以及資料庫60內的多個第一預設比例資訊R1’~R15’，運算出該些個第一待測結構單元TPA’~TPC’的該些第一待測模態參數TA1’~TA5’、 TB1’~TB5’與TC1’~TC5’。於步驟S307中，以處理器50將該些第一待測模態參數TA1’~TA5’、TB1’~TB5’與TC1’~TC5’分別比對該些第一基礎模態參數P01’~P05’，據以判斷每個第一待測結構單元是否存在劣化缺陷。

與前述圖1至圖3的實施例不同的是，所述的結構件之劣化偵測方法更包含於步驟S509中，定義第二基礎結構單元BP2(如圖5B所示)且取得第二結構單元BP2的多個第二基礎模態參數P01’~P05’。於步驟S511中，以設置於待測結構件TP’上的第二感測器46偵測待測結構件TP’更包含的第二待測結構單元TPD’，以取得該第二待測結構單元TPD’的多個第二實際模態參數PD1’~PD5’。於步驟S511中，以處理器50依據第二待測結構單元TPD’的第二實際模態參數PD1’~PD5’及資料庫60內的多個第二預設比例資訊R16’~R20’，運算出第二待測結構單元TPD’的多個第二待測模態參數TD1’~TD5’。於步驟S515中，以處理器50將該些第二待測模態參數TD1’~TD5’分別比對該些第二基礎模態參數P01’~P05’，據以判斷第二待測結構單元TPD’是否存在另一劣化缺陷。

於實務上，該些第一預設比例資訊R1’~R15’係關聯於該些第一基礎模態參數P01’~P05’與多個第一預設模態參數IPA1’~IPA5’、IPB1’~IPB5’及IPC1’~IPC5’。請進一步參照圖8，圖8係依據本發明之一實施例所繪示的多個第一模擬結構單元及第二模擬結構單元的示意圖。於一實施例中，所述的結構件之劣化偵測方法更包含自多個第一模擬結構單元IPA’~IPC’上取得該些第一預設模態參數IPA1’~IPA5’、IPB1’~IPB5’及IPC1’~IPC5’，且自第二模擬結構單元IPD’上取得該些第二預設模態參數IPD1’~IPD5’。接者，處理器50將該些第一基礎模態參數P01~P05與該些第一預設模態參數IPA1’~IPA5’、IPB1’~IPB5’及IPC1’~IPC5’分別進行相除，據以取得出該些第一預設比例資訊R1~R15，且將該些第一基礎模態參數P01~P05與IPD1’~IPD5’ 進行相除，據以取得出該些第二預設比例資訊R16~R20。換言之，於此實施例中，該些第二預設比例資訊係R16’~R20’係關聯於該些第二基礎模態參數P01’~P05’與第二模擬結構單元IPD’上所取得之多個第二預設模態參數IPD1’~IPD5’ 。

第二模擬結構單元IPD’與第二基礎結構單元BP2具有相同形態，而第二基礎結構單元BP2與第一基礎結構單元BP1具有不同的形態。詳言之，第二基礎結構單元BP2及第二模擬第二模擬結構單元IPD’均具有彎管型態，而第一基礎結構單元BP1具有直管型態。然而，本發明不以上述結構單元的形態為限。本發明所提供的結構件之劣化偵測方法可適用於具有不同型態的結構單元所組合而成的結構件。前述圖3所示的步驟S301~S307係針對結構件所包含得多個結構單元進行偵側以判斷哪一個或哪些結構單元具有劣化缺陷。然而，以實務上來說，若要使工程人員更明確地得知結構單元所具有之劣化缺陷的位置及程度，仍需要更進一步地進行判斷。

因此，請回到圖1至圖3，於一實施例中，所述的結構件之劣化偵測方法更包含以下步驟。當處理器20判斷該些第一待測結構單元TPA~TPC其中之一存在有劣化缺陷時，以處理器20將存在該劣化缺陷的該第一待測結構單元的該些實際模態參數與資料庫30中的第一模態參數資料比對，以判斷該劣化缺陷的程度與位置。舉例來說，假設處理器20判斷第一待測結構單元TPB具有劣化缺陷Def(如圖2所示)，則處理器20將該些實際模態參數PB1~PB5與資料庫30中的第一模態參數資料比對。而所述的第一模態參數資料包含存在該劣化缺陷的第一待測結構單元TPB分別在多個位置具有不同程度之劣化缺陷的多組第一對照模態參數。

請進一步參照圖9，圖9係依據本發明之一實施例所繪示的資料庫內的多組對照模態參數的波形圖。於此實施例中，第一待測結構單元TPB的每個第一實際模態參數包含一特性頻率(或稱為自然頻率)的振幅值，假設第一實際模態參數PB1~PB5包含的特性頻率分別係為f1~f5，其分別對應振幅值V1~V5。每組第一對照模態參數MA1~MA5對應多個第一劣化曲線，判斷該劣化缺陷的程度與位置係包含將該些特性頻率的振幅值分別與每組第一對照模態參數的該些第一劣化曲線比對，據以判斷該劣化缺陷的程度與位置。每個第一劣化曲線對應於具有一劣化程度值且位於存在該劣化缺陷的第一待測結構單元TPB的一位置的一擬定劣化缺陷。所述的對照模態參數MA1~MA5係個別對應於第一待測結構單元TPB的第一實際模態參數PB1~PB5。

以此實施例來說，當處理器20取得第一實際模態參數PB1所包含的特性頻率f1的振幅值V1時，便可以依據該振幅值V1及感測器20於第一待測結構單元TPB上所設置的位置，於圖9所示的資料庫30內的多組對照模態參數中的對照模態參數MA1所包含的多個第一劣化曲線中找出對應的一個第一劣化曲線，而該第一劣化曲線所對應之擬定劣化缺陷位所具有之劣化程度值且位於第一待測結構單元TPB的一位置便係為第一待測結構單元TPB的劣化缺陷的程度及位置。

前述圖9的實施例主要係應用在同一特性頻率下的振幅值來比對出第一待測結構單元TPB的劣化缺陷的程度及位置。而於另一實施例中，可應用特性頻率的變化來比對出第一待測結構單元TPB的劣化缺陷的程度及位置。請進一步參照圖10，圖10依據本發明之另一實施例所繪示的資料庫內的多組對照模態參數的波形圖。於此實施例中，第一待測結構單元TPB的每個第一實際模態參數包含一特性頻率，舉例來說，第一實際模態參數PB1~PB5包含的特性頻率分別係為f1~f5，而每組第一對照模態參數包含多個第二劣化曲線，判斷該劣化缺陷的程度與位置係包含依據該些特性頻率與該些組第一對照模態參數所包含的該些第二劣化曲線，分別取得至少二組劣化預估參數。接著，依據該至少二組劣化預估參數判斷該劣化缺陷的程度與位置。以圖10的實施例來說明，圖10示出兩組不同的對照模態參數MF1與MF2，其中對照模態參數MF1包含多個第二劣化曲線P1~P16，而對照模態參數MF2包含多個第二劣化曲線Q1~Q16。每個第二劣化曲線代表不同缺陷長度及位置在不同頻率下的劣化程度。

舉例來說，第二劣化曲線Q1可代表在不同頻率下，當第一待測結構單元TPB的缺陷長度為50 mm且位於1/8管長位置時，第一待測結構單元TPB所具有的劣化程度(%)。以另一個例子來說，第二劣化曲線Q7可代表在不同頻率下，當第一待測結構單元TPB的缺陷長度為150 mm且位於2/8管長位置時，第一待測結構單元TPB所具有的劣化程度(%)。於此實施例中，假設處理器20所取得之第一實際模態參數PB1與PB2分別對應於資料庫16中的對照模態參數MF1與MF2，且第一實際模態參數PB1與PB2分別包含特性頻率f1與f2。處理器20先依據特性頻率f1於圖10所示之資料庫30中的對照模態參數MF1所包含的多個第二劣化曲線P1~P16進行比對，以查找出第一待測結構單元TPB可能的劣化缺陷的位置與程度。如圖10所示，處理器20於對照模態參數MF1中所得到之一組劣化預估參數包含有劣化預估參數DP1~DP8。相同地，處理器20於對照模態參數MF2中所得到之一組劣化預估參數包含有劣化預估參數DQ1~DQ3。處理器20可依據劣化預估參數DP1~DP8以及劣化預估參數DQ1~DQ3來判斷第一待測結構單元TPB可能的劣化缺陷的位置與程度。以此實施例來說，處理器20將劣化預估參數DP1~DP8以及劣化預估參數DQ1~DQ3進行比對，進而過濾出重複的劣化預估參數，也就是劣化預估參數DQ1~DQ3。此時，處理器14便可以得知第一待測結構單元TPB的劣化缺陷的程度與位置係為該些劣化預估參數DQ1~DQ3之一所對應的劣化缺陷的程度及位置。

於一實施例中，所述的結構件之劣化偵測方法，其中每一該實際模態參數包含一特性頻率，該特性頻率具有於第一方向上的頻率及於第二方向上的頻率，所述的結構件之劣化偵測方法更包含依據第一方向上的頻率與第二方向上的頻率，以判斷該劣化缺陷的形式。於一實施例中，依據該第一方向上的頻率與該第二方向上的頻率，以判斷該劣化缺陷的形式的步驟包含判斷第一方向的頻率與第二方向的頻率是否一致。接著，當第一方向的頻率與第二方向的頻率係為一致時，則判斷劣化缺陷的形式係為均勻缺陷。反之，當第一方向的頻率與該第二方向的頻率不為一致時，則判斷劣化缺陷的形式係為局部缺陷。

以實際例子來說，設於具有劣化缺陷之第一待測結構單元TPB上的感測器12可以係為三軸加速規，用於偵測到不同方向的頻率，例如X軸方向上的頻率與Y軸方向上的頻率。接著，處理器20依據X軸方向上的頻率與Y軸方向上的頻率之變化量來判斷第一待測結構單元TPB的劣化缺陷的形式，所述之劣化缺陷的形式可例如是均勻缺陷或是局部缺陷。更詳細來說，於一實施例中，處理器20依據第一方向上的頻率與第二方向上的頻率以判斷劣化缺陷的形式的步驟包含判斷第一方向的頻率與第二方向的頻率變化量是否一致。當第一方向的頻率與第二方向的頻率係為一致時，則處理器20判斷劣化缺陷的形式係為均勻缺陷。反之，當第一方向的頻率與第二方向的頻率不為一致時，則處理器20判斷該劣化缺陷的形式係為局部缺陷。

綜上所述，在本發明的應用結構單元的結構件之劣化偵測方法中，主要係先定義適當的基礎結構單元且取得其基礎模態參數，接著再取得欲偵測之結構件的各結構單元之對應的實際模態參數，搭配資料庫內的預設比例資訊，以運算待測模態參數用於比對基礎模態參數，從而分別對各結構單元進行劣化偵測，最終可達成整體結構件線上劣化監測之目的。再者，本發明的劣化偵測方法可藉由將整體結構件之任一區域經比例關係回推至單純的結構單元狀態來進行診斷，進而可節省大量的客製資料庫建立，並提升智慧診斷學習效率與經驗分享。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

10~14、40~42‧‧‧第一感測器46‧‧‧第二感測器20、50‧‧‧處理器30、60‧‧‧資料庫BP0、BP1‧‧‧第一基礎結構單元BP2‧‧‧第二基礎結構單元IPA~IPC、IPA’~IPC’‧‧‧第一模擬結構單元IPD’‧‧‧第二模擬結構單元TP‧‧‧結構件Def‧‧‧劣化缺陷TPA~TPC、TPA’~TPC’‧‧‧第一待測結構單元TPD’‧‧‧第二待測結構單元DP1~DP8、DQ1~DQ3‧‧‧劣化預估參數MF1、MF2、MA1~MA5‧‧‧對照模態參數P1~P16、Q1~Q16‧‧‧第二劣化曲線

圖1係依據本發明之一實施例所繪示的第一基礎結構單元的示意圖。圖2係依據本發明之一實施例所繪示的待測結構件的示意圖。圖3係為依據本發明之一實施例所繪示的應用結構單元的結構件之劣化偵測方法的方法流程圖。圖4係依據本發明之一實施例所繪示的多個第一模擬結構單元的示意圖。圖5A係依據本發明之另一實施例所繪示的第一基礎結構單元的示意圖。圖5B係依據本發明之一實施例所繪示的第二基礎結構單元的示意圖。圖6係依據本發明之另一實施例所繪示的待測結構件的示意圖。圖7係為依據本發明之另一實施例所繪示的應用結構單元的結構件之劣化偵測方法的方法流程圖。圖8係依據本發明之一實施例所繪示的多個第一模擬結構單元及第二模擬結構單元的示意圖。圖9係依據本發明之一實施例所繪示的資料庫內的多組對照模態參數的波形圖。圖10依據本發明之另一實施例所繪示的資料庫內的多組對照模態參數的波形圖。

Claims

一種應用結構單元的結構件之劣化偵測方法，包含：定義一第一基礎結構單元且取得該第一基礎結構單元的N個第一基礎模態參數；以設置於一待測結構件上的M個第一感測器分別對應地偵測該待測結構件所包含的M個第一待測結構單元，以取得每一該第一待測結構單元的N個第一實際模態參數，其中每一該第一待測結構單元與該第一基礎結構單元具有相同型態；以電性連接該些第一感測器的一處理器依據該M個第一待測結構單元的該N個第一實際模態參數及一資料庫內的M*N個第一預設比例資訊，運算出該M個第一待測結構單元的M*N個第一待測模態參數；以該處理器將該M*N個第一待測模態參數分別比對該N個第一基礎模態參數，據以判斷該M個第一待測結構單元之中的每一個是否存在一劣化缺陷；其中該處理器根據該N個第一基礎模態參數與M*N個第一預設模態參數計算該M*N個第一預設比例資訊；當該處理器判斷該M個第一待測結構單元其中之一存在該劣化缺陷時，以該處理器將存在該劣化缺陷的該第一待測結構單元的該N個第一實際模態參數與該資料庫中的一第一模態參數資料比對，以判斷該劣化缺陷的程度與位置；以及存在該劣化缺陷的該第一待測結構單元的每一該第一實際模態參數包含一特性頻率，該特性頻率具有於一第一方向上的頻率及於一第二方向上的頻率，該結構件之劣化偵測方法更包含依據該第一方向上的頻率與該第二方向上的頻率，以判斷該劣化缺陷的形式；其中依據該第一方向上的頻率與該第二方向上的頻率，以判斷該劣化缺陷的形式的步驟包含：判斷該第一方向的頻率與該第二方向的頻率是否一致；當該第一方向的頻率與該第二方向的頻率係為一致時，則判斷該劣化缺陷的形式係為均勻缺陷；以及當該第一方向的頻率與該第二方向的頻率不為一致時，則判斷該劣化缺陷的形式係為局部缺陷。
如請求項1所述的結構件之劣化偵測方法，更包含：自M個第一模擬結構單元上取得該M*N個第一預設模態參數；以及將該N個第一基礎模態參數與該M*N個第一預設模態參數分別進行相除，據以取得出該M*N個第一預設比例資訊；其中每一該第一模擬結構單元與該第一基礎結構單元具有相同型態。
如請求項1所述的結構件之劣化偵測方法，更包含：在取得每一該第一待測結構單元的該N個第一實際模態參數之前的一段預設時間前，自該M個第一待測結構單元上取得該M*N個第一預設模態參數；以及將該N個第一基礎模態參數與該M*N個第一預設模態參數分別進行相除，據以取得出該M*N個第一預設比例資訊。
如請求項1所述的結構件之劣化偵測方法，更包含：定義一第二基礎結構單元且取得該第二基礎結構單元的N個第二基礎模態參數；以設置於該待測結構件上的一第二感測器偵測該待測結構件更包含的一第二待測結構單元，以取得該第二待測結構單元的N個第二實際模態參數；以該處理器依據該第二待測結構單元的該N個第二實際模態參數及該資料庫內的N個第二預設比例資訊，運算出該第二待測結構單元的N個第二待測模態參數；以及以該處理器將該N個第二待測模態參數分別比對該N個第二基礎模態參數，據以判斷該第二待測結構單元是否存在一另一劣化缺陷；其中該N個第二預設比例資訊係關聯於該N個第二基礎模態參數與一第二模擬結構單元上所取得之N個第二預設模態參數，且該第二模擬結構單元與該第二基礎結構單元具有相同形態，而該第二基礎結構單元與該第一基礎結構單元具有不同的形態。
如請求項1所述的結構件之劣化偵測方法，其中該第一模態參數資料包含存在該劣化缺陷的該第一待測結構單元分別在多個位置具有不同程度之劣化缺陷的N組第一對照模態參數。