TWI710519B - 感測器裝置及其製造方法 - Google Patents

感測器裝置及其製造方法 Download PDF

Info

Publication number
TWI710519B
TWI710519B TW108111057A TW108111057A TWI710519B TW I710519 B TWI710519 B TW I710519B TW 108111057 A TW108111057 A TW 108111057A TW 108111057 A TW108111057 A TW 108111057A TW I710519 B TWI710519 B TW I710519B
Authority
TW
Taiwan
Prior art keywords
diaphragm
insulating layer
cavity
layer
semiconductor layer
Prior art date
Application number
TW108111057A
Other languages
English (en)
Other versions
TW201945273A (zh
Inventor
楊辰雄
鄭鈞文
朱家驊
陳恩湛
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201945273A publication Critical patent/TW201945273A/zh
Application granted granted Critical
Publication of TWI710519B publication Critical patent/TWI710519B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0067—Mechanical properties
    • B81B3/007—For controlling stiffness, e.g. ribs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00658—Treatments for improving the stiffness of a vibrating element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H04R31/003—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor for diaphragms or their outer suspension
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R7/00—Diaphragms for electromechanical transducers; Cones
    • H04R7/02—Diaphragms for electromechanical transducers; Cones characterised by the construction
    • H04R7/04—Plane diaphragms
    • H04R7/06—Plane diaphragms comprising a plurality of sections or layers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R7/00—Diaphragms for electromechanical transducers; Cones
    • H04R7/02—Diaphragms for electromechanical transducers; Cones characterised by the construction
    • H04R7/04—Plane diaphragms
    • H04R7/06—Plane diaphragms comprising a plurality of sections or layers
    • H04R7/10—Plane diaphragms comprising a plurality of sections or layers comprising superposed layers in contact
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0361—Tips, pillars
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2231/00—Details of apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor covered by H04R31/00, not provided for in its subgroups
    • H04R2231/001—Moulding aspects of diaphragm or surround

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Abstract

本發明實施例係關於一種微機電系統(MEMS)麥克風，其包含：一第一隔膜；一第二隔膜；一第三隔膜，其安置於該第一隔膜與該第二隔膜之間；一第一空腔，其安置於該第一隔膜與該第三隔膜之間且由一第一壁包圍；一第二空腔，其安置於該第二隔膜與該第三隔膜之間且由一第二壁包圍；及一或多個第一支撐件，其等安置於該第一空腔中且連接該第一隔膜及該第三隔膜。

Description

感測器裝置及其製造方法
本發明實施例係有關感測器裝置及其製造方法。
近年來，已開發微機電系統(MEMS)裝置。MEMS裝置包含使用半導體技術來製造以形成機械特徵及電性特徵之裝置。MEMS裝置實施於壓力感測器、麥克風、致動器、反射鏡、加熱器及/或印表機噴嘴中。儘管用於形成MEMS裝置之既有裝置及方法一般已足以達成其預期目的，但其尚無法在各方面完全令人滿意。
本發明的一實施例係關於一種微機電系統(MEMS)麥克風，其包括：一第一隔膜；一第二隔膜；一第三隔膜，其安置於該第一隔膜與該第二隔膜之間；一第一空腔，其安置於該第一隔膜與該第三隔膜之間且由一第一壁包圍；一第二空腔，其安置於該第二隔膜與該第三隔膜之間且由一第二壁包圍；及一或多個第一支撐件，其等安置於該第一空腔中且連接該第一隔膜及該第三隔膜。
本發明的一實施例係關於一種微機電系統(MEMS)麥克風，其包括：一第一振膜，其由多晶矽製成；一第二振膜，其由多晶矽製成；一底板，其由多晶矽製成且安置於該第一振膜與該第二振膜之間；一第一空腔，其安置於該第一振膜與該底板之間且由一第一壁包圍；一第二空腔，其安置於該第二振膜與該底板之間且由一第二壁包圍；數個聲孔，其等穿過該底板；數個第一柱，其等安置於該第一空腔中且連接該第一振膜及該底板；數個第二柱，其等安置於該第二空腔中且連接該第二振膜及該底板；一第一電極，其電耦合至該第一振膜；一第二電極，其電耦合至該第二振膜；及一第三電極，其電耦合至該底板。
本發明的一實施例係關於一種製造一微機電系統(MEMS)麥克風之方法，該方法包括：在一基板上方形成一第一絕緣層；在該第一絕緣層上方形成一第一半導體層；在該第一半導體層上方形成一第二絕緣層；在該第二絕緣層中形成第一通路孔；在該第二絕緣層上方形成一第二半導體層，且藉由使用該第二半導體層之部分填充該等第一通路孔來形成第一柱；在該第二半導體層中形成第一通孔；在該第二半導體層上方形成一第三絕緣層；在該第三絕緣層中形成第二通路孔；在該第三絕緣層上方形成一第三半導體層，且藉由使用該第三半導體層之部分填充該等第二通路孔來形成第二柱；在該第三半導體層中形成釋放孔；藉由透過該等釋放孔部分蝕刻該第三絕緣層來形成一第一空腔且藉由透過該第一空腔及該通孔部分蝕刻該第二絕緣層來形成一第二空腔，其中該等第一柱安置於該第一空腔中，且該等第二柱安置於該第二空腔中。
應瞭解，以下揭露提供用於實施本發明之不同特徵之諸多不同實施例或實例。下文將描述組件及配置之特定實施例或實例以簡化本揭露。當然，此等僅為實例且不意在限制。例如，元件之尺寸不受限於所揭露之範圍或值，而是可取決於裝置之程序條件及/或所要性質。再者，在以下描述中，使一第一構件形成於一第二構件上方或一第二構件上可包含其中形成直接接觸之該第一構件及該第二構件之實施例，且亦可包含其中可形成介入該第一構件及該第二構件之額外構件使得該第一構件及該第二構件可不直接接觸之實施例。為了簡化及清楚，可依不同比例任意繪製各種構件。
此外，為便於描述，空間相對術語(諸如「底下」、「下方」、「下」、「上方」、「上」及其類似者)可在本文中用於描述一元件或構件與另外(若干)元件或構件之關係，如圖中所繪示。空間相對術語除涵蓋圖中所描繪之定向之外，亦意欲涵蓋裝置在使用或操作中之不同定向。可依其他方式定向設備(旋轉90度或依其他定向)，且亦可因此解譯本文中所使用之空間相對描述詞。另外，術語「由...製成」可意謂「包括」或「由...組成」。在本揭露中，除非另作說明，否則A、B及C之至少一者意指「A」、「B」、「C」、「A及B」、「A及C」、「B及C」或「A、B及C」且不意指來自A之一者、來自B之一者及來自C之一者。
麥克風之效能以各種參數為特徵。例如，一信雜比(SNR)及一聲過載點(AOP)係麥克風(特定而言，MEMS麥克風)之重要品質指標。儘管可藉由提高隔膜(振膜)勁度及/或藉由減小一偏壓電壓來增大AOP，但其會降低MEMS麥克風之SNR及敏感度。
在本揭露中，在構成一MEMS麥克風之隔膜之間提供一或多個支撐結構以在不改變偏壓電壓的情況下提高隔膜勁度以藉此提高AOP。
圖1A展示根據本揭露之一實施例之一MEMS麥克風之一平面圖(一俯視圖)。圖2A及圖2B展示圖1A中所展示之MEMS麥克風之橫截面。圖2A展示對應於圖1A之線X1-X1之一橫截面圖，且圖2B展示對應於圖1A之線X2-X2之一橫截面圖。
一MEMS麥克風1包含一第一電極10A、一第二電極10B、一第三電極10C及一第四電極10D，其等電耦合至一電路5，如圖1A中所展示。MEMS麥克風1包含一第一隔膜(一第一振膜) 50A、一第二隔膜(一第二振膜) 50B及安置於第一隔膜50A與第二隔膜50B之間之一底板50C。一第一空腔40A安置於第一隔膜50A與底板50C之間且由一絕緣層55A形成之一壁45A包圍，且一第二空腔40B安置於第二隔膜50B與底板50C之間且由一絕緣層55B形成之一壁45B包圍。圖1A展示對應於壁45A及壁45B之一壁部分45。由形成於底板50C中之一或多個通孔42 (例如聲孔)連接第一空腔40A及第二空腔40B，如圖1A及圖1B中所展示。圖1B係底板50C之平面圖。
在一些實施例中，第一電極10A電連接至一基板100且電耦合至接地，第二電極10B電耦合至第二隔膜50B，第三電極10C電耦合至第一隔膜50A，且第四電極10D電耦合至底板50C。由電路將一偏壓電壓施加於第二電極10B與第四電極10D之間及第三電極10C與第四電極10D之間。
在一些實施例中，由一分離溝槽20使第一隔膜50A與第一電極、第二電極及第四電極安置於其上之剩餘部分分離。第一隔膜50A具有連接第一隔膜50A之一頸部分及第三電極10C安置於其上之一墊部分。類似地，由溝槽依類似方式使第二隔膜50B及底板50C分離。
當將聲壓施加至第一隔膜50A時，第一隔膜彎曲且由第一隔膜50A及底板50C形成之一第一電容器之一距離改變，藉此引起第一隔膜50A與底板50C之間之一電容變化。此外，第一隔膜之彎曲引起第二隔膜50B彎曲。接著，第二隔膜50B與底板50C之間之一距離改變以藉此引起由第二隔膜50B及底板50C形成之一第二電容器之一電容變化。電路5偵測第一電容器之電容變化及第二電容器之電容變化，且基於電容變化來回應於聲壓而輸出一電信號。
在一些實施例中，一或多個支撐結構30設置於第一隔膜50A與底板50C之間及/或第二隔膜50B與基底50C之間，如圖1A及圖2A中所展示。
圖2C係根據本揭露之另一實施例之MEMS麥克風中之一示意橫截面圖。可在以下實施例中採用相同或類似於圖1A至圖2B所描述之上述實施例之材料、組態、尺寸及/或程序，且可省略其詳細解釋。在此實施例中，支撐結構係由絕緣層之絕緣材料製成。
如圖2C中所展示，第一支撐結構包含：第一支撐件236、238，其等安置於第一隔膜50A與底板50C之間且由絕緣層55A之絕緣材料形成；及第二支撐件232、234，其等安置於第二隔膜50B與底板50C之間且由絕緣層55B之絕緣材料形成。此外，通氣孔25由絕緣層55A及絕緣層55B之絕緣材料包圍。
圖3A展示支撐結構30之一放大橫截面圖且圖3B係支撐結構30之一平面圖。圖3A對應於圖3B之支撐結構30之線X3-X3。在一些實施例中，第一隔膜50A及底板50C由一或多個第一支撐件285及286連接。在一些實施例中，第二隔膜50B及底板50C由一或多個第二支撐件281及282連接。在一些實施例中，支撐件281及282係由相同於底板50C之材料製成之一柱或一柱狀物，且支撐件285及286係由相同於第一隔膜50A之材料製成之一柱或一柱狀物。
在一些實施例中，第一支撐件285及286搭接於底板50C之一部分上，底板50C之該部分由一隔離介電材料291包圍且藉由隔離介電材料291來與底板50C之其他部分隔離，第二支撐件281及282自該等其他部分延伸。因此，第一支撐件285及286與支撐件281及282電隔離。在一些實施例中，在平面圖中，包含285及286之4個第一支撐件經設置以由隔離介電材料291包圍，且包含281及282之4個第二支撐件包圍隔離介電材料291。此外，在一些實施例中，4個第二支撐件由一分離間隙292包圍。因此，第一隔膜50A未由第一柱電連接至底板50C，且第二隔膜50B未由第二柱電連接至底板50C。在其他實施例中，在平面圖中，第二支撐件由隔離介電材料291包圍，第一支撐件包圍隔離介電材料291，且隔離間隙包圍第一支撐件。一個支撐結構30中之第一及/或第二支撐件之數目不限於為4個。數目可為1個、2個、3個或4個以上。
在一些實施例中，第一支撐件及第二支撐件之一直徑係在自約100 nm至約5000 nm之一範圍內，且在其他實施例中，係在自約500 nm至約2000 nm之一範圍內。在一些實施例中，分離間隙之一寬度係在自約100 nm至約5000 nm之一範圍內，且在其他實施例中，係在自約500 nm至約2000 nm之一範圍內。在一些實施例中，隔離介電材料之一寬度係在自約100 nm至約5000 nm之一範圍內，且在其他實施例中，係在自約500 nm至約2000 nm之一範圍內。
圖3C展示配置為一2×2矩陣以構成支撐結構之一群組之4個支撐結構。在一些實施例中，如圖1A中所展示，支撐結構30之4個群組設置於MEMS麥克風中且經配置以相對於第一及/或第二空腔之中心41點對稱。在其他實施例中，複數個支撐結構設置於MEMS麥克風中且經配置以相對於第一及/或第二空腔之中心41點對稱。在特定實施例中，複數個第一及/或第二支撐件設置於MEMS麥克風中且經配置以相對於第一及/或第二空腔之中心41點對稱。在一些實施例中，支撐件或支撐結構安置成更接近於壁部分45而非空腔之中心41。
圖3D及圖3E展示支撐結構30之其他實施例。在圖3D中，在一些實施例中，第一支撐件285A係一柱或一柱狀物，且第二支撐件281A係一圓柱體。在其他實施例中，第二支撐件係由隔離介電材料291包圍之一中心柱或柱狀物，隔離介電材料291由一圓柱形第一支撐件包圍。在圖3E中，在一些實施例中，第一支撐件285B係一圓柱體，且第二支撐件281A係一圓柱體。在其他實施例中，第二支撐件係由隔離介電材料291包圍之一中心圓柱體，隔離介電材料291由一圓柱形第一支撐件包圍。在平面圖中，在一些實施例中，圖3D及圖3E中所展示之圓柱體係同心的。在一些實施例中，柱之一直徑係在自約100 nm至約5000 nm之一範圍內，且在其他實施例中，係在自約500 nm至約2000 nm之一範圍內。在一些實施例中，圓柱體壁之一寬度係在自約100 nm至約5000 nm之一範圍內，且在其他實施例中，係在自約500 nm至約2000 nm之一範圍內。
在一些實施例中，如圖1A、圖1B及圖2A中所展示，穿過第一隔膜50A、背板50C及第二隔膜50B之一或多個通氣孔25設置於MEMS麥克風1中。通氣孔25允許氣體自第一隔膜側(一正面)流動至第二隔膜側(一背面)以防止在將較大氣壓施加於麥克風1上時隔膜破裂。
圖3F及圖3G展示通氣孔25之結構。圖3F係圖3G之平面圖之線X4-X4之一橫截面圖。一第一圓柱形支撐件272安置於第一隔膜50A與底板50C之間，且一第二圓柱形支撐件271安置於第二隔膜50B與底板50C之間。第一圓柱形支撐件及第二圓柱形支撐件藉由一第一隔離介電材料293及一第二隔離介電材料295來與底板50C電隔離。通孔25A、25B及25C分別安置於第一隔膜50A、第二隔膜50B及底板50C中。在一些實施例中，通孔、第一支撐件及第二支撐件、第一隔離介電材料及第二隔離介電材料依一同心方式配置。在一些實施例中，第一及/或第二隔膜處之通孔之一直徑係在自約100 nm至約5000 nm之一範圍內，且在其他實施例中，係在自約500 nm至約2000 nm之一範圍內。在一些實施例中，圓柱體壁之一寬度係在自約100 nm至約5000 nm之一範圍內，且在其他實施例中，係在自約500 nm至約2000 nm之一範圍內。在一些實施例中，隔離介電材料之一寬度係在自約100 nm至約5000 nm之一範圍內，且在其他實施例中，係在自約500 nm至約2000 nm之一範圍內。
圖3H展示圖2C之支撐結構之一放大橫截面圖且圖31係支撐結構之一平面圖。圖3H對應於圖3I之支撐結構30之線X5-X5。在一些實施例中，第一隔膜50A及底板50C係由一或多個第一支撐件236連接。在一些實施例中，第二隔膜50B及底板50C係由一或多個第二支撐件232連接。在一些實施例中，支撐件236及232係分別由相同於絕緣層55A及55B之材料製成之一柱或一柱狀物。此外，如圖3H中所展示，支撐件分別由空腔40A及40B之空間包圍。連接第一支撐件及第二支撐件周圍之第一空腔及第二空腔之通路孔依一同心方式配置，如圖3I中所展示。在平面圖中，複數個通路孔165包圍支撐件。在一些實施例中，第一支撐件及第二支撐件之一直徑係在自約100 nm至約5000 nm之一範圍內，且在其他實施例中，係在自約500 nm至約2000 nm之一範圍內。在一些實施例中，第二支撐件之直徑不同於第一支撐件之直徑，且在特定實施例中，第二支撐件之直徑大於第一支撐件之直徑。通路孔165之一直徑係在自約100 nm至約5000 nm之一範圍內，且在其他實施例中，係在自約500 nm至約2000 nm之一範圍內。
圖3J至圖3K展示圖2C之通氣孔25之結構。圖3J係圖3K之平面圖之線X6-X6之一橫截面圖。通氣孔25由第一隔膜、絕緣層170、底板、絕緣層130及第二隔膜包圍。在一些實施例中，第一及/或第二隔膜處之通孔(通氣孔25之部分)之一直徑係在自約100 nm至約5000 nm之一範圍內，且在其他實施例中，係在自約500 nm至約2000 nm之一範圍內。
圖4至圖22B展示根據本揭露之一實施例之一MEMS麥克風之製造操作之各種階段。應瞭解，可在由圖4至圖22B展示之程序之前、該等程序期間及該等程序之後提供額外操作，且可針對方法之額外實施例替換或消除下文將描述之一些操作。操作/程序之順序可為可互換的。可在以下實施例中採用相同或類似於圖1A至圖3K所描述之上述實施例之材料、組態、尺寸及/或程序，且可省略其詳細解釋。
如圖4中所展示，在一基板100上方形成一第一絕緣層110。基板100係導電的，且在一些實施例中係一Si晶圓。在特定實施例中，基板100係p型Si，且在其他實施例中，基板100係n型Si。在其他實施例中，基板100係由以下各者製成：金剛石或鍺、IV族化合物半導體(矽鍺(SiGe)、碳化矽(SiC)、碳化矽鍺(SiGeC)、GeSn、SiSn、SiGeSn)、III-V族化合物半導體(例如砷化鎵(GaAs)、砷化銦鎵(InGaAs)、砷化銦(InAs)、磷化銦(InP)、銻化銦(InSb)、磷化鎵砷(GaAsP)、磷化鎵銦(GaInP))等等。一金屬板可用作基板100。
第一絕緣層110包含基於氧化矽之材料(例如氧化矽)或基於氮化矽之材料(氮化矽或SiON)。在特定實施例中，第一絕緣層110係由氧化矽製成。可藉由化學氣相沈積(CVD)、物理氣相沈積(PVD)或任何其他適合膜形成方法來形成第一絕緣層110。當第一絕緣層110係由氧化矽製成時，可藉由熱氧化來形成第一絕緣層110。在一些實施例中，第一絕緣層110之厚度係在自約400 nm至約4000 nm之一範圍內。
接著，如圖5中所展示，執行包含一或多個微影及蝕刻程序之一圖案化操作以在第一絕緣層110中形成一圖案112。圖案112隨後用作用於連接基板100及第一電極10A之一電路徑。在一些實施例中，圖案112具有一圓柱形形狀，且在其他實施例中，圖案112係一單孔圖案。
接著，如圖6中所展示，在第一絕緣層110上方形成一第一半導體層120。第一半導體層包含多晶矽、非晶矽、多晶金剛石、非晶碳或其他多晶或非晶半導體材料。在特定實施例中，使用摻雜有諸如P、As及/或B之雜質之多晶矽。可藉由CVD、PVD或任何其他適合膜形成方法來形成第一半導體層120。在一些實施例中，第一半導體層120之厚度係在自約300 nm至約1500 nm之一範圍內。第一半導體層120填充形成於第一絕緣層110中之圖案112。
接著，如圖7中所展示，執行包含一或多個微影及蝕刻程序之一圖案化操作以在第一半導體層120中形成圖案122及124。圖案122係用於一分離溝槽20之一溝槽且圖案124係用於通氣孔25之孔圖案。
接著，如圖8中所展示，在第一半導體層120上方形成一第二絕緣層130。第二絕緣層130包含基於氧化矽之材料(例如氧化矽)或基於氮化矽之材料(氮化矽或SiON)。在特定實施例中，第二絕緣層130係由氧化矽製成。可藉由CVD、PVD或任何其他適合膜形成方法來形成第二絕緣層130。在一些實施例中，第二絕緣層130之厚度係在自約1000 nm至約4000 nm之一範圍內。第二絕緣層130填充第一半導體層120中之圖案122及124。在一些實施例中，在沈積第二絕緣層之後，執行諸如一回蝕程序或一化學機械拋光(CMP)程序之一平坦化操作以使第二絕緣層130之表面變平。
此外，在一些實施例中，在第二絕緣層130上方形成一第一介電層140。在一些實施例中，第一介電層140係由不同於第二絕緣層之一材料製成且包含基於氧化矽之材料(例如氧化矽)或基於氮化矽之材料(氮化矽或SiON)。在特定實施例中，第一介電層140係由氮化矽製成。可藉由CVD、PVD或任何其他適合膜形成方法來形成第一介電層140。在一些實施例中，第一介電層140之厚度係在自約100 nm至約500 nm之一範圍內。
接著，如圖9中所展示，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第一介電層140及第二絕緣層130之一或多個通路孔132、134、136及138。圖案132隨後用作用於連接基板100及第一電極10A之電路徑，且圖案134隨後用作用於連接由第一半導體層120形成之第二隔膜50B及第二電極10B之一電路徑。在一些實施例中，圖案132及/或134具有一圓柱形形狀，且在其他實施例中，圖案132及/或134係一單孔圖案。圖案136係用於通氣孔25之圓柱形圖案271，且圖案138係用於第二支撐件281至184 (參閱圖19)。
隨後，如圖10中所展示，在第一介電層140上方形成一第二半導體層150。第二半導體層包含多晶矽、非晶矽、多晶金剛石、非晶碳或其他多晶或非晶半導體材料。在特定實施例中，使用摻雜有諸如P、As及/或B之雜質之多晶矽。可藉由CVD、PVD或任何其他適合膜形成方法來形成第二半導體層150。在一些實施例中，第二半導體層150之厚度係在自約300 nm至約1500 nm之一範圍內。第二半導體層150填充通路孔132、134、136及/或138。因此，第二支撐件271、281、282、283及/或284形成於第二絕緣層130中。
接著，如圖11中所展示，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第二半導體層150之一或多個開口152及154。開口圖案152係用於隔離溝槽且開口圖案154係用於隔離介電材料291、293及295。
接著，如圖12中所展示，在第二半導體層150上方形成一第二介電層160。在一些實施例中，第二介電層160係由不同於第二絕緣層之一材料製成且包含基於氧化矽之材料(例如氧化矽)或基於氮化矽之材料(氮化矽或SiON)。在一些實施例中，第二介電層160係由相同於第一介電層之材料製成。在特定實施例中，第二介電層160係由氮化矽製成。可藉由CVD、PVD或任何其他適合膜形成方法來形成第二介電層160。在一些實施例中，第二介電層160之厚度係在自約100 nm至約500 nm之一範圍內。第二介電層完全填充開口154且至少部分填充開口152。
接著，如圖13中所展示，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第二介電層160、第二半導體層150及第一介電層140之一或多個開口162及164。開口圖案162係用於隔離溝槽且開口圖案164係用於連接隨後形成之第一空腔及第二空腔之聲孔且用於隔離支撐結構。
隨後，如圖14中所展示，在第二介電層160上方形成一第三絕緣層170。第三絕緣層170包含基於氧化矽之材料(例如氧化矽)或基於氮化矽之材料(氮化矽或SiON)。在特定實施例中，第三絕緣層170係由氧化矽製成。可藉由CVD、PVD或任何其他適合膜形成方法來形成第三絕緣層170。在一些實施例中，第三絕緣層170之厚度係在自約1000 nm至約4000 nm之一範圍內。第三絕緣層170填充開口162及164。在一些實施例中，在沈積第三絕緣層之後，執行諸如一回蝕程序或一CMP程序之一平坦化操作以使第三絕緣層170之表面變平。
在形成第三絕緣層170之後，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第三絕緣層170及第二介電層160之一或多個通路孔171、172、173、174及176，如圖15中所展示。
圖案171隨後用作用於連接基板100及第一電極10A之電路徑，圖案172隨後用作用於連接由第一半導體層120形成之第二隔膜50B及第二電極10B之電路徑，且圖案173隨後用作用於連接由第二半導體層150形成之底板50C及第四電極10D之一電路徑。在一些實施例中，圖案171至173具有一圓柱形形狀，且在其他實施例中，圖案171至173係一單孔圖案。圖案174係用於通氣孔25之圓柱形支撐件272，且圖案176係用於第一支撐件285至288 (參閱圖19)。
接著，如圖16中所展示，在第三絕緣層170上方形成一第三半導體層180。第三半導體層包含多晶矽、非晶矽、多晶金剛石、非晶碳或其他多晶或非晶半導體材料。在特定實施例中，使用摻雜有諸如P、As及/或B之雜質之多晶矽。可藉由CVD、PVD或任何其他適合膜形成方法來形成第三半導體層180。在一些實施例中，第三半導體層180之厚度係在自約300 nm至約1500 nm之一範圍內。第三半導體層填充通路孔171、172、173、174及/或176。因此，第一支撐件285、286、287及288 (參閱圖19)形成於第三絕緣層170中。
接著，如圖17中所展示，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第三半導體層180之一或多個開口181、182、184、186及188。開口圖案181、182及184係用於隔離溝槽，開口圖案186係用於通氣孔，且開口圖案188係用於釋放孔。
接著，如圖18中所展示，在第三半導體層180上方形成一遮罩圖案190。在一些實施例中，遮罩圖案190係一光阻圖案。用於釋放孔之開口圖案188自光阻圖案190暴露。
接著，部分蝕刻第三絕緣層170及第二絕緣層130以形成一第一空腔40A及一第二空腔40B，如圖19中所展示。在一些實施例中，採用使用緩衝HF (BHF)作為一蝕刻劑之一濕式蝕刻操作。蝕刻劑穿透釋放孔188且溶解第三絕緣層170之一部分。蝕刻劑進一步穿透聲孔且溶解第二絕緣層130之一部分。藉由控制一蝕刻時間來獲得具有一所要大小之第一空腔40A及第二空腔40B。此外，亦移除第一支撐件285、286、287、288周圍之第三絕緣層170及第二支撐件281、282、283、284周圍之第二絕緣層130以藉此分別暴露第一空腔及第二空腔中之第一支撐件及第二支撐件。第一空腔40A由第三絕緣層170形成之一第一壁179包圍且第二空腔40B由第二絕緣層130形成之一第二壁139包圍。
接著，如圖20中所展示，在第三半導體層180上方形成一第四絕緣層200。第四絕緣層200包含基於氧化矽之材料(例如氧化矽)或基於氮化矽之材料(氮化矽或SiON)。在特定實施例中，第四絕緣層200係由氧化矽製成。可藉由CVD、PVD或任何其他適合膜形成方法來形成第四絕緣層200。在一些實施例中，第四絕緣層200之厚度係在自約1000 nm至約4000 nm之一範圍內。第四絕緣層200填充且密封釋放孔188。在一些實施例中，使用具有一低保形條件之一膜沈積方法來實質上密封釋放孔188且不在空腔內沈積絕緣材料。在一些實施例中，在沈積第四絕緣層之後，執行諸如一回蝕程序或一CMP程序之一平坦化操作以使第四絕緣層200之表面變平。
隨後，執行包含一或多個微影及蝕刻程序之一平坦化操作以暴露第三半導體層180之上表面之部分且藉由金屬沈積及平坦化操作來形成電極10A至10D。在一些實施例中，各電極包含一或多個導電材料層。在特定實施例中，各電極包含一黏著或障壁層210及一本體金屬層215。在一些實施例中，黏著或障壁層210係由Ti、Ta、TiN或TaN製成，且本體金屬層215係由Cu、Al、AlCu或任何其他適合金屬製成。可藉由CVD、PVD (其包含濺鍍、電鍍)或任何其他適合膜形成方法來形成導電層。
此外，如圖21中所展示，研磨基板100之背面以減小基板100之厚度。在第四絕緣層200上方形成一遮罩層220，且透過遮罩層220之開口移除第四絕緣層200之一部分。在一些實施例中，遮罩層220係一光阻圖案。藉由使用濕式蝕刻來移除第四絕緣層200。在一些實施例中，蝕刻劑係BHF。藉由濕式蝕刻來留下第四絕緣層200之一部分作為密封釋放孔188以藉此使空腔氣密之密封構件212 (例如氣密密封件)。此外，藉由濕式蝕刻來移除通氣孔25周圍之第三絕緣層及第二絕緣層。此外，藉由一或多個微影及蝕刻操作來部分蝕刻基板100及第一絕緣層110以形成一背面開口60。在一些實施例中，可在形成遮罩層220之後且在執行使用BHF之濕式蝕刻之前蝕刻基板100。因此，通氣孔25自前表面(由第三半導體層180形成之第一隔膜50A)至後表面(由第一半導體層120形成之第二隔膜50B)穿過MEMS麥克風結構。密封構件212 (氣密密封件)可減少第一空腔及第二空腔中之空氣傾釋且亦防止污垢、灰塵及/或水分進入空腔，藉此提高麥克風效能。
接著，在移除遮罩圖案220之後，獲得一MEMS麥克風，如圖22A及圖22B中所展示。圖22B係圍繞圖22A之空腔40A及40B之一放大圖。
圖23至圖26展示根據本揭露之另一實施例之一MEMS麥克風之製造操作之各種階段。應瞭解，可在由圖23至圖26展示之程序之前、該等程序期間及該等程序之後提供額外操作，且可針對方法之額外實施例替換或消除下文將描述之一些操作。操作/程序之順序可為可互換的。可在以下實施例中採用相同或類似於圖1A至圖22B所描述之上述實施例之材料、組態、尺寸及/或程序，且可省略其詳細解釋。
在此實施例中，由用於電極10A至10D之一或多個導電材料密封釋放孔。圖23相同於圖19。在形成空腔且移除遮罩圖案190之後，在第三半導體層180上方形成一或多個導電層，且執行包含一或多個微影及蝕刻程序之一圖案化操作以形成電極10A至10D及密封構件214，如圖24中所展示。在特定實施例中，電極及密封構件之各者包含一黏著或障壁層210及一本體金屬層215。在一些實施例中，黏著或障壁層210係由Ti、Ta、TiN或TaN製成，且本體金屬層215係由Cu、Al、AlCu或任何其他適合金屬製成。可藉由CVD、PVD (其包含濺鍍、電鍍)或任何其他適合膜形成方法來形成導電層。在一些實施例中，使用具有一低保形條件之一膜沈積方法來實質上密封釋放孔188且不在空腔內沈積導電材料。密封構件214 (氣密密封件)可減少第一空腔及第二空腔中之空氣傾釋且亦防止污垢、灰塵及/或水分進入空腔，藉此提高麥克風效能。
接著，類似於圖21，在第三半導體層180、電極及密封構件上方形成一遮罩層220。在一些實施例中，遮罩層220係一光阻圖案，如圖25中所展示。藉由使用BHF之濕式蝕刻來移除通氣孔25周圍之第三絕緣層170及第二絕緣層130。此外，部分蝕刻基板100及第一絕緣層110以形成一背面開口60。在一些實施例中，可在形成遮罩層220之後且在執行使用BHF之濕式蝕刻之前蝕刻基板100。因此，通氣孔25自前表面至後表面穿過MEMS麥克風結構。接著，在移除遮罩圖案220之後，獲得一MEMS麥克風，如圖26中所展示。
圖27至圖40B展示根據本揭露之另一實施例之一MEMS麥克風之製造操作之各種階段。應瞭解，可在由圖27至圖40B所展示之程序之前、該等程序期間及該等程序之後提供額外操作，且可針對方法之額外實施例替換或消除下文將描述之一些操作。操作/程序之順序可為可互換的。可在以下實施例中採用相同或類似於圖1A至圖26所描述之上述實施例之材料、組態、尺寸及/或程序，且可省略其詳細解釋。
在此實施例中，釋放孔係由一絕緣材料密封，且第一隔膜及第二隔膜(作為背板)係由介電材料層覆蓋。
類似於圖4及圖5，在一基板100上方形成一第一絕緣層110，如圖27中所展示。此外，在第一絕緣層110上方形成一第一介電層240。在一些實施例中，第一絕緣層110係由氧化矽製成，且第一介電層240係由氮化矽製成。在一些實施例中，第一絕緣層110之厚度係在自約400 nm至約4000 nm之一範圍內，且第一介電層240之厚度係在自約100 nm至約500 nm之一範圍內。接著，執行包含一或多個微影及蝕刻程序之一圖案化操作以在第一介電層240及第一絕緣層110中形成一圖案112。圖案112隨後用作用於連接基板100及第一電極10A之一電路徑。
接著，類似於圖6，在第一介電層240上方形成一第一半導體層120，如圖28中所展示。在一些實施例中，使用摻雜有諸如P、As及/或B之雜質之多晶矽作為第一半導體層。在一些實施例中，第一半導體層120之厚度係在自約300 nm至約1500 nm之一範圍內。在圖28所表示之實施例中，第一半導體層120填充形成於第一介電層240及第一絕緣層110中之圖案112。接著，類似於圖7，執行包含一或多個微影及蝕刻程序之一圖案化操作以在第一半導體層120中形成圖案122及126，如圖28中所展示。圖案122係用於分離溝槽20之一溝槽且圖案126係用於隔離介電材料。
接著，如圖29中所展示，在第一半導體層120上方形成一第二介電層250。第二介電層完全填充圖案126且至少部分填充圖案122。此外，如圖29中所展示，形成穿過第二介電層250、第一半導體層120及第一介電層240之一或多個通路孔128。通路孔128係用於通氣孔25。
接著，類似於圖8，在第二介電層250上方形成一第二絕緣層130，如圖30中所展示。在一些實施例中，第二絕緣層130係由氧化矽製成且具有自約1000 nm至約4000 nm之一範圍內之一厚度。第二絕緣層130填充通路孔128。
接著，類似於圖9，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第二絕緣層130及第二介電層250之一或多個通路孔132、134、136及138，如圖31中所展示。圖案132隨後用作用於連接基板100及第一電極10A之電路徑，且圖案134隨後用作用於連接由第一半導體層120形成之第二隔膜50B及第二電極10B之一電路徑。在一些實施例中，圖案132及/或134具有一圓柱形形狀，且在其他實施例中，圖案132及/或134係一單孔圖案。圖案136係用於通氣孔25之圓柱形圖案271，且圖案138係用於第二支撐件281及282。
此外，類似於圖10，在第二絕緣層130上方形成一第二半導體層150，如圖32中所展示。在一些實施例中，使用摻雜有諸如P、As及/或B之雜質之多晶矽作為第二半導體層150。在一些實施例中，第二半導體層150之厚度係在自約300 nm至約1500 nm之一範圍內。第二半導體層填充通路孔132、134、136及/或138。因此，第二支撐件281及282形成於第二絕緣層130中。接著，類似於圖11，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第二半導體層150之一或多個開口151、152、153、155及157，如圖32中所展示。開口圖案151及152係用於隔離溝槽，開口圖案153係用於通氣孔，開口圖案155係用於支撐結構，且開口圖案157係聲孔。
接著，類似於圖14，在第二半導體層150上方形成一第三絕緣層170且在第三絕緣層170上方形成一第三介電層260，如圖33中所展示。在一些實施例中，第三絕緣層170係由氧化矽製成且具有自約1000 nm至約4000 nm之一範圍內之一厚度。第三絕緣層170填充開口151、152、153、155及157。在一些實施例中，第三介電層260係由氮化矽製成且具有自約100 nm至約500 nm之一範圍內之一厚度。接著，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第三介電層260及第三絕緣層170之一或多個通路孔171、172、173、174及176，如圖33中所展示。圖案171、172及173係用於自第一電極、第二電極及第四電極分別至基板、第二隔膜及底板之電路徑。圖案174係用於通氣孔，且圖案176係用於支撐結構。
接著，類似於圖16，在第三介電層260上方形成一第三半導體層180，如圖34中所展示。在一些實施例中，使用摻雜有諸如P、As及/或B之雜質之多晶矽作為第三半導體層180。在一些實施例中，第三半導體層180之厚度係在自約300 nm至約1500 nm之一範圍內。第三半導體層填充通路孔171、172、173、174及/或176。因此，第一支撐件285及286形成於第三絕緣層170中。
接著，類似於圖17，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第三半導體層180之一或多個開口182、183及184，如圖35中所展示。開口圖案182及184係用於隔離溝槽，且開口圖案183係用於介電隔離材料。
此外，如圖36中所展示，在第三半導體層180上方形成一第四介電層270。在一些實施例中，第四介電層270係由氮化矽製成且具有自約100 nm至約500 nm之一範圍內之一厚度。此外，如圖36中所展示，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第四介電層270、第三半導體層180及第三介電層260之一或多個開口186及188。開口圖案186係用於通氣孔且開口圖案188係用於釋放孔。
接著，類似於圖18，在第四介電層270上方形成一遮罩圖案190 (例如一光阻圖案)，使得用於釋放孔之開口圖案188自光阻圖案190暴露，如圖37中所展示。接著，部分蝕刻第三絕緣層170及第二絕緣層130以形成一第一空腔40A及一第二空腔40B，如圖37中所展示。移除第一支撐件285、286、287、288周圍之第三絕緣層170及第二支撐件281、282、283、284周圍之第二絕緣層130以藉此分別暴露第一空腔及第二空腔中之第一支撐件及第二支撐件。
接著，類似於圖20，在第三半導體層180上方形成一第四絕緣層200，如圖38中所展示。在一些實施例中，第四絕緣層200係由氧化矽製成且具有自約1000 nm至約4000 nm之一範圍內之一厚度。第四絕緣層200填充且密封釋放孔188。隨後，執行包含一或多個微影及蝕刻程序之一圖案化操作以暴露第三半導體層180之上表面之部分，且藉由金屬沈積及圖案化操作來形成電極10A至10D，如圖38中所展示。在一些實施例中，各電極包含一或多個導電材料層。在特定實施例中，各電極包含一黏著或障壁層210及一本體金屬層215。在一些實施例中，黏著或障壁層210係由Ti、Ta、TiN或TaN製成，且本體金屬層215係由Cu、Al、AlCu或任何其他適合金屬製成。
此外，類似於圖21，研磨基板100之背面以減小基板100之厚度，如圖39中所展示。在第四絕緣層200上方形成一遮罩層220 (例如一光阻圖案)，且透過遮罩層220之開口移除第四絕緣層200之一部分。在一些實施例中，藉由使用BHF濕式蝕刻來移除第四絕緣層200。藉由濕式蝕刻來留下第四絕緣層200之一部分作為密封釋放孔188依藉此使空腔氣密之密封構件212。此外，藉由濕式蝕刻來移除通氣孔25周圍之第三絕緣層及第二絕緣層。此外，部分蝕刻基板100及第一絕緣層110以形成一背面開口60。在一些實施例中，在形成遮罩層220之後且在執行使用BHF之濕式蝕刻之前蝕刻基板100。因此，通氣孔25自前表面至後表面穿過MEMS麥克風結構。
接著，在移除遮罩圖案220之後，獲得一MEMS麥克風，如圖40A及圖40B中所展示。圖40B係圍繞圖40A之空腔40A及40B之一放大圖。如圖40A及圖40B中所展示，由第三半導體層形成之第一隔膜50A及由第一半導體層120形成之第二隔膜50B係由諸如氮化矽之介電層覆蓋。因此，第一隔膜50A及第二隔膜50B之勁度可提高。此外，第一支撐件285、286及第二支撐件281、282經由第二半導體層150之一部分來連接。第二支撐件281、282、283及284搭接於其上之第一半導體層之一部分藉由介電分離材料來與第二隔膜50B電隔離，且第一支撐件285及286自其延伸之第三半導體層之一部分藉由介電分離材料來與第一隔膜50A電隔離。此外，第一支撐件及第二支撐件連接至其之第二半導體層之一部分藉由一分離溝槽來與底板50C電性及實體隔離。因此，維持第一隔膜、第二隔膜及第三隔膜之間之電隔離。類似地，圓柱形支撐件271及272亦與第一隔膜、第二隔膜及第三隔膜電隔離。
圖41至圖44展示根據本揭露之另一實施例之一MEMS麥克風之製造操作之各種階段。應瞭解，可在由圖41至圖44展示之程序之前、該等程序期間及該等程序之後提供額外操作，且可針對方法之額外實施例替換或消除下文將描述之一些操作。操作/程序之順序可為可互換的。可在以下實施例中採用相同或類似於圖1A至圖40所描述之上述實施例之材料、組態、尺寸及/或程序，且可省略其詳細解釋。
在此實施例中，由用於電極10A至10D之一或多個導電材料密封釋放孔。圖41相同於圖37。在形成空腔且移除遮罩圖案190之後，在第四介電層270上方形成一或多個導電層且執行包含一或多個微影及蝕刻程序之一圖案化操作以形成電極10A至10D及密封構件214，如圖42中所展示。在特定實施例中，電極及密封構件之各者包含一黏著或障壁層210及一本體金屬層215。在一些實施例中，黏著或障壁層210係由Ti、Ta、TiN或TaN製成，且本體金屬層215係由Cu、Al、AlCu或任何其他適合金屬製成。可藉由CVD、PVD (其包含濺鍍、電鍍)或任何其他適合膜形成方法來形成導電層。在一些實施例中，使用具有一低保形條件之一膜沈積方法來實質上密封釋放孔188且實質上不在空腔內沈積導電材料。
接著，類似於圖21，在第三半導體層180、電極、密封構件上方形成一遮罩層220，如圖43中所展示。在一些實施例中，遮罩層220係一光阻圖案。藉由使用BHF之濕式蝕刻來移除通氣孔25周圍之第三絕緣層及第二絕緣層。此外，部分蝕刻基板100及第一絕緣層110以形成一背面開口60。在一些實施例中，可在形成遮罩層220之後且在執行使用BHF之濕式蝕刻之前蝕刻基板100。因此，通氣孔25自前表面至後表面穿過MEMS麥克風結構。接著，在移除遮罩圖案220之後，獲得一MEMS麥克風，如圖44中所展示。
圖45至圖52B展示根據本揭露之一實施例之一MEMS麥克風之製造操作之各種階段。應瞭解，可在由圖45至圖52展示之程序之前、該等程序期間及該等程序之後提供額外操作，且可針對方法之額外實施例替換或消除下文將描述之一些操作。操作/程序之順序可為可互換的。可在以下實施例中採用相同或類似於圖1A至圖44所描述之上述實施例之材料、組態、尺寸及/或程序，且可省略其詳細解釋。
類似於圖4至圖7，在一基板100上方形成一第一絕緣層110且在第一絕緣層110上方形成一第一半導體層120，如圖45中所展示。在一些實施例中，基板100係一摻雜Si晶圓。在一些實施例中，第一絕緣層110係由具有自約400 nm至約4000 nm之一範圍內之一厚度之氧化矽製成。在一些實施例中，第一半導體層係摻雜有諸如P、As及/或B之雜質之多晶矽且具有自約300 nm至約1500 nm之一範圍內之一厚度。執行包含一或多個微影及蝕刻程序之一圖案化操作以在第一絕緣層110中形成一圖案112，且使用第一半導體層來填充圖案112，如圖45中所展示。圖案112隨後用作用於連接基板100及第一電極10A之一電路徑。此外，如圖45中所展示，執行包含一或多個微影及蝕刻程序之一圖案化操作以在第一半導體層120中形成圖案122及124。圖案122係用於一分離溝槽20之一溝槽且圖案124係用於通氣孔25之孔圖案。
接著，類似於8至圖11，在第一半導體層120上方形成一第二絕緣層130，在第二絕緣層上方形成一第一介電層140，且在第一介電層140上方形成一第二半導體層150。在一些實施例中，第二絕緣層130係由具有自約1000 nm至約4000 nm之一範圍內之一厚度之氧化矽製成。第二絕緣層130填充第一半導體層120中之圖案122及124。在一些實施例中，第一介電層140係由具有自約100 nm至約500 nm之一範圍內之一厚度之氮化矽製成。在一些實施例中，第二半導體層150係由摻雜有諸如P、As及/或B之雜質以具有自約300 nm至約1500 nm之一範圍內之一厚度之多晶矽製成。
如圖46中所展示，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第一介電層140及第二絕緣層130之一或多個通路孔132及134。圖案132隨後用作用於連接基板100及第一電極10A之電路徑，且圖案134隨後用作用於連接由第一半導體層120形成之第二隔膜50B及第二電極10B之一電路徑。通路孔132及134係由第二半導體層150填充。接著，如圖46中所展示，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第二半導體層150之一或多個開口152。開口圖案152係用於隔離溝槽。在一些實施例中，除開口152之外，無開口圖案形成於第二半導體層150中。
接著，類似於圖12，在第二半導體層150上方形成一第二介電層160，如圖47中所展示。在一些實施例中，第二介電層160係由具有自約100 nm至約500 nm之一範圍內之一厚度之氮化矽製成。第二介電層160至少部分填充開口152。
接著，類似於圖13至圖17，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第二絕緣層160、第二半導體層150及第一介電層140之一或多個開口162及164，如圖48中所展示。開口圖案162係用於隔離溝槽且開口圖案164係用於連接隨後形成之第一空腔及第二空腔之聲孔且用於隔離支撐結構。隨後，如圖48中所展示，在第二介電層160上方形成一第三絕緣層170。在一些實施例中，第三絕緣層170係由具有自約1000 nm至約4000 nm之一範圍內之一厚度之氧化矽製成。在形成第三絕緣層170之後，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第三絕緣層170及第二介電層160之一或多個通路孔171、172及173，如圖48中所展示。圖案171隨後用作用於連接基板100及第一電極10A之電路徑，圖案172隨後用作用於連接由第一半導體層120形成之第二隔膜50B及第二電極10B之電路徑，且圖案173隨後用作用於連接由第二半導體層150形成之底板50C及第四電極10D之一電路徑。第三半導體層180填充通路孔171、172及173。此外，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第三半導體層180之一或多個開口181、182、184、186、187及188。開口圖案181、182及184係用於隔離溝槽，開口圖案186係用於通氣孔，且開口圖案187及188係用於釋放孔。
接著，類似於圖18，在第三半導體層180上方形成一遮罩圖案190 (例如一光阻圖案)，如圖49A中所展示。在一些實施例中，遮罩圖案190係一光阻圖案。自光阻圖案190暴露用於釋放孔之開口圖案188。接著，藉由濕式蝕刻來部分蝕刻第三絕緣層170及第二絕緣層130以形成一第一空腔40A及一第二空腔40B，如圖49A中所展示。在一些實施例中，採用使用緩衝HF (BHF)作為一蝕刻劑之一濕式蝕刻操作。蝕刻劑自釋放孔188穿透且溶解第三絕緣層170之一部分。蝕刻劑進一步穿透聲孔且溶解第二絕緣層130之一部分。藉由控制一蝕刻時間來獲得具有一所要大小之第一空腔40A及第二空腔40B。此外，形成由第三絕緣層170形成之第一支撐件236、238及由第二絕緣層130形成之第二支撐件232、234。在一些實施例中，第一支撐件及第二支撐件具有一柱狀物或一柱形狀，且在其他實施例中，具有一壁形狀。
如圖49B中所展示，由安置於一圓之一圓周上之複數個開口形成開口187。透過開口187蝕刻第二絕緣層及第三絕緣層以形成一柱或柱狀支撐件232、234、236及238。
接著，類似於圖20，在第三半導體層180上方形成一第四絕緣層200，如圖50中所展示。在一些實施例中，第四絕緣層200係由具有自約1000 nm至約4000 nm之一範圍內之一厚度之氧化矽製成。第四絕緣層200填充且密封釋放孔188，如圖50中所展示。執行包含一或多個微影及蝕刻程序之一圖案化操作以暴露第三半導體層180之上表面之部分，且藉由金屬沈積及圖案化操作來形成電極10A至10D。在一些實施例中，各電極包含一或多個導電材料層。在特定實施例中，各電極包含一黏著或障壁層210及一本體金屬層215。在一些實施例中，黏著或障壁層210係由Ti、Ta、TiN或TaN製成，且本體金屬層215係由Cu、Al、AlCu或任何其他適合金屬製成。
此外，類似於圖21，研磨基板100之背面以減小基板100之厚度，如圖51中所展示。在第四絕緣層200上方形成一遮罩層220 (例如一光阻圖案)，且透過遮罩層220之開口移除第四絕緣層200之一部分。藉由使用BHF之濕式蝕刻來移除第四絕緣層200。藉由濕式蝕刻來留下第四絕緣層200之一部分作為密封釋放孔188以藉此使空腔氣密之密封構件212。此外，藉由濕式蝕刻來移除通氣孔25周圍之第三絕緣層及第二絕緣層。此外，藉由一或多個微影及蝕刻操作來部分蝕刻基板100及第一絕緣層110以形成一背面開口60。在一些實施例中，可在形成遮罩層220之後且在執行使用BHF之濕式蝕刻之前蝕刻基板100。因此，通氣孔25自前表面(由第三半導體層180形成之第一隔膜50A)至後表面(由第一半導體層120形成之第二隔膜50B)穿過MEMS麥克風結構。
接著，在移除遮罩圖案220之後，獲得一MEMS麥克風，如圖52A及圖52B中所展示。圖52B係圍繞圖52A之空腔40A及40B之一放大圖。由第二絕緣層或第三絕緣層形成之支撐件231、233、235及237包圍通氣孔25。
圖53至圖56展示根據本揭露之另一實施例之一MEMS麥克風之製造操作之各種階段。應瞭解，可在由圖53至圖56展示之程序之前、該等程序期間及該等程序之後提供額外操作，且可針對方法之額外實施例替換或消除下文將描述之一些操作。操作/程序之順序可為可互換的。可在以下實施例中採用相同或類似於圖1A至圖52所描述之上述實施例之材料、組態、尺寸及/或程序，且可省略其詳細解釋。
在此實施例中，由用於電極10A至10D之一或多個導電材料密封釋放孔。圖53相同於圖49A。在形成空腔且移除遮罩圖案190之後，在第三半導體層180上方形成一或多個導電層且執行包含一或多個微影及蝕刻程序之一圖案化操作以形成電極10A至10D及密封構件214，如圖54中所展示。在特定實施例中，電極及密封構件之各者包含一黏著或障壁層210及一本體金屬層215。在一些實施例中，黏著或障壁層210係由Ti、Ta、TiN或TaN製成，且本體金屬層215係由Cu、Al、AlCu或任何其他適合金屬製成。藉由CVD、PVD (其包含濺鍍、電鍍)或任何其他適合膜形成方法來形成導電層。在一些實施例中，使用具有一低保形條件之一膜沈積方法來實質上密封釋放孔188且不在空腔內沈積導電材料。
接著，類似於圖21，在第三半導體層180、電極及密封構件上方形成一遮罩層220。在一些實施例中，遮罩層220係一光阻圖案，如圖55中所展示。藉由BHF濕式蝕刻來移除通氣孔25周圍之第三絕緣層及第二絕緣層。此外，部分蝕刻基板100及第一絕緣層110以形成一背面開口60。在一些實施例中，可在形成遮罩層220之後且在執行使用BHF之濕式蝕刻之前蝕刻基板100。因此，通氣孔25自前表面至後表面穿過MEMS麥克風結構。接著，在移除遮罩圖案220之後，獲得一MEMS麥克風，如圖56中所展示。
圖57至圖65展示根據本揭露之另一實施例之一MEMS麥克風之製造操作之各種階段。應瞭解，可在由圖57至圖65展示之程序之前、該等程序期間及該等程序之後提供額外操作，且可針對方法之額外實施例替換或消除下文將描述之一些操作。操作/程序之順序可為可互換的。可在以下實施例中採用相同或類似於圖1A至圖56所描述之上述實施例之材料、組態、尺寸及/或程序，且可省略其詳細解釋。
在此實施例中，釋放孔係由一絕緣材料密封，且第一隔膜及第二隔膜(作為背板)係由介電材料層覆蓋。
類似於圖4至圖6及圖27至圖28，在一基板100上方形成一第一絕緣層110，如圖57中所展示。此外，在第一絕緣層110上方形成一第一介電層240。在一些實施例中，第一絕緣層110係由氧化矽製成，且第一介電層240係由氮化矽製成。在一些實施例中，第一絕緣層110之厚度係在自約400 nm至約4000 nm之一範圍內，且第一介電層240之厚度係在自約100 nm至約500 nm之一範圍內。接著，執行包含一或多個微影及蝕刻程序之一圖案化操作以在第一介電層240及第一絕緣層110中形成一圖案112。圖案112隨後用作用於連接基板100及第一電極10A之一電路徑。接著，在第一介電層240上方形成一第一半導體層120，如圖57中所展示。在一些實施例中，使用摻雜有諸如P、As及/或B之雜質之多晶矽作為第一半導體層。在一些實施例中，第一半導體層120之厚度係在自約300 nm至約1500 nm之一範圍內。第一半導體層120填充形成於第一絕緣層110中之圖案112。接著，類似於圖7，執行包含一或多個微影及蝕刻程序之一圖案化操作以在第一半導體層120中形成圖案122，如圖57中所展示。圖案122係用於一分離溝槽20之一溝槽。
接著，類似於圖29，在第一半導體層120上方形成一第二介電層250，如圖58中所展示。第二介電層至少部分填充圖案122。此外，如圖58中所展示，形成穿過第二介電層250、第一半導體層120及第一介電層240之一或多個通路孔128。通路孔128係用於通氣孔25。
接著，類似於圖8及圖30，在第二介電層250上方形成一第二絕緣層130，如圖59中所展示。在一些實施例中，第二絕緣層130係由氧化矽製成且具有自約1000 nm至約4000 nm之一範圍內之一厚度。第二絕緣層130填充通路孔128。
接著，類似於圖9至圖10及圖31至圖32，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第二絕緣層130及第二介電層250之一或多個通路孔132及134，如圖60中所展示。圖案132隨後用作用於連接基板100及第一電極10A之電路徑，且圖案134隨後用作用於連接由第一半導體層120形成之第二隔膜50B及第二電極10B之一電路徑。此外，在第二絕緣層130上方形成一第二半導體層150，如圖60中所展示。在一些實施例中，使用摻雜有諸如P、As及/或B之雜質以具有自約300 nm至約1500 nm之一範圍內之一厚度之多晶矽作為第二半導體層150。第二半導體層填充通路孔132及134。接著，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第二半導體層150之一或多個開口151、152、153、155及157，如圖60中所展示。開口圖案151及152係用於隔離溝槽，開口圖案153係用於通氣孔，開口圖案157係用於支撐結構，且開口圖案157係聲孔。
接著，類似於圖33至圖36，在第二半導體層150上方形成一第三絕緣層170且在第三絕緣層170上方形成一第三介電層260，如圖61中所展示。在一些實施例中，第三絕緣層170係由氧化矽製成且具有自約1000 nm至約4000 nm之一範圍內之一厚度。第三絕緣層170填充開口151、152、153、155及157。在一些實施例中，第三介電層260係由氮化矽製成且具有自約100 nm至約500 nm之一範圍內之一厚度。接著，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第三介電層260及第三絕緣層170之一或多個通路孔171、172及173，如圖61中所展示。圖案171、172及173係用於自第一電極、第二電極及第四電極分別至基板、第二隔膜及底板之電路徑。在第三介電層260上方進一步形成一第三半導體層180，如圖61中所展示。在一些實施例中，使用摻雜有諸如P、As及/或B之雜質以具有自約300 nm至約1500 nm之一範圍內之一厚度之多晶矽作為第三半導體層180。第三半導體層180填充通路孔171、172及173。
接著，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第三半導體層180之一或多個開口181、182及184，如圖61中所展示。開口圖案181、182及184係用於隔離溝槽。此外，如圖61中所展示，在第三半導體層180上方形成一第四介電層270。在一些實施例中，第四介電層270係由氮化矽製成且具有自約100 nm至約500 nm之一範圍內之一厚度。此外，如圖61中所展示，藉由包含一或多個微影及蝕刻程序之一圖案化操作來形成穿過第四介電層270、第三半導體層180及第三介電層260之一或多個開口186、187及188。開口圖案186係用於通氣孔且開口圖案188係用於釋放孔。
接著，類似於圖18、圖37及圖49A，在第四介電層270上方形成一遮罩圖案190 (例如一光阻圖案)，使得用於釋放孔之開口圖案188及用於支撐結構之開口圖案187自光阻圖案190暴露，如圖62中所展示。接著，部分蝕刻第三絕緣層170及第二絕緣層130以形成一第一空腔40A及一第二空腔40B，如圖62中所展示。在一些實施例中，採用使用BHF作為一蝕刻劑之一濕式蝕刻操作。蝕刻劑自釋放孔188穿透且溶解第三絕緣層170之一部分。蝕刻劑進一步穿透聲孔且溶解第二絕緣層130之一部分。藉由控制一蝕刻時間來獲得具有一所要大小之第一空腔40A及第二空腔40B。此外，形成由第三絕緣層170形成之第一支撐件236、238及由第二絕緣層130形成之第二支撐件232、234。在一些實施例中，第一支撐件及第二支撐件具有一柱狀物或一柱形狀，且在其他實施例中，具有一壁形狀。
接著，類似於圖20、圖38及圖50，在第三半導體層180上方形成一第四絕緣層200，如圖63中所展示。在一些實施例中，第四絕緣層200係由氧化矽製成且具有自約1000 nm至約4000 nm之一範圍內之一厚度。第四絕緣層200填充且密封釋放孔188。隨後，執行包含一或多個微影及蝕刻程序之一圖案化操作以暴露第三半導體層180之上表面之部分且藉由金屬沈積及圖案化操作來形成電極10A至10D，如圖63中所展示。在一些實施例中，各電極包含一或多個導電材料層。在特定實施例中，各電極包含一黏著或障壁層210及一本體金屬層215。在一些實施例中，黏著或障壁層210係由Ti、Ta、TiN或TaN製成，且本體金屬層215係由Cu、Al、AlCu或任何其他適合金屬製成。
此外，類似於圖21及圖39，研磨基板100之背面以減小基板100之厚度，如圖64中所展示。在第四絕緣層200上方形成一遮罩層220 (例如一光阻圖案)，且透過遮罩層220之開口移除第一絕緣層200之一部分。在一些實施例中，藉由使用BHF濕式蝕刻來移除第四絕緣層200。藉由濕式蝕刻來留下第四絕緣層200之一部分作為密封釋放孔188以藉此使空腔氣密之密封構件212。此外，藉由濕式蝕刻來移除通氣孔25周圍之第三絕緣層及第二絕緣層。此外，部分蝕刻基板100及第一絕緣層110以形成一背面開口60。在一些實施例中，在形成遮罩層220之後且在執行使用BHF之濕式蝕刻之前蝕刻基板100。因此，通氣孔25自前表面至後表面穿過MEMS麥克風結構。
接著，在移除遮罩圖案220之後，獲得一MEMS麥克風，如圖65中所展示。如圖65中所展示，由第三半導體層形成之第一隔膜50A及由第一半導體層120形成之第二隔膜50B係由諸如氮化矽之介電層覆蓋。因此，第一隔膜50A及第二隔膜50B之勁度可提高。此外，第一支撐件235、236、237、238及第二支撐件231、232、233、234經由第二半導體層150之一部分連接。
圖66至圖69展示根據本揭露之另一實施例之一MEMS麥克風之製造操作之各種階段。應瞭解，可在由圖66至圖69展示之程序之前、該等程序期間及該等程序之後提供額外操作，且可針對方法之額外實施例替換或消除下文將描述之一些操作。操作/程序之順序可為可互換的。可在以下實施例中採用相同或類似於圖1A至圖65所描述之上述實施例之材料、組態、尺寸及/或程序，且可省略其詳細解釋。
在此實施例中，釋放孔係由用於電極10A至10D之一或多個導電材料密封。圖66相同於圖62。在形成空腔且移除遮罩圖案190之後，在第四介電層270上方形成一或多個導電層且執行包含一或多個微影及蝕刻程序之一圖案化操作以形成電極10A至10D及密封構件214，如圖67中所展示。在特定實施例中，電極及密封構件之各者包含一黏著或障壁層210及一本體金屬層215。在一些實施例中，黏著或障壁層210係由Ti、Ta、TiN或TaN製成，且本體金屬層215係由Cu、Al、AlCu或任何其他適合金屬製成。藉由CVD、PVD (其包含濺鍍、電鍍)或任何其他適合膜形成方法來形成導電層。在一些實施例中，使用具有一低保形條件之一膜沈積方法來實質上密封釋放孔187、188且不在空腔內沈積導電材料。
接著，類似於圖21及圖43，在第三半導體層180、電極及密封構件上方形成一遮罩層220，如圖68中所展示。在一些實施例中，遮罩層220係一光阻圖案。藉由BHF濕式蝕刻來移除通氣孔25周圍之第三絕緣層及第二絕緣層。此外，部分蝕刻基板100及第一絕緣層110以形成一背面開口60。在一些實施例中，在形成遮罩層220之後且在執行使用BHF之濕式蝕刻之前蝕刻基板100。因此，通氣孔25自前表面至後表面穿過MEMS麥克風結構。接著，在移除遮罩圖案220之後，獲得一MEMS麥克風，如圖69中所展示。
本文中所描述之各種實施例或實例提供相較於既有技術之若干優點，如上文所闡述。應瞭解，本文中未必討論全部優點，全部實施例或實例無需特定優點，且其他實施例或實例可提供不同優點。
在本揭露中，一MEMS麥克風包含第一(前/上)隔膜與底(背)板之間及第二(下/後)隔膜與底板之間之一或多個支撐結構，其等安置於第一隔膜與底板之間及第二隔膜與底板之間之空腔中。因此，可提高第一隔膜及第二隔膜之勁度，且因此可提高AOP及SNR。另外，一密封構件(氣密密封件)可減少第一空腔及第二空腔中之空氣傾釋且亦防止污垢、灰塵及/或水分進入空腔，藉此提高麥克風效能。
根據本揭露之一態樣，一種微機電系統(MEMS)麥克風包含：一第一隔膜；一第二隔膜；一第三隔膜，其安置於該第一隔膜與該第二隔膜之間；一第一空腔，其安置於該第一隔膜與該第三隔膜之間且由一第一壁包圍；一第二空腔，其安置於該第二隔膜與該第三隔膜之間且由一第二壁包圍；及一或多個第一支撐件，其等安置於該第一空腔中且連接該第一隔膜及該第三隔膜。在上述及以下實施例之一或多者中，連接該第一空腔及該第二空腔之一或多個通孔設置於該第三隔膜中。在上述及以下實施例之一或多者中，該MEMS麥克風進一步包含安置於該第二空腔中且連接該第二隔膜及該第三隔膜之一或多個第二支撐件。在上述及以下實施例之一或多者中，該一或多個第一支撐件及該一或多個第二支撐件係由一導電材料製成。在上述及以下實施例之一或多者中，該一或多個第一支撐件及該一或多個第二支撐件係由一介電材料製成。在上述及以下實施例之一或多者中，該第一隔膜、該第二隔膜及該第三隔膜係由一多晶矽半導體材料製成。在上述及以下實施例之一或多者中，該一或多個第一支撐件及該一或多個第二支撐件係由一多晶矽半導體材料製成。在上述及以下實施例之一或多者中，該一或多個第一支撐件與該一或多個第二支撐件電絕緣。在上述及以下實施例之一或多者中，將兩個或兩個以上第一支撐件設置為相對於該第一空腔之一中心點對稱。在上述及以下實施例之一或多者中，該第一隔膜包含一或多個通孔，且該一或多個通孔由一密封材料密封。在上述及以下實施例之一或多者中，該密封材料係一介電材料。在上述及以下實施例之一或多者中，該密封材料包含一或多個導電材料層。在上述及以下實施例之一或多者中，該MEMS麥克風進一步包含穿過該第一隔膜、該第二隔膜及該第三隔膜之一或多個通氣孔。在上述及以下實施例之一或多者中，該MEMS麥克風進一步包含安置於該第一隔膜、該第二隔膜及該第三隔膜之至少一者之彼此對置之兩個主表面上之介電層。在上述及以下實施例之一或多者中，該等介電層安置於該第三隔膜之兩個主表面上。在上述及以下實施例之一或多者中，該等介電層分別安置於該第一隔膜及該第二隔膜之兩個主表面上。
根據本揭露之另一態樣，一種MEMS麥克風包含：一第一振膜，其由多晶矽製成；一第二振膜，其由多晶矽製成；一底板，其由多晶矽製成且安置於該第一隔膜與該第二隔膜之間；一第一空腔，其安置於該第一振膜與該底板之間且由一第一壁包圍；一第二空腔，其安置於該第二振膜與該底板之間且由一第二壁包圍；數個聲孔，其等穿過該底板；數個第一柱，其等安置於該第一空腔中且連接該第一振膜及該底板；數個第二柱，其等安置於該第二空腔中且連接該第二振膜及該底板；一第一電極，其電耦合至該第一振膜；一第二電極，其電耦合至該第二振膜；及一第三電極，其電耦合至該底板。在上述及以下實施例之一或多者中，該MEMS麥克風進一步包含：一基板；一絕緣層，其安置於該基板上；及一背面開口，其形成於該基板及該絕緣層中，該第二振膜透過該背面開口暴露。在上述及以下實施例之一或多者中，該MEMS麥克風包含電路，其耦合至該第一電極、該第二電極及該第三電極且經組態以偵測由施加至該第一振膜之聲壓引起之由該第一振膜及底板形成之一第一電容器之一電容變化及由該第二振膜及該底板形成之一第二電容器之一電容變化且基於該等電容變化來回應於該聲壓而輸出一電信號。
根據本揭露之另一態樣，一種MEMS麥克風包含：一振膜，其由多晶矽製成；一底板，其由多晶矽製成且面向該振膜；一介電層，其安置於該振膜與該底板之間；一空腔，其安置於該振膜與該底板之間且由該介電層形成之一壁包圍；及數個柱，其等安置於該空腔中且連接該振膜及該底板。該等柱與該壁分離。
根據本揭露之一態樣，在一種製造一微機電系統(MEMS)麥克風之方法中，在一基板上方形成一第一絕緣層。在該第一絕緣層上方形成一第一半導體層。在該第一半導體層上方形成一第二絕緣層。在該第二絕緣層中形成第一通路孔。在該第二絕緣層上方形成一第二半導體層。藉由使用該第二半導體層之部分填充該等第一通路孔來形成第一柱。在該第二半導體層中形成第一通孔。在該第二半導體層上方形成一第三絕緣層。在該第三絕緣層中形成第二通路孔。在該第三絕緣層上方形成一第三半導體層。藉由使用該第三半導體層之部分填充該等第二通路孔來形成第二柱。在該第三半導體層中形成釋放孔。藉由透過該等釋放孔部分蝕刻該第三絕緣層來形成一第一空腔且藉由透過該第一空腔及該通孔部分蝕刻該第二絕緣層來形成一第二空腔。該等第一柱安置於該第一空腔中，且該等第二柱安置於該第二空腔中。在上述及以下實施例之一或多者中，該第一半導體層、該第二半導體層及該第三半導體層係由選自由多晶矽、非晶矽、非晶碳及多晶金剛石組成之群組之一者製成。在上述及以下實施例之一或多者中，該第一半導體層、該第二半導體層及該第三半導體層係由摻雜有雜質之多晶矽製成。在上述及以下實施例之一或多者中，在該第二絕緣層中形成該等第一通路孔之前，在該第二絕緣層上方形成一第一介電層。該等第一通路孔穿過該第一介電層。在上述及以下實施例之一或多者中，一第二介電層形成於該第二半導體層上方且填充該等第一通孔。在上述及以下實施例之一或多者中，在形成該第三絕緣層之前，形成穿過該第二介電層、該第二半導體層及該第一介電層之第二通孔。該第三絕緣層填充該等第二通孔。在上述及以下實施例之一或多者中，當形成該第一空腔及該第二空腔時，移除填充於該等第二通孔中之該第三絕緣層。在上述及以下實施例之一或多者中，使用一密封材料來密封該等釋放孔。在上述及以下實施例之一或多者中，該密封材料係一絕緣材料。在上述及以下實施例之一或多者中，該密封材料包含一或多個導電材料層。在上述及以下實施例之一或多者中，移除該基板之一部分及該第一絕緣層之一部分以藉此形成其中暴露該第一半導體層之一底面之一部分的一開口。在上述及以下實施例之一或多者中，形成穿過該第一半導體層、該第二半導體層及該第三半導體層而至該開口中之通氣孔。
根據本揭露之另一態樣，在一種製造一MEMS麥克風之方法中，在一基板上方形成一第一絕緣層。在該第一絕緣層上方形成一第一半導體層。在該第一半導體層上方形成一第二絕緣層。在該第二絕緣層上方形成一第二半導體層。在該第二半導體層中形成第一通孔。在該第二半導體層上方形成一第三絕緣層。在該第三絕緣層上方形成一第三半導體層且藉由使用該第三半導體層之部分填充該等第二通路孔來形成第二柱。在該第三半導體層中形成釋放孔。藉由透過該等釋放孔部分蝕刻該第三絕緣層來形成一第一空腔且藉由透過該第一空腔及該第一通孔部分蝕刻該第二絕緣層來形成一第二空腔。由該第三絕緣層形成之第一柱安置於該第一空腔中，且由該第二絕緣層形成之第二柱安置於該第二空腔中。在上述及以下實施例之一或多者中，該第一半導體層、該第二半導體層及該第三半導體層係由摻雜有雜質之多晶矽製成。在上述及以下實施例之一或多者中，在該第二絕緣層與該第二半導體層之間形成一第一介電層。在該第二半導體層與該第三半導體層之間形成一第二介電層。該等第一通孔穿過該第二介電層、該第二半導體層及該第一絕緣層。在上述及以下實施例之一或多者中，使用一密封材料來密封該等釋放孔。在上述及以下實施例之一或多者中，該密封材料係一絕緣材料。在上述及以下實施例之一或多者中，該密封材料包含一或多個導電材料層。
根據本揭露之另一態樣，在一種製造一MEMS麥克風之方法中，在一基板上方形成一第一絕緣層。在該第一絕緣層上方形成一第一隔膜層。該第一隔膜層包含安置於第一介電層與第二介電層之間之一第一多晶矽層。在該第一半導體層上方形成一第二絕緣層。在該第二絕緣層中形成第一通路孔。在該第二絕緣層上方形成一第二半導體層，且藉由使用該第二半導體層之部分填充該等第一通路孔來形成第一柱。在該第二半導體層中形成第一通孔。在該第二半導體層上方形成一第三絕緣層。在該第三絕緣層上方形成一第三介電層。在該第三介電層及該第三絕緣層中形成第二通路孔。在該第三絕緣層上方形成一第三半導體層，且藉由使用該第三半導體層之部分填充該等第二通路孔來形成第二柱。在該第三半導體層上方形成一第四介電層。形成穿過該第四介電層、該第三半導體層及該第三介電層之釋放孔。藉由透過該釋放孔部分蝕刻該第三絕緣層來形成一第一空腔且藉由透過該第一空腔及該通孔部分蝕刻該第二絕緣層來形成一第二空腔。該等第一柱安置於該第一空腔中，且該等第二柱安置於該第二空腔中。在上述及以下實施例之一或多者中，使用一密封材料來密封該等釋放孔。
上文已概述若干實施例或實例之特徵，使得熟悉技術者可較佳理解本揭露之態樣。熟悉技術者應瞭解，其可易於將本揭露用作用於設計或修改用於實施相同目的及/或達成本文中所引入之實施例或實例之相同優點之其他程序及結構的一基礎。熟悉技術者亦應認知，此等等效建構不應背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇的情況下對本文作出各種改變、替代及更改。
1‧‧‧微機電系統(MEMS)麥克風 5‧‧‧電路 10A‧‧‧第一電極 10B‧‧‧第二電極 10C‧‧‧第三電極 10D‧‧‧第四電極 20‧‧‧分離溝槽 25‧‧‧通氣孔 25A‧‧‧通孔 25B‧‧‧通孔 25C‧‧‧通孔 30‧‧‧支撐結構 40A‧‧‧第一空腔 40B‧‧‧第二空腔 41‧‧‧中心 42‧‧‧通孔 45‧‧‧壁部分 45A‧‧‧壁 45B‧‧‧壁 50A‧‧‧第一隔膜 50B‧‧‧第二隔膜 50C‧‧‧底板/背板 55A‧‧‧絕緣層 55B‧‧‧絕緣層 60‧‧‧背面開口 100‧‧‧基板 110‧‧‧第一絕緣層 112‧‧‧圖案 120‧‧‧第一半導體層 122‧‧‧圖案 124‧‧‧圖案 126‧‧‧圖案 128‧‧‧通路孔 130‧‧‧第二絕緣層 132‧‧‧通路孔/圖案 134‧‧‧通路孔/圖案 136‧‧‧通路孔/圖案 138‧‧‧通路孔/圖案 139‧‧‧第二壁 140‧‧‧第一介電層 150‧‧‧第二半導體層 151‧‧‧開口/開口圖案 152‧‧‧開口/開口圖案 153‧‧‧開口/開口圖案 154‧‧‧開口/開口圖案 155‧‧‧開口/開口圖案 157‧‧‧開口/開口圖案 160‧‧‧第二介電層 162‧‧‧開口/開口圖案 164‧‧‧開口/開口圖案 165‧‧‧通路孔 170‧‧‧第三絕緣層 171‧‧‧通路孔/圖案 172‧‧‧通路孔/圖案 173‧‧‧通路孔/圖案 174‧‧‧通路孔/圖案 176‧‧‧通路孔/圖案 179‧‧‧第一壁 180‧‧‧第三半導體層 181‧‧‧開口/開口圖案 182‧‧‧開口/開口圖案 184‧‧‧開口/開口圖案 186‧‧‧開口/開口圖案 187‧‧‧開口/開口圖案/釋放孔 188‧‧‧開口/開口圖案/釋放孔 190‧‧‧遮罩圖案/光阻圖案 200‧‧‧第四絕緣層 210‧‧‧黏著/障壁層 212‧‧‧密封構件 214‧‧‧密封構件 215‧‧‧本體金屬層 220‧‧‧遮罩層/遮罩圖案 231‧‧‧第二支撐件 232‧‧‧第二支撐件 233‧‧‧第二支撐件 234‧‧‧第二支撐件 235‧‧‧第一支撐件 236‧‧‧第一支撐件 237‧‧‧第一支撐件 238‧‧‧第一支撐件 240‧‧‧第一介電層 250‧‧‧第二介電層 260‧‧‧第三介電層 270‧‧‧第四介電層 271‧‧‧第二圓柱形支撐件 272‧‧‧第一圓柱形支撐件 281‧‧‧第二支撐件 281A‧‧‧第二支撐件 282‧‧‧第二支撐件 283‧‧‧第二支撐件 284‧‧‧第二支撐件 285‧‧‧第一支撐件 285A‧‧‧第一支撐件 285B‧‧‧第一支撐件 286‧‧‧第一支撐件 287‧‧‧第一支撐件 288‧‧‧第一支撐件 291‧‧‧隔離介電材料 292‧‧‧分離間隙 293‧‧‧第一隔離介電材料 295‧‧‧第二隔離介電材料
自結合附圖來閱讀之[實施方式]最佳理解本揭露。要強調的是，根據行業標準做法，各種構件未按比例繪製且僅供繪示。事實上，為使討論清楚，可任意增大或減小各種構件之尺寸。
圖1A及圖1B展示根據本揭露之一實施例之一MEMS麥克風之示意平面圖。
圖2A及圖2B展示根據本揭露之一實施例之一MEMS麥克風之示意橫截面圖。圖2A對應於圖1A之線X1-X1，且圖2B對應於圖1A之線X2-X2。
圖2C展示根據本揭露之另一實施例之一MEMS麥克風之一示意橫截面圖。
圖3A展示根據本揭露之一實施例之一MEMS麥克風中之一支撐結構之一示意橫截面圖。圖3B展示根據本揭露之一實施例之一MEMS麥克風中之支撐結構之示意平面圖。圖3C展示根據本揭露之另一實施例之一MEMS麥克風中之一支撐結構之示意平面圖。圖3D展示根據本揭露之另一實施例之一MEMS麥克風中之一支撐結構之示意平面圖。圖3E展示根據本揭露之另一實施例之一MEMS麥克風中之一支撐結構之示意平面圖。
圖3F展示根據本揭露之一實施例之一MEMS麥克風中之一通氣孔結構之一示意橫截面圖。圖3G展示根據本揭露之一實施例之一MEMS麥克風中之通氣孔結構之示意平面圖。
圖3H展示根據本揭露之另一實施例之一MEMS麥克風中之一支撐結構之一示意橫截面圖。圖3I展示根據本揭露之另一實施例之一MEMS麥克風中之支撐結構之示意平面圖。
圖3J展示根據本揭露之另一實施例之一MEMS麥克風中之一通氣孔結構之一示意橫截面圖。圖3K展示根據本揭露之另一實施例之一MEMS麥克風中之通風孔結構之示意平面圖。
圖4展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖5展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖6展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖7展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖8展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖9展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖10展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖11展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖12展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖13展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖14展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖15展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖16展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖17展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖18展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖19展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖20展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖21展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖22A及圖22B展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之示意橫截面圖。
圖23展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖24展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖25展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖26展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖27展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖28展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖29展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖30展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖31展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖32展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖33展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖34展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖35展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖36展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖37展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖38展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖39展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖40A及圖40B展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之示意橫截面圖。
圖41展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖42展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖43展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖44展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖45展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖46展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖47展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖48展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖49A展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。圖49B展示圍繞圖49A之一支撐結構之一放大示意橫截面圖。
圖50展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖51展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖52A及圖52B展示根據本揭露之一實施例之一MEMS麥克風之一製造操作之各種階段之一者之示意橫截面圖。
圖53展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖54展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖55展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖56展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖57展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖58展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖59展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖60展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖61展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖62展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖63展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖64展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖65展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖66展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖67展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖68展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
圖69展示根據本揭露之另一實施例之一MEMS麥克風之一製造操作之各種階段之一者之一示意橫截面圖。
1‧‧‧微機電系統(MEMS)麥克風
5‧‧‧電路
10A‧‧‧第一電極
10B‧‧‧第二電極
10C‧‧‧第三電極
10D‧‧‧第四電極
20‧‧‧分離溝槽
25‧‧‧通氣孔
30‧‧‧支撐結構
41‧‧‧中心
45‧‧‧壁部分
45A‧‧‧壁
45B‧‧‧壁

Claims (10)

  1. 一種微機電系統(MEMS)麥克風，其包括：一第一隔膜；一第二隔膜；一第三隔膜，其安置於該第一隔膜與該第二隔膜之間；一第一空腔，其安置於該第一隔膜與該第三隔膜之間且由一第一壁包圍；一第二空腔，其安置於該第二隔膜與該第三隔膜之間且由一第二壁包圍；一或多個第一支撐件，其等安置於該第一空腔中且連接該第一隔膜及該第三隔膜；及穿過該第一隔膜、該第二隔膜及該第三隔膜之一或多個通氣孔。
  2. 如請求項1之MEMS麥克風，其中連接該第一空腔及該第二空腔之一或多個通孔設置於該第三隔膜中。
  3. 如請求項2之MEMS麥克風，其進一步包括安置於該第一空腔中且連接該第一隔膜及該第三隔膜之一或多個第二支撐件。
  4. 如請求項2之MEMS麥克風，其中兩個或兩個以上第一支撐件經設置為相對於該第一空腔之一中心點對稱。
  5. 如請求項1之MEMS麥克風，其中：該第一隔膜包含一或多個通孔，及該一或多個通孔係由一密封材料密封。
  6. 如請求項1之MEMS麥克風，其中該第一隔膜、該第二隔膜及該第三隔膜係由一多晶半導體材料製成。
  7. 如請求項1之MEMS麥克風，其進一步包括安置於該第一隔膜、該第二隔膜及該第三隔膜之至少一者之彼此對置之兩個主表面上之數個介電層。
  8. 一種微機電系統(MEMS)麥克風，其包括：一第一振膜，其由多晶矽製成；一第二振膜，其由多晶矽製成；一底板，其由多晶矽製成且安置於該第一振膜與該第二振膜之間；一第一空腔，其安置於該第一振膜與該底板之間且由一第一壁包圍；一第二空腔，其安置於該第二振膜與該底板之間且由一第二壁包圍；數個聲孔，其等穿過該底板；數個第一柱，其等安置於該第一空腔中且連接該第一振膜及該底板；數個第二柱，其等安置於該第二空腔中且連接該第二振膜及該底 板；一第一電極，其電耦合至該第一振膜；一第二電極，其電耦合至該第二振膜；及一第三電極，其電耦合至該底板。
  9. 如請求項8之MEMS麥克風，其進一步包括：一基板；一絕緣層，其安置於該基板上；及一背面開口，其形成於該基板及該絕緣層中，該第二振膜透過該背面開口暴露。
  10. 一種製造一微機電系統(MEMS)麥克風之方法，該方法包括：在一基板上方形成一第一絕緣層；在該第一絕緣層上方形成一第一半導體層；在該第一半導體層上方形成一第二絕緣層；在該第二絕緣層中形成第一通路孔；在該第二絕緣層上方形成一第二半導體層，且藉由使用該第二半導體層之部分填充該等第一通路孔來形成第一柱；在該第二半導體層中形成第一通孔；在該第二半導體層上方形成一第三絕緣層；在該第三絕緣層中形成第二通路孔；在該第三絕緣層上方形成一第三半導體層，且藉由使用該第三半導體層之部分填充該等第二通路孔來形成第二柱； 在該第三半導體層中形成釋放孔；藉由透過該等釋放孔部分蝕刻該第三絕緣層來形成一第一空腔且藉由透過該第一空腔及該通孔部分蝕刻該第二絕緣層來形成一第二空腔，其中該等第一柱安置於該第一空腔中，且該等第二柱安置於該第二空腔中。
TW108111057A 2018-03-30 2019-03-28 感測器裝置及其製造方法 TWI710519B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862650675P 2018-03-30 2018-03-30
US62/650,675 2018-03-30
US16/174,159 US11206493B2 (en) 2018-03-30 2018-10-29 Sensor device and manufacturing method thereof
US16/174,159 2018-10-29

Publications (2)

Publication Number Publication Date
TW201945273A TW201945273A (zh) 2019-12-01
TWI710519B true TWI710519B (zh) 2020-11-21

Family

ID=68054103

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108111057A TWI710519B (zh) 2018-03-30 2019-03-28 感測器裝置及其製造方法

Country Status (3)

Country Link
US (1) US11206493B2 (zh)
CN (1) CN110324772B (zh)
TW (1) TWI710519B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11317199B2 (en) * 2019-05-28 2022-04-26 Apple Inc. Vented acoustic transducers, and related methods and systems
US11310591B2 (en) 2019-05-28 2022-04-19 Apple Inc. Vented acoustic transducers, and related methods and systems
US11477555B2 (en) * 2019-11-06 2022-10-18 Knowles Electronics, Llc Acoustic transducers having non-circular perimetral release holes
CN110958548A (zh) * 2019-12-02 2020-04-03 杭州士兰集成电路有限公司 Mems麦克风及其制造方法
US11180363B2 (en) 2020-02-07 2021-11-23 Taiwan Semiconductor Manufacturing Company Limited Outgassing material coated cavity for a micro-electro mechanical system device and methods for forming the same
KR20220015699A (ko) * 2020-07-31 2022-02-08 주식회사 디비하이텍 진동판, 이를 갖는 멤스 마이크로폰 및 이의 제조 방법
US20220306455A1 (en) * 2021-03-29 2022-09-29 Aac Acoustic Technologies (Shenzhen) Co., Ltd. Microelectromechanical system and process of making it
CN114422930A (zh) * 2022-01-27 2022-04-29 苏州敏芯微电子技术股份有限公司 双背极板麦克风及其制造方法
US20230388713A1 (en) * 2022-05-26 2023-11-30 Knowles Electronics, Llc Dual-Diaphragm MEMS Transducers with High Effective Area
DE102022214250A1 (de) 2022-12-21 2024-06-27 Robert Bosch Gesellschaft mit beschränkter Haftung Wandlereinheit für akustische oder elektrische Signale bzw. Relativdrücke
DE102022214252A1 (de) 2022-12-21 2024-06-27 Robert Bosch Gesellschaft mit beschränkter Haftung Wandlereinheit für elektrische und/oder akustische Signale und/oder Relativdrücke

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200738028A (en) * 2006-02-24 2007-10-01 Yamaha Corp Condenser microphone
TW201333530A (zh) * 2011-10-21 2013-08-16 Qualcomm Mems Technologies Inc 機電系統可變電容裝置
CN107032289A (zh) * 2015-10-22 2017-08-11 飞思卡尔半导体公司 具有集成多个刺激感测能力的mems传感器装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI334734B (en) * 2006-06-20 2010-12-11 Ind Tech Res Inst Miniature acoustic transducer
EP2244490A1 (en) * 2009-04-20 2010-10-27 Nxp B.V. Silicon condenser microphone with corrugated backplate and membrane
US9344805B2 (en) * 2009-11-24 2016-05-17 Nxp B.V. Micro-electromechanical system microphone
KR101379680B1 (ko) * 2012-05-09 2014-04-01 이화여자대학교 산학협력단 듀얼 백플레이트를 갖는 ｍｅｍｓ 마이크로폰 및 제조방법
US9516428B2 (en) * 2013-03-14 2016-12-06 Infineon Technologies Ag MEMS acoustic transducer, MEMS microphone, MEMS microspeaker, array of speakers and method for manufacturing an acoustic transducer
US9181080B2 (en) * 2013-06-28 2015-11-10 Infineon Technologies Ag MEMS microphone with low pressure region between diaphragm and counter electrode
US9628886B2 (en) * 2013-08-26 2017-04-18 Infineon Technologies Ag MEMS device
CN104602172A (zh) * 2013-10-30 2015-05-06 北京卓锐微技术有限公司 一种电容式麦克风及其制备方法
CN103686570B (zh) 2013-12-31 2017-01-18 瑞声声学科技(深圳)有限公司 Mems麦克风
CN104113812A (zh) * 2014-08-11 2014-10-22 苏州敏芯微电子技术有限公司 电容式微硅麦克风及其制造方法
US9686619B2 (en) * 2014-09-12 2017-06-20 Akustica, Inc. MEMS device with acoustic leak control features
US9462402B2 (en) * 2015-02-12 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Monolithic complementary metal-oxide semiconductor (CMOS)-integrated silicon microphone
CN105721997B (zh) * 2015-04-08 2019-04-05 华景科技无锡有限公司 一种mems硅麦克风及其制备方法
US9540226B2 (en) * 2015-05-20 2017-01-10 Infineon Technologies Ag System and method for a MEMS transducer
CN108702574B (zh) * 2016-02-04 2021-05-25 美商楼氏电子有限公司 差分mems麦克风
US10065852B2 (en) * 2016-09-26 2018-09-04 Taiwan Semiconductor Manufacturing Company Ltd. MEMS device and manufacturing method thereof
US10087071B2 (en) * 2016-10-25 2018-10-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN110178385B (zh) * 2016-11-18 2021-12-31 罗伯特·博世有限公司 具有电极组装件的mems传声器系统
US9900707B1 (en) * 2016-11-29 2018-02-20 Cirrus Logic, Inc. Biasing of electromechanical systems microphone with alternating-current voltage waveform
DE102016125082B3 (de) * 2016-12-21 2018-05-09 Infineon Technologies Ag Halbleitervorrichtung, mikrofon und verfahren zum herstellen einer halbleitervorrichtung
US11051109B2 (en) * 2018-09-27 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Dual back-plate and diaphragm microphone
US10766763B2 (en) * 2018-09-28 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall stopper for MEMS device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200738028A (en) * 2006-02-24 2007-10-01 Yamaha Corp Condenser microphone
TW201333530A (zh) * 2011-10-21 2013-08-16 Qualcomm Mems Technologies Inc 機電系統可變電容裝置
CN107032289A (zh) * 2015-10-22 2017-08-11 飞思卡尔半导体公司 具有集成多个刺激感测能力的mems传感器装置

Also Published As

Publication number Publication date
US20190306633A1 (en) 2019-10-03
CN110324772B (zh) 2021-12-14
CN110324772A (zh) 2019-10-11
US11206493B2 (en) 2021-12-21
TW201945273A (zh) 2019-12-01

Similar Documents

Publication Publication Date Title
TWI710519B (zh) 感測器裝置及其製造方法
KR102381099B1 (ko) Mems 트랜스듀서를 위한 시스템 및 방법
KR102511031B1 (ko) 이중 멤브레인 mems 컴포넌트 및 이중 멤브레인 mems 컴포넌트 제조 방법
US9938133B2 (en) System and method for a comb-drive MEMS device
US7885423B2 (en) Support apparatus for microphone diaphragm
US9266716B2 (en) MEMS acoustic transducer with silicon nitride backplate and silicon sacrificial layer
CN102134054B (zh) 用于制造微机电系统装置的方法
US8934648B2 (en) Support apparatus for microphone diaphragm
US8955212B2 (en) Method for manufacturing a micro-electro-mechanical microphone
JP2008539666A5 (zh)
US11203522B2 (en) Sidewall stopper for MEMS device
US9889472B2 (en) CMUT device and manufacturing method
JP5215871B2 (ja) コンデンサマイクロホン振動板の支持装置
US9154886B2 (en) Capacitive transducer manufacturing method, and multi-function device
US11012789B2 (en) MEMS microphone system
US20200145762A1 (en) Acoustic device and method of forming the same
TWI782345B (zh) 雙微機電系統及其製造方法
JP2010123679A (ja) 中空封止体及び中空封止体の製造方法
CN215453268U (zh) Mems麦克风
CN110366083B (zh) Mems器件及其制备方法
CN107205203B (zh) Mems结构及其制造方法