TWI709796B

TWI709796B - 顯示裝置

Info

Publication number: TWI709796B
Application number: TW108140528A
Authority: TW
Inventors: 胡毓晉; 陳世明; 張桓瑄; 李岱樺; 林玠嫺; 李錫烈
Original assignee: 友達光電股份有限公司
Priority date: 2019-11-07
Filing date: 2019-11-07
Publication date: 2020-11-11
Also published as: CN111487815B; CN111487815A; TW202119101A

Abstract

一種顯示裝置，包括第一基板、主動元件、畫素電極、第一配向膜、第二基板、第二配向膜及非自發光顯示介質。主動元件設置於第一基板上。畫素電極設置於第一基板上，且電性連接至主動元件。第一配向膜設置於第一基板上。第二基板設置於第一基板的對向。第二配向膜設置於第二基板上。第一配向膜的體積電阻率大於第二配向膜的體積電阻率。非自發光顯示介質設置於第一配向膜與第二配向膜之間。

Description

顯示裝置

本發明是有關於一種光電裝置，且特別是有關於一種顯示裝置。

近年來，顯示裝置的應用越來越多元化，舉凡家用的視聽娛樂、公共場合的訊息顯示看板、電競用的顯示器、車用的顯示器及可攜式電子產品都可見其蹤跡。對於部分的應用（例如：公共場合用的顯示器、車用的顯示器），顯示器須具備極佳的信賴性。舉例而言，顯示器須在各種嚴苛的環境下皆不易出現人眼易察覺的殘影（image sticking；IS）現象。

本發明提供一種顯示裝置，性能佳。

本發明的顯示裝置，包括第一基板、主動元件、畫素電極、第一配向膜、第二基板、第二配向膜及非自發光顯示介質。主動元件設置於第一基板上。畫素電極設置於第一基板上，且電性連接至主動元件。第一配向膜設置於第一基板上。第二基板設置於第一基板的對向。第二配向膜設置於第二基板上。第一配向膜的體積電阻率大於第二配向膜的體積電阻率。非自發光顯示介質設置於第一配向膜與第二配向膜之間。

在本發明的一實施例中，上述的第一配向膜的體積電阻率為ρ1，第二配向膜的體積電阻率為ρ2，且（ρ1/ρ2）>16。

在本發明的一實施例中，上述的第一配向膜的體積電阻率為ρ1，而10 ¹²Ω∙cm≤ρ1≤10 ¹⁵Ω∙cm。

在本發明的一實施例中，上述的第二配向膜的體積電阻率為ρ2，而10 ¹²Ω∙cm≤ρ2≤10 ¹⁵Ω∙cm。

在本發明的一實施例中，上述的顯示裝置更包括共用電極，設置於第一基板及第二基板的一者上，其中共用電極及畫素電極的一者具有多個狹縫。

現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”可以是二元件間存在其它元件。

本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

圖1為本發明一實施例之顯示裝置100的剖面示意圖。

請參照圖1，顯示裝置100包括第一基板110。舉例而言，在本實施例中，第一基板110的材質可以是玻璃、石英、有機聚合物、或是其它可適用的材料。

顯示裝置100還包括主動元件T及畫素電極120。主動元件T及畫素電極120設置於第一基板110上，且畫素電極120電性連接至主動元件T。

舉例而言，在本實施例中，主動元件T包括薄膜電晶體，薄膜電晶體的源極電性連接至資料線（未繪示）、薄膜電晶體的閘極電性連接至掃描線（未繪示），且薄膜電晶體的汲極電性連接至畫素電極120。

畫素電極120可以是穿透式畫素電極、反射式畫素電極或是部分穿透部分反射式畫素電極。舉例而言，在本實施例中，穿透式畫素電極的材質可包括金屬氧化物，例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層；反射式畫素電極的材質可包括具有高反射率的金屬材料；部分穿透部分反射式畫素電極的材質可以是穿透式畫素電極之材質與反射式畫素電極之材質的組合。

顯示裝置100還包括第一配向膜PI1。第一配向膜PI1設置於第一基板110上，且位於非自發光顯示介質300與畫素電極120之間。舉例而言，在本實施例中，第一配向膜PI1可覆蓋在畫素電極120上，但本發明不以此為限。

第二基板210設置於第一基板110的對向。舉例而言，在本實施例中，第二基板210的材質可以是玻璃、石英、有機聚合物、或是其它可適用的材料。

在本實施例中，顯示裝置100可選擇性地包括彩色濾光層220，且彩色濾光層220可選擇性地設置於第二基板210上。然而，本發明不限於此，在另一實施例中，彩色濾光層220也可設置於第一基板110上，而形成彩色濾光片在陣列上（color filter on array；COA）的結構；在又一實施例中，也可省略彩色濾光層220的設置。在本實施例中，顯示裝置100還可選擇性地包括覆蓋層（overcoat layer）230，設置於彩色濾光層220上，但本發明不以此為限。

顯示裝置100還包括第二配向膜PI2。第一配向膜PI2設置於第二基板210上，且位於非自發光顯示介質300與第二基板210之間。舉例而言，在本實施例中，第二配向膜PI2可設置在覆蓋層230上，但本發明不以此為限。

顯示裝置100還包括非自發光顯示介質300。非自發光顯示介質300設置於第一配向膜PI1與第二配向膜PI2之間。舉例而言，在本實施例中，非自發光顯示介質300可以是液晶，但本發明不以此為限。

在本實施例中，顯示裝置100更包括共用電極130，設置於第一基板110及第二基板210的一者上，其中共用電極130及畫素電極120的一者具有多個狹縫S。

在本實施例中，共用電極130可設置於第一基板110上，且畫素電極120與共用電極130之間可夾有一絕緣層140。舉例而言，在本實施例中，絕緣層140可設置在共用電極130上，畫素電極120可設置於絕緣層140上，畫素電極120具有多個狹縫S，且畫素電極120的狹縫S與共用電極130重疊。簡言之，在本實施例中，顯示裝置100的畫素陣列基板AR可以是上畫素電極（top pixel）的形式，但本發明不以此為限。

值得注意的是，第一配向膜PI1的體積電阻率（volume resistance）大於第二配向膜PI2的體積電阻率。藉此，位於顯示裝置100內部（即，第一配向膜PI1與第二配向膜PI2之間）的離子會傾向於朝第二基板210移動，而使得離子朝畫素電極120所在之第一基板110累積的速度減緩。如此一來，因離子累積所造成的殘影（image sticking；IS）現象可獲得改善。

在本實施例中，第一配向膜PI1的體積電阻率為ρ1，第二配向膜PI2的體積電阻率為ρ2，且（ρ1/ρ2）>16。舉例而言，在本實施例中，10 ¹²Ω∙cm≤ρ1≤10 ¹⁵Ω∙cm，10 ¹²Ω∙cm≤ρ2≤10 ¹⁵Ω∙cm，但本發明不以此為限。

圖2為本發明一實施例之第一配向膜PI1/第二配向膜PI2之體積電阻率的量測示意圖。

請參照圖2，在本實施例中，可將待測的第一配向膜PI1/第二配向膜PI2設置於下電極DE上，其中下電極DE設置於載板G（例如但不限於：玻璃）上；並且，令上電極UE設置於待測的第一配向膜PI1/第二配向膜PI2上；然後，令一高阻值量測器EM電性連接至上電極UE及下電極DE，以使高阻值量測器EM可量測出第一配向膜PI1/第二配向膜PI2的電阻率（electrical resistivity）。利用下式（1）便可獲得第一配向膜PI1/第二配向膜PI2之體積電阻率。 ρ＝R∙A/H---式（1），其中R為量測所得第一配向膜PI1/第二配向膜PI2的電阻率（electrical resistivity），A為上電極UE的面積，且H為第一配向膜PI1/第二配向膜PI2的膜厚H。

舉例而言，在本實施例中，第一配向膜PI1/第二配向膜PI2的膜厚H可為4µm，下電極DE可以是膜厚為500Å的整面性氧化銦錫（Indium-Tin Oxide；ITO），上電極UE可為直徑為1mm且膜厚為500Å的金（Au），高阻值量測器EM可以是Keysight Technology出產之型號為Agilent 4339B的高阻值量測儀（electrometer）。

下表一示出具有各種組合A、B、C、D條件之顯示裝置的體積電阻率為ρ1、ρ2的大小及其關係。組合C的顯示裝置即為本實施例之顯示裝置100，組合A、B、D的顯示裝置為比較例之顯示裝置，組合A、B、D的顯示裝置與本實施例之顯示裝置100（即組合C的顯示裝置）類似，組合A、B、D的顯示裝置與本實施例之顯示裝置100的差異僅在於：組合A、B、D的顯示裝置之第一、二配向膜PI1、PI2之的體積電阻率為ρ1、ρ2的大小及其關係與本實施例不同，其差異請參照下表一。

	組合A	組合B	組合C	組合D
ρ2	小	大	小	大
ρ1	小	大	大	小
Δρ （ρ2-ρ1）	0	0	>0	>0

[表一]

圖3示出表一之各種組合A、B、C、D條件之顯示裝置的閃爍穩定性（flicker stability）的量測結果。

請參照表一、圖1及圖3，本實施例之顯示裝置100（即組合C的顯示裝置）表現出最低的閃爍程度。由此可證，在非畫素電極120所在之第二基板210上設置體積電阻率ρ2較小的第二配向膜PI2，能降低顯示裝置100的閃爍程度，有助於改善殘影現象。

圖4示出表一之各種組合A、B、C、D條件之顯示裝置的電壓保持率（Voltage Holding Ratio；VHR）的量測結果。

請參照表一、圖1及圖4，本實施例之顯示裝置100（即組合C的顯示裝置）具有最高的電壓保持率，且組合D的顯示裝置具有最低的電壓保持率。由此可證，在非畫素電極120所在之第二基板210上設置體積電阻率ρ2較小的第二配向膜PI2，能降低顯示裝置內部的離子分散效果（ion separation effect in the cell），有助於改善殘影問題。

在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重述。

圖5為本發明另一實施例之顯示裝置100A的剖面示意圖。圖5的顯示裝置100A與圖1的顯示裝置100類似，在圖5的實施例中，第一配向膜PI1的體積電阻率（volume resistance）也大於第二配向膜PI2的體積電阻率。

圖5的顯示裝置100A與圖1的顯示裝置100的差異在於：在圖5的實施例中，絕緣層140是設置在畫素電極120上，共用電極130是設置於絕緣層140上，共用電極130具有多個狹縫S，且共用電極130的狹縫S與畫素電極120重疊。簡言之，在圖5的實施例中，畫素陣列基板AR是上共用電極（top com）的形式。

圖6為本發明又一實施例之顯示裝置100B的剖面示意圖。圖6的顯示裝置100B與圖1的顯示裝置100類似，在圖6的實施例中，第一配向膜PI1的體積電阻率（volume resistance）也大於第二配向膜PI2的體積電阻率。

圖6的顯示裝置100B與圖1的顯示裝置100的差異在於：在圖6的實施例中，顯示裝置100B還包括輔助共用電極240，其中輔助共用電極240設置於第二基板210上，且第二配向膜PI2設置於輔助共用電極240上。在本實施例中，顯示裝置100B進行顯示時，除了畫素電極120與共用電極130之間形成有第一電場外，畫素電極120與輔助共用電極240之間更形成有第二電場。在第一電場與第二電場的共同作用下，非自發光顯示介質300中的液晶分子310可更為穩定地在平行於第一基板110與第二基板210的狀態下轉動，而具有理想的液晶效率。

100、100A、100B、100C:顯示裝置 110:第一基板 120:畫素電極 130:共用電極 140:絕緣層 210:第二基板 220:彩色濾光層 230:覆蓋層 240:輔助共用電極 300:非自發光顯示介質 310:液晶分子 AR:畫素陣列基板 DE:下電極 EM:高阻值量測器 G:載板 H:膜厚 PI1:第一配向膜 PI2:第二配向膜 S:狹縫 T:主動元件 UE:上電極

圖1為本發明一實施例之顯示裝置100的剖面示意圖。圖2為本發明一實施例之第一配向膜PI1/第二配向膜PI2之體積電阻率的量測示意圖。圖3示出表一之各種組合A、B、C、D條件之顯示裝置的閃爍穩定性（flicker stability）的量測結果。圖4示出表一之各種組合A、B、C、D條件之顯示裝置的電壓保持率（Voltage Holding Ratio；VHR）的量測結果。圖5為本發明另一實施例之顯示裝置100A的剖面示意圖。圖6為本發明又一實施例之顯示裝置100B的剖面示意圖。

100:顯示裝置

110:第一基板

120:畫素電極

130:共用電極

140:絕緣層

210:第二基板

220:彩色濾光層

230:覆蓋層

300:非自發光顯示介質

AR:畫素陣列基板

PI1:第一配向膜

PI2:第二配向膜

S:狹縫

T:主動元件

Claims

一種顯示裝置，包括：一第一基板；一主動元件，設置於該第一基板上；一畫素電極，設置於該第一基板上，且電性連接至該主動元件；一第一配向膜，設置於該第一基板上；一第二基板，設置於該第一基板的對向；一第二配向膜，設置於該第二基板上，其中該第一配向膜的體積電阻率大於該第二配向膜的體積電阻率；以及一非自發光顯示介質，設置於該第一配向膜與該第二配向膜之間，其中該第一配向膜的體積電阻率為ρ1，該第二配向膜的體積電阻率為ρ2，且(ρ1/ρ2)>16。
如申請專利範圍第1項所述的顯示裝置，其中該第一配向膜的體積電阻率為ρ1，而10¹²Ω．cm
ρ1
10¹⁵Ω．cm。
如申請專利範圍第1項所述的顯示裝置，其中該第二配向膜的體積電阻率為ρ2，而10¹²Ω．cm
ρ2
10¹⁵Ω．cm。
如申請專利範圍第1項所述的顯示裝置，其中該顯示裝置更包括：一共用電極，設置於該第一基板及該第二基板的一者上，其中該共用電極及該畫素電極的一者具有多個狹縫。
一種顯示裝置，包括：一第一基板；一主動元件，設置於該第一基板上；一畫素電極，設置於該第一基板上，且電性連接至該主動元件；一第一配向膜，設置於該第一基板上；一第二基板，設置於該第一基板的對向；一第二配向膜，設置於該第二基板上，其中該第一配向膜的體積電阻率大於該第二配向膜的體積電阻率；以及一非自發光顯示介質，設置於該第一配向膜與該第二配向膜之間，其中，該第一配向膜的體積電阻率為ρ1，而10¹²Ω．cm
ρ1
10¹⁵Ω．cm，且該第二配向膜的體積電阻率為ρ2，而10¹²Ω．cm
ρ2
10¹⁵Ω．cm。
如申請專利範圍第5項所述的顯示裝置，其中該顯示裝置更包括：一共用電極，設置於該第一基板及該第二基板的一者上，其中該共用電極及該畫素電極的一者具有多個狹縫。
如申請專利範圍第1或5項所述的顯示裝置，其中該顯示裝置更包括：一彩色濾光層，設置於該第一基板及該第二基板的一者上。
如申請專利範圍第1或5項所述的顯示裝置，其中該顯示裝置更包括：一輔助共用電極，設置於該第二基板上，且該第二配向膜設置於該輔助共用電極上。
如申請專利範圍第1或5項所述的顯示裝置，其中該顯示裝置更包括：一覆蓋層，設置於該第二基板上。