TWI702691B - 多晶片封裝模組、其控制方法及安全晶片 - Google Patents
多晶片封裝模組、其控制方法及安全晶片 Download PDFInfo
- Publication number
- TWI702691B TWI702691B TW107128495A TW107128495A TWI702691B TW I702691 B TWI702691 B TW I702691B TW 107128495 A TW107128495 A TW 107128495A TW 107128495 A TW107128495 A TW 107128495A TW I702691 B TWI702691 B TW I702691B
- Authority
- TW
- Taiwan
- Prior art keywords
- security
- chip
- control
- command
- processing circuit
- Prior art date
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
一種多晶片封裝模組、其控制方法及安全晶片。該多晶片封裝模組包括一記憶晶片及一安全晶片(security chip)。該控制方法包括以下步驟。以該安全晶片之一處理電路,自一主機接收一命令。若該命令含有一安全要求(security requirement),致能一安全路徑(security path),使一輸入輸出訊號輸入至該處理電路,以執行一安全程序(security procedure)並存取該記憶晶片。
Description
本發明是有關於一種半導體封裝模組、其控制方法及晶片,且特別是有關於一種多晶片封裝模組、其控制方法及安全晶片。
隨著記憶體的發展,各式記憶體不斷推陳出新。舉例來說,快閃記憶體(Flash)、電阻式記憶體(ReRAM)、可抹拭可程式唯讀記憶體(EPROM)、相變化記憶體(PCM)已經在各方面有需多的應用。
這些記憶體可以儲存數位資料。而數位資料容易被讀取或傳輸,使得秘密資料可能會被他人所竊取。因此,如何確保資料安全性已成為現今重要議題之一。
本發明係有關於一種多晶片封裝模組、其控制方法及安全晶片,安全晶片及記憶晶片被封裝於多晶片封裝模組內。一安全路徑可以被致能,以執行一安全程序。若安全程序已成功執行,則一控制路徑可以被致能,以使一控制訊號傳送至記憶晶片。如此一來,安全晶片可以確保記憶晶片之資訊安全,且記憶晶片可以提供給安全晶片額外的資料空間來執行安全程序。
根據本發明之第一方面,提出一種多晶片封裝模組之控制方法。該多晶片封裝模組包括一記憶晶片及一安全晶片(security chip)。該控制方法包括以下步驟。以該安全晶片之一處理電路,自一主機接收一命令。若該命令含有一安全要求(security requirement),致能一安全路徑(security path),使一輸入輸出訊號輸入至該處理電路,以執行一安全程序(security procedure)並存取該記憶晶片。
根據本發明之第二方面,提出一種多晶片封裝模組。該多晶片封裝模組包括一記憶晶片及一安全晶片(security chip)。該安全晶片耦接於該記憶晶片及一主機之間。該安全晶片包括一處理電路。若該處理電路接收一命令,且該命令含有一安全要求(security requirement),該處理電路用以致能一安全路徑(security path),使一輸入輸出訊號輸入至該處理電路,以執行一安全程序(security procedure)並存取該記憶晶片。
根據本發明之第三方面,提出一種安全晶片(security chip)。該安全晶片包括一處理電路。若該處理電路
自一主機接收一命令,且該命令含有一安全要求(security requirement),則該處理電路用以致能一安全路徑(security path),使一輸入輸出訊號輸入至該處理電路,以執行一安全程序(security procedure)並存取該記憶晶片。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
100、100’:多晶片封裝模組
110:記憶晶片
120:安全晶片
121:處理電路
122:第一開關
123:第二開關
200:主機
CM:命令
P11:第一輸入輸出墊
P12:第二輸入輸出墊
P13:第三輸入輸出墊
P21:第一控制墊
P22:第二控制墊
P23:第三控制墊
PH1:安全路徑
PH2:控制路徑
PH3:資料路徑
PN11:輸入輸出接腳
PN12:控制接腳
PN21:輸入輸出接腳
PN22:控制接腳
S1:輸入輸出訊號
S2:控制訊號
S110、S120、S130、S140、S150、S160、S170:步驟
第1圖繪示根據一實施例之多晶片封裝模組及主機之示意圖。
第2圖繪示根據另一實施例之多晶片封裝模組及主機之示意圖。
第3圖繪示根據一實施例之多晶片封裝模組之控制方法的流程圖。
第4圖說明第3圖之步驟S130。
第5圖說明第3圖之步驟S170。
第6圖說明第3圖之步驟S140。
請參照第1圖,其繪示根據一實施例之一多晶片封裝模組(multi-chip package)100及一主機200之示意圖。多晶片封裝模組100包括至少一輸入輸出接腳(input-output pin)
PN11、至少一控制接腳(control pin)PN12、一記憶晶片110及一安全晶片(security chip)120。輸入輸出接腳PN11之數量及控制接腳PN12之數量可以是一或多個。在第1圖中,安全晶片120堆疊於記憶晶片110上。記憶晶片110及安全晶片120被封裝再一起。安全晶片120可以確保記憶晶片110之資訊安全。記憶晶片110則可提供安全晶片120額外的資料空間來執行安全程序(security procedure)。
輸入輸出接腳PN11及控制接腳PN12用以分別耦接於主機200之一輸入輸出接腳PN21及一控制接腳PN22。安全晶片120用以耦接於記憶晶片110及主機200之間。當主機200存取記憶晶片110之資料時,安全晶片120再有安全性要求時,可以管理存取動作並執行安全程序。
安全晶片120包括一處理電路121、一第一開關122、一第二開關123、一第一輸入輸出墊P11、一第二輸入輸出墊P12、一第一控制墊P21及一第二控制墊P22。第一輸入輸出墊P11用以耦接於輸入輸出接腳PN11,第二輸入輸出墊P12用以耦接於記憶晶片110之一第三輸入輸出墊P13。第一控制墊P21用以耦接於控制接腳PN12,第二控制墊P22用以耦接於記憶晶片110之一第三控制墊P23。記憶晶片110之第三輸入輸出墊P13並非直接耦接於輸入輸出接腳PN11,且記憶晶片110之第三控制墊P23並非直接耦接於控制接腳。
在存取記憶晶片110之資料時,主機200至記憶晶片110之間形成數個路徑。安全晶片120可以對這些路徑進行控制,以進行需安全功能之資料存取或者無須安全功能之資料存取。
記憶晶片110及安全晶片120也可以利用不同的方式來設置。舉例來說,請參照第2圖,其繪示根據另一實施例之一多晶片封裝模組100’及主機200之示意圖。在另一實施例中,記憶晶片110及安全晶片120可以設置於同一基板上但沒有互相堆疊。在此實施例中,安全晶片120仍然是耦接於記憶晶片與主機200之間。
在此實施例中,安全晶片120可以對路徑進行管理,以進行需安全功能之資料存取或無須安全功能之資料存取。為了詳細說明記憶晶片110與安全晶片120的運作,以下透過流程圖說明多晶片封裝模組100、100’之控制方法。
請參照第3~6圖,第3圖繪示根據一實施例之多晶片封裝模組100、100’之控制方法的流程圖,第4圖說明第3圖之步驟S130,第5圖說明第3圖之步驟S170,第6圖說明第3圖之步驟S140。在步驟S110中,安全晶片120之處理電路121從主機200接收一命令CM。命令CM可以藉由輸入輸出接腳PN21、輸入輸出接腳PN11及第一輸入輸出墊P11傳送至處理電路121。
在步驟S120中,處理電路121判斷命令CM是否含有一安全要求(security requirement)。處理電路121解碼此命令CM以得知命令CM是否含有安全要求。舉例來說,安全要求例
如是一驗證程序(authentication procedure)、一加密程序(encryption procedure)或一解密程序(decryption procedure)。若命令CM含有安全要求,則進入步驟S130;若命令CM不含有安全要求,則進入步驟S140。
在步驟S130中,請參照第4圖,處理電路121致能一安全路徑(security path)PH1及一控制路徑(control path)PH2。在此步驟中,處理電路121啟動第一開關122,使得安全路徑PH1形成於第一輸入輸出墊P11及第二輸入輸出墊P12之間。安全路徑PH1用以輸入一輸入輸出訊號S1至處理電路121,以執行一安全程序並存取記憶晶片110。輸入輸出訊號S1例如是一串列周邊介面(Serial Peripheral Interface,SPI)之一IO訊號。安全程序例如是一驗證程序(authentication procedure)、一加密程序(encryption procedure)或一解密程序(decryption procedure)。儲存於記憶晶片110之資料並未直接傳送至主機200。若命令CM含有安全要求,則在傳送資料之前會先執行對應的安全程序。如此一來,可以確保資料安全。此外,在一實施例中,主機200可以僅請求執行安全程序而不對記憶晶片110進行資料讀取。在此實施例中,記憶晶片110可以提供額外的資料空間來執行安全程序。
在步驟S150中,處理電路121判斷安全程序是否已成功地執行。若安全程序已成功執行,則進入S160;若安全程序未成功執行,則進入步驟S170。
在步驟S160中,請參照第4圖,處理電路121致能控制路徑PH2。在此步驟中,處理電路121啟動第二開關123,使得控制路徑PH2形成於第一控制墊P21及第二控制墊P22之間。控制路徑PH2用以傳送一控制訊號S2至記憶晶片110。控制訊號S2例如是串列周邊介面(SPI)之一晶片選擇訊號(chip select signal,CS signal)、一從屬選擇訊號(slave select signal,CS signal)、或一串列時脈訊號(Serial Clock signal,SCLK signal)。
在步驟S170中,請參照第5圖,處理電路121禁能控制路徑PH2。在此步驟中,處理電路121關閉第二開關123,使得控制路徑PH2被禁能。也就是說,當命令CM含有安全要求且安全程序成功地執行時,控制路徑PH2會被致能。當命令CM含有安全要求且安全程序未被成功執行時,控制路徑PH2會被禁能。
在步驟S140中,請參照第6圖,處理電路121致能一資料路徑(data path)PH3及控制路徑PH2。在此步驟中,處理電路121啟動第一開關122並啟動第二開關123,使得僅有安全路徑PH1形成於第一輸入輸出墊P11及第二輸入輸出墊P12之間,控制路徑PH2則是形成於第一控制墊P21及第二控制墊P22之間。資料路徑PH3用以傳送輸入輸出訊號S1至記憶晶片110,控制路徑PH2用以傳送控制訊號S2至記憶晶片110。
根據上述實施例,安全晶片120可以確保記憶晶片110之資訊安全,且記憶晶片110可以提供額外的資料空間讓安全晶片120執行安全程序。
綜上所述,雖然本發明已以實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:多晶片封裝模組
110:記憶晶片
120:安全晶片
121:處理電路
122:第一開關
123:第二開關
200:主機
CM:命令
P11:第一輸入輸出墊
P12:第二輸入輸出墊
P13:第三輸入輸出墊
P21:第一控制墊
P22:第二控制墊
P23:第三控制墊
PH1:安全路徑
PH2:控制路徑
PN11:輸入輸出接腳
PN12:控制接腳
PN21:輸入輸出接腳
PN22:控制接腳
S1:輸入輸出訊號
S2:控制訊號
Claims (20)
- 一種多晶片封裝模組之控制方法,其中該多晶片封裝模組包括一記憶晶片及一安全晶片,且該控制方法包括:該安全晶片之一處理電路自一主機接收一命令;若該命令含有一安全要求,致能一安全路徑,使一輸入輸出訊號輸入至該處理電路,以執行一安全程序並存取該記憶晶片;以及若該命令含有該安全要求且該安全程序未被成功執行時,禁能一控制路徑。
- 如申請專利範圍第1項之控制方法,更包括:若該命令含有該安全要求且該安全程序已成功執行,則致能該控制路徑,使一控制命令傳送至該記憶晶片。
- 如申請專利範圍第1項之控制方法,其中該安全程序係為一驗證程序、一加密程序或一解密程序。
- 如申請專利範圍第1項之控制方法,更包括:若該命令不含該安全要求,則致能一資料路徑,使該輸入輸出訊號傳送至該記憶晶片。
- 如申請專利範圍第4項之控制方法,更包括: 若該命令不含該安全要求,則致能該控制路徑,使一控制訊號傳送至該記憶晶片。
- 如申請專利範圍第5項之控制方法,其中該輸入輸出訊號係為一串列周邊介面之一IO訊號,該控制訊號係為該串列周邊介面之一晶片選擇訊號、一從屬選擇訊號、或一串列時脈訊號。
- 一種多晶片封裝模組,包括:一記憶晶片;以及一安全晶片,其中該安全晶片耦接於該記憶晶片及一主機之間,且該安全晶片包括:一處理電路,若該處理電路接收一命令,且該命令含有一安全要求,該處理電路用以致能一安全路徑,使一輸入輸出訊號輸入至該處理電路,以執行一安全程序並存取該記憶晶片;以及若該命令含有該安全要求且該安全程序未被成功執行時,禁能一控制路徑。
- 如申請專利範圍第7項所述之多晶片封裝模組,其中若該處理電路接收該命令,該命令含有該安全要求且該安全程序已成功執行,則該處理電路更用以致能一控制路徑,使該控制命令傳送至該記憶晶片。
- 如申請專利範圍第7項所述之多晶片封裝模組,其中若該處理電路接收該命令且該命令不含該安全要求,則該處理電路更用以致能一資料路徑,使該輸入輸出訊號傳送至該記憶晶片。
- 如申請專利範圍第9項所述之多晶片封裝模組,其中若該處理電路接收該命令且該命令不含該安全要求,則該處理電路更用以致能該控制路徑,使一控制訊號傳送至該記憶晶片。
- 如申請專利範圍第10項所述之多晶片封裝模組,其中該輸入輸出訊號係為一串列周邊介面之一IO訊號,該控制訊號係為該串列周邊介面之一晶片選擇訊號、一從屬選擇訊號、或一串列時脈訊號。
- 如申請專利範圍第7項所述之多晶片封裝模組,更包括:一輸入輸出接腳,用以耦接於該主機,其中該安全晶片更包括:一第一輸入輸出墊,用以耦接於該輸入輸出接腳;及一第二輸入輸出墊,用以耦接於該記憶晶片之一第三輸入輸出墊。
- 如申請專利範圍第12項所述之多晶片封裝模組,更包括:一控制接腳,用以耦接於該主機,其中該安全晶片更包括:一第一控制墊,用以耦接於該控制接腳;及一第二控制墊,用以耦接於該記憶晶片之一第三控制墊。
- 一種安全晶片,包括:一處理電路,若該處理電路自一主機接收一命令,且該命令含有一安全要求,則該處理電路用以致能一安全路徑,使一輸入輸出訊號輸入至該處理電路,以執行一安全程序並存取一記憶晶片;以及若該命令含有該安全要求且該安全程序未被成功執行時,禁能一控制路徑。
- 如申請專利範圍第14項所述之安全晶片,其中若該處理電路接收該命令,該命令含有該安全要求且該安全程序已成功執行,則該處理電路更用以致能該控制路徑,使一控制命令傳送至該記憶晶片。
- 如申請專利範圍第14項所述之安全晶片,其中若該處理電路接收該命令且該命令不含該安全要求,則該處理電路更用以致能一資料路徑,使該輸入輸出訊號傳送至該記憶晶片。
- 如申請專利範圍第16項所述之安全晶片,其中若該處理電路接收該命令且該命令不含該安全要求,則該處理電路更用以致能該控制路徑,使一控制訊號傳送至該記憶晶片。
- 如申請專利範圍第17項所述之安全晶片,其中該輸入輸出訊號係為一串列周邊介面之一IO訊號,該控制訊號係為該串列周邊介面之一晶片選擇訊號、一從屬選擇訊號、或一串列時脈訊號。
- 如申請專利範圍第14項所述之安全晶片,更包括:一第一輸入輸出墊,用以耦接於一輸入輸出接腳,以連接於該主機;及一第二輸入輸出墊,用以耦接於該記憶晶片之一第三輸入輸出墊。
- 如申請專利範圍第14項所述之安全晶片,更包括:一第一控制墊,用以耦接於一控制接腳,以連接於該主機;及一第二控制墊,用以耦接於該記憶晶片之一第三控制墊。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107128495A TWI702691B (zh) | 2018-08-15 | 2018-08-15 | 多晶片封裝模組、其控制方法及安全晶片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107128495A TWI702691B (zh) | 2018-08-15 | 2018-08-15 | 多晶片封裝模組、其控制方法及安全晶片 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202010059A TW202010059A (zh) | 2020-03-01 |
TWI702691B true TWI702691B (zh) | 2020-08-21 |
Family
ID=70766565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107128495A TWI702691B (zh) | 2018-08-15 | 2018-08-15 | 多晶片封裝模組、其控制方法及安全晶片 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI702691B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM467123U (zh) * | 2013-05-24 | 2013-12-01 | Taiwan Applied Module Corp | 多功能記憶卡裝置 |
US20150012737A1 (en) * | 2013-07-04 | 2015-01-08 | Microsemi SoC Corporation | Secure Boot for Unsecure Processors |
TW201717092A (zh) * | 2015-08-10 | 2017-05-16 | 數據輸出入公司 | 裝置出生憑證 |
TW201738738A (zh) * | 2016-01-20 | 2017-11-01 | 瑞薩電子歐洲股份有限公司 | 積體電路 |
-
2018
- 2018-08-15 TW TW107128495A patent/TWI702691B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM467123U (zh) * | 2013-05-24 | 2013-12-01 | Taiwan Applied Module Corp | 多功能記憶卡裝置 |
US20150012737A1 (en) * | 2013-07-04 | 2015-01-08 | Microsemi SoC Corporation | Secure Boot for Unsecure Processors |
TW201717092A (zh) * | 2015-08-10 | 2017-05-16 | 數據輸出入公司 | 裝置出生憑證 |
TW201738738A (zh) * | 2016-01-20 | 2017-11-01 | 瑞薩電子歐洲股份有限公司 | 積體電路 |
Also Published As
Publication number | Publication date |
---|---|
TW202010059A (zh) | 2020-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6985011B2 (ja) | アクセス保護スキームを確保するための装置及び方法 | |
EP3835983B1 (en) | Artificial intelligence (ai) processing method and ai processing device | |
US9489540B2 (en) | Memory controller with encryption and decryption engine | |
US10769089B1 (en) | Combination write blocking systems with connection interface control devices and methods | |
US20070045425A1 (en) | Memory card | |
US20190236281A1 (en) | Secure system boot monitor | |
US10783250B2 (en) | Secured master-mediated transactions between slave devices using bus monitoring | |
KR20060032954A (ko) | 액세스 허용을 결정하는 방법 및 장치 | |
CN110781532B (zh) | 开卡装置及利用开卡装置验证并启用数据储存装置的方法 | |
US11636231B2 (en) | Methods and apparatus for in-memory device access control | |
CN105320622A (zh) | 内部存储器、外部存储器以及数据处理系统 | |
CN111191214B (zh) | 一种嵌入式处理器及数据保护方法 | |
TWI522839B (zh) | 多傳輸介面儲存裝置、多重資料保護等級及其相關方法 | |
TWI784500B (zh) | 電子裝置及其安全韌體更新方法 | |
TWI702691B (zh) | 多晶片封裝模組、其控制方法及安全晶片 | |
US20230177176A1 (en) | Multi-processor device with secure processor-controlled access to memory | |
US10969991B2 (en) | Multi-chip package, controlling method of multi-chip package and security chip | |
JP5179834B2 (ja) | 半導体装置及びデータ処理システム | |
CN110837664B (zh) | 多芯片封装模块、其控制方法及安全芯片 | |
TWI751962B (zh) | 安全裝置、安全方法、安全系統以及安全設備 | |
CN116635859A (zh) | 基于硬件的安全认证 | |
TWI650643B (zh) | 資料儲存晶片及資料存取方法 | |
US20240020426A1 (en) | Storage device having an rpmb reset function and rpmb management method thereof | |
JP6958962B2 (ja) | 半導体メモリ装置および半導体メモリシステム | |
TW202424724A (zh) | 具有經驗證的記憶裝置存取異動的方法、裝置及系統 |