TWI700681B - 閘極掃描單元電路、閘極掃描電路及顯示面板 - Google Patents

Abstract

本發明提供一種閘極掃描單元電路，應用於顯示裝置，所述顯示裝置包括多條閘極線及用於輸出時鐘訊號之驅動器，所述閘極掃描單元電路用於掃描所述閘極線；所述閘極掃描電路單元包括：觸發器，用於輸出觸發訊號；及至少二輸出單元，各所述輸出單元皆連接所述觸發器及所述驅動器，且所述輸出單元與所述閘極線一一對應連接，所述輸出單元用於根據所述觸發訊號及所述時鐘訊號，輸出閘極掃描訊號至其連接之所述閘極線。本發明還提供一種閘極掃描電路及顯示面板。

Description

閘極掃描單元電路、閘極掃描電路及顯示面板

本發明涉及顯示器件領域，尤其涉及一種閘極掃描單元電路、閘極掃描電路及顯示面板。

顯示裝置通常包括用於圖像顯示之顯示區域與圍繞顯示區域設置之非顯示區域，該非顯示區域亦即邊框區域。為了追求更好之顯示效果，通常顯示裝置之顯示區域占比越高越好。

習知之液晶顯示裝置之顯示面板包括薄膜電晶體(thin-film transistor，TFT)基板及彩色濾光片(color filter，CF)基板。TFT基板具有顯示區域。於TFT基板上，設置有多條閘極線及多條與閘極線垂直絕緣設置之訊號線，閘極線掃描電路設置於顯示區域之左右用於掃描多條閘極線，其中，一種掃描方式是，左側之閘極線掃描電路用於掃描奇數序號之閘極線，右側之閘極線掃描電路用於掃描偶數序號之閘極線。訊號線掃描電路及驅動器芯片設置於TFT基板下側。從驅動器芯片輸出閘極線掃描電路之控制訊號、資料線掃描電路之控制訊號及資料訊號。

近年來，出現許多異形顯示面板，一種顯示面板為，於整個TFT基板之上具有切口，則於切口部分之閘極線被切口切斷為相互分離之兩段，由於採用上述之閘極線掃描方式(左右兩側之閘極線掃描電路分別掃描奇數序號與偶數序號閘極線)，亦即每一條閘極線對應一側之閘極線掃描電路，該被切斷之兩段閘極線是由某一側之閘極線掃描電路進行掃描之，需要另外增加走線連接上述兩段閘極線以建立電連接，則切口附近增加之走線會限制顯示面板之邊框之縮小。

本發明一方面提供一種閘極掃描單元電路，應用於顯示裝置，所述顯示裝置包括多條閘極線及用於輸出時鐘訊號之驅動器，所述閘極掃描單元電路用於掃描所述閘極線；所述閘極掃描電路單元包括：觸發器，用於輸出觸發訊號；及至少二輸出單元，各所述輸出單元皆連接所述觸發器及所述驅動器，且所述輸出單元與所述閘極線一一對應連接，所述輸出單元用於根據所述觸發訊號及所述時鐘訊號，輸出閘極掃描訊號至其連接之所述閘極線。

本發明另一方面提供一種閘極掃描電路，包括第一掃描電路及第二掃描電路；所述第一掃描電路及所述第二掃描電路皆包括複數閘極掃描單元電路，所述閘極掃描單元電路如上述；所述第一掃描電路及所述第二掃描電路中所述閘極掃描單元電路數量相等且一一對應，所述第一掃描電路及所述第二掃描電路中相互對應之所述閘極掃描單元電路連接相同之所述閘極線。

本發明另一方面提供一種顯示面板，包括閘極掃描電路及與所述閘極掃描電路連接之多條閘極線，所述閘極掃描電路如上述。

本發明實施例提供之閘極掃描單元電路於一個閘極掃描單元電路中，一個觸發器連接二輸出單元，每個輸出單元連接一條閘極線，則一個閘極掃描單元電路連接兩條閘極線，減少了觸發器數量，一方面有利於減少閘極掃描單元電路製作成本，另一方面，閘極掃描單元電路應用於顯示面板中時，有利於減小顯示面板邊框面積。

100:顯示面板

110:TFT基板

120:第一閘極掃描電路

121、SR1、SR2......SR960:閘極掃描單元電路

810:觸發器

881:第一輸出單元

882:第二輸出單元

T11:第一電晶體

T12:第二電晶體

T13:第三電晶體

INV12、INV11:逆變器

OUT1:第一輸出端

OUT2:第二輸出端

OUT3:第三輸出端

OUT4:第四輸出端

QB:第一觸發訊號

Q、Q1、Q2、Q3:第二觸發訊號

130:第二閘極掃描電路

140:訊號線掃描電路

141:訊號線掃描單元電路

150:驅動器

G1、G2、G3......Gm:閘極線

D1、D2、D3......Dk:訊號線

210:顯示區

220:非顯示區

A、B、C:區域

Pxy:畫素區域

CK1:第一時鐘訊號

CK2:第二時鐘訊號

CK3:第三時鐘訊號

CK4:第四時鐘訊號

VCK1、VCK2、VCK3、VCK4、VCK5、VCK6、VCK7:時鐘訊號

Zy1、Zx1:直邊區域

Zy2、Zx2:圓角區域

Py2、Py1、Px2、Px1:間距

360:起始訊號控制電路

361、362:邏輯與電路

圖1為實施例一提供之顯示面板之結構示意圖。

圖2為圖1中區域A之放大結構示意圖。

圖3為圖1中區域B之放大結構示意圖。

圖4為閘極掃描單元電路之電路結構示意圖。

圖5為圖4中閘極掃描單元電路之正向掃描工作時序示意圖。

圖6為實施例一中第一閘極掃描電路之電路結構示意圖。

圖7為圖6中閘極掃描電路之正向掃描工作時序示意圖。

圖8為圖4中閘極掃描單元電路之反向掃描工作時序示意圖。

圖9為圖6中閘極掃描電路之反向掃描工作時序示意圖。

圖10為顯示面板中部分閘極線之負載電容示意圖。

圖11為顯示面板中部分閘極線所連接之閘極掃描單元電路中構成逆變器之電晶體之閘極長度示意圖。

圖12為閘極掃描單元電路中逆變器之結構示意圖。

圖13為實施例二提供之第一閘極掃描電路中閘極掃描單元電路之電路結構示意圖。

圖14為圖13中閘極掃描單元電路之正向掃描工作時序示意圖。

圖15為實施例二中第一閘極掃描電路之電路結構示意圖。

圖16為圖15中第一閘極掃描電路之正向掃描工作時序示意圖。

圖17為圖13中閘極掃描單元電路之反向掃描工作時序示意圖。

圖18為圖15中第一閘極掃描電路之反向掃描工作時序示意圖。

圖19為實施例三提供之第一閘極掃描電路之結構示意圖。

圖20為圖19中第一閘極掃描電路之正向掃描工作時序示意圖。

圖21為圖19中第一閘極掃描電路之反向掃描工作時序示意圖。

實施例一

請參閱圖1，本實施例提供之顯示面板100，包括薄膜電晶體基板(以下稱TFT基板)110、設置於TFT基板110上之相互平行排列之多條閘極線G1~Gm、設置於TFT基板110上之相互平行排列之且與多條閘極線G1~Gm垂直之多條訊號線D1~Dk、設置於TFT基板110上之閘極掃描電路(包括第一閘極掃描電路120及第二閘極掃描電路130)、設置於TFT基板110上之訊號線掃描電路140及驅動器150。其中，TFT基板110上定義有位於中心區域之顯示區210及包圍顯示區之非顯示區220。其中，多條閘極線G1~Gm及多條訊號線D1~Dk皆位於顯示區210，第一閘極掃描電路120、第二閘極掃描電路130、訊號線掃描電路140及驅動器150皆位於非顯示區220。顯示區210用於顯示面板100之畫面顯示，而非顯示區220對應為顯示面板100之邊框。

請繼續參閱圖1，本實施例提供之顯示面板100為異形顯示面板， 其上部區域C具有一切口，且各個角部為圓角狀，其餘部分為直邊，與之對應之，顯示區210亦為與顯示面板100外部輪廓相似之輪廓，即上部具有切口，四個角部為圓角狀。第一閘極掃描電路120、第二閘極掃描電路130及訊號線掃描電路140圍繞顯示區210設置，其中，第一閘極掃描電路120與第二閘極掃描電路130基本對稱設置於顯示區210左右兩側，訊號線掃描電路140設置於顯示區210下部位於第一閘極掃描電路120及第二閘極掃描電路130之間。

請同時參閱圖1及圖2，多條閘極線G1~Gm與多條訊號線D1~Dk相互絕緣垂直交叉於顯示區210圍合形成複數陣列式緊密排列之畫素區域Pxy，畫素區域Pxy顯示面板100之最小顯示單元，於某一時刻，顯示區210上之各個畫素區域Pxy各自獨立顯示構成整個顯示區210之畫面。每個畫素區域Pxy均根據一條閘極線及一條訊號線上加載之訊號進行顯示，處於同一行之各個畫素區域Pxy連接一條相同之閘極線，處於同一列之各個畫素區域Pxy連接一條相同之訊號線，閘極線G1~Gm連接第一閘極掃描電路120及第二閘極掃描電路130，由第一閘極掃描電路120及第二閘極掃描電路130從兩側共同掃描，訊號線D1~Dk連接訊號線掃描電路140，由訊號線掃描電路140掃描。

第一閘極掃描電路120與第二閘極掃描電路130具體基本相同之結構，本實施例中以第一閘極掃描電路120為例對其電路結構進行說明，對第二閘極掃描電路130便不再贅述。為便於觀察，圖2將區域A放大表示，第一閘極掃描電路120包括複數閘極掃描單元電路121，每個閘極掃描單元電路121連接兩條閘極線，本實施例中，每個閘極掃描單元電路121連接之兩條閘極線為相鄰排布之兩條閘極線，於其他實施例中，閘極掃描單元電路121連接之兩條閘極線得不相鄰排列，本實施例中之連接方式得儘量減少走線，有利於減少非顯示區220之面積，進而減小顯示面板100邊框寬度。

請同時參閱圖1與圖3，訊號線掃描電路140包括複數訊號線掃描單元電路141，訊號線掃描單元電路141與訊號線D1~Dk對應連接。

圖3中區域B包括直邊區域Zy1、直邊區域Zx1與圓角區域Zy2、圓角區域Zx2，位於直邊區域Zy1之各個閘極掃描單元電路121之間之間距表示為Py1，位於直邊區域Zx1之各個訊號線掃描單元電路141之間之間距表示為Px1；位於圓角區域Zy2之各個閘極掃描單元電路121之間之間距表示為Py2，位於圓角區域Zx2之各個訊號線掃描單元電路141之間之間距表示為Px2。

區域B為閘極掃描單元電路121與訊號線掃描單元電路141之交界區域，於該區域，為適應顯示區之邊緣輪廓而儘量不增加非顯示區220寬度，將位於圓角區域Zy2之閘極掃描單元電路121之間之間距Py2相較於位於直邊區域Zy1之各個閘極掃描單元電路121之間之間距Py1減小，且將位於圓角區域Zx2之訊號線掃描單元電路141之間之間距Px2相較於位於直邊區域Zx1之各個訊號線掃描單元電路141之間之間距Px1減小，亦即，Py2<Py1，Px2<Px1。

閘極掃描單元電路121包括觸發器及至少二輸出單元，各所述輸出單元皆連接所述觸發器及驅動器150，且所述輸出單元與所述閘極線一一對應連接，所述輸出單元用於根據所述觸發訊號及所述驅動器150輸出之時鐘訊號，輸出閘極掃描訊號至其連接之所述閘極線。

請一併參閱圖1及圖4，本實施例中，閘極掃描單元電路121包括觸發器810及二與觸發器810連接之輸出單元(包括第一輸出單元881及第二輸出單元882)，本實施例中，第一輸出單元881與第二輸出單元882具有相同之電路結構。

第一輸出單元881連接第一閘極線與驅動器150，第二輸出單元882連接第二閘極線與驅動器150。第一閘極線與第二閘極線為相鄰排布，因此有利於減少走線，進而減小邊框面積。於其他實施例中，一個閘極掃描單元電路121包括複數輸出單元，各個輸出單元皆連接一條閘極線，則一個閘極掃描單元電路121連接多條閘極線，該多條閘極線可相鄰排布可不相鄰排布，類似之，相鄰排布時，有利於減少走線。

觸發器810為置位/複位觸發器，由二與非門NOR01與NOR02構成，觸發器810接收二置位訊號SET1、SET2以及一個複位訊號RESET，其用於輸出第一觸發訊號Q_B及第二觸發訊號Q。其中，觸發器810之真值表如下：

進一步之，第一輸出單元881及第二輸出單元882電路結構基本相同，以下以第一輸出單元881為例對電路結構進行說明，第一輸出單元881包括第一電晶體T11、第二電晶體T12、第三電晶體T13及逆變器INV11與逆變器INV12，第一電晶體T11與第三電晶體T13為N型場效應管，第二電晶體T12為P型場效應管。第一輸出單元881中，第一電晶體T11之閘極連接觸發器810之第一觸發訊號Q_B之輸出端，第二電晶體T12之閘極連接觸發器810之第二觸發訊號Q之輸出端。第一電晶體T11與第二電晶體T12之源極相互連接並共同連接至驅動器150，接收驅動器150輸出之第一時鐘訊號CK1，第一電晶體T11與第二電晶體T12之汲極共同順序連接逆變器INV11與逆變器INV12。第一輸出單元881具有第一輸出端OUT1，第一輸出端OUT1分別連接逆變器INV12與第一閘極線G1。第一輸出單元881第一輸出端OUT1根據第二觸發訊號Q與第一時鐘訊號CK1輸出第一閘極掃描訊號，第一閘極掃描訊號為第二觸發訊號Q與第一時鐘訊號CK1之邏輯與。第二輸出單元882與第一輸出單元881區別在於，第二輸出單元882中，第一電晶體T11與第二電晶體T12之源極相互連接並共同連接驅動器150，接收驅動器150輸出之第二時鐘訊號CK2，第一電晶體T11與第二電晶體T12之汲極共同順序連接逆變器INV11與逆變器INV12，第二輸出單元882具有第二輸出端OUT2，第二輸出端OUT2分別連接逆變器INV12與第二閘極線G2。第二輸出單元882第二輸出端OUT2根據第二觸發訊號Q與第二時鐘訊號CK2輸出第二閘極掃描訊號，第二閘極掃描訊號為第二觸發訊號Q與第二時鐘訊號CK2之邏輯與。

以下將對閘極掃描單元電路之工作時序進行描述。其中，對各個閘極線之掃描方式需為正向掃描，亦即從G1~Gm之順序從上至下掃描，亦得是反向掃描，亦即從Gm~G1之順序從下至上掃描。

請參閱圖5，正向掃描時，以置位訊號SET1，第一時鐘訊號CK1、第二時鐘訊號CK2、置位訊號SET2、複位訊號RESET之順序依次變為高電平狀態(H狀態)。置位訊號SET1變成高電平時，觸發器810之第一觸發訊號Q_B輸出端輸出低電平(L狀態)，第二觸發訊號Q輸出端輸出高電平。上述情況下，第一時鐘訊號CK1與第二時鐘訊號CK2變成高電平時之各個時序輸出之第一閘極掃描訊號(第一輸出端OUT1輸出之訊號)及第二閘極掃描訊號(第二輸出端OUT2輸出之訊號)亦會變成高電平。

進一步之，雖然置位訊號SET2會變成高電平，但觸發器810輸出之第一觸發訊號Q_B及第二觸發訊號Q之電平狀態不會改變。接著，複位訊號RESET變成高電平時觸發器810之第二觸發訊號Q變成低電平，第一觸發訊號Q_B變成高電平。

如上所述，第一閘極掃描訊號到第二閘極掃描訊號之順序是正向輸出之。而且，由於從置位到複位是5步之，因此需要5相以上之時鐘。

以下對包括圖4中閘極掃描單元電路121之第一閘極掃描電路120之整體結構及工作時序進行說明，其中，第二閘極掃描電路130與第一閘極掃描電路120具有類似之結構與工作時序，此處不再贅述。

請參閱圖6，本實施例中，掃描線有1920條，分別表示為G1~G1920，則第一閘極掃描電路120包括960個閘極掃描單元電路121，圖6中將其分別表示為SR1~SR960，閘極掃描單元電路SR1~SR960皆分別連接兩條相鄰之閘極線，例如閘極掃描單元電路SR1連接閘極線G1及G2，閘極掃描單元電路SR2連接閘極線G3及G4......第一閘極掃描電路120根據驅動器150輸出之5相時鐘訊號VCK1~VCK5，以及起始訊號ST1及ST2進行工作，輸出閘極掃描訊號至閘極線G1~G1920。

各個閘極掃描單元電路121逐級連接，以SR3進行舉例說明，閘極掃描單元電路SR3分別連接驅動器150、與其相鄰排布之上一級閘極掃描單元電路SR2及與其相鄰排布之下一級閘極掃描單元電路SR4，其中，閘極掃描單元SR3之置位訊號SET1輸入端連接上一級閘極掃描單元SR2之第二輸出端OUT2，閘極掃描單元SR3之置位訊號SET2輸入端連接下一級閘極掃描單元SR4之第一輸出端OUT1。驅動器150輸出5個時鐘訊號，分別為時鐘訊號VCK1~VCK5，輸入閘極掃描單元電路SR3之第一時鐘訊號CK1即為時鐘訊號VCK5，第二時鐘訊號CK2即為時鐘訊號VCK1。

請同時參閱圖4、圖6及圖7，閘極掃描單元電路SR1~SR960皆採用正向掃描之方式，則圖6中閘極掃描電路整體亦採用正向掃描。時鐘訊號是按照時鐘訊號VCK1，VCK2，VCK3，VCK4到VCK5之順序依次變為高電平。起始訊號ST1於時鐘訊號VCK5之時序中變成高電平，起始訊號ST2於時鐘訊號VCK5之時序中變成低電平。閘極掃描單元電路之觸發器810輸出之第二觸發訊號Q1於起始訊號ST1之時序中變成高電平，於時鐘訊號VCK4之時序中變 成低電平。藉由這裡輸出第二觸發訊號Q1，閘極線G1及G2上之掃描訊號於時鐘訊號VCK1及VCK2之時序中變成高電平。此外，閘極掃描單元電路SR2之觸發器810輸出之第二觸發訊號Q2於閘極線G2上掃描訊號之時序中變成高電平，於時鐘訊號VCK1之時序中變成低電平。藉由這裡輸出第二觸發訊號Q2，閘極線G3及G4上之掃描訊號於時鐘訊號VCK3及VCK4之時序中變成高電平。同樣，閘極掃描單元電路SR2之觸發器810輸出之第二觸發訊號Q3於閘極線G4上掃描訊號之時序變成高電平，於時鐘訊號VCK3之時序變成低電平。藉由這裡輸出第二觸發訊號Q3，閘極線G5及G6上之掃描訊號於時鐘訊號VCK5及VCK1之時序變成高電平。後續各個信號的輸出時序與上述類似，便不再贅述。

如上所述，閘極線G1~G1920上掃描訊號之相位按照正向改變。

以下對反向掃描之過程進行描述，請同時參閱圖4、圖5及圖8，方向掃描時，閘極掃描單元電路121之各個輸入訊號處於與圖5相反之電平狀態，按照置位訊號SET2，第二時鐘訊號CK2、第一時鐘訊號CK1、置位訊號SET1到複位訊號RESET之順序依次變為高電平。這裡，置位訊號SET2變成高電平時，觸發器810之第一觸發訊號Q_B輸出變為低電平，第二觸發訊號Q輸出變為高電平。第二時鐘訊號CK2及第一時鐘訊號CK1變成高電平時之各個時序輸出第二閘極掃描訊號及第一閘極掃描訊號依次變成高電平。進一步，置位訊號SET1變成高電平，但觸發器之第二觸發訊號Q及第一觸發訊號Q_B不會變。接著，複位訊號RESET變成高電平時，觸發器810之第二觸發訊號Q變成低電平，第一觸發訊號Q_B變成高電平。

如上所述，該時序之輸出是按照第二閘極掃描訊號到第一閘極掃描訊號之順序反向輸出之。而且，由從置位到複位之時序與圖5相同，均是5步之，因此需要5相以上之時鐘。

請同時參閱圖6及圖9，於閘極掃描單元電路SR1~SR960反向掃描時，第一閘極掃描電路120亦反向掃描。時鐘訊號按照時鐘訊號VCK5，VCK4，VCK3，VCK2到VCK1之順序依次變成高電平。起始訊號ST1變成低電平，起始訊號ST2於時鐘訊號VCK1之時序變成高電平。閘極掃描單元電路SR960輸出之第二觸發訊號Q960於起始訊號ST2之時序變成高電平，於時鐘訊號VCK2之時序變成低電平。藉由輸出第二觸發訊號Q960，閘極線G1920、G1919上之 掃描訊號於時鐘訊號VCK5及VCK4之時序依次變成高電平。此外，上述閘極掃描單元電路SR959之第二觸發訊號Q959於閘極線掃描訊號G1919之時序變成高電平，於時鐘訊號VCK5之時序變成低電平。藉由輸出第二觸發訊號Q959，閘極線G1918及G1917上之掃描訊號於時鐘訊號VCK3及VCK2之時序依次變成高電平。

如上所述，閘極線G1~G1920上之掃描訊號是相位按照反向改變之訊號，亦即實現上述之反向掃描。

如上所述為本實施例中，第一閘極掃描電路120之電路結構及工作時序，本實施例中，第一閘極掃描電路120與第二閘極掃描電路130包括相同數量之閘極掃描單元電路121，且第一閘極掃描電路120中之閘極掃描單元電路121與第二閘極掃描電路130中之閘極掃描單元電路一一對應，相互對應之二閘極掃描單元電路連接相同之閘極線，本實施例中，相互對應之二閘極掃描單元電路連接相同之兩條閘極線，亦即每一條閘極線兩端各連接一個閘極掃描單元電路，被二閘極掃描單元電路同時掃描。則於顯示面板100之切口處，閘極線因為切口之存於被切割為分離之兩段，而由於該閘極線兩端皆連接有閘極掃描單元電路，此時閘極線即使被切斷，藉由兩端之閘極掃描單元電路分別進行掃描，分離之兩段亦可正常工作，不用專門設置走線連接被切割為分離之兩段，有利於減少顯示面板100之邊框面積。

並且，於一個閘極掃描單元電路中，一個觸發器連接二輸出單元，每個輸出單元連接一條閘極線，則一個閘極掃描單元電路連接兩條閘極線，減少了觸發器數量，一發麵有利於減少顯示面板製作成本，另一方面有利於減小邊框面積。

請同時參閱圖10及圖11，本實施例中，閘極線負載電容與連接該閘極線之畫素區域數量成正比比例，則於切口位置由於閘極線長度較小，則連接之畫素區域較少，則該位置之閘極線之閘極線之負載電容較小。閘極線上之掃描訊號電壓波形取決於閘極線之負載電容。尤其是驅動電壓波形之下降時間影響畫素電壓之饋通電壓。饋通電壓改變時畫素電壓亦會改變，會出現閃爍及顯示不均勻之問題。

請參閱圖12，其為閘極掃描單元電路中第一輸出單元881及第二輸出單元882中之逆變器INV11及逆變器INV12之佈局示例圖，逆變器INV11 包括P型場效應管PMOS1及N型場效應管NMOS1，逆變器INV12包括P型場效應管PMOS2及N型場效應管NMOS2。PMOS2及NMOS2之閘極寬度表示為W。於本實施例中之，將閘極掃描單元電路之第一輸出單元881及第二輸出單元882中，上述電晶體(PMOS1、NMOS1、PMOS2及NMOS2)之閘極寬度W隨著設置為與該閘極掃描單元電路所連接之閘極線之負載電容成正比。亦即，具有不同閘極負載電容之閘極線所連接之閘極掃描單元電路之第一輸出單元881及第二輸出單元882中，逆變器INV11及逆變器INV12中電晶體之閘極寬度W不同。

如上所述，於本發明中，即使因為切口之存於導致至少部分閘極線之負載電容不同，藉由將負載電容不同之閘極線所連接之閘極掃描單元電路121中逆變器INV11及逆變器INV12中電晶體之閘極寬度W設置為不同，亦能控制各個閘極線之掃描訊號波形，有利於防止發生閃爍及顯示不均勻之情況。

於另一實施例中，亦得根據各個閘極線之負載電容將所有閘極線劃分為多組，負載電容雖不相同但差異較小之被劃分為同一組，同一組中之閘極線連接之閘極掃描單元電路121中逆變器INV11及逆變器INV12中之電晶體(包括PMOS1、NMOS1、PMOS2及NMOS2)之閘極寬度W設置為相同，不同組中閘極線連接之閘極掃描單元電路121中逆變器INV11及逆變器INV12中之電晶體閘極寬度W設置為不同。該方式相較於上述之方式，有利於節省製作成本。

實施例二

請參閱圖13，本實施例提供之第一閘極掃描電路120，與實施例一之區別在於，第一閘極掃描電路120中一個閘極掃描單元電路121包括四個輸出單元，分別為第一輸出單元881、第二輸出單元882、第三輸出單元883及第四輸出單元884。其中第三輸出單元883接收第三時鐘訊號CK3，且具有第三輸出端OUT3，第四輸出單元884接收第四時鐘訊號CK4，具有第四輸出端OUT4。第一輸出單元881、第二輸出單元882、第三輸出單元883及第四輸出單元884結構基本相同，皆連接觸發器810之第一觸發訊號Q_B及第二觸發訊號Q之輸出端，且皆連接一條閘極線，亦即，本實施例中，一個閘極掃描單元電路121連接四條閘極掃描線。上述四條閘極掃描線為相鄰排布之閘極掃描線，有利於減少走線，進而有利於減少邊框面積；於其他實施例中，亦可不為相鄰排布之掃 描線。

本實施例中，閘極掃描單元電路121之掃描方式得為正向掃描或反向掃描。請參閱圖14，正向掃描時，各個輸入訊號按照置位訊號SET1、第一時鐘訊號CK1、第二時鐘訊號CK2、第三時鐘訊號CK3、第四時鐘訊號CK4、置位訊號SET2、複位訊號RESET之順序依次變成高電平。置位訊號SET1變成高電平時，觸發器810之第一觸發訊號Q_B為低電平，第二觸發訊號Q為高電平。這種情況下，第一時鐘訊號CK1、第二時鐘訊號CK2、第三時鐘訊號CK3、第四時鐘訊號CK4變成高電平時，第一輸出端OUT1、第二輸出端OUT2、第三輸出端OUT3及第四輸出端OUT4輸出之閘極掃描訊號於每個時序依次變成高電平。接下來，雖然置位訊號SET2變成高電平，觸發器810之第二觸發訊號Q及第一觸發訊號Q_B不會改變。接著，複位訊號RESET變成高電平時，觸發器810之第二觸發訊號Q變成低電平，第一觸發訊號Q_B變成高電平。如上所述，該時序是按照第一輸出端OUT1，第二輸出端OUT2，第三輸出端OUT3到第四輸出端OUT4之順序正向輸出之。而且，由於置位訊號到複位訊號之時序有7步，所以需要7相以上之時鐘。

以下對包括上述閘極掃描單元電路121之第一閘極掃描電路120之結構及工作時序進行說明。

請參閱圖15，本實施例中，掃描線有1920條，分別表示為G1~G1920，第一閘極掃描電路120包括960個閘極掃描單元電路121，圖15中將其分別表示為SR1~SR960，閘極掃描單元電路SR1~SR960皆分別連接四條相鄰之閘極線，例如閘極掃描單元電路SR1連接閘極線G1、G2、G3及G4，閘極掃描單元電路SR2連接閘極線G5、G6、G7及G8......第一閘極掃描電路120根據驅動器150輸出之7相之時鐘訊號CK1~CK7與起始訊號ST1及ST2控制，輸出閘極掃描訊號至閘極線G1~G1920。

各個閘極掃描單元電路121逐級連接，以SR2進行舉例說明，閘極掃描單元電路SR2分別連接驅動器150、與其相鄰排布之上一級閘極掃描單元電路SR1及與其相鄰排布之下一級閘極掃描單元電路SR3，其中，閘極掃描單元SR2之置位訊號SET1輸入端連接上一級閘極掃描單元電路SR1之第四輸出端OUT4，閘極掃描單元SR2之置位訊號SET2輸入端連接下一級閘極掃描單元SR3之第一輸出端OUT1。驅動器150輸出7個時鐘訊號，分別為時鐘訊號 VCK1~VCK7，閘極掃描單元電路SR2之第一時鐘訊號CK1輸入端用於輸入時鐘訊號VCK5，第二時鐘訊號CK2輸入端用於輸入時鐘訊號VCK6，第三時鐘訊號CK3輸入端用於輸入時鐘訊號VCK7，第四時鐘訊號CK4輸入端用於輸入時鐘訊號VCK1。

本實施例中，各個閘極掃描單元電路121正向掃描，對應之，包括其之第一閘極掃描電路120亦正向掃描，請參閱圖16，時鐘訊號按照VCK1、VCK2、VCK3、VCK4、VCK5、VCK6到VCK7之順序依次變成高電平。起始訊號ST1於時鐘訊號VCK7之時序中變成高電平，起始訊號ST2變成低電平。上述閘極掃描單元電路SR1輸出第二觸發訊號Q1於起始訊號ST1時序中變成高電平，於時鐘訊號VCK6之時序中變成低電平。藉由輸出第二觸發訊號Q1，閘極線G1、G2、G3及G4上之掃描訊號於時鐘訊號VCK1、VCK2、VCK3及VCK4之時序中依次變成高電平。上述閘極掃描單元電路SR2輸出第二觸發訊號Q2是於閘極線G4上掃描訊號之時序中變成高電平，於時鐘訊號VCK1之時序中變成低電平。藉由輸出第二觸發訊號Q2，閘極線G5、G6、G7、G8上之掃描訊號於時鐘訊號VCK5、VCK6、VCK7、VCK1之時序中依次變成高電平。同理，閘極掃描單元電路SR3輸出第二觸發訊號Q1於閘極線G8上掃描訊號之時序中變成高電平，於時鐘訊號VCK7之時序中變成低電平。藉由輸出第二觸發訊號Q3，閘極線G9、G10、G11、G12於時鐘訊號VCK2、VCK3、VCK4、VCK5之時序中變成高電平，後續各個信號的輸出時序與上述類似，便不再贅述。

如上操作，閘極線G1~G1920得輸出相位按照正向變化之訊號。

請同時參閱圖13及圖17，於另一實施例中，各個閘極掃描單元電路進行反向掃描，各個訊號與圖14之正向掃描相反，按照置位訊號SET2，第四時鐘訊號CK4、第三時鐘訊號CK3、第二時鐘訊號CK2及第一時鐘訊號CK1，置位訊號SET1，複位訊號RESET之順序依次變成高電平。置位訊號SET2變成高電平時，觸發器810之第一觸發訊號Q_B變成高電平，第二觸發訊號Q變成高電平。於這種情況下，第四時鐘訊號CK4、第三時鐘訊號CK3、第二時鐘訊號CK2及第一時鐘訊號CK1變成高電平時之各個時序第四輸出端OUT4、第三輸出端OUT3、第二輸出端OUT2及第一輸出端OUT1輸出之閘極掃描訊號亦會變成高電平。接下來，雖然置位訊號SET1變成高電平，觸發器810之第二觸發訊號Q，第一觸發訊號Q_B不會改變。接著複位訊號RESET變成高電平時，觸發 器810之第二觸發訊號Q變成低電平，第一觸發訊號Q_B變成高電平。

如上所述，該時序之輸出是按照第四輸出端OUT4、第三輸出端OUT3、第二輸出端OUT2及第一輸出端OUT1之順序反向輸出之。而且，由於置位訊號到複位訊號之時序與圖17相同均是7步，所以需要7相以上之時鐘。

請同時參閱圖15及圖18，各個閘極掃描單元電路SR1~SR960皆以反向掃描，則第一閘極掃描電路120亦以反向掃描。時鐘訊號按VCK7、VCK6、VCK5、VCK4、VCK3、VCK2、VCK1之順序依次變成高電平。起始訊號ST1變成低電平，起始訊號ST2於時鐘訊號VCK3之時序變成高電平。該第一閘極掃描電路120之上述閘極掃描單元電路SR960輸出第二觸發訊號Q960於起始訊號ST1之時序中變成高電平，於時鐘訊號VCK4之時序中變成低電平。藉由輸出第二觸發訊號Q960，閘極線驅動訊號G1920、G1919、G1918、G1917於每個時鐘訊號VCK2、VCK1、VCK7、VCK6之時序中變成高電平。此外，第二觸發訊號Q959於閘極線G1917上之掃描訊號之時序中變成高電平，於時鐘訊號VCK7之時序中變成低電平。藉由輸出第二觸發訊號Q959，閘極線G1916、G1915、G1914、G1913於時鐘訊號VCK5、VCK4、VCK3、VCK3之時序中變成高電平。

如上操作，閘極線G1~G1920上得輸出相位按照反方向變化之掃描訊號。

如上所述為本實施例中，第一閘極掃描電路120之電路結構及工作時序，本實施例中，第一閘極掃描電路120與第二閘極掃描電路130包括相同數量之閘極掃描單元電路121，且第一閘極掃描電路120中之閘極掃描單元電路121與第二閘極掃描電路130中之閘極掃描單元電路一一對應，相互對應之二閘極掃描單元電路連接相同之閘極線，本實施例中，相互對應之二閘極掃描單元電路連接相同之四條閘極線，亦即每一條閘極線兩端各連接一個閘極掃描單元電路，被二閘極掃描單元電路同時掃描。則於顯示面板100之切口處，閘極線因為切口之存於被切割為分離之兩段，而由於該閘極線兩端皆連接有閘極掃描單元電路，此時閘極線即使被切斷，藉由兩端之閘極掃描單元電路分別進行掃描，分離之兩段亦可正常工作，不用專門設置走線連接被切割為分離之兩段，有利於減少顯示面板100之邊框面積。

並且，於一個閘極掃描單元電路中，一個觸發器連接四個輸出單元，每個輸出單元連接一條閘極線，則一個閘極掃描單元電路連接四條閘極線， 減少了觸發器數量，一方面有利於減少顯示面板製作成本，另一方面有利於減小邊框面積。

本實施例提供之閘極掃描電路，可實現如實施例一所述之所有有益效果，並且於此基礎上，相較於實施例一，由於每個閘極掃描單元電路中觸發器連接之輸出單元數量更多，每個閘極掃描單元電路連接更多數量之閘極線，進一步有利於減少觸發器數量，則進一步有利於減小顯示面板之邊框面積。

實施例三

請參閱圖19，本實施例提供之第一閘極掃描電路120，與實施例一中第一閘極掃描電路120之區別在於，還包括起始訊號控制電路360起始訊號控制電路360由邏輯與電路361及邏輯與電路362構成。起始訊號ST1是驅動器150之起始訊號ST與來自驅動器150之時鐘訊號VCK5之邏輯與，起始訊號ST2是來自驅動器150之起始訊號ST與來自驅動器150之時鐘訊號VCK1之邏輯與。

本實施例中，第一閘極掃描電路120亦有兩種掃描方式，正向掃描及反向掃描。請參閱圖20，正向掃描時，由於把來自驅動器150之起始訊號ST於時鐘訊號VCK5時序中變成高電平，起始訊號ST1及ST2與圖7所示之時序一樣。請參閱圖21，反向掃描時，把來自驅動器150之起始訊號ST於時鐘訊號VCK1之時序中變成高電平，起始訊號ST1及ST2就能與圖9所示之工作時序相同。上述之電路結構於實現與實施例中第一閘極掃描電路相同之工作時序之基礎上，能夠減少來自驅動器150之走線數量。第二閘極掃描電路130與第一閘極掃描訊號電路結構與工作時序類似，此處便不再贅述。

應當理解，本實施例中之閘極掃描電路，得實現如實施例一所述之所有有益效果，於此基礎上，還有利於減少來自驅動器之走線數量。

本技術領域之普通技術人員應當認識到，以上之實施方式僅是用來說明本發明，而並非用作為對本發明之限定，只要於本發明之實質精神範圍之內，對以上實施例所作之適當改變及變化均落於本發明要求保護之範圍之內。

100:顯示面板

A、B、C:區域

110:TFT基板

120:第一閘極掃描電路

130:第二閘極掃描電路

140:訊號線掃描電路

150:驅動器

G1、G2、G3……Gm:閘極線

D1、D2、D3……Dk:訊號線

210:顯示區

220:非顯示區

Claims (8)

1. 一種閘極掃描單元電路，應用於顯示裝置，所述顯示裝置包括多條閘極線及用於輸出時鐘訊號之驅動器，所述閘極掃描單元電路用於掃描所述閘極線；其改良在於，所述閘極掃描電路單元包括：觸發器，用於輸出觸發訊號；及至少二輸出單元，各所述輸出單元皆連接所述觸發器及所述驅動器，且所述輸出單元與所述閘極線一一對應連接，所述輸出單元用於根據所述觸發訊號及所述時鐘訊號，輸出閘極掃描訊號至其連接之所述閘極線；各個所述輸出單元具有相同之電路結構；所述輸出單元包括逆變器，所述逆變器包括電晶體，所述電晶體之閘極寬度與所述輸出單元連接之所述閘極線之負載電容對應設置。
2. 如請求項1所述之閘極掃描單元電路，其中，所述閘極掃描單元電路包括第一輸出單元及第二輸出單元；所述第一輸出單元連接所述觸發器及第一閘極線，用於根據所述觸發訊號及所述驅動器輸出之第一時鐘訊號輸出第一閘極掃描訊號至所述第一閘極線；所述第二輸出單元連接所述觸發器及第二閘極線，用於根據所述觸發訊號及所述驅動器輸出之第二時鐘訊號輸出第二閘極掃描訊號至所述第二閘極線。
3. 如請求項1所述之閘極掃描單元電路，其中，各個所述輸出單元連接之所述閘極線相鄰排列。
4. 一種閘極掃描電路，包括第一掃描電路及第二掃描電路，其改良在於：所述第一掃描電路及所述第二掃描電路皆包括複數閘極掃描單元電路，所述閘極掃描單元電路如請求項1至2任一項所述；所述第一掃描電路及所述第二掃描電路中所述閘極掃描單元電路數量相等且一一對應，所述第一掃描電路及所述第二掃描電路中相互對應之所述閘極掃描單元電路連接相同之所述閘極線。
5. 一種顯示面板，其改良在於，包括閘極掃描電路及與所述閘極掃描電路連接之多條閘極線，所述閘極掃描電路如請求項4所述。
6. 如請求項5所述之顯示面板，其中，具有不同負載電容之所述閘極線連接之所述閘極掃描單元電路中構成所述逆變器之電晶體之閘極寬度不同。
7. 如請求項5所述之顯示面板，其中，所述多條閘極線被劃分為多組，同一組中所述閘極線連接之所述閘極掃描單元電路中構成所述逆變器之電晶體之閘極寬度相同，不同組中所述閘極線連接之所述閘極掃描單元電路中逆變器之閘極寬度不同。
8. 如請求項5所述之顯示面板，其中，所述顯示面板具有直邊區域與圓角區域之，所述直邊區域與所述圓角區域皆設置有所述閘極掃描單元電路；設置於所述直邊區域之各個所述閘極掃描單元電路之間之間距大於設置於所述圓角區域之各個所述閘極掃描單元電路之間之間距。

Images