TWI699586B - Array substrate and manufacturing method thereof - Google Patents
Array substrate and manufacturing method thereof Download PDFInfo
- Publication number
- TWI699586B TWI699586B TW108114797A TW108114797A TWI699586B TW I699586 B TWI699586 B TW I699586B TW 108114797 A TW108114797 A TW 108114797A TW 108114797 A TW108114797 A TW 108114797A TW I699586 B TWI699586 B TW I699586B
- Authority
- TW
- Taiwan
- Prior art keywords
- fan
- display area
- out wiring
- data line
- line
- Prior art date
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本揭露是關於一種陣列基板與其製造方法。 This disclosure relates to an array substrate and a manufacturing method thereof.
顯示面板目前已廣泛地應用於不同的領域中,顯示面板包括驅動電路如驅動晶片設置於訊號電路區。訊號電路區可至少部分為扇出區(fan-out area)及/或晶片接合區(IC bonding),訊號電路區可具有多條訊號線路形成叢集,訊號線路並可於各叢集內以特定形態分布,例如叢集內之多條訊號線路係朝向接點/焊墊延伸同時收斂而構成似梯形或似扇形(故稱為扇出區)之線路叢集。為了適應各種顯示面板之用途,可透過設計不同尺寸之光罩或是切割方式來重新調整顯示面板的尺寸。然而,設計光罩的成本高昂,若使用切割方式則可能會使扇出區及/或晶片接合區的訊號線路斷線,造成顯示訊號異常。 The display panel has been widely used in different fields. The display panel includes a driving circuit such as a driving chip arranged in the signal circuit area. The signal circuit area can be at least partly a fan-out area and/or IC bonding. The signal circuit area can have multiple signal circuits to form clusters, and the signal circuits can be in specific shapes in each cluster Distribution, for example, multiple signal lines in the cluster extend toward the contact/pad while converging to form a trapezoidal or fan-like (so called fan-out area) line cluster. In order to adapt to the use of various display panels, the size of the display panel can be readjusted by designing different size masks or cutting methods. However, the cost of designing the photomask is high. If a cutting method is used, the signal lines in the fan-out area and/or the chip bonding area may be disconnected, resulting in abnormal display signals.
本揭露之一實施例提供一種陣列基板與其製造方法,避免陣列基板之裁切處之顯示品質不佳的問題。 An embodiment of the present disclosure provides an array substrate and a manufacturing method thereof, so as to avoid the problem of poor display quality at the cut portion of the array substrate.
本發明之一實施例的陣列基板包括基板、第一資料線、第一扇出走線、第二資料線、驅動電路、第二扇出走線以及導電線。基板具有顯示區及位於顯示區一側之非顯示區。非顯示區具有一邊緣。第一資料線設置於顯示區。第一扇出走線設置於非顯示區且連接第一資料線,第一扇出走線具有與非顯示區之邊緣實質上切齊之一端。第二資料線設置於顯示區。驅動電路設置於非顯示區。第二扇出走線設置於非顯示區且連接第二資料線與驅動電路。第一扇出走線比第二扇出走線更靠近非顯示區之邊緣。導電線設置於非顯示區,並連接第一扇出走線及第二扇出走線。 An array substrate of an embodiment of the present invention includes a substrate, a first data line, a first fan-out wiring, a second data line, a driving circuit, a second fan-out wiring, and a conductive line. The substrate has a display area and a non-display area on one side of the display area. The non-display area has an edge. The first data line is arranged in the display area. The first fan-out wiring is arranged in the non-display area and connected to the first data line, and the first fan-out wiring has an end substantially flush with the edge of the non-display area. The second data line is arranged in the display area. The driving circuit is arranged in the non-display area. The second fan-out wiring is arranged in the non-display area and connected to the second data line and the driving circuit. The first fan-out wiring is closer to the edge of the non-display area than the second fan-out wiring. The conductive wires are arranged in the non-display area and connected to the first fan-out wiring and the second fan-out wiring.
本發明之一實施例的陣列基板包括基板、第一扇出走線、第一資料線、第二扇出走線、第二資料線及導電線。基板具有顯示區及位於顯示區一側之非顯示區,非顯示區具有一邊緣。第一扇出走線設置於非顯示區,且具有與非顯示區之邊緣實質上切齊之一端。第一資料線設置於顯示區,且與第一扇出走線連接。第二扇出走線設置於非顯示區。第二資料線設置於顯示區,且與第二扇出走線連接。導電線設置於非顯示區,並分別透過第一接觸洞及第二接觸洞與第一扇出走線及第二扇出走線電性連接。第一扇出走線及第二扇出走線透過導電線電性連接。 An array substrate according to an embodiment of the present invention includes a substrate, a first fan-out wiring, a first data line, a second fan-out wiring, a second data line, and a conductive line. The substrate has a display area and a non-display area on one side of the display area, and the non-display area has an edge. The first fan-out wiring is arranged in the non-display area and has an end substantially flush with the edge of the non-display area. The first data line is arranged in the display area and connected with the first fan-out wiring. The second fan-out wiring is arranged in the non-display area. The second data line is arranged in the display area and connected with the second fan-out wiring. The conductive wire is arranged in the non-display area and is electrically connected to the first fan-out wiring and the second fan-out wiring through the first contact hole and the second contact hole, respectively. The first fan-out wiring and the second fan-out wiring are electrically connected through conductive wires.
本發明之一實施例的陣列基板的製造方法包括以下步驟。提供陣列母板,陣列母板包括基板及設置於基板上之圖案化導電層及驅動電路。圖案化導電層包括第一扇出走線、第一資料線、第二扇出走線、第二資料線及導電線。第一資料 線及第二資料線分別透過第一扇出走線及第二扇出走線與驅動電路電性連接,導電線電性連接第一資料線及第二資料線,導電線分別與第一資料線及第二資料線相交。裁切陣列母板,使第一扇出走線具有一端實質上切齊基板之邊緣。 The manufacturing method of an array substrate according to an embodiment of the present invention includes the following steps. An array mother board is provided. The array mother board includes a substrate, a patterned conductive layer and a driving circuit arranged on the substrate. The patterned conductive layer includes a first fan-out wiring, a first data line, a second fan-out wiring, a second data line, and a conductive line. First data The line and the second data line are electrically connected to the driving circuit through the first fan-out line and the second fan-out line, respectively, the conductive line is electrically connected to the first data line and the second data line, and the conductive line is respectively connected to the first data line and The second data line intersects. The array mother board is cut so that the first fan-out wiring has one end substantially in line with the edge of the substrate.
本發明之一實施例的陣列基板的製造方法包括以下步驟。提供陣列母板,陣列母板包括基板,基板具有顯示區及位於顯示區一側之非顯示區,陣列母板包含位於顯示區之第一資料線、第二資料線及掃描線及位於非顯示區之第一扇出走線、第二扇出走線及驅動電路。第一資料線及第二資料線分別透過第一扇出走線及第二扇出走線與驅動電路電性連接,掃描線分別與第一資料線及第二資料線相交。裁切陣列母板,使第一扇出走線具有一端實質上切齊基板之邊緣。設置導電線於第一扇出走線及第二扇出走線之間,使導電線分別透過第一接觸洞及第二接觸洞電性連接第一扇出走線及第二扇出走線。 The manufacturing method of an array substrate according to an embodiment of the present invention includes the following steps. Provide an array motherboard. The array motherboard includes a substrate. The substrate has a display area and a non-display area on one side of the display area. The array motherboard includes a first data line, a second data line and a scan line in the display area and a non-display area. The first fan-out wiring, the second fan-out wiring and the driving circuit of the zone. The first data line and the second data line are electrically connected to the driving circuit through the first fan-out wiring and the second fan-out wiring, respectively, and the scan line intersects the first data line and the second data line respectively. The array mother board is cut so that the first fan-out wiring has one end substantially in line with the edge of the substrate. The conductive wires are arranged between the first fan-out wiring and the second fan-out wiring, so that the conductive wires are electrically connected to the first fan-out wiring and the second fan-out wiring through the first contact hole and the second contact hole, respectively.
基於上述,在本發明之一實施例的陣列基板的製造方法中,透過設置導電線來連接第一扇出走線及第二扇出走線,使第一扇出走線可透過導電線接收到來自源極驅動模組的顯示資料訊號來傳遞給對應的畫素單元,來避免陣列基板之裁切處之顯示品質不佳的問題。為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施方式,並配合所附圖式作詳細說明如下。 Based on the foregoing, in the manufacturing method of the array substrate of one embodiment of the present invention, the first fan-out wiring and the second fan-out wiring are connected by arranging conductive wires, so that the first fan-out wiring can receive the source from the source through the conductive wires. The display data signal of the driver module is transmitted to the corresponding pixel unit to avoid the problem of poor display quality at the cutting portion of the array substrate. In order to make the above-mentioned features and advantages of the present invention more obvious and understandable, the following specific embodiments are described in detail in conjunction with the accompanying drawings.
10‧‧‧顯示母板 10‧‧‧Display Motherboard
100‧‧‧陣列母板 100‧‧‧Array Motherboard
100a、100b‧‧‧陣列基板 100a, 100b‧‧‧array substrate
102‧‧‧對向基板 102‧‧‧Opposite substrate
104‧‧‧顯示介質層 104‧‧‧Display medium layer
106‧‧‧基板 106‧‧‧Substrate
108‧‧‧導電線 108‧‧‧Conductive wire
110‧‧‧閘極驅動模組 110‧‧‧Gate drive module
112a‧‧‧第一源極驅動模組 112a‧‧‧First source driver module
112b‧‧‧第二源極驅動模組 112b‧‧‧Second source driver module
112c‧‧‧第三源極驅動模組 112c‧‧‧Third source driver module
114‧‧‧第一側 114‧‧‧First side
116‧‧‧第二側 116‧‧‧Second side
118‧‧‧第三側 118‧‧‧Third side
120‧‧‧第四側 120‧‧‧Fourth side
122‧‧‧第一導電材料 122‧‧‧The first conductive material
124‧‧‧第二導電材料 124‧‧‧Second conductive material
126‧‧‧橋接線 126‧‧‧Bridge connection
200‧‧‧陣列母板 200‧‧‧Array Motherboard
300‧‧‧陣列母板 300‧‧‧Array Motherboard
300a‧‧‧陣列基板 300a‧‧‧Array substrate
AA‧‧‧顯示區 AA‧‧‧display area
A-A’‧‧‧剖線 Section A-A’‧‧‧
B-B’‧‧‧剖線 Section B-B’‧‧‧
C1‧‧‧中心線 C1‧‧‧Centerline
CUT1‧‧‧第一斷開線 CUT1‧‧‧First disconnect
CUT2‧‧‧第二斷開線 CUT2‧‧‧Second disconnect
D‧‧‧汲極 D‧‧‧Dip pole
D1‧‧‧第一方向 D1‧‧‧First direction
D2‧‧‧第二方向 D2‧‧‧Second direction
DL‧‧‧資料線 DL‧‧‧Data line
DL1‧‧‧第一資料線 DL1‧‧‧First data line
DL2‧‧‧第二資料線 DL2‧‧‧Second data line
DL3‧‧‧第三資料線 DL3‧‧‧Third data line
FL‧‧‧扇出走線 FL‧‧‧Fan Out
FL1‧‧‧第一扇出走線 FL1‧‧‧First fan out wiring
FL1a‧‧‧斷開部 FL1a‧‧‧Disconnect part
FL2‧‧‧第二扇出走線 FL2‧‧‧Second fan out wiring
FL2a‧‧‧第一組 FL2a‧‧‧The first group
FL2b‧‧‧第二組 FL2b‧‧‧The second group
FL3‧‧‧第三扇出走線 FL3‧‧‧The third fan-out wiring
FL4‧‧‧第四扇出走線 FL4‧‧‧The fourth fan out wiring
G‧‧‧閘極 G‧‧‧Gate
IL1‧‧‧第一絕緣層 IL1‧‧‧First insulating layer
IL2‧‧‧第二絕緣層 IL2‧‧‧Second insulation layer
IL3‧‧‧第三絕緣層 IL3‧‧‧Third insulating layer
L1‧‧‧第一切割線 L1‧‧‧First cutting line
L2‧‧‧第二切割線 L2‧‧‧Second cutting line
NA‧‧‧非顯示區 NA‧‧‧Non-display area
S‧‧‧源極 S‧‧‧Source
S1、S2‧‧‧距離 S1, S2‧‧‧Distance
SL‧‧‧掃描線 SL‧‧‧Scan line
TH1‧‧‧第一接觸洞 TH1‧‧‧First contact hole
TH2‧‧‧第二接觸洞 TH2‧‧‧Second contact hole
TH3‧‧‧第三接觸洞 TH3‧‧‧The third contact hole
TH4‧‧‧第四接觸洞 TH4‧‧‧The fourth contact hole
P‧‧‧畫素單元 P‧‧‧Pixel unit
P1‧‧‧第一畫素單元 P1‧‧‧The first pixel unit
P2‧‧‧第二畫素單元 P2‧‧‧Second pixel unit
P3‧‧‧第三畫素單元 P3‧‧‧The third pixel unit
P4‧‧‧第四畫素單元 P4‧‧‧Fourth pixel unit
PE1‧‧‧第一畫素電極 PE1‧‧‧The first pixel electrode
PE2‧‧‧第二畫素電極 PE2‧‧‧Second pixel electrode
R1、R2‧‧‧區域 R1, R2‧‧‧area
T1‧‧‧第一主動元件 T1‧‧‧The first active component
T2‧‧‧第二主動元件 T2‧‧‧Second active component
W1‧‧‧熔接點 W1‧‧‧Welding point
W2‧‧‧熔接點 W2‧‧‧Welding point
W3‧‧‧熔接點 W3‧‧‧Welding point
W4‧‧‧熔接點 W4‧‧‧Welding point
閱讀以下詳細敘述並搭配對應之圖式,可了解本 揭露之多個樣態。需留意的是,圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上,所述之特徵的尺寸可以任意的增加或減少以利於討論的清晰性。 Read the following detailed description and match the corresponding diagram to understand this Multiple aspects of disclosure. It should be noted that many of the features in the drawing are not drawn in actual proportions according to the standard practice in the industry. In fact, the size of the feature can be increased or decreased arbitrarily to facilitate the clarity of the discussion.
第1圖繪示根據本揭露之一實施例之顯示母板的剖面圖;第2圖繪示根據本揭露之一實施例之陣列母板的俯視示意圖;第3圖繪示陣列基板的俯視示意圖;第4圖繪示根據本發明另一實施例之陣列母板的俯視示意圖;第5圖繪示根據本揭露之另一實施例之陣列母板的俯視示意圖;第6圖繪示根據本揭露之另一實施例之陣列母板的俯視示意圖;第7圖繪示根據本揭露之另一實施例之陣列基板的俯視示意圖;第8圖繪示沿第7圖之剖線A-A’之剖面示意圖;以及第9圖繪示沿第7圖之剖線B-B’之剖面示意圖。 FIG. 1 is a cross-sectional view of a display motherboard according to an embodiment of the disclosure; FIG. 2 is a schematic top view of an array motherboard according to an embodiment of the disclosure; FIG. 3 is a schematic top view of an array substrate Figure 4 shows a schematic top view of an array motherboard according to another embodiment of the present invention; Figure 5 shows a schematic top view of an array motherboard according to another embodiment of the present disclosure; Figure 6 illustrates a top view of an array motherboard according to another embodiment of the present disclosure A schematic top view of an array mother board of another embodiment; FIG. 7 is a schematic top view of an array substrate according to another embodiment of the present disclosure; FIG. 8 is a schematic diagram along the section line A-A' of FIG. 7 A schematic cross-sectional view; and Figure 9 shows a schematic cross-sectional view along the line B-B' of Figure 7.
以下將以圖式及詳細說明清楚說明本揭露之精神,任何所屬技術領域中具有通常知識者在瞭解本揭露之實施例後,當可由本揭露所教示之技術,加以改變及修飾,其並不脫離本揭露之精神與範圍。舉例而言,敘述「第一特徵形成於第二特徵上方或上」,於實施例中將包含第一特徵及第二特徵 具有直接接觸;且也將包含第一特徵和第二特徵為非直接接觸,具有額外的特徵形成於第一特徵和第二特徵之間。此外,本揭露在多個範例中將重複使用元件標號以和/或文字。重複的目的在於簡化與釐清,而其本身並不會決定多個實施例以和/或所討論的設置之間的關係。 The following will clearly illustrate the spirit of the present disclosure with drawings and detailed descriptions. Any person with ordinary knowledge in the relevant technical field who understands the embodiments of the present disclosure can change and modify the techniques taught in the present disclosure. Depart from the spirit and scope of this disclosure. For example, the statement that "the first feature is formed on or on the second feature" will include the first feature and the second feature in the embodiment Have direct contact; and also include the first feature and the second feature as indirect contact, with additional features formed between the first feature and the second feature. In addition, the present disclosure will reuse component numbers and/or words in multiple examples. The purpose of repetition is to simplify and clarify, and it does not determine the relationship between multiple embodiments and/or the discussed settings.
此外,方位相對詞彙,如「在...之下」、「下面」、「下」、「上方」或「上」或類似詞彙,在本文中為用來便於描述繪示於圖式中的一個元件或特徵至另外的元件或特徵之關係。方位相對詞彙除了用來描述裝置在圖式中的方位外,其包含裝置於使用或操作下之不同的方位。當裝置被另外設置(旋轉90度或者其他面向的方位),本文所用的方位相對詞彙同樣可以相應地進行解釋。 In addition, relative terms such as "below", "below", "below", "above" or "above" or similar terms are used in this article to facilitate the description of what is shown in the diagram The relationship of one element or feature to another element or feature. In addition to describing the position of the device in the diagram, the relative position vocabulary includes the different positions of the device under use or operation. When the device is additionally set (rotated by 90 degrees or other facing orientation), the relative terms of the orientation used in this article can also be explained accordingly.
第1圖繪示根據本揭露之一實施例之顯示母板10的剖面圖。請參照第1圖,顯示母板10包括陣列母板100、對向基板102及顯示介質層104。顯示介質層104設置於陣列母板100及對向基板102之間,顯示介質層104可包括非自發光顯示介質層或自發光顯示介質層。本實施例是以非自發光顯示介質層104中的液晶材料所製作的液晶顯示面板為例來加以說明,但不以此為限。對向基板102可包括彩色濾光片基板,但不限於此。
FIG. 1 is a cross-sectional view of a
第2圖繪示根據本揭露之一實施例之陣列母板100的俯視示意圖。陣列母板100包括基板106、扇出走線FL、導電線108、資料線DL、掃描線SL、畫素單元P及閘極驅動模組110。陣列母板100還包括位於基板106的上下側的第一源極
驅動模組112a、第二源極驅動模組112b及第三源極驅動模組112c,但本發明不以此為限。為了方便說明,第2圖中繪示了第一方向D1與第二方向D2,且第一方向D1與第二方向D2相異,例如第一方向D1與第二方向D2分別為第2圖的縱向方向與橫向方向,且其彼此呈正交關係。第一源極驅動模組112a、第二源極驅動模組112b及第三源極驅動模組112c實質上沿第二方向D2間隔。資料線DL透過扇出走線FL與第一、第二及第三源極驅動模組112a、112b、112c電性連接。導電線108連接至少二條相鄰的扇出走線FL。舉例而言,至少一條一端連接第一源極驅動模組112a的扇出走線FL透過導電線108連接鄰近的至少一條一端連接第二源極驅動模組112b的扇出走線FL,詳細而言,最靠近第二源極驅動模組112b的一端連接第一源極驅動模組112a的扇出走線FL透過導電線108連接最靠近第一源極驅動模組112a的一端連接第二源極驅動模組112b的扇出走線。至少一條連接第二源極驅動模組112b的扇出走線FL透過導電線108連接鄰近的至少一條連接第三源極驅動模組112c的扇出走線FL,詳細而言,最靠近第三源極驅動模組112c的一端連接第二源極驅動模組112b的扇出走線FL透過導電線108連接最靠近第二源極驅動模組112b的一端連接第三源極驅動模組112c的扇出走線FL。於一實施例中,導電線108沿第二方向D2延伸。換句話說,導電線108實質上平行於第二方向D2且與扇出走線FL相交。在其他實施例中,本發明可具有四個以上的源極驅動模組。
FIG. 2 is a schematic top view of an
基板106具有顯示區AA及圍繞顯示區AA之非顯
示區NA。資料線DL、掃描線SL及畫素單元P設置於顯示區AA上。扇出走線FL、導電線108、閘極驅動模組110與第一、第二及第三源極驅動模組112a、112b、112c設置於非顯示區NA上。於一實施例中,資料線DL沿第一方向D1延伸且沿第二方向D2排列,掃描線SL沿第二方向D2延伸且沿第一方向D1排列,掃描線SL與資料線DL相交。掃描線SL、資料線DL及導電線108的材質可為金屬材料或其他導電材料。例如:合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導電材料的堆疊層。基板106之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如:導電材料、金屬、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。
The
畫素單元P透過資料線DL電性連接第一、第二及第三源極驅動模組112a、112b、112c.並透過掃描線SL電性連接閘極驅動模組110。第一、第二及第三源極驅動模組112a、112b、112c用以傳遞顯示資料訊號給畫素單元P,閘極驅動模組110用以傳遞閘極驅動訊號給畫素單元P。閘極驅動模組110可為直接形成於基板106上的閘極驅動陣列電路(gate driver on array,GOA)。在部分實施例中,對向基板102提供共同電壓,畫素單元P可根據共同電壓以及顯示資料訊號所對應的電壓值以控制顯示介質層104來顯示對應的顯示資料。
The pixel unit P is electrically connected to the first, second, and third
於本實施例中,沿第一切割線L1及第二切割線L2裁切顯示母板10,以得到具有想要的尺寸的顯示面板,為求簡潔,於此僅繪示裁切陣列母板100來代表裁切顯示母板10。於
此,裁切陣列母板100可得到具有想要的尺寸的陣列基板100a。於本實施例中,第一切割線L1位於陣列母板100的沿第一方向D1的中心線C1的右側。第一切割線L1實質上平行於第一方向D1,第二切割線L2實質上平行於第二方向D2。第一切割線L1及第二切割線L2通過顯示區AA。具體而言,第一切割線L1通過扇出走線FL。裁切的方法例如為使用刀輪、鑽石刀或雷射。於本實施例中,由於是使用裁切的方法來得到想要的尺寸的顯示面板,因此可藉由移動第一切割線L1及第二切割線L2的位置,來獲得具有想要的尺寸的顯示面板,而毋須設計新的光罩圖案,如此一來,可同時達到顯示面板尺寸彈性化及節省成本的優點。於其他實施例中,裁切顯示母板10可在顯示介質層104未設置於陣列母板100及對向基板102之間的狀態下執行,在裁切之後才設置顯示介質層104於兩者之間。本發明一實施例之陣列基板100a可適用於扭轉向列型(Twisted Nematic,TN)顯示面板或垂直配向型(Vertical Alignment,VA)顯示面板。且適用於常態黑模式(normally black)或常態白模式(normally white)顯示面板。
In this embodiment, the
第3圖繪示陣列基板100a的俯視示意圖。此時,非顯示區NA鄰接顯示區AA之第一側114及第二側116。詳細而言,閘極驅動模組110位於鄰接顯示區AA之第一側114的非顯示區NA上,第二、第三源極驅動模組112b、112c位於鄰接顯示區AA之第二側116的非顯示區NA上,其中第二源極驅動模組112b比第三源極驅動模組112c更靠近第一切割線L1(見第2圖),換言之,第二源極驅動模組112b比第三源極驅動模組112c
更靠近非顯示區NA的第四側120。於一實施例中,第一側114實質上平行於第一方向D1,第二側116實質上平行於第二方向D2。顯示區AA還具有第三側118,非顯示區NA具有第四側120,顯示區AA之第三側118與非顯示區NA之第四側120連接,具體而言,顯示區AA之第三側118的一端與非顯示區NA之第四側120的一端連接。於一實施例中,顯示區AA之第三側118與非顯示區NA之第四側120沿第一方向D1延伸,換言之,顯示區AA之第三側118可實質上平行於非顯示區NA之第四側120。
FIG. 3 shows a schematic top view of the
被第一切割線L1通過的扇出走線FL定義為第一扇出走線FL1,一端與第二源極驅動模組112b連接並透過導電線108與第一扇出走線FL1連接的扇出走線FL定義為第二扇出走線FL2,一端與第二源極驅動模組112b連接且不接觸與第一扇出走線FL1連接之導電線108之扇出走線FL定義為第三扇出走線FL3,一端與第三源極驅動模組112c連接之扇出走線FL定義為第四扇出走線FL4。第三扇出走線FL3位於第四扇出走線FL4及第一扇出走線FL1之間。換言之,第一扇出走線FL1具有斷開部FL1a,而第二扇出走線FL2維持一端與源極驅動模組(例如:第二源極驅動模組112b)連接且另一端與資料線DL連接。由於第一切割線L1通過第一扇出走線FL1,因此第一扇出走線FL1具有與非顯示區NA之邊緣(例如:非顯示區NA之第四側120)實質上切齊之一端。換言之,第一扇出走線FL1具有與基板106之邊緣實質上切齊之一端。於本實施例中,第一扇出走線FL1比第二扇出走線FL2更靠近非顯示區NA之邊緣。換
言之,第一扇出走線FL1比第二扇出走線FL2更靠近非顯示區NA之第四側120。
The fan-out wiring FL passed by the first cutting line L1 is defined as the first fan-out wiring FL1, one end of which is connected to the second
分別與第一扇出走線FL1、第二扇出走線FL2、第三扇出走線FL3及第四扇出走線FL4電性連接的畫素單元P定義為第一畫素單元P1、第二畫素單元P2、第三畫素單元P3及第四畫素單元P4。第一畫素單元P1比第二畫素單元P2更靠近顯示區AA之邊緣(例如:顯示區AA之第三側118)。由於第一扇出走線FL1被截斷與第一源極驅動模組112a(見第2圖)之間的連結,與第一扇出走線FL1連接的資料線DL無法傳遞來自第一源極驅動模組112a的顯示資料訊號給第一畫素單元P1。
The pixel units P electrically connected to the first fan-out wiring FL1, the second fan-out wiring FL2, the third fan-out wiring FL3, and the fourth fan-out wiring FL4, respectively, are defined as the first pixel unit P1 and the second pixel Unit P2, third pixel unit P3, and fourth pixel unit P4. The first pixel unit P1 is closer to the edge of the display area AA (for example, the
來自第二源極驅動模組112b的顯示資料訊號依序經由第二扇出走線FL2及資料線DL而傳遞至第二畫素單元P2。由於第一扇出走線FL1透過導電線108與第二扇出走線FL2連接,因此,來自第二源極驅動模組112b的顯示資料訊號可以依序經由第二扇出走線FL2、導電線108、第一扇出走線FL1及資料線DL而傳遞給第一畫素單元P1,使第一畫素單元P1可以顯示與第二畫素單元P2相同的畫面。因此,即使與第一扇出走線FL1連接的資料線DL無法傳遞來自第一源極驅動模組112a的顯示資料訊號給第一畫素單元P1,資料線DL可以傳遞來自第二源極驅動模組112b的顯示資料訊號給第一畫素單元P1。舉例而言,可藉由使第二畫素單元P2顯示暗態,達到使第一畫素單元P1亦顯示暗態的效果(因為第一畫素單元P1與第二畫素單元P2透過導電線108電性連接),來避免顯示面板沿第一切割線L1(見第2圖)之邊緣(例如靠近顯示區AA之第三側
118之區域)顯示品質降低的問題。換言之,使第二源極驅動模組112b傳遞黑畫面顯示資料訊號依序經由第二扇出走線FL2、導電線108及資料線DL傳遞至第一畫素單元P1及依序經由第二扇出走線FL2及資料線DL傳遞至第二畫素單元P2,達到使第一畫素單元P1及第二畫素單元P2同時顯示暗態的效果,而有效避免顯示面板裁切處之品質降低的問題。
The display data signal from the second
第一畫素單元P1及第二畫素單元P2比第三畫素單元P3及第四畫素單元P4更靠近基板106之邊緣,換言之,第一畫素單元P1及第二畫素單元P2比第三畫素單元P3及第四畫素單元P4更靠近顯示區AA之第三側118。於一實施例中,第一畫素單元P1與基板106之間的最小距離S1為約25微米至約200微米之間,第二畫素單元P2與基板106之間的最小距離S2為約50微米至約400微米之間。因此,顯示區AA之正常顯示的面積範圍大致上不受到裁切顯示母板10而被影響。
The first pixel unit P1 and the second pixel unit P2 are closer to the edge of the
於一實施例中,導電線108具有一部分位於第三扇出走線FL3及第四扇出走線FL4之間,以使第三扇出走線FL3連接第四扇出走線FL4。藉由沿第一斷開線CUT1切斷導電線108的此部分,來斷開以導電線108相連接的第三扇出走線FL3及第四扇出走線FL4,使同行(例如:受同一條資料線DL所控制)之各第三畫素單元P3及各第四畫素單元P4顯示各自的顯示畫面,作為顯示面板之顯示畫面的用途。具體而言,於一實施例中,扇出走線FL(例如:第一扇出走線FL1、第二扇出走線FL2、第三扇出走線FL3及第四扇出走線FL4)、資料線DL、掃描線SL及導電線108由同一層圖案化導電層所構成。換
句話說,毋須多一道製程來形成導電線108來連接第一扇出走線FL1及第二扇出走線FL2,並且,藉由斷開以導電線108相連接的第三扇出走線FL3及第四扇出走線FL4,即可以達到顯示面板之正常顯示畫面的效果,如此一來,可同時達到顯示面板之尺寸彈性化及節省成本、時間的優點。
In one embodiment, a part of the
第4圖繪示根據本發明另一實施例之陣列基板100b的俯視示意圖。於一實施例中,可以藉由沿第二斷開線CUT2斷開以導電線108相連接的第二扇出走線FL2,使第二畫素單元P2部分地顯示暗態且部分地正常顯示想要的顯示畫面。具體而言,藉由斷開以導電線108相連的第二扇出走線FL2,使第二扇出走線FL2具有第一組FL2a及第二組FL2b,第一組FL2a的第二扇出走線FL2仍藉由導電線108與第一扇出走線FL1連接,第二組FL2b的第二扇出走線FL2與第一組FL2a的第二扇出走線FL2之間的導電線108被切斷。使電性連接第一組FL2a的第二扇出走線FL2的第二畫素單元P2顯示暗態,使電性連接第二組FL2b的第二扇出走線FL2的第二畫素單元P2顯示正常畫面。如此一來,可以根據想要的顯示暗態之面積範圍,或是根據想要的正常顯示之面積範圍,來彈性選擇第一組FL2a之第二扇出走線FL2及第二組FL2b之第二扇出走線FL2的數目,達到顯示面板之顯示面積彈性化的優點。第2圖至第4圖中繪示之導電線108各連接兩條相鄰的扇出走線FL,但本發明不以此為限,導電線108可依實際需求各連接三條以上相鄰的扇出走線FL。應理解,所述第一斷開線CUT1及第二斷開線CUT2並非實體線路,而是表示導電線108被切斷的狀態。
FIG. 4 is a schematic top view of an
第5圖繪示根據本揭露之另一實施例之陣列母板200的俯視示意圖。第5圖與第2圖之差異在於第一切割線L1的位置,具體而言,於本實施例中,第一切割線L1位於顯示母板10的沿第一方向D1的中心線C1的左側。由於導電線108亦連接第二扇出走線FL2及第三扇出走線FL3,因此即使沿第一切割線L1來裁切顯示母板10,仍可以採用上述之作法來避免顯示面板之裁切處之顯示品質降低的問題,並同時得到具有想要的顯示面積的顯示面板,如此一來,因為無須區隔顯示母板10之左側與右側才沿第一切割線L1裁切顯示母板10,而提升了顯示母板10之裁切簡易度及裁切效率。詳細描述如第2圖至第4圖所述,為求簡潔於此不再重複論述。
FIG. 5 is a schematic top view of an
第1圖至第5圖之實施例繪示導電線108與扇出走線FL為同層圖案化導電層所構成。於其他實施例中,導電線108亦可與扇出走線FL為不同層圖案化導電層所構成,這將在下面作更詳細的敘述。
The embodiments in FIG. 1 to FIG. 5 show that the
第6圖至第9圖繪示導電線108與扇出走線FL為不同層圖案化導電層所構成。第6圖繪示根據本揭露之另一實施例之陣列母板300的俯視示意圖。第6圖所繪示之實施例與第1圖至第5圖所繪示之實施例之差異在於第5圖繪示之實施例之第一切割線L1及第二切割線L2只裁切陣列母板300,裁切完陣列母板300後才進行對向基板102及液晶層的組裝,並且,本實施例之陣列母板300不具有導電線108。沿第一切割線L1及第二切割線L2裁切陣列母板300,以得到具有想要的尺寸的陣列基板300a(見第7圖)。裁切陣列母板300的方法可類似第2圖所
述的裁切方法,於此不再重複說明。
FIGS. 6-9 show that the
第7圖繪示陣列基板300a之俯視示意圖。此時,非顯示區NA鄰接顯示區AA之第一側114及第二側116。詳細而言,閘極驅動模組110位於鄰接顯示區AA之第一側114的非顯示區NA上,第二、第三源極驅動模組112b、112c位於鄰接顯示區AA之第二側116的非顯示區NA上。
FIG. 7 is a schematic top view of the
被第一切割線L1通過的扇出走線FL定義為第一扇出走線FL1。換言之,第一扇出走線FL1具有斷開部FL1a。由於第一切割線L1通過第一扇出走線FL1,因此第一扇出走線FL1具有與非顯示區NA之邊緣(例如:非顯示區NA之第四側120)實質上切齊之一端。換言之,第一扇出走線FL1具有與基板106之邊緣實質上切齊之一端。與第一扇出走線FL1連接的畫素單元P定義為第一畫素單元P1,與第一扇出走線FL1及第一畫素單元P1連接的資料線DL定義為第一資料線DL1。第一畫素單元P1與基板106之間的最小距離S1為約25微米至約200微米之間。由於第一扇出走線FL1被截斷與第一源極驅動模組112a之間的連結,來自第一源極驅動模組112a的顯示資料訊號無法透過第一扇出走線FL1及第一資料線DL1傳遞給第一畫素單元P1,使第一畫素單元P1無法呈現想要的顯示畫面。
The fan-out wiring FL passed by the first cutting line L1 is defined as the first fan-out wiring FL1. In other words, the first fan-out wiring FL1 has a disconnection portion FL1a. Since the first cutting line L1 passes through the first fan-out wiring FL1, the first fan-out wiring FL1 has an end substantially flush with the edge of the non-display area NA (for example, the
於一實施例中,設置導電線108於鄰接顯示區AA之第二側116的非顯示區NA,以使第一扇出走線FL1與至少一相鄰的扇出走線FL連接。沒有被第一切割線L1通過且透過導電線108與第一扇出走線FL1連接的扇出走線FL定義為第二扇出走線FL2,其餘之扇出走線FL定義為第三扇出走線FL3。第
二扇出走線FL2位於第三扇出走線FL3及第一扇出走線FL1之間。換句話說,導電線108設置於第一扇出走線FL1及第二扇出走線FL2之間。第一扇出走線FL1及第二扇出走線FL2透過導電線108電性連接。於本實施例中,第一扇出走線FL1比第二扇出走線FL2更靠近非顯示區NA之邊緣(例如非顯示區NA之第四側120)。而第二扇出走線FL2及第三扇出走線FL3維持一端與源極驅動模組(例如:第二源極驅動模組112b、第三源極驅動模組112c)連接且另一端與資料線DL連接。分別與第二扇出走線FL2及第三扇出走線FL3電性連接的畫素單元P定義為第二畫素單元P2及第三畫素單元P3。第二畫素單元P2與基板106之間的最小距離S2為約50微米至約400微米之間。第一畫素單元P1比第二畫素單元P2更靠近顯示區AA之邊緣(例如顯示區AA之第三側118)。分別連接第二扇出走線FL2及第三扇出走線FL3的資料線DL定義為第二資料線DL2及第三資料線DL3。如此一來,來自第二源極驅動模組112b的顯示資料訊號依序經由第二扇出走線FL2及第二資料線DL2而傳遞至第二畫素單元P2。由於第一扇出走線FL1透過導電線108與第二扇出走線FL2連接,因此,來自第二源極驅動模組112b的顯示資料訊號可以依序經由第二扇出走線FL2、導電線108、第一扇出走線FL1及第一資料線DL1而傳遞給第一畫素單元P1。在陣列基板300a與對向基板102、顯示介質層104組裝成顯示面板後,可使第一畫素單元P1可以顯示與第二畫素單元P2相同的畫面。舉例而言,藉由使第一畫素單元P1與第二畫素單元P2呈現暗態,避免顯示面板的裁切處之顯示品質不佳的問題。
In one embodiment, the
區域R1及區域R2分別為第一畫素單元P1及第二畫素單元P2的放大示意圖。第一畫素單元P1包括第一主動元件T1及第一畫素電極PE1,第一畫素電極PE1電性連接第一主動元件T1。第一主動元件T1包括閘極G、通道層(未繪示)、源極S以及汲極D。閘極G、汲極D及源極S例如是金屬材料。在本實施例中,第一主動元件T1與對應的掃描線SL及對應的資料線DL電性連接。具體來說,閘極G與掃描線SL電性連接。源極S與資料線DL電性連接,汲極D與畫素電極電性連接。第一主動元件T1可以是底部閘極型薄膜電晶體或是頂部閘極型薄膜電晶體,但本發明不限於此。第二畫素單元P2包括第二主動元件T2及第二畫素電極PE2,第二畫素電極PE2與第二主動元件T2電性連接,第二畫素單元P2的結構類似於第一畫素單元P1,故於此不再重複贅述。 The area R1 and the area R2 are respectively enlarged schematic views of the first pixel unit P1 and the second pixel unit P2. The first pixel unit P1 includes a first active device T1 and a first pixel electrode PE1, and the first pixel electrode PE1 is electrically connected to the first active device T1. The first active device T1 includes a gate G, a channel layer (not shown), a source S and a drain D. The gate electrode G, the drain electrode D, and the source electrode S are, for example, metal materials. In this embodiment, the first active device T1 is electrically connected to the corresponding scan line SL and the corresponding data line DL. Specifically, the gate electrode G is electrically connected to the scan line SL. The source electrode S is electrically connected to the data line DL, and the drain electrode D is electrically connected to the pixel electrode. The first active device T1 may be a bottom gate type thin film transistor or a top gate type thin film transistor, but the invention is not limited thereto. The second pixel unit P2 includes a second active element T2 and a second pixel electrode PE2. The second pixel electrode PE2 is electrically connected to the second active element T2. The structure of the second pixel unit P2 is similar to the first pixel. Unit P1, so it will not be repeated here.
第8圖繪示沿第7圖之剖線A-A’之剖面示意圖。第9圖繪示沿第7圖之剖線B-B’之剖面示意圖。請同時參照第7圖至第9圖,於本實施例中,資料線DL及汲極D為同一層圖案化導電層所構成。陣列母板300(或陣列基板300a)具有位於基板106上之第一絕緣層IL1、第二絕緣層IL2及第三絕緣層IL3。於本實施例中,第一絕緣層IL1可為閘極絕緣層且位於閘極G(未繪示於第8、9圖)上,第二絕緣層IL2位於通道層(未繪示)及源極S(未繪示於第8、9圖)、汲極D、資料線DL(例如:第一資料線DL1及第二資料線DL2)及扇出走線FL(例如:第一扇出走線FL1、第二扇出走線FL2及第三扇出走線FL3)之間。第三絕緣層IL3位於汲極D與資料線DL上。
Fig. 8 is a schematic cross-sectional view taken along the line A-A' of Fig. 7. Figure 9 is a schematic cross-sectional view taken along the line B-B' of Figure 7; Please refer to FIGS. 7-9 at the same time. In this embodiment, the data line DL and the drain electrode D are formed by the same patterned conductive layer. The array mother board 300 (or the
於本實施例中,導電線108與扇出走線FL由不同層圖案化導電層所構成。於一實施例中,導電線108與第一扇出走線FL1及與第二扇出走線FL2之間的連接為先設置導電線108,再透過熔接第一扇出走線FL1及導電線108的交錯處與第二扇出走線FL2與導電線108的交錯處,以形成第一扇出走線FL1及導電線108的熔接點與第二扇出走線FL2及導電線108的熔接點。於其他實施例中,導電線108可透過位於第一接觸洞TH1的第一導電材料122與第一扇出走線FL1電性連接,並且,導電線108可透過位於第二接觸洞TH2的第二導電材料124與第二扇出走線FL2電性連接。在一實施例中,第二絕緣層IL2位於第一導電材料122及第二導電材料124上。於一實施例中,第一導電材料122及第二導電材料124可與畫素電極(例如第一畫素電極PE1、第二畫素電極PE2)為同層圖案化導電層所構成,而毋須多一道製程來形成第一導電材料122及第二導電材料124,達到節省成本及時間的優點。於一實施例中,第一導電材料122之材質、第二導電材料124之材質及畫素電極之材質相同。舉例而言,第一導電材料122及第二導電材料124之材質可為金屬材料或其他導電材料。例如:合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導電材料的堆疊層。舉例而言,第一導電材料122及第二導電材料124之材質可為氧化銦錫或者是氧化銦鋅。
In this embodiment, the
於一實施例中,切斷位於第三資料線DL3及第二資料線DL2之間的掃描線SL的一部分,使掃描線SL具有分別
面對第二資料線DL2的斷面及面對第三資料線DL3的斷面。如此一來,使第一畫素單元P1及第二畫素單元P2不接收到來自閘極驅動模組110的閘極驅動訊號。於一實施例中,沿第三切割線L3切斷位於第三資料線DL3及第二資料線DL2之間的掃描線SL,換言之,第三切割線L3通過位於第三資料線DL3及第二資料線DL2之間的每一列掃描線SL,使位於第三切割線L3右側的畫素單元P(例如:第一畫素單元P1及第二畫素單元P2)與閘極驅動模組110之間的連結被斷開,第三切割線L3通過顯示區AA且實質上平行於第一方向D1。裁切的方法例如為雷射切割。
In one embodiment, a part of the scan line SL located between the third data line DL3 and the second data line DL2 is cut, so that the scan line SL has separate
The section facing the second data line DL2 and the section facing the third data line DL3. In this way, the first pixel unit P1 and the second pixel unit P2 do not receive the gate driving signal from the
於一實施例中,設置橋接線126於位於第三切割線L3右側的資料線DL及對應的畫素單元P的畫素電極之間,舉例而言,設置橋接線126於第一資料線DL1及第一畫素電極PE1之間及第二資料線DL2及第二畫素電極PE2之間,以使第一資料線DL1透過橋接線126電性連接第一畫素電極PE1,並使第二資料線DL2透過橋接線126電性連接第二畫素電極PE2。如此一來,來自第二源極驅動模組112b的顯示資料訊號可依序通過第二扇出走線FL2、第二資料線DL2及橋接線126傳遞至第二畫素電極PE2,使第二畫素單元P2呈現想要的顯示畫面,並且,來自第二源極驅動模組112b的顯示資料訊號亦可依序通過第二扇出走線FL2、導電線108、第一扇出走線FL1、第一資料線DL1及橋接線126傳遞至第一畫素電極PE1,使第一畫素單元P1呈現想要的顯示畫面,而由於第一扇出走線FL1與第二扇出走線FL2透過導電線108電性連接(如前所述),如此
一來,無須透過閘極驅動模組110而可僅透過第二源極驅動模組112b即可使第一畫素單元P1及第二畫素單元P2呈現相同的想要的顯示畫面,使操作過程簡易化。舉例而言,使第一畫素單元P1與第二畫素單元P2呈現暗態,來避免顯示面板之裁切處的顯示品質不佳的問題。
In one embodiment, a
橋接線126位於基板106之顯示區AA且位於第二絕緣層IL2上。於一實施例中,橋接線126可透過第三接觸洞TH3電性連接第一資料線DL1及第二資料線DL2且透過第四接觸洞TH4電性連接汲極D。舉例而言,第三接觸洞TH3可與第四接觸洞TH4同時形成,如此一來,可以達到節省製程時間的優點,但本發明不以此為限,於其他實施例中,第三接觸洞TH3與第四接觸洞TH4亦可在相異時間形成。於其他實施例中,可透過熔接橋接線126及第一資料線DL1的交錯處及橋接線126與第一畫素電極PE1的交錯處,以形成橋接線126及第一資料線DL1的熔接點W1與橋接線126及第一畫素電極PE1的熔接點W2,及透過熔接橋接線126及第二資料線DL2的交錯處及橋接線126與第二畫素電極PE2的交錯處,以形成橋接線126及第二資料線DL2的熔接點W3與橋接線126及第二畫素電極PE2的熔接點W4。
The
於一實施例中,橋接線126與畫素電極(例如第一畫素電極PE1及第二畫素電極PE2)為同一層圖案化導電層所構成,如此一來,毋須多一道製程來形成橋接線126來連接第一資料線DL1及第二資料線DL2,即可以達到顯示面板之正常顯示畫面的效果,如此一來,可同時達到顯示面板之尺寸彈性
化及節省成本、時間的優點。橋接線126之材質可為金屬材料或其他導電材料。例如:合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導電材料的堆疊層。
In one embodiment, the
綜上所述,本發明一實施例的陣列基板包括基板及設置於基板上之第一扇出走線、第一資料線、第二扇出走線、第二資料線、導電線、第一畫素單元及第二畫素單元,第一扇出走線及第二扇出走線分別透過第一資料線及第二資料線與第一畫素單元及第二畫素單元連接,第一扇出走線具有一端與第一資料線連接且另一端與基板之邊緣切齊,第一扇出走線透過導電連接第二扇出走線,使來自源極驅動模組的顯示資料訊號可依序經由第二扇出走線、導電線及第一扇出走線傳遞至第一畫素單元,如此一來,第一畫素單元可與第二畫素單元顯示相同畫面,並,藉由使第一畫素單元及第二畫素單元呈現暗態,來避免陣列基板之裁切處之顯示品質不佳的問題。 In summary, the array substrate of an embodiment of the present invention includes a substrate and a first fan-out trace, a first data line, a second fan-out trace, a second data line, a conductive line, and a first pixel disposed on the substrate. Unit and second pixel unit, the first fan-out wiring and the second fan-out wiring are respectively connected to the first pixel unit and the second pixel unit through the first data line and the second data line, the first fan-out wiring has One end is connected to the first data line and the other end is aligned with the edge of the substrate. The first fan-out trace is electrically connected to the second fan-out trace, so that the display data signal from the source driver module can be sequentially routed through the second fan-out The wire, the conductive wire and the first fan-out wire are transferred to the first pixel unit. In this way, the first pixel unit and the second pixel unit can display the same screen, and by making the first pixel unit and the second pixel unit The two-pixel unit is in a dark state to avoid the problem of poor display quality at the cutout of the array substrate.
以上概述數個實施方式或實施例的特徵,使所屬領域中具有通常知識者可以從各個方面更加瞭解本揭露。本技術領域中具有通常知識者應可理解,且可輕易地以本揭露為基礎來設計或修飾其他製程及結構,並以此達到相同的目的及/或達到在此介紹的實施方式或實施例相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的揭露精神與範圍。在不背離本揭露的精神與範圍之前提下,可對本揭露進行各種改變、置換或修改。 The above summarizes the features of several implementations or embodiments, so that those with ordinary knowledge in the field can better understand the disclosure from various aspects. Those skilled in the art should understand, and can easily design or modify other processes and structures based on this disclosure, so as to achieve the same purpose and/or to achieve the implementations or embodiments introduced herein The same advantages. Those skilled in the art should also understand that these equivalent structures do not deviate from the spirit and scope of the disclosure. Without departing from the spirit and scope of this disclosure, various changes, substitutions or modifications can be made to this disclosure.
100a‧‧‧陣列基板 100a‧‧‧Array substrate
106‧‧‧基板 106‧‧‧Substrate
108‧‧‧導電線 108‧‧‧Conductive wire
110‧‧‧閘極驅動模組 110‧‧‧Gate drive module
112b‧‧‧第二源極驅動模組 112b‧‧‧Second source driver module
112c‧‧‧第三源極驅動模組 112c‧‧‧Third source driver module
114‧‧‧第一側 114‧‧‧First side
116‧‧‧第二側 116‧‧‧Second side
118‧‧‧第三側 118‧‧‧Third side
120‧‧‧第四側 120‧‧‧Fourth side
AA‧‧‧顯示區 AA‧‧‧display area
CUT1‧‧‧第一斷開線 CUT1‧‧‧First disconnect
D1‧‧‧第一方向 D1‧‧‧First direction
D2‧‧‧第二方向 D2‧‧‧Second direction
DL‧‧‧資料線 DL‧‧‧Data line
FL1‧‧‧第一扇出走線 FL1‧‧‧First fan out wiring
FL1a‧‧‧斷開部 FL1a‧‧‧Disconnect part
FL2‧‧‧第二扇出走線 FL2‧‧‧Second fan out wiring
FL3‧‧‧第三扇出走線 FL3‧‧‧The third fan-out wiring
FL4‧‧‧第四扇出走線 FL4‧‧‧The fourth fan out wiring
NA‧‧‧非顯示區 NA‧‧‧Non-display area
S1‧‧‧間距 S1‧‧‧Pitch
S2‧‧‧間距 S2‧‧‧Pitch
P1‧‧‧第一畫素單元 P1‧‧‧The first pixel unit
P2‧‧‧第二畫素單元 P2‧‧‧Second pixel unit
P3‧‧‧第三畫素單元 P3‧‧‧The third pixel unit
P4‧‧‧第四畫素單元 P4‧‧‧Fourth pixel unit
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108114797A TWI699586B (en) | 2019-04-26 | 2019-04-26 | Array substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108114797A TWI699586B (en) | 2019-04-26 | 2019-04-26 | Array substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI699586B true TWI699586B (en) | 2020-07-21 |
TW202040227A TW202040227A (en) | 2020-11-01 |
Family
ID=72602135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108114797A TWI699586B (en) | 2019-04-26 | 2019-04-26 | Array substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI699586B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024197988A1 (en) * | 2023-03-31 | 2024-10-03 | 武汉华星光电技术有限公司 | Display device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201024874A (en) * | 2008-12-25 | 2010-07-01 | Chi Mei Optoelectronics Corp | Thin film transistor array substrate of liquid crystal display module and method for repairing the same |
TWI635568B (en) * | 2017-10-18 | 2018-09-11 | 友達光電股份有限公司 | Device substrate |
US20180267378A1 (en) * | 2017-03-17 | 2018-09-20 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display panel and liquid crystal device |
CN108614378A (en) * | 2018-05-08 | 2018-10-02 | 深圳市华星光电技术有限公司 | Array substrate, liquid crystal display and electronic equipment |
CN108920009A (en) * | 2018-07-24 | 2018-11-30 | 武汉华星光电技术有限公司 | Touch display screen, display device and its restorative procedure |
-
2019
- 2019-04-26 TW TW108114797A patent/TWI699586B/en active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201024874A (en) * | 2008-12-25 | 2010-07-01 | Chi Mei Optoelectronics Corp | Thin film transistor array substrate of liquid crystal display module and method for repairing the same |
US20180267378A1 (en) * | 2017-03-17 | 2018-09-20 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display panel and liquid crystal device |
TWI635568B (en) * | 2017-10-18 | 2018-09-11 | 友達光電股份有限公司 | Device substrate |
CN108614378A (en) * | 2018-05-08 | 2018-10-02 | 深圳市华星光电技术有限公司 | Array substrate, liquid crystal display and electronic equipment |
CN108920009A (en) * | 2018-07-24 | 2018-11-30 | 武汉华星光电技术有限公司 | Touch display screen, display device and its restorative procedure |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024197988A1 (en) * | 2023-03-31 | 2024-10-03 | 武汉华星光电技术有限公司 | Display device |
Also Published As
Publication number | Publication date |
---|---|
TW202040227A (en) | 2020-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11604392B2 (en) | Active matrix substrate and display panel | |
US8023059B2 (en) | Array substrate of liquid crystal display, method of repairing same, and liquid crystal display | |
JP5405726B2 (en) | Driving chip, display device including the same, and repair method | |
US8189132B2 (en) | Liquid crystal display and substrate thereof | |
JP2007011368A (en) | Display panel, display device having the same, and manufacturing method thereof | |
TWI711852B (en) | Display panel and manufacturing method thereof | |
JP2004361722A (en) | Display device | |
TW200813540A (en) | Liquid crystal display | |
WO2021227112A1 (en) | Array substrate, display panel having same, and display device | |
JP2007219046A (en) | Liquid crystal display panel | |
KR101621559B1 (en) | Liquid crystal display device | |
TWI699586B (en) | Array substrate and manufacturing method thereof | |
US6791634B2 (en) | Display device having connecting pads crossing a spare line | |
JP2005301308A (en) | Display apparatus and liquid crystal display device | |
KR20080022716A (en) | Thin film transistor substrate and liquid crystal display having the same | |
KR100517135B1 (en) | Thin film transistor substrate | |
JPH10170946A (en) | Liquid crystal display device | |
KR100734232B1 (en) | method for fabricating liquid crystal display device | |
JPH08262487A (en) | Liquid crystal display device and its production | |
JP3311838B2 (en) | Liquid crystal display | |
JP2007219047A (en) | Liquid crystal display panel | |
JPH07191339A (en) | Liquid crystal display device | |
JP4946740B2 (en) | WIRING BOARD, ELECTRO-OPTICAL DEVICE HAVING THE WIRING BOARD, AND ELECTRONIC DEVICE | |
JP4440941B2 (en) | Display device | |
KR20070044204A (en) | Liquid crystal display device |