JP4946740B2 - WIRING BOARD, ELECTRO-OPTICAL DEVICE HAVING THE WIRING BOARD, AND ELECTRONIC DEVICE - Google Patents

WIRING BOARD, ELECTRO-OPTICAL DEVICE HAVING THE WIRING BOARD, AND ELECTRONIC DEVICE Download PDF

Info

Publication number
JP4946740B2
JP4946740B2 JP2007229815A JP2007229815A JP4946740B2 JP 4946740 B2 JP4946740 B2 JP 4946740B2 JP 2007229815 A JP2007229815 A JP 2007229815A JP 2007229815 A JP2007229815 A JP 2007229815A JP 4946740 B2 JP4946740 B2 JP 4946740B2
Authority
JP
Japan
Prior art keywords
wiring
signal
wiring board
wirings
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007229815A
Other languages
Japanese (ja)
Other versions
JP2009063691A (en
Inventor
正明 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007229815A priority Critical patent/JP4946740B2/en
Publication of JP2009063691A publication Critical patent/JP2009063691A/en
Application granted granted Critical
Publication of JP4946740B2 publication Critical patent/JP4946740B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Structure Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置において、電気光学パネルと外部回路とを接続するのに用いられるフレキシブル基板等の配線基板、及び該配線基板を備えてなる電気光学装置、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a wiring board such as a flexible substrate used to connect an electro-optical panel and an external circuit in an electro-optical device such as a liquid crystal device, an electro-optical device including the wiring board, and the electric The present invention relates to a technical field of an electronic apparatus including an optical device such as a liquid crystal projector.

この種の配線基板では、ノイズ、伝送される信号の品質低下等を防止することが図られる。例えば、特許文献1には、表示装置に使用され、小振幅の差動信号を伝送する平衡伝送線路の少なくとも一端にコモンモードフィルタを接続する技術が記載されている。特許文献2には、差動信号を伝送する一対の伝送線路を基板上において線対称に配置する技術が記載されている。   With this type of wiring board, it is possible to prevent noise, deterioration in the quality of transmitted signals, and the like. For example, Patent Document 1 describes a technique in which a common mode filter is connected to at least one end of a balanced transmission line that is used in a display device and transmits a differential signal having a small amplitude. Patent Document 2 describes a technique in which a pair of transmission lines that transmit differential signals are arranged symmetrically on a substrate.

特開平10−271048号公報Japanese Patent Laid-Open No. 10-271048 特開平11−186674号公報Japanese Patent Laid-Open No. 11-186664

しかしながら、上述の背景技術によれば、複数の伝送方式に対応していない、或いは少なくとも複数の伝送方式に適していないという技術的問題点がある。仮に、基板上に、一の伝送方式に対応する配線、及び他の伝送方式に対応する配線が併設されたとしても、例えば配線基板の幅が増加してしまう等の技術的問題点がある。   However, according to the background art described above, there is a technical problem that it does not support a plurality of transmission schemes or is not suitable for at least a plurality of transmission schemes. Even if a wiring corresponding to one transmission method and a wiring corresponding to another transmission method are provided on the substrate, there are technical problems such as an increase in the width of the wiring substrate.

本発明は、例えば上記問題点に鑑みてなされたものであり、複数の伝送方式に対応しつつ、効率的に配線を配置すると共に、伝送品質等を維持することができる配線基板、及び該配線基板を備える電気光学装置、並びに電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems, for example, and is capable of efficiently arranging wiring while maintaining transmission quality and the like, while supporting a plurality of transmission methods, and the wiring It is an object to provide an electro-optical device including a substrate and an electronic device.

本発明の配線基板は、上記課題を解決するために、基板と、該基板上に、前記基板上で平面的に見てストライプ状に配列された複数の第1配線及び複数の第2配線とを備え、前記複数の第1配線は、少なくとも部分的に、第1伝送方式で使用される際に、伝送すべき対をなす第1信号に対応して、相隣接する2本で対をなす信号配線として機能し、第2伝送方式で使用される際に、伝送すべき相互から独立した第2信号に対応して、相互から独立した信号配線として夫々機能するように構成されており、前記複数の第2配線は、少なくとも部分的に、前記複数の第1配線の配列上で前記複数の第1配線がなす第n(但し、nは自然数)番目の対と第n+1番目の対との間に配置されており、前記第1伝送方式で使用される際に、共通にグランド配線として機能し、前記第2伝送方式で使用される際に、前記第2信号に対応して、相互から独立した信号配線として夫々機能するように構成されている。   In order to solve the above problems, a wiring board of the present invention includes a substrate, a plurality of first wirings and a plurality of second wirings arranged on the substrate in a stripe shape when viewed in plan on the substrate. The plurality of first wirings form a pair of two adjacent lines corresponding to a first signal forming a pair to be transmitted at least partially when used in the first transmission method. When functioning as a signal wiring and being used in the second transmission method, the signal wiring is configured to function as a signal wiring independent from each other, corresponding to the second signal independent from each other to be transmitted, The plurality of second wirings are at least partially formed of an nth (where n is a natural number) pair and an (n + 1) th pair formed by the plurality of first wirings on the array of the plurality of first wirings. When used in the first transmission method, the ground wiring is commonly used And function, as used in the second transmission mode, in response to the second signal, is configured to function each as a separate signal lines from each other.

本発明の配線基板によれば、当該配線基板は、例えば単層基板である基板と、該基板上に、前記基板上で平面的に見てストライプ上に配列された複数の第1配線及び複数の第2配線とを備えている。   According to the wiring board of the present invention, the wiring board includes, for example, a single-layer board, a plurality of first wirings and a plurality of first wirings arranged on the board in stripes as viewed in plan on the board. Second wiring.

複数の第1配線は、少なくとも部分的に、例えばLVDS(Low Voltage Differential Singaling)信号を伝送する方式である第1伝送方式で使用される際に、伝送すべき対をなす第1信号(例えば、LVDS信号)に対応して、相隣接する2本で対をなす信号配線(即ち、差動線路)として機能する。他方、複数の第1配線は、例えば例えばCMOS(Complemntary Metal Oxide Semiconductor)信号又はTTL(Transistor Transistor Logic)信号を伝送する方式である第2伝送方式で使用される際に、伝送すべき相互から独立した第2信号(例えば、CMOS信号、TTL信号)に対応して、相互から独立した信号配線として夫々機能するように構成されている。   The plurality of first wirings are at least partially used, for example, in a first transmission scheme that is a scheme for transmitting a LVDS (Low Voltage Differential Signaling) signal. Corresponding to the (LVDS signal), it functions as a signal wiring (that is, a differential line) that makes a pair of two adjacent to each other. On the other hand, the plurality of first wirings are independent from each other when they are used in a second transmission method, for example, a method of transmitting a CMOS (Complementary Metal Oxide Semiconductor) signal or a TTL (Transistor Transistor Logic) signal. Corresponding to the second signal (for example, a CMOS signal or a TTL signal), they are configured to function as signal wirings independent of each other.

複数の第2配線は、少なくとも部分的に、複数の第1配線の配列上で複数の第1配線がなす第n番目の対と第n+1番目の対との間に配置されている。そして、第1伝送方式で使用される際に、共通にグランド配線として機能し、第2伝送方式で使用される際に、第2信号に対応して、相互から独立した信号配線として夫々機能するように構成されている。ここに、本発明に係る「構成されている」とは、インピーダンス、抵抗値、配線幅、配線長などの配線に係る諸元が、第1伝送方式用にグランド配線として機能するように且つ第2伝送方式用に信号配線として機能するように設定された上で、基板上に形成(例えば、成膜及びパターンニング等)されている意味である。   The plurality of second wirings are at least partially disposed between the nth pair and the (n + 1) th pair formed by the plurality of first wirings on the arrangement of the plurality of first wirings. When used in the first transmission system, it functions as a ground wiring in common, and when used in the second transmission system, it functions as a signal wiring independent of each other corresponding to the second signal. It is configured as follows. Here, “configured” according to the present invention means that the specifications related to wiring such as impedance, resistance value, wiring width, wiring length, etc. function as ground wiring for the first transmission method. This means that it is set to function as a signal wiring for the two-transmission method and is formed on the substrate (for example, film formation and patterning).

本願発明者の研究によれば、一般に、単層基板上にLVDS信号用の差動線路を形成する場合、第n番目の差動線路対と第n+1番目の差動線路対との間に、差動線路の特性インピーダンスを所定値(例えば100Ω)とするため、及びクロストーク防止のためのグランド配線が形成される。言い換えれば、グランド配線間に、一対の差動線路が形成される。そして、差動線路の特性インピーダンスを所定値とするためには、グランド配線がある程度広い面積を有することが必要である。   According to the research of the present inventor, in general, when forming a differential line for LVDS signals on a single layer substrate, between the nth differential line pair and the (n + 1) th differential line pair, In order to set the characteristic impedance of the differential line to a predetermined value (for example, 100Ω) and to prevent crosstalk, a ground wiring is formed. In other words, a pair of differential lines is formed between the ground wires. In order to set the characteristic impedance of the differential line to a predetermined value, the ground wiring needs to have a certain area.

また、ある程度広い面積を有するグランド配線が第n番目の差動線路対と第n+1番目の差動線路対との間に形成されている配線基板を、CMOS信号又はTTL信号を伝送する方式用の配線として兼用する場合、グランド配線を信号配線として使用することは極めて困難であり、CMOS信号又はTTL信号のビット数(例えば12ビット)に応じた配線数を確保するために、配線数を増やしたり、配線基板の幅を増やしたりする必要がある。更に、配線基板の幅には制限があり、基板上に形成可能な配線数にも制限があることが判明している。   Further, a wiring board in which a ground wiring having a certain area is formed between the nth differential line pair and the (n + 1) th differential line pair is used for a system for transmitting a CMOS signal or a TTL signal. When the wiring is also used, it is extremely difficult to use the ground wiring as the signal wiring. In order to secure the number of wirings according to the number of bits of the CMOS signal or the TTL signal (for example, 12 bits), the number of wirings may be increased. It is necessary to increase the width of the wiring board. Further, it has been found that the width of the wiring board is limited, and the number of wirings that can be formed on the board is also limited.

しかるに本願発明者は、LVDS信号用の差動線路の特定インピーダンスを所定値とするためのグランド配線の幅(即ち、面積)を広げなくても(例えば、差動線路の幅と同等であっても)、一対の差動線路のうち一方及び該一方に隣接するグランド配線間の距離、並びに一対の差動線路間の距離を、夫々所定距離とすれば、差動線路の特性インピーダンスを所定値とすることが可能であることを見出し、本発明では、第1伝送方式で使用される際にグランド配線として機能する第2配線を、第2伝送方式で使用される際に、信号配線として機能するように構成している。   However, the inventor of the present application does not increase the width (that is, the area) of the ground wiring for setting the specific impedance of the differential line for LVDS signals to a predetermined value (for example, it is equivalent to the width of the differential line). If the distance between one of the pair of differential lines and the ground wiring adjacent to the one and the distance between the pair of differential lines is a predetermined distance, the characteristic impedance of the differential line is a predetermined value. In the present invention, the second wiring functioning as the ground wiring when used in the first transmission system functions as the signal wiring when used in the second transmission system. It is configured to do.

尚、グランド配線の幅を広げないことによって、第n番目の差動線路対及び第n+1番目の差動線路対間においてクロストークが生じることを防止するために、第n番目の差動線路対及び第n+1番目の差動線路対間に複数のグランド配線を配置して、第n番目の差動線路対及び第n+1番目の差動線路対間の距離(即ち、ピッチ)が、例えば伝統的な幅広のグランド配線が配置されている場合と同等のピッチになるようにすればよい。   In order to prevent the occurrence of crosstalk between the nth differential line pair and the (n + 1) th differential line pair by not increasing the width of the ground wiring, the nth differential line pair And a plurality of ground lines are arranged between the (n + 1) th differential line pair and the distance (ie, pitch) between the nth differential line pair and the (n + 1) th differential line pair is, for example, traditional. What is necessary is just to make it a pitch equivalent to the case where a wide ground wiring is arrange | positioned.

これにより、複数のグランド配線があるので、対をなす差動線路への影響力については、個々のグランド配線の幅を広げることを要せずに(即ち、差動線路と同等の幅であっても)、伝統的な幅広のグランド配線と同等に機能させることができる。言い換えれば、対をなす差動線路から見れば、幅広のグランド配線が、複数のグランド配線に分割されているだけで、複数のグランド配線の合計幅や間隙を多少調整すれば、伝統的な幅広の1本のグランド配線と同一視できる。   As a result, since there are a plurality of ground lines, the influence on the differential lines forming a pair is not required to increase the width of each ground line (that is, the width is equal to that of the differential lines). Even) can function in the same way as traditional wide ground wiring. In other words, when viewed from a pair of differential lines, the wide ground wiring is simply divided into a plurality of ground wirings, and if the total width or gap of the plurality of ground wirings is slightly adjusted, the traditional wide wiring It can be regarded as one ground wiring.

尚、一対の差動線路のうち一方及び該一方に隣接するグランド配線間の距離、並びに一対の差動線路間の距離は、配線の幅、配線を形成する材料の特性値、信号の周波数等に基づいた、例えば電磁界シミュレーション等から夫々求めればよい。例えば、配線の幅が35μm(マイクロメートル)、信号の周波数が1GHz(ギガヘルツ)である場合、差動線路の特性インピーダンスを100Ωとするには、一対の差動線路のうち一方及び該一方に隣接するグランド配線間の距離を60μm、一対の差動線路間の距離を33μmとすればよい。   The distance between one of the pair of differential lines and the ground wiring adjacent to the one, and the distance between the pair of differential lines are the width of the wiring, the characteristic value of the material forming the wiring, the frequency of the signal, etc. For example, it may be obtained from an electromagnetic field simulation based on the above. For example, when the wiring width is 35 μm (micrometer) and the signal frequency is 1 GHz (gigahertz), in order to set the characteristic impedance of the differential line to 100Ω, one of the pair of differential lines and adjacent to the one The distance between the ground lines to be set may be 60 μm and the distance between the pair of differential lines may be 33 μm.

以上の結果、本発明の配線基板によれば、複数の伝送方式に対応しつつ、効率的に配線を配置すると共に、伝送品質等を維持することができる。加えて、第2配線が、伝送方式に応じて、グランド配線又は信号配線として機能することにより、当該配線基板をCMOS信号又はTTL信号を伝送する方式用の配線として使用する場合に、配線の偏り及びピン配置の偏りを回避することができる。更に、配線基板の幅及び/又は配線数の増加を抑制することによって、製造コストの増加を抑制することができる。   As a result, according to the wiring board of the present invention, it is possible to efficiently arrange the wiring and maintain the transmission quality and the like while supporting a plurality of transmission methods. In addition, since the second wiring functions as a ground wiring or a signal wiring according to the transmission method, when the wiring substrate is used as a wiring for a method for transmitting a CMOS signal or a TTL signal, the wiring bias In addition, it is possible to avoid uneven pin arrangement. Furthermore, an increase in manufacturing cost can be suppressed by suppressing an increase in the width of the wiring board and / or the number of wirings.

本発明の配線基板の一態様では、前記第2配線の幅は、前記第1配線の幅と等しい。   In one aspect of the wiring board of the present invention, the width of the second wiring is equal to the width of the first wiring.

この態様によれば、当該配線基板が、例えばCMOS信号又はTTL信号を伝送する方式用の配線として使用される際に、第1及び第2配線を信号配線として使用することができ、実用上非常に有利である。   According to this aspect, when the wiring board is used as, for example, a wiring for a system for transmitting a CMOS signal or a TTL signal, the first and second wirings can be used as the signal wiring. Is advantageous.

本発明の配線基板の他の態様では、前記第1伝送方式は、前記第1信号として、LVDS信号を伝送する方式であり、前記第2伝送方式は、前記第2信号として、CMOS信号又はTTL信号を伝送する方式である。   In another aspect of the wiring board of the present invention, the first transmission method is a method of transmitting an LVDS signal as the first signal, and the second transmission method is a CMOS signal or TTL as the second signal. This is a method for transmitting a signal.

この態様によれば、当該配線基板を、高速な信号伝送が可能なLVDS信号用の配線基板として使用できると共に、広く普及しているCMOS信号用又はTTL信号用の配線基板として使用できる。   According to this aspect, the wiring board can be used as an LVDS signal wiring board capable of high-speed signal transmission, and can be used as a widely used wiring board for CMOS signals or TTL signals.

本発明の配線基板の他の態様では、当該配線基板はフレキシブル基板である。   In another aspect of the wiring board of the present invention, the wiring board is a flexible board.

この態様によれば、可撓性のある基板上に配線が形成されるので、配線と外部回路との相対位置の自由度を高めることができ、実用上非常に有利である。   According to this aspect, since the wiring is formed on the flexible substrate, the degree of freedom of the relative position between the wiring and the external circuit can be increased, which is very advantageous in practice.

本発明の電気光学装置は、上記課題を解決するために、上述した本発明の配線基板(但し、その各種態様を含む)と、該配線基板と電気的に接続され、電気光学動作を行う電気光学パネルとを備える。   In order to solve the above-described problems, an electro-optical device of the present invention is an electric circuit that is electrically connected to the above-described wiring board of the present invention (including various aspects thereof) and performs an electro-optical operation. And an optical panel.

本発明の電気光学装置によれば、当該電気光学装置は、例えば液晶パネル等である電気光学パネルと、該電気光学パネル、及び例えば画像信号処理回路等の外部回路を電気的に接続する配線基板とを備える。その動作時には、電気光学パネルに設けられた、該電気光学パネルを駆動するための駆動回路によって、或いは、配線基板上に設けられた駆動回路によって、電気光学パネルが駆動され、その電気光学動作が行われる。即ち、その動作時には、例えばフレキシブル基板上に設けられた信号配線を伝送路として画像データ等のデータ信号が伝送されることで、例えば電気光学パネルの画素領域において、画像表示動作が行われる。   According to the electro-optical device of the present invention, the electro-optical device includes a wiring board that electrically connects the electro-optical panel such as a liquid crystal panel and the external circuit such as the image signal processing circuit and the electro-optical panel. With. During the operation, the electro-optical panel is driven by a drive circuit provided on the electro-optical panel for driving the electro-optical panel or by a drive circuit provided on the wiring board. Done. That is, during the operation, for example, an image display operation is performed in the pixel region of the electro-optical panel, for example, by transmitting a data signal such as image data using a signal wiring provided on the flexible substrate as a transmission path.

ここで、本発明の電気光学装置は、上述した本発明の配線基板を備えてなるので、複数の伝送方式に対応しつつ、効率的に配線を配置すると共に、伝送品質等を維持することができる。即ち、駆動回路から電気光学パネルへ伝送される信号を、例えば、LVDS信号としてもよいし、CMOS信号又はTTL信号としてもよい。尚、LVDS信号とするか、CMOS信号又はTTL信号とするかは、例えばコントローラによって決定すればよい。言い換えれば、仮にコントローラを交換しても、同一の電気光学パネルを使用することができ、実用上非常に有利である。   Here, since the electro-optical device of the present invention includes the above-described wiring board of the present invention, it is possible to efficiently arrange wiring and maintain transmission quality and the like while supporting a plurality of transmission methods. it can. That is, the signal transmitted from the drive circuit to the electro-optical panel may be, for example, an LVDS signal, a CMOS signal, or a TTL signal. Whether the signal is an LVDS signal, a CMOS signal, or a TTL signal may be determined by a controller, for example. In other words, even if the controller is replaced, the same electro-optical panel can be used, which is very advantageous in practice.

本発明の電気光学装置の一態様では、前記配線基板上に設けられると共に前記複数の配線の少なくとも一部に電気的に接続され、前記電気光学パネルを駆動するための駆動回路を更に備える。   According to one aspect of the electro-optical device of the present invention, the electro-optical device further includes a drive circuit that is provided on the wiring substrate and is electrically connected to at least a part of the plurality of wirings and drives the electro-optical panel.

この態様によれば、当該配線基板は、IC(Integrated Circuit)チップ搭載型の配線基板であってもよい。   According to this aspect, the wiring board may be an IC (Integrated Circuit) chip mounting type wiring board.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様を含む)を備える。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明の電気光学装置を備えてなるので、クロストーク等を防止し、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。   According to the electronic apparatus of the present invention, since it includes the above-described electro-optical device of the present invention, it is possible to prevent crosstalk or the like and perform a high-quality display. Various electronic devices such as a notebook, a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下図面を参照しながら、本発明に係る配線基板及び電気光学装置、並びに電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、TFT(Thin Film Transistor)アクティブマトリックス駆動方式の液晶装置を例に挙げる。   Hereinafter, embodiments of a wiring board, an electro-optical device, and an electronic apparatus according to the present invention will be described with reference to the drawings. In the present embodiment, as an example of an electro-optical device, a TFT (Thin Film Transistor) active matrix driving type liquid crystal device is taken as an example.

先ず、本実施形態に係る液晶装置の全体構成について、図1を参照して説明する。ここに図1は、本実施形態の液晶装置の斜視図である。   First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 1 is a perspective view of the liquid crystal device of this embodiment.

図1において、本実施形態に係る液晶装置は、液晶パネル100、配線基板200ケース400を備えて構成されている。配線基板200は、駆動用ICチップ300を搭載するタイプである。ここに、本実施形態に係る「液晶パネル100」及び「駆動用ICチップ300」は、夫々、本発明に係る「電気光学パネル」及び「駆動回路」の一例である。   In FIG. 1, the liquid crystal device according to the present embodiment includes a liquid crystal panel 100 and a wiring board 200 case 400. The wiring board 200 is a type on which the driving IC chip 300 is mounted. Here, the “liquid crystal panel 100” and the “driving IC chip 300” according to the present embodiment are examples of the “electro-optical panel” and the “driving circuit” according to the present invention, respectively.

駆動用ICチップ300は、例えば図示しないデータ線駆動回路の一部等を含んで構成されており、TAB(Tape Automated Bonding)技術を用いて、電気的及び機械的に配線基板200に固着されている。配線基板200は、例えばポリイミド等の基材に配線がパターニングされることによって形成されている。   The driving IC chip 300 includes, for example, a part of a data line driving circuit (not shown) and the like, and is electrically and mechanically fixed to the wiring board 200 using a TAB (Tape Automated Bonding) technique. Yes. The wiring board 200 is formed by patterning wiring on a base material such as polyimide, for example.

次に、液晶パネル100について、図2及び図3を参照して説明を加える。ここに図2は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側からみた平面図であり、図3は、図2のH−H´線断面図である。   Next, the liquid crystal panel 100 will be described with reference to FIGS. Here, FIG. 2 is a plan view of the TFT array substrate as viewed from the side of the counter substrate together with the components formed thereon, and FIG. 3 is a cross-sectional view taken along the line HH ′ of FIG.

図2及び図3において、本実施形態の液晶パネル100では、TFTアレイ基板10及び対向基板20が対向配置されている。TFTアレイ基板10は、例えば、石英基板、ガラス基板、シリコン基板等の透明基板からなり、対向基板20は、例えば、石英基板、ガラス基板等の透明基板からなる。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、複数の画素が設けられた領域に対応する、本発明に係る「画素領域」の一例としての画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   2 and 3, in the liquid crystal panel 100 of the present embodiment, the TFT array substrate 10 and the counter substrate 20 are disposed to face each other. The TFT array substrate 10 is made of a transparent substrate such as a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of a transparent substrate such as a quartz substrate or a glass substrate, for example. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 correspond to a region where a plurality of pixels are provided. They are bonded to each other by a sealing material 52 provided in a sealing area located around the image display area 10 a as an example of the “area”.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or an ultraviolet / heat combination type curable resin for bonding the two substrates, and is applied to the TFT array substrate 10 in the manufacturing process, and then irradiated with ultraviolet rays. And cured by heating or the like. In the sealing material 52, a gap material such as glass fiber or glass beads for dispersing the distance (ie, gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed. Note that the gap material may be arranged in the image display region 10a or a peripheral region located around the image display region 10a in addition to or instead of the material mixed in the seal material 52.

図2において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   In FIG. 2, a light-shielding frame light-shielding film 53 that defines the frame area of the image display region 10 a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the seal material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。   An external circuit connection terminal 102 is provided along one side of the TFT array substrate 10 in a region located outside the seal region where the seal material 52 is disposed in the peripheral region. The sampling circuit 7 is provided so as to be covered with the frame light shielding film 53 on the inner side of the seal region along the one side. The scanning line driving circuit 104 is provided so as to be covered with the frame light-shielding film 53 inside the seal region along two sides adjacent to the one side.

TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。更に、外部回路接続端子102と、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。   On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20. Further, a lead wiring 90 for electrically connecting the external circuit connection terminal 102, the scanning line driving circuit 104, the vertical conduction terminal 106, and the like is formed.

図3において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図3では図示を省略してあるが、この積層構造の上に、ITO(Indium Tin Oxide)等の透明材料からなる画素電極9aが、画素毎に所定のパターンで島状に形成されている。   In FIG. 3, on the TFT array substrate 10, a laminated structure in which pixel switching TFTs as drive elements, wiring lines such as scanning lines and data lines are formed is formed. Although the detailed structure of this laminated structure is not shown in FIG. 3, pixel electrodes 9a made of a transparent material such as ITO (Indium Tin Oxide) are provided on the laminated structure in a predetermined pattern for each pixel. It is formed in an island shape.

画素電極9aは、後述する対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9a上には、配向膜16が画素電極9aを覆うように形成されている。   The pixel electrode 9a is formed in the image display region 10a on the TFT array substrate 10 so as to face a counter electrode 21 described later. On the surface of the TFT array substrate 10 facing the liquid crystal layer 50, that is, on the pixel electrode 9a, an alignment film 16 is formed so as to cover the pixel electrode 9a.

対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮光膜23によって区切られた領域が、例えばプロジェクタ用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。   A light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. For example, the light shielding film 23 is formed in a lattice shape when viewed in plan on the facing surface of the facing substrate 20. In the counter substrate 20, a non-opening area is defined by the light shielding film 23, and an area partitioned by the light shielding film 23 is an opening area that transmits light emitted from, for example, a projector lamp or a direct viewing backlight. The light shielding film 23 may be formed in a stripe shape, and the non-opening region may be defined by the light shielding film 23 and various components such as data lines provided on the TFT array substrate 10 side.

遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成されている。遮光膜23上に、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図3には図示しないカラーフィルタが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。   On the light shielding film 23, a counter electrode 21 made of a transparent material such as ITO is formed so as to face the plurality of pixel electrodes 9a. In order to perform color display in the image display region 10a on the light shielding film 23, a color filter (not shown in FIG. 3) may be formed in a region including a part of the opening region and the non-opening region. An alignment film 22 is formed on the counter electrode 21 on the counter surface of the counter substrate 20.

尚、図2及び図3に示したTFTアレイ基板10上には、これらの走査線駆動回路104、サンプリング回路7等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   2 and 3, on the TFT array substrate 10, in addition to the scanning line driving circuit 104, the sampling circuit 7, etc., a precharge signal having a predetermined voltage level is applied to a plurality of data lines as an image signal. A precharge circuit to be supplied in advance, an inspection circuit for inspecting the quality, defects, and the like of the liquid crystal device during manufacture or at the time of shipment may be formed.

次に、図4及び図5を参照して配線基板200について説明を加える。ここに図4は、配線基板200に形成されている配線パターンの一部を示す平面図であり、図5は、図4のA−A´線断面の一部を示す断面図である。   Next, the wiring board 200 will be described with reference to FIGS. 4 is a plan view showing a part of the wiring pattern formed on the wiring board 200, and FIG. 5 is a cross-sectional view showing a part of the cross section along the line AA ′ of FIG.

図5において、本実施形態に係る配線基板200は、基板201、該基板201上にストライプ状に(即ち、断面上で島状に)形成された複数の配線a1〜a6、b1〜b8、及びg1〜g3、並びに該複数の配線の上面及び側面を覆うように形成された絶縁膜202を備えて構成されている。配線a1〜a6各々の幅w2、及び配線b1〜b8各々の幅w3は、例えば35μmであり、配線g1〜g3各々の幅w1は、例えば157μmである。配線g1及び配線a1間の距離d1、配線a1及び配線b1間の距離d2、配線b1及び配線b2間の距離d3、及び配線a2及び配線a3間の距離d4は、夫々、例えば87μm、60μm、33μm及び87μmである。   In FIG. 5, a wiring board 200 according to the present embodiment includes a substrate 201, a plurality of wirings a <b> 1 to a <b> 6, b <b> 1 to b <b> 8 formed in a stripe shape (that is, an island shape on a cross section) on the substrate 201, and The insulating film 202 is formed to cover g1 to g3 and the upper and side surfaces of the plurality of wirings. The width w2 of each of the wirings a1 to a6 and the width w3 of each of the wirings b1 to b8 are, for example, 35 μm, and the width w1 of each of the wirings g1 to g3 is, for example, 157 μm. The distance d1 between the wiring g1 and the wiring a1, the distance d2 between the wiring a1 and the wiring b1, the distance d3 between the wiring b1 and the wiring b2, and the distance d4 between the wiring a2 and the wiring a3 are respectively 87 μm, 60 μm, 33 μm, for example. And 87 μm.

配線基板200が、本発明に係る「第1伝送方式」の一例としてのLVDS信号を伝送する方式用の配線として使用される際には、配線a1〜a6、g1〜g3は、夫々グランド配線として機能し、配線b1〜b8は、伝送すべきLVDS信号に対応して、夫々相隣接する2本で対をなす信号配線(即ち、差動線路)として機能する。他方、配線基板200が、本発明に係る「第2伝送方式」の一例としてのCMOS信号又はTTL信号を伝送する方式用の配線として使用される際には、配線a1〜a6、b1〜b8は、伝送すべきCMOS信号又はTTL信号に対応して、夫々相互から独立した信号配線として機能し、配線g1〜g3は、夫々グランド配線として機能する。図5に示すように、配線a1〜a6は、少なくとも部分的に、配線b1〜b8がなす第n番目の対と第n+1番目の対との間に配置されている。   When the wiring board 200 is used as a wiring for a system for transmitting an LVDS signal as an example of the “first transmission system” according to the present invention, the wirings a1 to a6 and g1 to g3 are respectively ground wirings. The wirings b1 to b8 function as signal wirings (ie, differential lines) paired with two adjacent to each other, corresponding to the LVDS signal to be transmitted. On the other hand, when the wiring board 200 is used as a wiring for a method of transmitting a CMOS signal or a TTL signal as an example of the “second transmission method” according to the present invention, the wirings a1 to a6 and b1 to b8 are Corresponding to the CMOS signal or TTL signal to be transmitted, each functions as a signal wiring independent from each other, and each of the wirings g1 to g3 functions as a ground wiring. As shown in FIG. 5, the wirings a1 to a6 are at least partially arranged between the nth pair and the (n + 1) th pair formed by the wirings b1 to b8.

ここに、本実施形態に係る「配線a1〜a6」及び「配線b1〜b8」は、夫々、本発明に係る「第2配線」及び「第1配線」の一例である。尚、図4における配線g3及び配線g4間の配線の配置は、図5における配線g1及び配線g2間の配線の配置と同様である。   Here, “wirings a1 to a6” and “wirings b1 to b8” according to the present embodiment are examples of “second wiring” and “first wiring” according to the present invention, respectively. Note that the layout of the wirings g3 and g4 in FIG. 4 is the same as the layout of the wirings g1 and g2 in FIG.

図4においては、配線基板200にLVDS信号が入力される場合には、各一対の配線p1〜p7が差動線路として機能する。そして、配線基板200にCMOS信号又はTTL信号が入力される場合には、配線g1及び配線g2間に形成されている配線、並びに配線g3及び配線g4間に形成されている配線が信号配線として機能する。   In FIG. 4, when an LVDS signal is input to the wiring board 200, each pair of wirings p1 to p7 functions as a differential line. When a CMOS signal or a TTL signal is input to the wiring substrate 200, the wiring formed between the wiring g1 and the wiring g2 and the wiring formed between the wiring g3 and the wiring g4 function as signal wirings. To do.

図4に示すように、A−A´線近傍では、配線g1及び配線g2間、並びに配線g3及び配線g4間には、配線がほぼ均等に配置されている。これにより、配線基板200が、CMOS信号又はTTL信号を伝送する方式用の配線として使用される際に、EMI(Electromagnetic Interference)ノイズの発生を抑制することができる。加えて、第n番目の差動線路対及び第n+1番目の差動線路対間に、少なくとも2本のグランド配線が形成されることによって、第n番目の差動線路対及び第n+1番目の差動線路対間におけるクロストークが生じることを防止することができる。   As shown in FIG. 4, in the vicinity of the line AA ′, the wirings are arranged substantially evenly between the wiring g1 and the wiring g2 and between the wiring g3 and the wiring g4. Thereby, when the wiring board 200 is used as a wiring for a method for transmitting a CMOS signal or a TTL signal, generation of EMI (Electromagnetic Interference) noise can be suppressed. In addition, by forming at least two ground lines between the nth differential line pair and the (n + 1) th differential line pair, the nth differential line pair and the (n + 1) th difference are formed. It is possible to prevent crosstalk between the flow line pairs.

また、第n番目の差動線路対及び第n+1番目の差動線路対間に形成された配線(図5における配線a1〜a6)の幅が差動線路の幅と等しいので、比較的容易にしてコネクタのピン配置(図4下部)を等間隔にすることができる。   Further, since the width of the wirings (wirings a1 to a6 in FIG. 5) formed between the nth differential line pair and the (n + 1) th differential line pair is equal to the width of the differential line, it is relatively easy. Thus, the pin arrangement of the connector (lower part in FIG. 4) can be made equally spaced.

ここで、図6を参照して配線基板200をLVDS信号用の配線として使用する際における、差動線路の特性インピーダンス及び一対の差動線路間の距離(図5における距離d3)について説明を加える。ここに、図6は、差動線路の特性インピーダンスとLVDS信号の周波数との関係を一対の差動線路間の距離毎に示す特性図である。図6において実線a〜kは、夫々、一対の差動線路間の距離が25μm、26μm、27μm、28μm、29μm、30μm、31μm、32μm、33μm、34μm及び35μmの場合を示している。尚、差動線路の幅及びグランド配線の幅は35μmであり、差動線路及びグランド配線間の距離(図5における距離d2)は60μmである。   Here, with reference to FIG. 6, the characteristic impedance of the differential line and the distance between the pair of differential lines (distance d3 in FIG. 5) when using the wiring board 200 as the wiring for the LVDS signal will be described. . FIG. 6 is a characteristic diagram showing the relationship between the characteristic impedance of the differential line and the frequency of the LVDS signal for each distance between the pair of differential lines. In FIG. 6, solid lines a to k indicate cases where the distance between the pair of differential lines is 25 μm, 26 μm, 27 μm, 28 μm, 29 μm, 30 μm, 31 μm, 32 μm, 33 μm, 34 μm, and 35 μm, respectively. The width of the differential line and the width of the ground wiring are 35 μm, and the distance between the differential line and the ground wiring (distance d2 in FIG. 5) is 60 μm.

例えば、1GHzのLVDS信号を配線基板200に入力する際に、差動線路の特性インピーダンスを100Ωとする場合、図6から差動線路間の距離を33μmにすればよいことが分かる。このように、差動線路の幅、グランド配線の幅、差動線路間の距離、差動線路及びグランド配線間の距離、配線を構成している材質の特性値等から、図6に示すような差動線路の特性インピーダンスとLVDS信号の周波数との関係を取得すれば、電気光学装置の設計に応じた配線基板を設計又は製造することができる。   For example, when a 1 GHz LVDS signal is input to the wiring board 200 and the characteristic impedance of the differential line is 100Ω, it can be seen from FIG. 6 that the distance between the differential lines may be 33 μm. Thus, from the width of the differential line, the width of the ground line, the distance between the differential lines, the distance between the differential line and the ground line, the characteristic value of the material constituting the line, and the like, as shown in FIG. If the relationship between the characteristic impedance of the differential line and the frequency of the LVDS signal is obtained, a wiring board according to the design of the electro-optical device can be designed or manufactured.

尚、差動線路及びグランド配線間の距離は、ある程度大きくすれば、それ以上距離を大きくしたとしても差動線路の特性インピーダンスに大きく影響を与えないことが本願発明者の研究により判明している。従って、配線基板の許容可能な幅内に必要な配線数を形成することができるように、差動線路及びグランド配線間の距離を設定すればよい。   The inventors of the present invention have found that if the distance between the differential line and the ground wiring is increased to some extent, the characteristic impedance of the differential line is not greatly affected even if the distance is further increased. . Therefore, the distance between the differential line and the ground wiring may be set so that the necessary number of wirings can be formed within the allowable width of the wiring board.

上述の如く構成された配線基板200における配線a1〜a6、b1〜b6、g1及びg2各々の機能を、LVDS信号、CMOS信号及びTTL信号について整理すると図7に示すようになる。   FIG. 7 shows the functions of the wirings a1 to a6, b1 to b6, g1 and g2 in the wiring substrate 200 configured as described above with respect to the LVDS signal, the CMOS signal and the TTL signal.

尚、本実施形態では、CMOS信号及びTTL信号のビット数を、夫々、12ビットとしているが、仮に14ビット等であったとしても、配線a2及び配線a3間、並びに配線a4及び配線a5間に、当該配線基板200がLVDS信号用の配線として使用される際に、グランド配線として機能する配線を形成し、CMOS信号用及びTTL信号用の配線として使用される際に信号配線として機能させればよい。即ち、CMOS信号又はTTL信号のビット数に応じて、配線基板200がLVDS信号用の配線として使用される際にグランド配線として機能する配線を、第n番目の差動線路対及び第n+1番目の差動線路対間に、2本以上形成すればよい。   In this embodiment, the number of bits of the CMOS signal and the TTL signal is 12 bits, but even if it is 14 bits or the like, it is between the wiring a2 and the wiring a3, and between the wiring a4 and the wiring a5. When the wiring substrate 200 is used as a wiring for an LVDS signal, a wiring that functions as a ground wiring is formed, and when used as a wiring for a CMOS signal and a TTL signal, the wiring board 200 functions as a signal wiring. Good. That is, according to the number of bits of the CMOS signal or the TTL signal, the wiring functioning as the ground wiring when the wiring board 200 is used as the wiring for the LVDS signal is connected to the nth differential line pair and the n + 1th differential line pair. Two or more may be formed between the differential line pairs.

<比較例>
次に、図8及び図9を参照して本実施形態の電気光学装置の比較例について説明する。図8は、図4と同趣旨の、本実施形態の電気光学装置の比較例における配線基板に形成されている配線パターンの一部を示す平面図であり、図9は、図8のB−B´線断面の一部を示す断面図である。
<Comparative example>
Next, a comparative example of the electro-optical device of this embodiment will be described with reference to FIGS. 8 and 9. FIG. 8 is a plan view showing a part of the wiring pattern formed on the wiring board in the comparative example of the electro-optical device of the present embodiment having the same meaning as FIG. 4, and FIG. It is sectional drawing which shows a part of B 'line cross section.

図9に示すように、比較例に係る配線基板は、基板211、該基板211上に形成された複数の信号配線s及び複数のグランド配線g、並びに複数の信号配線s及び複数のグランド配線gの上面及び側面を覆うように形成された絶縁膜212を備えて構成されている。比較例に係る配線基板では、LVDS信号用配線として使用する際に、差動線路の特性インピーダンスを所定値とするため、及びクロストーク防止のために、グランド配線gは、ある程度広い面積を有している。   As shown in FIG. 9, the wiring board according to the comparative example includes a substrate 211, a plurality of signal wirings s and a plurality of ground wirings g formed on the substrate 211, and a plurality of signal wirings s and a plurality of ground wirings g. And an insulating film 212 formed so as to cover the upper surface and side surfaces thereof. In the wiring board according to the comparative example, when used as the LVDS signal wiring, the ground wiring g has a certain wide area in order to set the characteristic impedance of the differential line to a predetermined value and to prevent crosstalk. ing.

このような配線基板を、CMOS信号用又はTTL信号用の配線として使用する際には、グランド配線gを信号配線として使用することは極めて困難であり、別途CMOS信号用又はTTL信号用の信号配線を形成する必要がある。即ち、LVDS信号を伝送する方式とCMOS信号又はTTL信号を伝送する方式との二つの伝送方式で兼用することができない配線及びコネクタのピンが比較的多く存在することとなり、コストが増加してしまう。加えて、配線数が増加することにより配線基板の幅が大きくなる可能性がある。   When such a wiring board is used as a wiring for a CMOS signal or a TTL signal, it is extremely difficult to use the ground wiring g as a signal wiring. Separately, a signal wiring for a CMOS signal or a TTL signal is used. Need to form. That is, there are a relatively large number of wiring and connector pins that cannot be used in the two transmission systems, ie, a system that transmits LVDS signals and a system that transmits CMOS signals or TTL signals, which increases costs. . In addition, an increase in the number of wirings may increase the width of the wiring board.

また、図8において、信号配線sのみに着目すると、各信号配線s間の距離に偏りがあるので、配線基板200が、CMOS信号又はTTL信号を伝送する方式用の配線として使用される際に、EMIノイズが発生する可能性がある。更に、広い面積を有するグランド配線gが多数存在するので、コネクタのピン配置(図8下部)を等間隔にするための配線パターンの自由度が極めて小さい。   In FIG. 8, focusing only on the signal wiring s, the distance between the signal wirings s is biased. Therefore, when the wiring board 200 is used as a wiring for a method for transmitting a CMOS signal or a TTL signal. EMI noise may occur. Furthermore, since there are a large number of ground wirings g having a large area, the degree of freedom of the wiring pattern for making the connector pin arrangement (lower part of FIG. 8) equal is very small.

<電子機器>
次に、図10を参照しながら、上述した電気光学装置を電子機器の一例であるプロジェクタに適用した場合を説明する。上述した電気光学装置1における液晶パネル100は、プロジェクタのライトバルブとして用いられている。図10は、プロジェクタの構成例を示す平面図である。
<Electronic equipment>
Next, a case where the above-described electro-optical device is applied to a projector which is an example of an electronic apparatus will be described with reference to FIG. The liquid crystal panel 100 in the electro-optical device 1 described above is used as a light valve of a projector. FIG. 10 is a plan view showing a configuration example of the projector.

図10に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。   As shown in FIG. 10, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等の構成を有しており、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G have the same configuration as that of the above-described liquid crystal device, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit, respectively. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110R、1110Bによる表示像は、液晶パネル1110Gによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display images by the liquid crystal panels 1110R and 1110B need to be horizontally reversed with respect to the display images by the liquid crystal panel 1110G.

尚、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図10を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic apparatus described with reference to FIG. 10, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type or a monitor direct view type video tape recorder, a car navigation device, a pager, and an electronic notebook , Calculators, word processors, workstations, videophones, POS terminals, devices with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.

尚、本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う配線基板、及びそのような配線基板を備えた電気光学装置、並びにそのような電気光学装置を具備してなる電子機器もまた、本発明の技術的範囲に含まれるものである。   Note that the present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and wiring accompanying such a change. A substrate, an electro-optical device provided with such a wiring substrate, and an electronic apparatus including such an electro-optical device are also included in the technical scope of the present invention.

本発明の実施形態に係る液晶装置の斜視図である。1 is a perspective view of a liquid crystal device according to an embodiment of the present invention. 本発明の実施形態に係る液晶パネルの全体構成を示す平面図である。It is a top view which shows the whole structure of the liquid crystal panel which concerns on embodiment of this invention. 図2のH−H´線断面図である。It is the HH 'sectional view taken on the line of FIG. 本発明の実施形態に係る配線基板に形成されている配線パターンの一部を示す平面図である。It is a top view which shows a part of wiring pattern currently formed in the wiring board which concerns on embodiment of this invention. 図4のA−A´線断面の一部を示す断面図である。It is sectional drawing which shows a part of AA 'line cross section of FIG. 本発明の実施形態に係る配線基板における差動線路の特性インピーダンスとLVDS信号の周波数との関係を示す特性図である。It is a characteristic view which shows the relationship between the characteristic impedance of the differential line in the wiring board which concerns on embodiment of this invention, and the frequency of an LVDS signal. 本発明の実施形態に係る配線基板における配線の機能を示す表である。It is a table | surface which shows the function of the wiring in the wiring board which concerns on embodiment of this invention. 本発明の実施形態の比較例に係る配線基板に形成されている配線パターンの一部を示す平面図である。It is a top view which shows a part of wiring pattern currently formed in the wiring board which concerns on the comparative example of embodiment of this invention. 図8のB−B´線断面の一部を示す断面図である。It is sectional drawing which shows a part of BB 'line cross section of FIG. 本発明の実施形態に係る液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the liquid crystal device which concerns on embodiment of this invention is applied.

符号の説明Explanation of symbols

1…液晶装置、100…液晶パネル、200…配線基板、201…基板、202…絶縁膜、300…駆動用ICチップ、400…フレーム、a1〜a6、b1〜b8、g1〜g4…配線   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 100 ... Liquid crystal panel, 200 ... Wiring board, 201 ... Board | substrate, 202 ... Insulating film, 300 ... IC chip for a drive, 400 ... Frame, a1-a6, b1-b8, g1-g4 ... Wiring

Claims (7)

基板と、
該基板上に、前記基板上で平面的に見てストライプ状に配列された複数の第1配線及び複数の第2配線と
を備え、
前記複数の第1配線は、少なくとも部分的に、第1伝送方式で使用される際に、伝送すべき対をなす第1信号に対応して、相隣接する2本で対をなす信号配線として機能し、第2伝送方式で使用される際に、伝送すべき相互から独立した第2信号に対応して、相互から独立した信号配線として夫々機能するように構成されており、
前記複数の第2配線は、少なくとも部分的に、前記複数の第1配線の配列上で前記複数の第1配線がなす第n(但し、nは自然数)番目の対と第n+1番目の対との間に配置されており、前記第1伝送方式で使用される際に、共通にグランド配線として機能し、前記第2伝送方式で使用される際に、前記第2信号に対応して、相互から独立した信号配線として夫々機能するように構成されている
ことを特徴とする配線基板。
A substrate,
A plurality of first wirings and a plurality of second wirings arranged on the substrate in a stripe shape when viewed in plan on the substrate;
The plurality of first wirings are at least partially used as signal wirings that are paired by two adjacent lines corresponding to the first signal that forms a pair to be transmitted when used in the first transmission method. When functioning and used in the second transmission method, the second signal independent from each other to be transmitted is configured to function as a signal wiring independent from each other,
The plurality of second wirings at least partially include an nth (where n is a natural number) pair and an (n + 1) th pair formed by the plurality of first wirings on the array of the plurality of first wirings. Are arranged between each other and function as a ground wiring in common when used in the first transmission method, and correspond to the second signal when used in the second transmission method. A wiring board configured to function as a signal wiring independent of each other.
前記第2配線の幅は、前記第1配線の幅と等しいことを特徴とする請求項1に記載の配線基板。   The wiring board according to claim 1, wherein a width of the second wiring is equal to a width of the first wiring. 前記第1伝送方式は、前記第1信号として、LVDS(Low Voltage Differential Singaling)信号を伝送する方式であり、前記第2伝送方式は、前記第2信号として、CMOS(Complemntary Metal Oxide Semiconductor)信号又はTTL(Transistor Transistor Logic)信号を伝送する方式であることを特徴とする請求項1又は2に記載の配線基板。   The first transmission method is a method of transmitting a LVDS (Low Voltage Differential Signaling) signal as the first signal, and the second transmission method is a CMOS (Complementary Metal Oxide Semiconductor) signal or the second signal. 3. The wiring board according to claim 1, wherein the wiring board is a system for transmitting a TTL (Transistor Transistor Logic) signal. 当該配線基板はフレキシブル基板であることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板。   The wiring board according to claim 1, wherein the wiring board is a flexible board. 前記1乃至4のいずれか一項に記載の配線基板と、
該配線基板と電気的に接続され、電気光学動作を行う電気光学パネルと
を備えることを特徴とする電気光学装置。
The wiring board according to any one of 1 to 4, and
An electro-optical device comprising: an electro-optical panel that is electrically connected to the wiring board and performs an electro-optical operation.
前記配線基板上に設けられると共に前記複数の配線の少なくとも一部に電気的に接続され、前記電気光学パネルを駆動するための駆動回路を更に備えることを特徴とする請求項5に記載の電気光学装置。   6. The electro-optical device according to claim 5, further comprising a drive circuit provided on the wiring board and electrically connected to at least a part of the plurality of wirings, and driving the electro-optical panel. apparatus. 請求項5又は6に記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 5.
JP2007229815A 2007-09-05 2007-09-05 WIRING BOARD, ELECTRO-OPTICAL DEVICE HAVING THE WIRING BOARD, AND ELECTRONIC DEVICE Active JP4946740B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007229815A JP4946740B2 (en) 2007-09-05 2007-09-05 WIRING BOARD, ELECTRO-OPTICAL DEVICE HAVING THE WIRING BOARD, AND ELECTRONIC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007229815A JP4946740B2 (en) 2007-09-05 2007-09-05 WIRING BOARD, ELECTRO-OPTICAL DEVICE HAVING THE WIRING BOARD, AND ELECTRONIC DEVICE

Publications (2)

Publication Number Publication Date
JP2009063691A JP2009063691A (en) 2009-03-26
JP4946740B2 true JP4946740B2 (en) 2012-06-06

Family

ID=40558334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007229815A Active JP4946740B2 (en) 2007-09-05 2007-09-05 WIRING BOARD, ELECTRO-OPTICAL DEVICE HAVING THE WIRING BOARD, AND ELECTRONIC DEVICE

Country Status (1)

Country Link
JP (1) JP4946740B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888063B1 (en) * 2008-10-21 2009-03-11 최경덕 Flexible printed circuit board of large capacity signal transmission medium

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572218B1 (en) * 1998-11-07 2006-09-06 삼성전자주식회사 Image signal interface device and method of flat panel display system
JP2001125693A (en) * 1999-10-28 2001-05-11 Nec Home Electronics Ltd Signal cable for image display device
JP2001134241A (en) * 1999-11-08 2001-05-18 Kyocera Corp Liquid crystal display device
JP2005091795A (en) * 2003-09-18 2005-04-07 Sony Corp Display device
JP4371766B2 (en) * 2003-10-20 2009-11-25 Necインフロンティア株式会社 Printed wiring board
JP3804665B2 (en) * 2004-03-12 2006-08-02 セイコーエプソン株式会社 Flexible substrate and electronic device
CN100574556C (en) * 2004-08-02 2009-12-23 松下电器产业株式会社 Flexible printed board
JP4751709B2 (en) * 2004-12-10 2011-08-17 パナソニック株式会社 Radiation noise suppression circuit for differential transmission line

Also Published As

Publication number Publication date
JP2009063691A (en) 2009-03-26

Similar Documents

Publication Publication Date Title
US8194217B2 (en) Electro-optical apparatus and electronic device having particular pixel configuration
US7916247B2 (en) Electro-optic device, and electronic apparatus including the same
JP5488136B2 (en) Electro-optical device, electronic device, and transistor
JP5621283B2 (en) Electro-optical device and electronic apparatus
JP5187067B2 (en) Electro-optical device and electronic apparatus
JP5104176B2 (en) Electro-optical device and electronic apparatus
JP5066836B2 (en) Electro-optical device and electronic apparatus
JP2009168877A (en) Electrooptical device and electronic equipment
JP4992774B2 (en) Electro-optical device and electronic apparatus
JP5500217B2 (en) Electro-optical device and electronic apparatus
JP4946740B2 (en) WIRING BOARD, ELECTRO-OPTICAL DEVICE HAVING THE WIRING BOARD, AND ELECTRONIC DEVICE
JP2009075566A (en) Electro-optic device, and electronic apparatus with the same
JP2008058864A (en) Electrooptical device and electronic equipment
JP5532944B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5169153B2 (en) Electro-optical device and electronic apparatus
JP2011191475A (en) Electro-optic device and method for manufacturing the same, and electronic equipment
JP2010134395A (en) Electro-optical device and electronic apparatus
JP4747572B2 (en) Electro-optical device and electronic apparatus
JP5045107B2 (en) Electro-optical device and electronic apparatus including the same
JP5124974B2 (en) Electro-optical device and electronic apparatus including the same
JP2009047826A (en) Wiring board, electro-optical device having the wiring board, and electronic equipment
JP2006178113A (en) Electro-optical device, substrate for the electro-optical device, and electronic apparatus
JP5104156B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP5182138B2 (en) Electro-optical device and electronic apparatus
JP5109705B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4946740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350