JP5182138B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP5182138B2
JP5182138B2 JP2009031013A JP2009031013A JP5182138B2 JP 5182138 B2 JP5182138 B2 JP 5182138B2 JP 2009031013 A JP2009031013 A JP 2009031013A JP 2009031013 A JP2009031013 A JP 2009031013A JP 5182138 B2 JP5182138 B2 JP 5182138B2
Authority
JP
Japan
Prior art keywords
substrate
wiring
electro
region
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009031013A
Other languages
Japanese (ja)
Other versions
JP2010186116A (en
Inventor
定一郎 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009031013A priority Critical patent/JP5182138B2/en
Publication of JP2010186116A publication Critical patent/JP2010186116A/en
Application granted granted Critical
Publication of JP5182138B2 publication Critical patent/JP5182138B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクター等の電子機器に関し、特に、電気光学装置を製造する際に、該電気光学装置を構成する基板の位置決めをするためのアライメントマークの近傍に配設される配線の技術分野に関する。   The present invention relates to an electro-optical device such as a liquid crystal device and an electronic apparatus including the electro-optical device, such as a liquid crystal projector, and more particularly to a substrate constituting the electro-optical device when the electro-optical device is manufactured. The present invention relates to a technical field of wiring disposed in the vicinity of an alignment mark for positioning the substrate.

この種の電気光学装置は、例えば特許文献1に開示されているように、シール材によって互いに貼り合わされた一対の基板間に、例えば液晶等の電気光学物質を挟持してなる。ここで、シール材は、複数の画素が配列された画素領域(或いは、画素アレイ領域)の周囲に沿ったシール領域に配置される。そして、電気光学装置の製造時において一対の基板をアライメントするためのアライメントマークが、各基板におけるシール領域の内側(即ち、シール領域から見て画素領域側)の所定領域に設けられる。   In this type of electro-optical device, for example, as disclosed in Patent Document 1, an electro-optical material such as liquid crystal is sandwiched between a pair of substrates bonded to each other with a sealing material. Here, the seal material is disposed in a seal region along the periphery of a pixel region (or a pixel array region) in which a plurality of pixels are arranged. An alignment mark for aligning the pair of substrates at the time of manufacturing the electro-optical device is provided in a predetermined region inside the seal region (that is, the pixel region side when viewed from the seal region) in each substrate.

特開2004−151343号公報JP 2004-151343 A

この種の電気光学装置の製造時には、各基板に設けられたアライメントマークを、例えばカメラ等により検出しながら、一対の基板を互いに貼り合わせている。このため、アライメントマークを避けて、例えば電気光学装置の駆動用の配線等を配設しなければならず、配線のレイアウトの自由度が制限されるという技術的問題点がある。   At the time of manufacturing this type of electro-optical device, a pair of substrates are bonded to each other while detecting an alignment mark provided on each substrate by, for example, a camera. For this reason, for example, wiring for driving the electro-optical device must be disposed avoiding the alignment mark, and there is a technical problem that the degree of freedom of wiring layout is limited.

本発明は、例えば上記問題点に鑑みてなされたものであり、配線のレイアウトの自由度を向上させつつ、適切に一対の基板をアライメントすることができる電気光学装置及び電子機器を提供することを課題とする。   The present invention has been made in view of the above problems, for example, and provides an electro-optical device and an electronic apparatus that can appropriately align a pair of substrates while improving the degree of freedom of wiring layout. Let it be an issue.

本発明の電気光学装置は、上記課題を解決するために、互いに対向して配置された一対の基板と、前記一対の基板のうち一方の基板における複数の画素が配列された画素領域の周辺に位置する周辺領域に設けられ、前記一対の基板のアライメントを行うためのアライメントマークと、前記一方の基板上において、前記アライメントマークの上層側に形成され、導電性及び光透過性を有する材料を含んでなる配線とを備え、前記一方の基板上で平面的に見て、前記配線は、前記アライメントマークを少なくとも部分的に覆っている。   In order to solve the above-described problem, an electro-optical device according to an aspect of the invention has a pair of substrates disposed opposite to each other and a periphery of a pixel region in which a plurality of pixels on one of the pair of substrates are arranged. An alignment mark provided in a peripheral region for positioning the pair of substrates and a material formed on the upper layer side of the alignment mark on the one substrate and having conductivity and light transmission When viewed in plan on the one substrate, the wiring at least partially covers the alignment mark.

本発明の電気光学装置によれば、一対の基板のアライメントを行うためのアライメントマークは、一対の基板のうち一方の基板における複数の画素が配列された画素領域の周辺に位置する周辺領域に設けられている。ここに「画素領域」とは、個々の画素の領域を意味するのではなく、複数の画素がマトリックス状に配列されてなる領域の全体を意味し、典型的には、「画像表示領域」或いは「表示領域」に相当する。   According to the electro-optical device of the present invention, the alignment mark for aligning a pair of substrates is provided in a peripheral region located around the pixel region in which a plurality of pixels are arranged on one of the pair of substrates. It has been. Here, the “pixel area” does not mean an area of individual pixels, but means an entire area in which a plurality of pixels are arranged in a matrix, and is typically an “image display area” or It corresponds to “display area”.

例えば信号配線、電源配線等である配線は、一方の基板上において、アライメントマークの上層側に形成されると共に、導電性及び光透過性を有する材料を含んでなる。そして、配線は、一方の基板上で平面的に見て、アライメントマークを少なくとも部分的に覆っている。ここで、「光透過性」の程度(例えば光の透過率等)は、極めて高い(即ち、配線が透明である)ことが望ましいが、当該電気光学装置の製造工程において、アライメントマークを検出できる程度であればよい。   For example, a wiring such as a signal wiring or a power supply wiring is formed on one substrate on the upper layer side of the alignment mark and includes a material having conductivity and light transmission. The wiring covers the alignment mark at least partially when viewed in plan on one substrate. Here, it is desirable that the degree of “light transmission” (for example, light transmittance) is extremely high (that is, the wiring is transparent), but the alignment mark can be detected in the manufacturing process of the electro-optical device. Any degree is acceptable.

本願発明者の研究によれば、電気光学装置の製造工程において、一対の基板を貼り合わせる際に、アライメントマークを検出可能とするために、アライメントマークを避けて配線が配設される(即ち、アライメントマークと配線とが、基板上で平面的に見て、重ならないように、配線が配設される)。このため、配線のレイアウトの自由度が制限されてしまうことが判明している。   According to the inventor's research, in the manufacturing process of the electro-optical device, when the pair of substrates are bonded together, the wiring is arranged avoiding the alignment mark in order to detect the alignment mark (ie, The wiring is arranged so that the alignment mark and the wiring do not overlap when viewed in plan on the substrate). For this reason, it has been found that the degree of freedom of wiring layout is limited.

しかるに本発明では、一方の基板上の周辺領域に、アライメントマークを少なくとも部分的に覆うように、該アライメントマークの上層側に形成される配線は、導電性及び光透過性を有する材料を含んでいる。即ち、本発明では、アライメントマークを少なくとも部分的に覆う配線を通して、アライメントマークを検出(又は認識)することができる。   However, in the present invention, the wiring formed on the upper layer side of the alignment mark in the peripheral region on one substrate so as to at least partially cover the alignment mark includes a material having conductivity and light transmission. Yes. That is, in the present invention, the alignment mark can be detected (or recognized) through the wiring that at least partially covers the alignment mark.

このため、本発明では、「アライメントマークを避けて配線を配設する」という制限を受けない。即ち、本発明によれば、配線のレイアウトの自由度を向上させることができる。加えて、本発明によれば、アライメントマークを少なくとも部分的に覆う配線を通して、アライメントマークを検出することができるので、適切に一対の基板をアライメントすることができる。   For this reason, in the present invention, there is no restriction that “a wiring is arranged avoiding the alignment mark”. That is, according to the present invention, it is possible to improve the degree of freedom of wiring layout. In addition, according to the present invention, since the alignment mark can be detected through the wiring that at least partially covers the alignment mark, the pair of substrates can be appropriately aligned.

更に、アライメントマークと配線とを、基板上で平面的に見て、重なるように配設できるので、配線の幅を比較的広くすることができる。この結果、配線の電気抵抗を低下させることができ、もって、当該電気光学装置の電力消費量を抑制することができる。   Furthermore, since the alignment mark and the wiring can be arranged so as to overlap each other when viewed in plan on the substrate, the width of the wiring can be made relatively wide. As a result, the electrical resistance of the wiring can be reduced, and the power consumption of the electro-optical device can be suppressed.

本発明の電気光学装置の一態様では、前記材料は、酸化インジウムスズである。   In one aspect of the electro-optical device of the present invention, the material is indium tin oxide.

この態様によれば、比較的安価にして、当該電気光学装置を製造することができ、実用上非常に有利である。   According to this aspect, the electro-optical device can be manufactured at a relatively low cost, which is very advantageous in practice.

本発明の電気光学装置の他の態様では、前記一方の基板上には、前記複数の画素の各々に対応して複数の画素電極が配列されており、前記配線は、前記周辺領域に、前記複数の画素電極よりも絶縁膜を介して下層側に形成されている。   In another aspect of the electro-optical device according to the aspect of the invention, a plurality of pixel electrodes are arranged corresponding to each of the plurality of pixels on the one substrate, and the wiring is formed in the peripheral region. It is formed on the lower layer side through an insulating film rather than a plurality of pixel electrodes.

この態様によれば、複数の画素の各々に対応して複数の画素電極は、一方の基板上に配置されている。尚、画素電極は、典型的には、酸化インジウムスズ(Indium Tin Oxide:ITO)膜からなる透明電極として形成される。また、一方の基板上において、配線は、周辺領域に、複数の画素電極よりも絶縁膜を介して下層側に形成されている。   According to this aspect, the plurality of pixel electrodes are arranged on one substrate corresponding to each of the plurality of pixels. The pixel electrode is typically formed as a transparent electrode made of an indium tin oxide (ITO) film. Further, on one substrate, the wiring is formed in the peripheral region on the lower layer side through the insulating film than the plurality of pixel electrodes.

本発明に係る電子機器は、上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様を含む)を備える。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device of the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明の電気光学装置を備えているので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。   According to the electronic apparatus of the present invention, since the above-described electro-optical device of the present invention is provided, a projection display device, a mobile phone, an electronic notebook, a word processor, and a viewfinder type capable of performing high-quality display. Alternatively, various electronic devices such as a monitor direct-view video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.

また、本発明の電子機器として、例えば電子ペーパーなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron−Emitter Display)、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。   In addition, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper, an electron emission device (Field Emission Display and Conduction Electron-Emitter Display), a display device using these electrophoretic devices and an electron emission device are realized. Is also possible.

本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。   The effect | action and other gain of this invention are clarified from the form for implementing demonstrated below.

本発明の実施形態に係る液晶装置のTFTアレイ基板を、その上に形成された各構成要素と共に対向基板の側から見た平面図である。It is the top view which looked at the TFT array substrate of the liquid crystal device which concerns on embodiment of this invention from the side of the opposing board | substrate with each component formed on it. 図1のH−H´線断面図である。It is the HH 'sectional view taken on the line of FIG. 液晶装置の画素領域を構成するマトリックス状に形成された複数の画素における各種素子、配線等の等価回路図である。FIG. 6 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms a pixel region of the liquid crystal device. 図1の一部を拡大して示す拡大平面図である。FIG. 2 is an enlarged plan view showing a part of FIG. 1 in an enlarged manner. 図5のA−A´線断面図である。FIG. 6 is a cross-sectional view taken along line AA ′ in FIG. 5. 本発明の実施形態に係る液晶装置を適用した電子機器の一例としてのプロジェクターの構成を示す平面図である。It is a top view which shows the structure of the projector as an example of the electronic device to which the liquid crystal device which concerns on embodiment of this invention is applied.

以下、本発明に係る電気光学装置及び電子機器の各実施形態を図面に基づいて説明する。尚、以下の図では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、以下の実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFT(Thin Film Transistor)アクティブマトリックス駆動方式の液晶装置を挙げる。   Hereinafter, embodiments of an electro-optical device and an electronic apparatus according to the invention will be described with reference to the drawings. In the following drawings, the scales are different for each layer and each member so that each layer and each member can be recognized on the drawing. In the following embodiments, as an example of an electro-optical device, a TFT (Thin Film Transistor) active matrix driving type liquid crystal device with a built-in driving circuit is cited.

<液晶装置>
本発明の実施形態に係る液晶装置について、図1乃至図5を参照して説明する。
<Liquid crystal device>
A liquid crystal device according to an embodiment of the present invention will be described with reference to FIGS.

先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに、図1は、本実施形態に係る液晶パネルのTFTアレイ基板を、その上に形成された各構成要素と共に、対向基板の側から見た平面図であり、図2は、図1のH−H´線断面図である。   First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view of the TFT array substrate of the liquid crystal panel according to the present embodiment as viewed from the side of the counter substrate together with the components formed thereon, and FIG. 2 is a plan view of FIG. It is a HH 'line sectional view.

図1及び図2において、液晶装置100では、TFTアレイ基板10及び対向基板20が対向配置されている。TFTアレイ基板10は、例えば、石英基板、ガラス基板、シリコン基板等の基板からなり、対向基板20は、例えば、石英基板、ガラス基板等の基板からなる。ここに、本実施形態に係る「TFTアレイ基板10」及び「対向基板20」は、本発明に係る「一対の基板」の一例である。   1 and 2, in the liquid crystal device 100, the TFT array substrate 10 and the counter substrate 20 are arranged to face each other. The TFT array substrate 10 is made of a substrate such as a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of a substrate such as a quartz substrate or a glass substrate. Here, the “TFT array substrate 10” and the “counter substrate 20” according to the present embodiment are examples of the “pair of substrates” according to the present invention.

TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、本発明に係る「画素領域」の一例としての画像表示領域10aの周囲に位置するシール領域52aに設けられたシール材52により相互に接着されている。   A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are surrounded by an image display region 10a as an example of the “pixel region” according to the present invention. They are bonded to each other by a sealing material 52 provided in a sealing region 52a located in the area.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、ギャップ)を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or an ultraviolet / heat combination type curable resin for bonding the two substrates, and is applied to the TFT array substrate 10 in the manufacturing process, and then irradiated with ultraviolet rays. And cured by heating or the like. In the sealing material 52, a gap material such as glass fiber or glass bead is sprayed for setting the interval (that is, the gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value. Note that the gap material may be arranged in the image display region 10a or a peripheral region located around the image display region 10a in addition to or instead of the material mixed in the seal material 52.

図1において、シール材52が配置されたシール領域52aの内側に並行して、画像表示領域10aを規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   In FIG. 1, a light-shielding frame light-shielding film 53 for defining the image display region 10a is provided on the counter substrate 20 side in parallel with the inside of the seal region 52a where the sealant 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域には、データ線駆動回路101、サンプリング回路7、走査線駆動回路104及び外部回路接続端子102が夫々形成されている。   A data line driving circuit 101, a sampling circuit 7, a scanning line driving circuit 104, and an external circuit connection terminal 102 are formed in the peripheral area located around the image display area 10 a on the TFT array substrate 10.

TFTアレイ基板10上における周辺領域において、シール領域52aより外周側に、データ線駆動回路101及び複数の外部回路接続端子102が、TFTアレイ基板10の一辺に夫々沿って設けられている。   In the peripheral region on the TFT array substrate 10, the data line driving circuit 101 and a plurality of external circuit connection terminals 102 are provided along one side of the TFT array substrate 10 on the outer peripheral side of the seal region 52 a.

また、TFTアレイ基板10上の周辺領域のうちシール領域52aより内側に位置する領域には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置されている。また、走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。   In addition, a region located on the inner side of the seal region 52 a in the peripheral region on the TFT array substrate 10 is covered with the frame light shielding film 53 along one side of the image display region 10 a along one side of the TFT array substrate 10. Thus, the sampling circuit 7 is arranged. The scanning line driving circuit 104 is provided along two sides adjacent to one side of the TFT array substrate 10 so as to be covered with the frame light shielding film 53.

TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。更に、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。   On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20. Further, a lead wiring 90 for electrically connecting the external circuit connection terminal 102 to the data line driving circuit 101, the scanning line driving circuit 104, the vertical conduction terminal 106, and the like is formed.

また、ここでは図示しないが、矩形枠形状を有する額縁領域53aの四隅の各々に、液晶装置100の製造工程において、TFTアレイ基板10及び対向基板20のアライメントを行うためのアライメントマークが設けられている。   Although not shown here, alignment marks for aligning the TFT array substrate 10 and the counter substrate 20 are provided in each of the four corners of the frame region 53a having a rectangular frame shape in the manufacturing process of the liquid crystal device 100. Yes.

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図2では図示を省略してあるが、この積層構造の上に、ITO等の透明材料からなる画素電極9aが、画素毎に所定のパターンで島状に形成されている。   In FIG. 2, on the TFT array substrate 10, a laminated structure in which pixel switching TFTs as drive elements, wiring lines such as scanning lines and data lines are formed is formed. Although the detailed structure of this laminated structure is not shown in FIG. 2, pixel electrodes 9a made of a transparent material such as ITO are formed in an island shape in a predetermined pattern for each pixel on the laminated structure. Has been.

画素電極9aは、後述する対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9a上には、配向膜16が画素電極9aを覆うように形成されている。   The pixel electrode 9a is formed in the image display region 10a on the TFT array substrate 10 so as to face a counter electrode 21 described later. On the surface of the TFT array substrate 10 facing the liquid crystal layer 50, that is, on the pixel electrode 9a, an alignment film 16 is formed so as to cover the pixel electrode 9a.

対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮光膜23によって区切られた領域が、例えばプロジェクター用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。   A light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. For example, the light shielding film 23 is formed in a lattice shape when viewed in plan on the facing surface of the facing substrate 20. In the counter substrate 20, a non-opening area is defined by the light shielding film 23, and an area partitioned by the light shielding film 23 is an opening area through which light emitted from, for example, a projector lamp or a direct viewing backlight is transmitted. The light shielding film 23 may be formed in a stripe shape, and the non-opening region may be defined by the light shielding film 23 and various components such as data lines provided on the TFT array substrate 10 side.

遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成されている。遮光膜23上に、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図2には図示しないカラーフィルターが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。   On the light shielding film 23, a counter electrode 21 made of a transparent material such as ITO is formed so as to face the plurality of pixel electrodes 9a. In order to perform color display in the image display region 10a on the light shielding film 23, a color filter (not shown in FIG. 2) may be formed in a region including a part of the opening region and the non-opening region. An alignment film 22 is formed on the counter electrode 21 on the counter surface of the counter substrate 20.

尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104、サンプリング回路7等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置100の品質、欠陥等を検査するための検査回路等を形成してもよい。   In addition to the data line driving circuit 101, the scanning line driving circuit 104, the sampling circuit 7, etc., a plurality of data lines are pre-set at a predetermined voltage level on the TFT array substrate 10 shown in FIGS. A precharge circuit that supplies the charge signal before the image signal, an inspection circuit for inspecting the quality, defects, and the like of the liquid crystal device 100 during manufacture or at the time of shipment may be formed.

次に、液晶装置100の画素部における原理的構成について、図3を参照して説明する。ここに、図3は、液晶装置の画素領域を構成するマトリックス状に形成された複数の画素における各種素子、配線等の等価回路図である。   Next, the basic configuration of the pixel portion of the liquid crystal device 100 will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that constitutes a pixel region of the liquid crystal device.

図3において、液晶装置100の画像表示領域10aを構成するマトリックス状に形成された複数の画素には、夫々、画素電極9aと当該画素電極9aをスイッチング制御するためのトランジスタであるTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a pixel electrode 9 a and a TFT 30 which is a transistor for controlling the switching of the pixel electrode 9 a are formed in a plurality of pixels formed in a matrix configuration of the image display region 10 a of the liquid crystal device 100. The data line 6 a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. Good.

また、TFT30のゲートに走査線11aが電気的に接続されており、所定のタイミングで、走査線11aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。   Further, the scanning line 11a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 11a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 as a switching element for a certain period. Write at a predetermined timing.

画素電極9aを介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板20に形成された対向電極21との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。   Image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 9a are held for a certain period with the counter electrode 21 formed on the counter substrate 20. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極21との間に形成される液晶容量と電気的に並列に蓄積容量70が付加されている。蓄積容量70の一方の電極は、画素電極9aと電気的に並列してTFT30のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量配線91に電気的に接続されている。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added electrically in parallel with the liquid crystal capacitor formed between the pixel electrode 9 a and the counter electrode 21. One electrode of the storage capacitor 70 is electrically connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is electrically connected to the capacitor wiring 91 having a fixed potential so as to have a constant potential. It is connected to the.

容量配線91は、外部回路接続端子102等を介して外部に設けられた電源回路に電気的に接続されている。容量配線91に供給される電源の電位は、画素電極9aに対向配置された対向電極21(図2参照)に供給される共通電位LCCOMである。   The capacitor wiring 91 is electrically connected to a power supply circuit provided outside via the external circuit connection terminal 102 and the like. The potential of the power supply supplied to the capacitor wiring 91 is a common potential LCCOM supplied to the counter electrode 21 (see FIG. 2) disposed to face the pixel electrode 9a.

次に、液晶装置100におけるアライメントマーク周辺の具体的な構成について、図4及び図5を参照して説明する。ここに、図4は、図1の一部を拡大して示す拡大平面図であり、図5は、図4のA−A´線断面図である。尚、図4及び図5では、説明の便宜上、関連する部材のみを示し、それ以外の部材については適宜省略している。また、図4は、図1に示した液晶装置100の額縁領域53aの左上隅に設けられたアライメントマーク周辺の具体的な構成を示している。   Next, a specific configuration around the alignment mark in the liquid crystal device 100 will be described with reference to FIGS. 4 is an enlarged plan view showing a part of FIG. 1 in an enlarged manner, and FIG. 5 is a cross-sectional view taken along line AA ′ of FIG. In FIGS. 4 and 5, for convenience of explanation, only related members are shown, and other members are omitted as appropriate. FIG. 4 shows a specific configuration around the alignment mark provided at the upper left corner of the frame region 53a of the liquid crystal device 100 shown in FIG.

図4において、アライメントマーク311、312、321及び322は、シール領域52aの内側、且つ画像表示領域10aの外側の領域(即ち、額縁領域53a(図1参照))であって、額縁遮光膜53が設けられていない位置に設けられている。アライメントマーク311、312、321及び322は、データ線6a及び中継電極60と同一のアルミニウム等の金属膜から同時にパターニングして形成されている。   In FIG. 4, alignment marks 311, 312, 321 and 322 are regions inside the seal region 52 a and outside the image display region 10 a (that is, the frame region 53 a (see FIG. 1)). Is provided at a position where is not provided. The alignment marks 311, 312, 321 and 322 are formed by simultaneously patterning the same metal film such as aluminum as the data line 6 a and the relay electrode 60.

ここで、アライメントマーク311及び321は、XYズレ量及びθズレ量を計測するためのアライメントマークであり、アライメントマーク312及び322は、組みズレ量を計測するためのアライメントマークである。尚、図5に示すように、アライメントマーク311及び312は、TFTアレイ基板10上に設けられており、アライメントマーク321及び322は、対向基板20上に設けられている。   Here, the alignment marks 311 and 321 are alignment marks for measuring the XY displacement amount and the θ displacement amount, and the alignment marks 312 and 322 are alignment marks for measuring the assembly displacement amount. As shown in FIG. 5, the alignment marks 311 and 312 are provided on the TFT array substrate 10, and the alignment marks 321 and 322 are provided on the counter substrate 20.

図4に示すように、アライメントマーク311、312、321及び322の周囲に、例えばアルミニウム等からなる複数の配線を含んでなる配線群400を配設することによって、アライメントマーク311、312、321及び322を除いた部分の遮光を行っている。即ち、複数の配線を配設することによって、額縁遮光膜53が額縁領域53a全体に設けられている場合と同様の効果を得ることができる。   As shown in FIG. 4, the alignment marks 311, 312, 321, and 322 are arranged around the alignment marks 311, 312, 321, and 322. The portion except 322 is shielded from light. That is, by providing a plurality of wirings, the same effect as when the frame light shielding film 53 is provided in the entire frame region 53a can be obtained.

本実施形態では特に、図4及び図5に示すように、ITO膜からなる透明配線200が、アライメントマーク312を覆うように、層間絶縁膜42を介して、アライメントマーク312の上層側に配設されている。尚、本実施形態に係る「透明配線200」は、本発明に係る「配線」の一例である。   Particularly in this embodiment, as shown in FIGS. 4 and 5, the transparent wiring 200 made of an ITO film is disposed on the upper side of the alignment mark 312 via the interlayer insulating film 42 so as to cover the alignment mark 312. Has been. The “transparent wiring 200” according to the present embodiment is an example of the “wiring” according to the present invention.

透明配線200はITO膜からなっているため、図4に示すように、アライメントマーク312を覆うように配設されていても、透明配線200を通して、アライメントマーク312を認識又は検出することができる。即ち、液晶装置100の製造工程において、適切に、TFTアレイ基板10及び対向基板20のアライメントを行うことができる。加えて、アライメントマーク312等を覆うように配線を設計することができるので、配線のレイアウトの自由度を向上させることができる。   Since the transparent wiring 200 is made of an ITO film, the alignment mark 312 can be recognized or detected through the transparent wiring 200 even if the transparent wiring 200 is disposed so as to cover the alignment mark 312 as shown in FIG. That is, in the manufacturing process of the liquid crystal device 100, the TFT array substrate 10 and the counter substrate 20 can be appropriately aligned. In addition, since the wiring can be designed so as to cover the alignment mark 312 and the like, the degree of freedom in wiring layout can be improved.

図5に示すように、液晶装置100の画像表示領域10aでは、TFTアレイ基板10上に、下から順に、走査線11b等を含む第1層、半導体層1a等を含む第2層、データ線6a及び中継電極60等を含む第3層、容量電極71等を含む第4層、並びに画素電極9a等を含む第5層が積層されている。   As shown in FIG. 5, in the image display area 10a of the liquid crystal device 100, on the TFT array substrate 10, the first layer including the scanning lines 11b and the like, the second layer including the semiconductor layer 1a and the like, and the data lines on the TFT array substrate 10 from the bottom. A third layer including 6a and the relay electrode 60, a fourth layer including the capacitor electrode 71, and a fifth layer including the pixel electrode 9a are stacked.

また、第1層及び第2層の間には下地絶縁膜12が、第2層及び第3層の間には層間絶縁膜41が、第3層及び第4層の間には層間絶縁膜42が、第4層及び第5層の間には容量絶縁膜75が、夫々積層されており、各種構成要素間が短絡することを防止している。尚、本実施形態に係る「容量絶縁膜75」は、本発明に係る「絶縁膜」の一例である。   Further, the base insulating film 12 is provided between the first layer and the second layer, the interlayer insulating film 41 is provided between the second layer and the third layer, and the interlayer insulating film is provided between the third layer and the fourth layer. 42, a capacitive insulating film 75 is laminated between the fourth layer and the fifth layer to prevent short-circuiting between various components. The “capacitive insulating film 75” according to the present embodiment is an example of the “insulating film” according to the present invention.

図5において、TFT30は、半導体層1a及びゲート電極3aを含んで構成されている。半導体層1aは、ポリシリコン膜からなり、チャネル領域1a´、データ線側ソースドレイン領域1b及び画素電極側ソースドレイン領域1cからなる。尚、ここでは図示を省略しているが、チャネル領域1a´及びデータ線側ソースドレイン領域1bの間には、データ線側LDD(Lightly Doped Drain)領域が形成され、チャネル領域1a´及び画素電極側ソースドレイン領域1cの間には、画素電極側LDD領域が形成されている。即ち、TFT30は、LDD構造を有している。   In FIG. 5, the TFT 30 includes the semiconductor layer 1a and the gate electrode 3a. The semiconductor layer 1a is made of a polysilicon film, and is made up of a channel region 1a ′, a data line side source / drain region 1b, and a pixel electrode side source / drain region 1c. Although not shown here, a data line side LDD (Lightly Doped Drain) region is formed between the channel region 1a ′ and the data line side source / drain region 1b, and the channel region 1a ′ and the pixel electrode are formed. A pixel electrode side LDD region is formed between the side source / drain regions 1c. That is, the TFT 30 has an LDD structure.

データ線側ソースドレイン領域1bは、層間絶縁膜41及びゲート絶縁膜2に形成されたコンタクトホールを介して、データ線6aと電気的に接続されている。他方、画素電極側ソースドレイン領域1cは、層間絶縁膜41及びゲート絶縁膜2に形成されたコンタクトホールを介して中継電極60と電気的に接続されている。   The data line side source / drain region 1b is electrically connected to the data line 6a through a contact hole formed in the interlayer insulating film 41 and the gate insulating film 2. On the other hand, the pixel electrode side source / drain region 1 c is electrically connected to the relay electrode 60 through a contact hole formed in the interlayer insulating film 41 and the gate insulating film 2.

図5に示すように、ゲート電極3aは、走査線11aの一部として構成されており、半導体層1aよりもゲート絶縁膜2を介して上層側に、チャネル領域1a´に対向するように配置されている。また、図5において、半導体層1aよりも下地絶縁膜12を介して下層側に配置された走査線11bは、半導体層1aのチャネル領域1a´と重なる部分がゲート電極として機能する。   As shown in FIG. 5, the gate electrode 3a is configured as a part of the scanning line 11a, and is disposed on the upper layer side of the semiconductor layer 1a via the gate insulating film 2 so as to face the channel region 1a ′. Has been. Further, in FIG. 5, in the scanning line 11b arranged on the lower layer side than the semiconductor layer 1a through the base insulating film 12, a portion overlapping the channel region 1a ′ of the semiconductor layer 1a functions as a gate electrode.

このように、本実施形態に係るTFT30は、ダブルゲート構造を有している。このような構成によれば、仮に半導体層1aよりも上層側又は下層側の一方だけにゲート電極が形成されている場合と比較して、TFT30のオン電流を大きくすることができる。   As described above, the TFT 30 according to this embodiment has a double gate structure. According to such a configuration, it is possible to increase the on-current of the TFT 30 as compared with the case where the gate electrode is formed only on one of the upper layer side and the lower layer side of the semiconductor layer 1a.

図5において、下地絶縁膜12は、例えばシリコン酸化膜等からなる。下地絶縁膜12は、走査線11bから半導体層1aを層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等によるTFT30の特性の劣化を防止する機能を有する。   In FIG. 5, the base insulating film 12 is made of, for example, a silicon oxide film. In addition to the function of insulating the semiconductor layer 1a from the scanning line 11b, the base insulating film 12 is formed on the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 is roughened during polishing or remains after cleaning. It has a function of preventing deterioration of the characteristics of the TFT 30 due to dirt or the like.

図5において、TFTアレイ基板10上の半導体層1aよりも層間絶縁膜41を介して上層側には、データ線6a及び中継電極60が設けられている。尚、中継電極60は、層間絶縁膜42及び容量絶縁膜75に形成されたコンタクトホールを介して画素電極9aと電気的に接続されている。   In FIG. 5, the data line 6 a and the relay electrode 60 are provided on the upper layer side of the semiconductor layer 1 a on the TFT array substrate 10 via the interlayer insulating film 41. The relay electrode 60 is electrically connected to the pixel electrode 9a through a contact hole formed in the interlayer insulating film 42 and the capacitor insulating film 75.

図5において、TFTアレイ基板10上のデータ線6a及び中継電極60よりも層間絶縁膜42を介して上層側には、容量電極71が設けられている。容量電極71には、画素電極9aと中継電極60とを電気的に接続するためのコンタクトホールが設けられた部分を除いて、開口領域及び非開口領域を共に覆うように設けられている。   In FIG. 5, a capacitor electrode 71 is provided on the upper layer side of the data line 6 a and the relay electrode 60 on the TFT array substrate 10 via the interlayer insulating film 42. The capacitor electrode 71 is provided so as to cover both the opening region and the non-opening region except for a portion provided with a contact hole for electrically connecting the pixel electrode 9a and the relay electrode 60.

容量電極71は、画素電極9aと容量絶縁膜75を介して対向配置されており、蓄積容量70を形成している。容量電極71は、容量配線91に電気的に接続され、共通電位LCCOMに維持された固定電位側容量電極である。容量電極71は、例えばITO等の透明導電材料から形成されている。   The capacitor electrode 71 is disposed so as to face the pixel electrode 9 a with the capacitor insulating film 75 therebetween, and forms a storage capacitor 70. The capacitor electrode 71 is a fixed potential side capacitor electrode that is electrically connected to the capacitor wiring 91 and maintained at the common potential LCCOM. The capacitor electrode 71 is made of a transparent conductive material such as ITO.

容量絶縁膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン(SiO)膜、或いは窒化シリコン(SiN)膜等から構成された単層構造、或いは多層構造を有している。 The capacitor insulating film 75 is, for example, a single layer structure composed of a silicon oxide (SiO 2 ) film such as an HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film, or a silicon nitride (SiN) film, or a multilayer structure. It has a structure.

蓄積容量70が形成されることによって、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。また、画素電極9aと容量電極71とによって蓄積容量70を形成しているため、例えば画素電極9aの他に、上部電極及び下部電極を設けて蓄積容量を形成する場合と比較して、装置構成を単純化させることが可能である。   By forming the storage capacitor 70, the potential holding characteristic of the pixel electrode 9a is improved, and display characteristics such as contrast improvement and flicker reduction can be improved. In addition, since the storage capacitor 70 is formed by the pixel electrode 9a and the capacitor electrode 71, the device configuration is compared with a case where, for example, an upper electrode and a lower electrode are provided in addition to the pixel electrode 9a to form a storage capacitor. Can be simplified.

更に、容量電極71は、画素電極9aより下層側に設けられているため、画素電極9aと容量電極71の下層側(例えば、データ線6aなど)との電気的或いは電磁気的なカップリングを防止するシールド層として機能することもできる。よって、画素電極9aにおける電位変動等が生じる可能性を低減することも可能となる。   Furthermore, since the capacitor electrode 71 is provided on the lower layer side than the pixel electrode 9a, electrical or electromagnetic coupling between the pixel electrode 9a and the lower layer side (for example, the data line 6a) of the capacitor electrode 71 is prevented. It can also function as a shield layer. Therefore, it is possible to reduce the possibility of potential fluctuations or the like in the pixel electrode 9a.

尚、上述した透明配線200は、図5に示すように、容量電極71と同一層に設けられている。即ち、透明配線200及び容量電極71は、同一の透明導電膜から同時にパターニングして形成されている。   The transparent wiring 200 described above is provided in the same layer as the capacitor electrode 71 as shown in FIG. That is, the transparent wiring 200 and the capacitor electrode 71 are formed by patterning simultaneously from the same transparent conductive film.

他方、対向基板20上には、下(即ち、図5の上側)から順に、アライメントマーク321及び322等を含む第1層、額縁遮光膜53及び遮光膜23等を含む第2層、並びに対向電極21を含む第3層が積層されている。また、第1層及び第2層の間には層間絶縁膜43が、第2層及び第3層の間には層間絶縁膜44が、夫々積層されており、各種構成要素間が短絡することを防止している。   On the other hand, on the counter substrate 20, in order from the bottom (that is, the upper side in FIG. 5), the first layer including the alignment marks 321 and 322, the second layer including the frame light shielding film 53 and the light shielding film 23, and the like. A third layer including the electrode 21 is laminated. In addition, an interlayer insulating film 43 is laminated between the first layer and the second layer, and an interlayer insulating film 44 is laminated between the second layer and the third layer, so that various components are short-circuited. Is preventing.

<電子機器>
次に、図6を参照しながら、上述した液晶装置を電子機器の一例であるプロジェクターに適用した場合を説明する。上述した液晶装置100は、プロジェクターのライトバルブとして用いられている。図6は、プロジェクターの構成例を示す平面図である。
<Electronic equipment>
Next, a case where the above-described liquid crystal device is applied to a projector which is an example of an electronic device will be described with reference to FIG. The liquid crystal device 100 described above is used as a light valve of a projector. FIG. 6 is a plan view illustrating a configuration example of the projector.

図6に示すように、プロジェクター1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。   As shown in FIG. 6, a lamp unit 1102 including a white light source such as a halogen lamp is provided inside the projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置100と同等の構成を有しており、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G have the same configuration as that of the above-described liquid crystal device 100, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit, respectively. . The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110R、1110Bによる表示像は、液晶パネル1110Gによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display images by the liquid crystal panels 1110R and 1110B need to be horizontally reversed with respect to the display images by the liquid crystal panel 1110G.

尚、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルターを設ける必要はない。   Since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図6を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピューターや、携帯電話、液晶テレビ、ビューファインダー型又はモニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 6, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, a pager, and an electronic notebook , Calculators, word processors, workstations, videophones, POS terminals, devices with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change, In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

10…TFTアレイ基板、20…対向基板、100…液晶装置、200…透明配線、311、312、321、322…アライメントマーク   DESCRIPTION OF SYMBOLS 10 ... TFT array substrate, 20 ... Counter substrate, 100 ... Liquid crystal device, 200 ... Transparent wiring, 311, 312, 321, 322 ... Alignment mark

Claims (4)

互いに対向して配置された一対の基板と、
前記一対の基板のうち一方の基板における複数の画素が配列された画素領域の周辺に位置する周辺領域に設けられ、前記一対の基板のアライメントを行うためのアライメントマークと、
前記一方の基板上において、前記アライメントマークの上層側に形成され、導電性及び光透過性を有する材料を含んでなる配線と
を備え、
前記一方の基板上で平面的に見て、前記配線は、前記アライメントマークを少なくとも部分的に覆っている
ことを特徴とする電気光学装置。
A pair of substrates disposed opposite each other;
An alignment mark for aligning the pair of substrates, provided in a peripheral region located around a pixel region in which a plurality of pixels on one substrate of the pair of substrates is arranged;
A wiring formed on the upper side of the alignment mark on the one substrate and including a material having conductivity and light transmission;
The electro-optical device, wherein the wiring covers at least partially the alignment mark when viewed in plan on the one substrate.
前記材料は、酸化インジウムスズであることを特徴とする請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the material is indium tin oxide. 前記一方の基板上には、前記複数の画素の各々に対応して複数の画素電極が配列されており、
前記配線は、前記周辺領域に、前記複数の画素電極よりも絶縁膜を介して下層側に形成されている
ことを特徴とする請求項1又は2に記載の電気光学装置。
On the one substrate, a plurality of pixel electrodes are arranged corresponding to each of the plurality of pixels,
The electro-optical device according to claim 1, wherein the wiring is formed in the peripheral region on a lower layer side than the plurality of pixel electrodes with an insulating film interposed therebetween.
請求項1乃至3のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2009031013A 2009-02-13 2009-02-13 Electro-optical device and electronic apparatus Expired - Fee Related JP5182138B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009031013A JP5182138B2 (en) 2009-02-13 2009-02-13 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009031013A JP5182138B2 (en) 2009-02-13 2009-02-13 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2010186116A JP2010186116A (en) 2010-08-26
JP5182138B2 true JP5182138B2 (en) 2013-04-10

Family

ID=42766797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009031013A Expired - Fee Related JP5182138B2 (en) 2009-02-13 2009-02-13 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5182138B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169260B (en) 2010-10-15 2015-01-21 京东方科技集团股份有限公司 TFT-LCD (thin film transistor liquid crystal display) pixel electrode layer structure, preparation method and mask plate thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239632B2 (en) * 1994-08-19 2001-12-17 ソニー株式会社 Color matrix display panel and manufacturing method thereof
JP3284432B2 (en) * 1994-11-16 2002-05-20 セイコーエプソン株式会社 Liquid crystal device and method of manufacturing the same
JP4454713B2 (en) * 1999-03-17 2010-04-21 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
JP2003264349A (en) * 2003-03-03 2003-09-19 Canon Inc Alignment mark structure in electric circuit board

Also Published As

Publication number Publication date
JP2010186116A (en) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5217752B2 (en) Electro-optical device and electronic apparatus
JP5589359B2 (en) Electro-optical device and electronic apparatus
JP5211985B2 (en) Electro-optical device and electronic apparatus
JP5245333B2 (en) Electro-optical device and electronic apparatus
JP5488136B2 (en) Electro-optical device, electronic device, and transistor
JP5621283B2 (en) Electro-optical device and electronic apparatus
JP5187067B2 (en) Electro-optical device and electronic apparatus
JP5018336B2 (en) Electro-optical device and electronic apparatus
JP5499736B2 (en) Electro-optical device and electronic apparatus
JP5909919B2 (en) Electro-optical device and electronic apparatus
JP2010096966A (en) Electro-optical apparatus, method for manufacturing same, and electronic device
JP5104140B2 (en) Electro-optical device and electronic apparatus
JP4123245B2 (en) Electro-optical device and electronic apparatus
JP5233618B2 (en) Electro-optical device and electronic apparatus
JP2007192975A (en) Electrooptical apparatus and its manufacturing method
JP5292738B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5182138B2 (en) Electro-optical device and electronic apparatus
JP5707970B2 (en) Electro-optical device and electronic apparatus
JP5045107B2 (en) Electro-optical device and electronic apparatus including the same
JP2009069247A (en) Electro-optical apparatus, manufacturing method thereof, electronic equipment, and wiring structure
JP5532944B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2009300477A (en) Electro-optical device and electronic apparatus
JP5119645B2 (en) Electro-optical device and electronic apparatus including the same
JP5804113B2 (en) Electro-optical device and electronic apparatus
JP2012155007A (en) Liquid crystal device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R150 Certificate of patent or registration of utility model

Ref document number: 5182138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees