TWI697975B - 半導體裝置及其阻抗調節方法 - Google Patents

Abstract

本發明提供一種半導體裝置及其阻抗調節方法。該半導體裝置包括：腔室，在腔室中設置有用於承載晶片的基座；阻抗調節電路，分別與基座與接地端電連接，用於調節基座與接地端之間的阻抗。由此，該半導體裝置可以對基座上的偏壓的大小進行調節，從而可以降低半導體裝置的成本，同時可以實現對基座上的偏壓的連續調節。

Description

半導體裝置及其阻抗調節方法

本發明涉及半導體製造領域，具體地，涉及一種半導體裝置以及半導體裝置的阻抗調節方法。

在半導體製作製程中，半導體裝置是一種常用的形成各種半導體膜層和導體膜層的工具。例如，在發光二極體（Light Emitting Diode，LED）的製作製程中，可採用半導體裝置形成位於藍寶石基底和n型氮化鎵（n-GaN）氮化鋁（ALN）薄膜，從而提高該LED的電性能，包括亮度、靜電釋放性能等。

在通常的半導體裝置中，濺鍍電源通過電極引入製程腔室後耦合到製程氣體中，從而激發氣體為電漿，在電漿中電子和離子作用下，完成薄膜沉積。

本揭露實施例提供一種半導體裝置和半導體裝置的阻抗調節方法。該半導體裝置包括： 腔室，在該腔室中設置有用於承載晶片的基座； 阻抗調節電路，分別與該基座與接地端電連接，用於調節該基座與接地端之間的阻抗。

在一些示例中，該腔室為複數個，至少一個該腔室設置有該阻抗調節電路。

在一些示例中，該阻抗調節電路包括： 第一調節電路，用於降低該基座與接地端之間的阻抗； 第二調節電路，用於提高該基座與接地端之間的阻抗； 選擇開關，用於選擇性地將該第一調節電路和第二調節電路中的至少之一與該基座電導通。

在一些示例中，該第一調節電路包括可變電容線路，該可變電容線路包括可變電容。

在一些示例中，該第二調節電路包括可變電阻線路，和/或可變電感線路，其中，該可變電阻線路包括可變電阻；該可變電感線路包括可變電感。

在一些示例中，該第二調節電路包括可變電阻線路和可變電感線路，且該可變電容線路、可變電阻線路和可變電感線路相互並聯；該選擇開關包括設置在該可變電容線路上的第一開關，設置在該可變電阻線路上的第二開關，以及設置在該可變電感線路上的第三開關。

在一些示例中，該第二調節電路包括可變電阻線路和可變電感線路，該可變電阻線路和可變電感線路相互串聯，且與該可變電容線路相互並聯；該選擇開關包括設置在該可變電容線路上的第一開關，和設置在該可變電阻線路或者該可變電感線路上的第二開關。

在一些示例中，該半導體裝置還包括與該基座電連接的第一節點，以及接地的第二節點；該阻抗調節電路分別與該第一節點和第二節點電連接。

在一些示例中，該第二節點直接接地。

在一些示例中，該可變電容的電容值在50pF-1μF的範圍內。

在一些示例中，該可變電阻的電阻值在100Ω-100KΩ的範圍內。

在一些示例中，該可變電感的電感值在100μH-2000μH的範圍內。

在一些示例中，該腔室還包括： 腔體，該基座位於該腔體內部，該阻抗調節電路位於該腔體外部。

本揭露至少一個實施例還提供一種根據上述任一項所描述的半導體裝置的阻抗調節方法，包括： 調節該阻抗調節電路的阻抗，以調節該基座與接地端之間的阻抗。

在一些示例中，該腔室為複數個，至少一個該腔室設置有該阻抗調節電路；該阻抗調節方法包括： 通過調節至少一個該腔室對應的阻抗調節電路的阻抗，以使複數該腔室的阻抗保持一致。 有益效果：

本揭露實施例提供半導體裝置和半導體裝置的阻抗調節方法，其通過借助阻抗調節電路調節基座與接地端之間的阻抗，可以對基座上的偏壓的大小進行調節，這與先前技術中通過改變偏壓電源的輸出功率調節基座上偏壓相比，可以降低半導體裝置的成本，同時可以實現對基座上的偏壓的連續調節。

為使本揭露實施例的目的、技術方案和優點更加清楚，下面將結合本揭露實施例的附圖，對本揭露實施例的技術方案進行清楚、完整地描述。顯然，所描述的實施例是本揭露的一部分實施例，而不是全部的實施例。基於所描述的本揭露的實施例，本領域普通技術人員在無需創造性勞動的前提下所獲得的所有其他實施例，都屬於本揭露保護的範圍。

除非另外定義，本揭露使用的技術術語或者科學術語應當為本揭露所屬領域內具有一般技能的人士所理解的通常意義。本揭露中使用的“第一”、“第二”以及類似的詞語並不表示任何順序、數量或者重要性，而只是用來區分不同的組成部分。“包括”或者“包含”等類似的詞語意指出現該詞前面的元件或者物件涵蓋出現在該詞後面列舉的元件或者物件及其等同，而不排除其他元件或者物件。

第1圖為一種半導體裝置中的腔室的結構示意圖。如第1圖所示，該半導體裝置中的腔室包括基座10、腔體20、電極30、濺鍍電源40以及靶材50。基座10設置在腔體20中，用於承載待沉積薄膜的晶片200。電極30設置在腔體20中，且位於基座10的上方，並且濺鍍電源40與電極30電連接。在開啟濺鍍電源40時，在電極30與基座10之間形成電場，該電場能夠激發腔體20內的製程氣體（例如，氬氣）形成電漿，在電漿中的電子和離子作用下，完成在晶片200上的薄膜沉積。例如，以濺鍍鍍膜類的半導體裝置為例，電漿中的陽離子（例如氬離子）在電場的作用下轟擊靶材50，靶材50的材料會被濺鍍出來並沉積在晶片200上。如第1圖所示，在該半導體裝置中，腔體20具有一開口21，該半導體裝置還包括抽氣閥60、真空管路70以及真空泵80；抽氣閥60設置在腔體20的開口21上，真空泵80通過真空管路70和抽氣閥60相連。

然而，由於電漿中的電子品質遠遠小於離子的品質，並且電子和離子所帶電荷相同，因此在相同電場下，電子的運動速度快於離子的運動速度，從而導致基座上附著的電子數目多於離子數目；同時，由於基座與接地端之間存在阻抗，這導致基座上積累的電荷不會立即消失，進而使得基座對地形成負偏壓。對於物理氣相沉積製程，基座上的偏壓的大小有兩方面的影響：一方面是影響轟擊靶材的離子的動能，另一方面是影響撞擊晶片的離子的動能。基座上的偏壓通過上述兩方面的影響可影響晶片上沉積的薄膜性能，包括薄膜均勻性、應力、結晶品質等。因此，通過採用適當的方法和裝置調節基座的偏壓的大小可獲得良好的沉積效果，具有實際意義。通常，在物理氣相沉積製程中，基座的偏壓的大小由各種因素決定，影響該偏壓的因素包括製程氣體種類、氣壓、濺鍍電源輸出功率等。然而，對於特定的物理氣相沉積製程，上述條件通常固定不變，因此需要額外增加偏壓調節裝置來調節基座的偏壓。

如第1圖所示，該半導體裝置還包括隔直電容91、匹配器92以及偏壓電源93。偏壓電源93通過匹配器92和隔直電容91與基座10電連接，該偏壓電源93通常為射頻電源，用於通過匹配器92向基座10載入射頻功率，從而在基座10上產生偏壓。例如，隔直電容91可為電容值在100pF-200pF範圍之內的電容；偏壓電源93可為頻率在1MHz-25MHz的範圍之間的射頻電源。匹配器92可使負載阻抗與偏壓電源93的輸出阻抗相匹配，從而保證偏壓電源93輸出的功率最大程度地施加到腔體20內部的電漿上。需要說明的是，上述的負載包括匹配器、隔直電容和腔體內的電漿。

通過改變偏壓電源93的輸出功率可調節基座10上偏壓的大小。然而，通過增加偏壓電源93和匹配器92等器件來調節基座10上的偏壓的大小會增加該半導體裝置的成本。另外，上述的通過增加偏壓電源93和匹配器92等器件來調節基座10上的偏壓的大小的方式所能調節的偏壓範圍有限。

第2圖為另一種半導體裝置中的腔室的結構示意圖。如第2圖所示，與第1圖所示的半導體裝置不同的是，該半導體裝置在腔體20內基座10與電極30之間增設有隔離層94，並設置射頻電源95和隔直電容91，射頻電源95通過隔直電容91與基座10電連接。通過調節隔離層94的各項參數，例如隔離層94的徑向厚度、隔離層94的內周壁面積、隔離層94與腔體內壁之間的間距以及隔離層94所採用的介電材料的介電常數等，可以改變基座10與電極30之間的耦合電容的大小，進而實現對基座10的偏壓的大小的調節。然而，一方面，上述的半導體裝置需要先打開腔體，然後調節隔離層94的各項參數以調節基座10的偏壓的大小，從而導致腔體被污染的風險，並且還增加了偏壓調節的時間降低了效率。另一方面，在實際中，由於隔離層94的徑向厚度、隔離層94的內周壁面積、隔離層94所採用的介電材料的介電常數等參數均不能連續調節，從而無法實現對基座10的偏壓的連續調節，並且為了能夠滿足對基座的偏壓調節的需求，需要製作大量的不同的隔離層，從而導致實現該方式的成本較高。

為瞭解決上述問題至少之一，本揭露實施例提供了一種半導體裝置，其包括：腔室和阻抗調節電路，其中，在腔室中設置有用於承載晶片的基座；阻抗調節電路分別與基座與接地端電連接，用於調節基座與接地端之間的阻抗。

通過借助阻抗調節電路調節基座與接地端之間的阻抗，可以對基座上的偏壓的大小進行調節，這與先前技術中通過改變偏壓電源的輸出功率調節基座上偏壓相比，可以降低半導體裝置的成本，同時可以實現對基座上的偏壓的連續調節。

下面，結合附圖對本揭露實施例提供的半導體裝置以及半導體裝置的阻抗調節方法進行說明。 第一實施例

本實施例提供一種半導體裝置。第3a圖為本揭露第一實施例提供的半導體裝置的平面示意圖。如第3a圖所示，該半導體裝置包括複數腔室100。至少一個腔室100設置有上述阻抗調節電路。第3a圖中示出了6個腔室，但根據本揭露的實施例對此沒有特別限制。

通過借助阻抗調節電路調節與之對應的腔室的基座與接地端之間的阻抗，可以在使晶片上沉積的薄膜性能滿足要求的同時，使複數腔室的阻抗保持一致，從而可以提高該半導體裝置的薄膜沉積品質。同時，可以實現對基座上的偏壓的連續調節。另外，該半導體裝置的結構簡單，成本較低，利於推廣。

需要說明的是，在本實施例中，半導體裝置包括複數腔室100，但是，本發明並不侷限於此，在實際應用中，半導體裝置還可以僅包括一個腔室。

第3b圖為本揭露第一實施例提供的半導體裝置中單個腔室的結構示意圖。如第3b圖所示，至少一個腔室100包括可承載晶片200的基座110，以及阻抗調節電路190，該阻抗調節電路190可調節該腔室100的基座110與接地端300之間的阻抗，以使晶片上沉積的薄膜性能滿足要求，同時使複數腔室100的阻抗保持一致。

當採用本實施例提供的半導體裝置製作半導體器件中的膜層時，可通過阻抗調節電路使得複數腔室的阻抗保持一致，從而可使得複數腔室中的基座的偏壓的大小保持一致，進而可提高該半導體器件的膜層的一致性和可重複性，從而可提高該半導體器件的品質。另一方面，該半導體裝置的結構簡單，成本較低，利於推廣。

例如，如第3a圖所示，該半導體裝置還包括傳送腔室900，複數腔室100與傳送腔室900相連通，且圍繞傳送腔室900設置。

例如，如第3a圖所示，該半導體裝置還包括與傳送腔室900相連通的負載鎖定腔室700和800，以實現傳送腔室與前端環境之間的晶片的傳送。

下面以單個腔室為例，對阻抗調節電路的具體實施方式進行詳細描述。具體地，第3c圖為本揭露第一實施例提供的半導體裝置中阻抗調節電路的示意圖。請參閱第3c圖，阻抗調節電路包括：第一調節電路310、第二調節電路320和選擇開關，其中，第一調節電路310用於降低基座與接地端之間的阻抗；第二調節電路320用於提高基座與接地端之間的阻抗；選擇開關用於選擇性地將第一調節電路310和第二調節電路320中的至少之一與基座電導通。

通過改變基座與接地端之間的阻抗，可以改變基座上累積的電荷對地的釋放通道特性，從而改變基座上電荷的積累量，進而實現調節基座上的偏壓大小的目的。第一調節電路310對基座的偏壓具有增益效果，即，當選擇開關將第一調節電路310與基座電導通時，可使基座的偏壓增大。相反的，第二調節電路320對基座的偏壓具有減益效果，即，當選擇開關將第一調節電路310與基座電導通時，可使基座的偏壓減小。由於基座的偏壓可影響晶片上沉積的薄膜性能，包括薄膜均勻性、應力、結晶品質等，因此通過阻抗調節電路對基座的偏壓進行調節，可以提高該半導體裝置的薄膜沉積品質。並且，當採用複數本實施例提供的半導體裝置製作半導體器件中的膜層時，可通過阻抗調節電路使得不同半導體裝置的基座的偏壓的大小保持一致，從而可提高該半導體器件的膜層的一致性和可重複性，進而可提高該半導體器件的品質。另一方面，該阻抗調節電路不需設置在該半導體裝置的腔體內，在使用該阻抗調節電路調節基座的偏壓時無需打開腔體，從而可在保證較好的阻抗調節效果的前提下提高阻抗調節效率。另外，該半導體裝置的結構簡單，成本較低，利於推廣。

需要說明的是，上述的基座的偏壓增大或減小是指基座的偏壓的幅值增加或減小。例如，當基座的偏壓為負偏壓時，例如-30V，上述的基座的偏壓增大可為基座的偏壓從-30V變為-60V，上述的基座的偏壓減小可為基座的偏壓從-30V變為-10V。

在本實施例中，如第3c圖所示，第一調節電路310包括可變電容線路191，該可變電容線路191包括可變電容1910。可選的，該可變電容1910的電容值可以在50pF-1μF的範圍內。

當選擇開關將可變電容線路191接入基座時，可變電容線路191能夠降低基座與接地端之間的阻抗，從而提高基座上的偏壓。並且，通過調節可變電容1910接入電路的大小，可以對阻抗的降低量進行調節，該調節方式能夠實現阻抗的連續調節，從而可以實現基座上的偏壓的連續調節。

在本實施例中，第二調節電路320包括可變電阻線路192，該可變電阻線路192包括可變電阻1920。可選的，該可變電阻1920的電阻值在100Ω-100KΩ的範圍內。例如，可變電阻1920的電阻值可進一步選取在200Ω-100KΩ的範圍內。

當選擇開關將可變電阻線路192接入基座時，可變電阻線路192能夠提高基座與接地端之間的阻抗，從而降低基座上的偏壓。並且，通過調節可變電阻1920接入電路的大小，可以對阻抗的提高量進行調節，該調節方式能夠實現阻抗的連續調節，從而可以實現基座上的偏壓的連續調節。

在本實施例中，可變電容線路191和可變電阻線路192相互並聯，當選擇開關將可變電容線路191和可變電阻線路192同時接入基座時，該並聯電路能夠提高基座與接地端之間的阻抗，從而降低基座上的偏壓。此外，可變電容線路191的接入能夠抑制基座上的偏壓的波形形狀出現暫態尖峰，從而可以使該波形形狀更平滑。

在本實施例中，選擇開關包括設置在可變電容線路191上的第一開關1961，和設置在可變電阻線路192上的第二開關1962。通過選擇性地接通第一開關1961和/或第二開關1962，可以將可變電容線路191和/或可變電阻線路192接入基座。

在本實施例中，半導體裝置還包括與基座電連接的第一節點194，以及與接地端電連接的第二節點195，阻抗調節電路分別與該第一節點194和第二節點195電連接。具體地，在本實施例中，可變電容線路191和可變電阻線路192各自的兩端分別與第一節點194和第二節點195連接。

可選的，上述第二節點195可以直接接地。這裡，第二節點195“直接接地”是指第二節點195可以通過導線等直接電連接到接地端，而中間不再插設其他器件或電源燈。

本實施例提供的半導體裝置無需設置額外的射頻電源，從而可降低該半導體裝置的成本。 第二實施例

本實施例提供的半導體裝置，其與上述第一實施例提供的半導體裝置相同，除了阻抗調節電路不同之外。下面對阻抗調節電路的不同處進行詳細描述。

第3d圖為本揭露第二實施例提供的半導體裝置中阻抗調節電路的示意圖。請參閱第3d圖，在本實施例中，與上述第一實施例相同，第一調節電路310同樣包括可變電容線路191。

在本實施例中，第二調節電路320包括可變電感線路193，該可變電感線路193包括可變電感1930。可選的，該可變電感1930的電感值在100μH-2000μH的範圍內。

當選擇開關將可變電感線路193接入基座時，可變電感線路193能夠提高基座與接地端之間的阻抗，從而降低基座上的偏壓。並且，通過調節可變電感1930接入電路的大小，可以對阻抗的提高量進行調節，該調節方式能夠實現阻抗的連續調節，從而可以實現基座上的偏壓的連續調節。

在本實施例中，當選擇開關將可變電容線路191和可變電感線路193同時接入基座時，可變電容線路191和可變電感線路193相互並聯，該並聯電路能夠提高基座與接地端之間的阻抗，從而降低基座上的偏壓；同時，由於電感對基座上的偏壓的波形形狀影響較大，通過調節可變電感，可以避免該波形形狀出現暫態尖峰，從而可以使該波形形狀更加平滑。

在本實施例中，選擇開關包括設置在可變電容線路191上的第一開關1961，和設置在可變電感線路193上的第三開關1963。通過選擇性地接通第一開關1961和/或第三開關1963，可以將可變電容線路191和/或可變電感線路193接入基座。 第三實施例

本實施例提供的半導體裝置，其與上述第一、第二實施例提供的半導體裝置相同，除了阻抗調節電路不同之外。下面對阻抗調節電路的不同處進行詳細描述。

具體地，第3e圖為本揭露第三實施例提供的半導體裝置中阻抗調節電路的示意圖。請參閱第3e圖，在本實施例中，與上述第一實施例相同，第一調節電路310同樣包括可變電容線路191。

在本實施例中，第二調節電路320包括可變電阻線路192和可變電感線路193，且可變電阻線路192、可變電感線路193和可變電容線路191相互並聯。

當選擇開關將可變電容線路191接入基座時，可變電容線路191能夠降低基座與接地端之間的阻抗，從而提高基座上的偏壓。

當選擇開關將可變電阻線路192或者可變電感線路193接入基座時，可變電阻線路192或者可變電感線路193能夠提高基座與接地端之間的阻抗，從而降低基座上的偏壓。

當選擇開關將可變電容線路191和可變電阻線路192同時接入基座時，該並聯電路能夠提高基座與接地端之間的阻抗，從而降低基座上的偏壓；同時，可變電阻線路192的接入能夠增加偏壓調節的連續程度。

當選擇開關將可變電容線路191和可變電感線路193同時接入基座時，該並聯電路能夠提高基座與接地端之間的阻抗，從而降低基座上的偏壓；同時，可變電感線路193的接入還能夠避免基座上的偏壓的波形形狀出現暫態尖峰，從而可以使該波形形狀更加平滑。

在本實施例中，選擇開關包括設置在可變電容線路191上的第一開關1961，設置在可變電阻線路192上的第二開關1962，和設置在可變電感線路193上的第三開關1963。

需要說明的是，在本實施例中，可變電阻線路192和可變電感線路193相互並聯。當然，本揭露包括但不限於此，在實際應用中，可變電阻線路192和可變電感線路193也可相互串聯，且該串聯電路與可變電容線路191相互並聯。在這種情況下，選擇開關可以包括設置在可變電容線路上的第一開關，和設置在可變電阻線路或者可變電感線路上的第二開關。

綜上所述，半導體裝置中的阻抗調節電路可根據不同的需要來選擇需要接入的可變電容線路、可變電阻線路和可變電感線路。

需要說明的是，在上述各個實施例中，如第3b圖所示，半導體裝置還包括腔體120，基座110位於腔體120內部，阻抗調節電路190位於腔體120外部。這樣，一方面，在對基座上的偏壓進行調節時，不需要打開腔體120以及在腔體120打開的狀態進行偏壓調節，從而可避免腔體120受到污染；另一方面，不需要打開腔體120就可以進行偏壓調節，可以節省打開腔體120後再恢復到進行氣相沉積的製程條件需要的時間，以及如果調節後基座上的偏壓不能滿足製程需求，還需要反復打開腔體進行偏壓調節所耗費的時間，從而可以大幅度地提高偏壓調節的效率。

另外，半導體裝置還包括電極130，其位於腔體120中並與基座110相對設置，並且電極130與濺鍍電源140電連接。當濺鍍電源140通電時，在電極130與基座110之間形成電場，從而可激發腔體120內的製程氣體（例如，氬氣）成為電漿，在電漿中的電子和離子作用下，完成在晶片200上的薄膜沉積。

例如，以濺鍍鍍膜類的半導體裝置為例，電漿中的陽離子（例如氬離子）在電場的作用下轟擊靶材150，靶材150的材料會被濺鍍出來從而沉積在基板200上。

另外，在該半導體裝置中，腔體120具有一開口121，該半導體裝置還包括抽氣閥160、真空管路170以及真空泵180；抽氣閥160設置在腔體120的開口121上，真空泵180通過真空管路170和抽氣閥160相連。需要說明的是，除了濺鍍鍍膜類的半導體裝置，本揭露實施例提供的半導體裝置還可為其他類型的物理沉積裝置，例如離子鍍膜類的半導體裝置。

例如，濺鍍電源可為脈衝直流電源，其頻率可在5KHz-1MHz的範圍。

以上述第三實施例為例，第4圖為本揭露第三實施例提供的半導體裝置中腔室的等效電路圖。請參閱第4圖，在進行氣相沉積的過程中，腔體內的電漿125可等效為電感127和電阻129並聯。電漿125與電極（靶材）之間存在鞘層電容131；阻抗調節電路的第一節點194連接到基座，阻抗調節電路的第二節點195接地。

阻抗調節電路的結構如第3e圖所示，其上的可變電容1910、可變電阻1920以及可變電感1930均能夠改變基座上累積的電荷對地的釋放通道特性，從而改變基座上電荷的積累量，從而調節基座上的偏壓。具體地，通過選擇性地接通第一開關1961、第二開關1962和/或第三開關1963，可以將可變電容1910、可變電阻1920和/或可變電感1930接入基座。通過直接調節可變電容1910來調節接入的電容值的大小，通過直接調節可變電阻1920來調節接入的電阻值的大小，以及通過直接調節可變電感1930來調節接入的電感值的大小，從而對基座的偏壓進行精確的調節。

例如，如第3c圖-第3e圖所示，在可變電容線路191中，第一開關1961位於可變電容1910與第一節點194之間；在可變電阻線路192中，第二開關1962位於可變電阻1920與第一節點194之間；在可變電感線路193中，第三開關1963位於可變電感1930與第一節點194之間。當然，本揭露實施例包括但不限於此。

第5圖為本揭露第三實施例提供的另一種半導體裝置中阻抗調節電路的示意圖。如第5圖所示，在可變電容線路191中，第一開關1961位於可變電容1910與第二節點195之間。也就是說，第一開關1961和可變電容1910在可變電容線路191中的位置可以互換。需要說明的是，第5圖中的阻抗調節電路以第3e圖中的結構為例進行說明，當然，本揭露實施例包括但不限於此，第5圖中的阻抗調節電路還可採用第3c圖或第3d圖所示的結構。

同樣地，在可變電阻線路中，第二開關也可位於可變電阻與第二節點之間；在可變電感線路中，第二開關也可位於可變電感與第二節點之間，本揭露實施例在此不再贅述。

需要說明的是，在上述各個實施例中，可變電容線路191的可變電容可以是可變電容器，通過改變可變電容器的極片間相對的有效面積或片間距離，來改變電容量。但是，本發明並不侷限於此，在實際應用中，還可以採用下述結構的可變電容。

具體地，第6圖為本揭露一實施例提供的一種可變電容的示意圖。如第6圖所示，可變電容1910可包括相互並聯的多條支路，每條支路上設置有至少一個子電容1911，以及第一選擇開關1912。由此，可通過閉合或斷開複數第一選擇開關1912中的一個或複數個來調節可變電容的總電容值。需要說明的是，可變電容也可採用其他結構，只要電容值可調節即可。

例如，子電容可為電容值可調電容和電容值固定電容至少之一，從而實現可調電容的電容值可調或連續可調。

與上述可變電容相類似的，第7圖為本揭露一實施例提供的一種可變電阻的示意圖。如第7圖所示，可變電阻1920可包括相互並聯的多條支路，每條支路上設置有至少一個子電阻1921，以及第二選擇開關1922。由此，可通過閉合或斷開複數第二選擇開關1922中的一個或複數個來調節可變電阻的總電阻值。需要說明的是，可變電阻也可採用其他結構，只要電阻值可調節即可。

例如，子電阻可為電阻值可調電阻和電阻值固定電阻至少之一，從而實現可調電阻的電阻值可調或連續可調。

類似的，第8圖為本揭露一實施例提供的一種可變電感的示意圖。如第8圖所示，可變電感1930可包括相互並聯的多條支路，每條支路上設置有至少一個子電感1931，以及第三選擇開關1932。由此，可通過閉合或斷開複數第三選擇開關1932中的一個或複數個來調節可變電感的電感值。需要說明的是，可變電感也可採用其他結構，只要電感值可調節即可。

例如，子電感可為電感值可調電感和電感值固定電感至少之一，從而實現可調電感的電感值可調或連續可調。

作為另一個技術方案，本發明實施例還提供一種半導體裝置的阻抗調節方法，其包括： 調節阻抗調節電路的阻抗，以調節基座與接地端之間的阻抗。

通過借助阻抗調節電路調節基座與接地端之間的阻抗，可以對基座上的偏壓的大小進行調節，這與先前技術中通過改變偏壓電源的輸出功率調節基座上偏壓相比，可以降低半導體裝置的成本，同時可以實現對基座上的偏壓的連續調節。

可選的，當腔室為複數個時，至少一個腔室設置有阻抗調節電路。在這種情況下，通過調節至少一個腔室對應的阻抗調節電路的阻抗，可以使複數腔室的阻抗保持一致。

由此，一方面，可通過阻抗調節電路使得複數腔室的阻抗保持一致，從而可使得複數腔室中的基座的偏壓的大小保持一致，從而可提高該半導體器件的膜層的一致性和可重複性，進而可提高該半導體器件的品質。另一方面，該阻抗調節電路不需設置在該半導體裝置的腔體內，在使用該阻抗調節電路調節基座的偏壓時無需打開腔體，從而可在保證較好的偏壓調節效果的前提下提高偏壓調節效率。另外，該半導體裝置的結構簡單，成本較低，利於推廣。

本實施例的一示例提供的半導體裝置的阻抗調節方法包括步驟S201-S203。

步驟S201：斷開阻抗調節電路並測量基座的偏壓的大小。 需要說明的是，上述的斷開阻抗調節電路是指阻抗調節電路與基座斷開，例如，以第3e圖所示的阻抗調節電路為例，可通過斷開阻抗調節電路中的第一開關1961、第二開關1962和第三開關1963來斷開阻抗調節電路。需要說明的是，本揭露實施例包括但不限於此，也可在第一節點194與基座之間設置一個總開關，通過斷開總開關來實現斷開阻抗調節電路。 另外，上述的基座的偏壓大小是指基座對地的電壓， 例如，可通過示波器測量基座的偏壓。

步驟S202：比較基座的偏壓與基準偏壓的大小關係。 例如，可通過在參考用半導體裝置上做實驗，可選取製程結果良好（良好的薄膜性能）時基座上的偏壓作為基準偏壓。

步驟S203：若基座的偏壓小於基準偏壓，閉合第一開關並斷開第二開關和第三開關，並調節可變電容的大小以縮小基座的偏壓與基準偏壓的差值，若基座的偏壓大於基準偏壓，閉合第二開關和第三開關兩者中的至少之一並斷開第一開關，並調節閉合的第二開關和第三開關至少之一所對應的可變電阻和/或可變電感的大小以縮小基座的偏壓與基準偏壓的差值。

需要說明的是，上述的閉合第一開關並斷開第二開關和第三開關是指：如果阻抗調節電路包括第二開關和第三開關兩者中的一個，則斷開該阻抗調節電路包括的第二開關或第三開關，如果阻抗調節電路同時包括第二開關和第三開關，則斷開該阻抗調節電路包括的第二開關和第三開關。上述的閉合第二開關和第三開關至少之一是指：如果阻抗調節電路包括第二開關和第三開關兩者中的一個，則閉合該阻抗調節電路包括的第二開關或第三開關，如果阻抗調節電路同時包括第二開關和第三開關，則閉合該阻抗調節電路包括的第二開關和/或第三開關。

在本實施例提供的半導體裝置的阻抗調節方法中，通過調節阻抗調節電路中的可變電阻和可變電感兩者中的至少之一和可變電容，可改變基座上累積的電荷對地的釋放通道特性，從而改變基座上電荷的積累量，從而調節基座的偏壓。阻抗調節電路中的可變電容對基座的偏壓具有增益效果，即，閉合第一開關接入可變電容可起到增大基座的偏壓的效果；阻抗調節電路中的可變電阻和可變電感對基座的偏壓具有減益效果，即，閉合第二開關接入可變電阻可起到減小基座的偏壓的效果，閉合第三開關接入可變電感可起到減小基座的偏壓的效果。

由於基座的偏壓可影響晶片上沉積的薄膜性能，包括薄膜均勻性、應力、結晶品質等，因此可通過阻抗調節電路對基座的偏壓進行調節，從而提高該半導體裝置的薄膜沉積品質。並且，可通過本實施例提供阻抗調節方法使得不同半導體裝置的基座的偏壓的大小保持一致，從而可提高半導體裝置製作的半導體器件中的膜層的一致性和可重複性，進而可提高該半導體器件的品質。另一方面，在使用該阻抗調節方法調節基座的偏壓時無需打開腔體，從而可在保證較好的偏壓調節效果的前提下提高偏壓調節效率。

例如，在本實施例一示例提供的半導體裝置中，當基座的偏壓小於基準偏壓，閉合第一開關並斷開第二開關和第三開關，並調節可變電容的大小以縮小基座的偏壓與基準偏壓的差值時，若閉合第一開關並斷開第二開關和第三開關以接入可變電容後，基座的偏壓仍然小於基準偏壓，可通過增加可變電容的電容值來增大基座的偏壓，若閉合第一開關並斷開第二開關和第三開關以接入可變電容後，基座的偏壓仍然大於基準偏壓，可通過減小可變電容的電容值來減小基座的偏壓。

例如，在本實施例一示例提供的半導體裝置中，可設置可變電容的初始值為可變電容的電容值調節範圍的中間值，從而便於增大或減小可變電容的電容值。例如，可變電容的電容值調節範圍為50pF-1μF時，可設置可變電容的初始值為5000pF。

例如，在本實施例一示例提供的半導體裝置中，上述的若基座的偏壓大於基準偏壓，閉合第二開關和第三開關至少之一並斷開第一開關，並調節閉合的第二開關和第三開關至少之一所對應的可變電阻和/或可變電感的大小以縮小基座的偏壓與基準偏壓的差值時，包括以下三種情況： （一）閉合第二開關並斷開第三開關和第一開關以接入可變電阻，此時，若閉合第二開關並斷開第三開關和第一開關以接入可變電阻後，基座的偏壓仍然高於基準偏壓，則可通過增加可變電阻的電阻值來減小基座的偏壓，若閉合第二開關並斷開第三開關和第一開關以接入可變電阻後，基座的偏壓小於基準偏壓，則可通過減小可變電阻的電阻值來增大基座的偏壓； （二）閉合第三開關並斷開第二開關和第一開關以接入可變電感，此時，若閉合第三開關並斷開第二開關和第一開關以接入可變電感後，基座的偏壓仍然高於基準偏壓，則可通過增加可變電感的電感值來減小基座的偏壓，若閉合第三開關並斷開第二開關和第一開關以接入可變電感後，基座的偏壓小於基準偏壓，則可通過減小可變電感的電感值來增大基座的偏壓； （三）閉合第三開關和第二開關並斷開第一開關以接入可變電阻和可變電感，此時，可變電阻和可變電感並聯，若閉合第三開關和第二開關並斷開第一開關以接入可變電阻和可變電感後，基座的偏壓仍然高於基準偏壓，則可通過增加可變電阻的電阻值和增加可變電感的電感值來減小基座的偏壓，若閉合第三開關和第二開關並斷開第一開關以接入可變電阻和可變電感後，基座的偏壓小於基準偏壓，則可通過減小可變電阻的電阻值和減小可變電感的電感值來增大基座的偏壓。

例如，在本實施例一示例提供的半導體裝置中，可設置可變電阻的初始值為可變電阻的電阻值調節範圍的中間值，從而便於增大或減小可變電阻的電阻值。例如，可變電阻的電阻值調節範圍為100Ω-100KΩ時，可設置可變電阻的初始值為50KΩ。同樣地，設置可變電感的初始值為可變電感的電感值調節範圍的中間值，從而便於增大或減小可變電感的電感值。例如，可變電感的電感值調節範圍為100μH-2000μH時，可設置可變電感的初始值為1000μH。

例如，本實施例一示例提供的半導體裝置的阻抗調節方法還包括： 在基座的偏壓大於基準偏壓的情況下測量基座的偏壓的波形形狀的暫態尖峰； 比較暫態尖峰與基準尖峰的大小關係；以及若暫態尖峰大於基準尖峰，閉合第一開關，並調節可變電容的大小以抑制暫態尖峰。

由此，當基座的偏壓的波形形狀的暫態尖峰較高時，可通過本實施例提供的阻抗調節方法抑制該暫態尖峰。

例如，在本實施例一示例提供的半導體裝置的阻抗調節方法中，基準尖峰的峰值大於等於基座的偏壓的穩定值的120%。

例如，在本實施例一示例提供的半導體裝置的阻抗調節方法中，在使用本實施例提供的阻抗調節方法抑制暫態尖峰時，由於接入的可變電容對基座的偏壓有增益效果，會增大基座的偏壓；因此，可將可變電容的初始值為可變電容的最小值，從而可減少可變電容對基座的偏壓的大小的影響。

例如，本實施例一示例提供的半導體裝置的阻抗調節方法還包括： 再次測量基座的偏壓的大小； 比較基座的偏壓與基準偏壓的大小關係；以及調節閉合的第二開關和第三開關至少之一所對應的可變電阻和/或可變電感的大小以縮小基座的偏壓與基準偏壓的差值。

由此，在使用本實施例提供的阻抗調節方法抑制暫態尖峰時，在接入可變電容以抑制暫態尖峰時，若基座的偏壓的大小發生變化時，可通過上述的過程對基座的偏壓的大小進行再次調節，以使基座的偏壓的大小與基準偏壓的大小的差值在允許誤差的範圍之內。

有以下幾點需要說明： （1）本揭露實施例附圖中，只涉及到與本揭露實施例涉及到的結構，其他結構可參考通常設計。 （2）在不衝突的情況下，本揭露同一實施例及不同實施例中的特徵可以相互組合。

以上所述僅是本發明的示範性實施方式，而非用於限制本發明的保護範圍，本發明的保護範圍由所附的申請專利範圍確定。

10、110‧‧‧基座20、120‧‧‧腔體21、121‧‧‧開口30、130‧‧‧電極40、140‧‧‧濺鍍電源50、150‧‧‧靶材60、160‧‧‧抽氣閥70、170‧‧‧真空管路80、180‧‧‧真空泵91‧‧‧隔直電容92‧‧‧匹配器93‧‧‧偏壓電源94‧‧‧隔離層95‧‧‧射頻電源100‧‧‧腔室131‧‧‧鞘層電容190‧‧‧阻抗調節電路191‧‧‧可變電容線路192‧‧‧可變電阻線路193‧‧‧可變電感線路194‧‧‧第一節點195‧‧‧第二節點200‧‧‧晶片300‧‧‧接地端310‧‧‧第一調節電路320‧‧‧第二調節電路700、800‧‧‧負載鎖定腔室900‧‧‧傳送腔室1910‧‧‧可變電容1911‧‧‧子電容1912‧‧‧第一選擇開關1920‧‧‧可變電阻1921‧‧‧子電阻1922‧‧‧第二選擇開關1930‧‧‧可變電感1931‧‧‧子電感1932‧‧‧第三選擇開關1961‧‧‧第一開關1962‧‧‧第二開關1963‧‧‧第三開關

為了更清楚地說明本揭露實施例的技術方案，下面將對實施例的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅涉及本揭露的一些實施例，而非對本揭露的限制。 第1圖為一種半導體裝置中腔室的結構示意圖； 第2圖為另一種半導體裝置中腔室的結構示意圖； 第3a圖為本揭露第一實施例提供的半導體裝置的平面示意圖； 第3b圖為本揭露第一實施例提供的半導體裝置中單個腔室的結構示意圖； 第3c圖為本揭露第一實施例提供的半導體裝置中阻抗調節電路的示意圖； 第3d圖為本揭露第二實施例提供的半導體裝置中阻抗調節電路的示意圖； 第3e圖為本揭露第三實施例提供的半導體裝置中阻抗調節電路的示意圖； 第4圖為本揭露第三實施例提供的半導體裝置中腔室的等效電路圖； 第5圖為本揭露第三實施例提供的另一種半導體裝置中阻抗調節電路的示意圖； 第6圖為本揭露一實施例提供的一種可變電容的示意圖； 第7圖為本揭露一實施例提供的一種可變電阻的示意圖；以及 第8圖為本揭露一實施例提供的一種可變電感的示意圖。

191‧‧‧可變電容線路

192‧‧‧可變電阻線路

193‧‧‧可變電感線路

194‧‧‧第一節點

195‧‧‧第二節點

310‧‧‧第一調節電路

320‧‧‧第二調節電路

1910‧‧‧可變電容

1920‧‧‧可變電阻

1930‧‧‧可變電感

1961‧‧‧第一開關

1962‧‧‧第二開關

1963‧‧‧第三開關

Claims (8)

1. 一種半導體裝置，包括：一腔室，在該腔室中設置有用於承載晶片的一基座；一阻抗調節電路，分別與該基座與一接地端電連接，用於調節該基座與該接地端之間的阻抗，從而實現對基座偏壓大小的調節；其中，該腔室為複數個，至少一該腔室設置有該阻抗調節電路，通過借助該阻抗調節電路調節與之對應的腔室的基座與接地端之間的阻抗，使複數該腔室的阻抗保持一致；其中，該阻抗調節電路包括：一第一調節電路，用於降低該基座與接地端之間的阻抗，該第一調節電路包括一可變電容線路，該可變電容線路包括一可變電容；一第二調節電路，用於提高該基座與接地端之間的阻抗，該第二調節電路包括一可變電阻線路和一可變電感線路；一選擇開關，用於選擇性地將該第一調節電路和第二調節電路中的至少之一與該基座電導通；其中，該可變電容線路、可變電阻線路和可變電感線路相互並聯；該選擇開關包括設置在該可變電容線路上的一第一開關，設置在該可變電阻線路上的一第二開關，以及設置在該可變電感線路上的一第三開關；或者，該可變電阻線路和可變電感線路相互串聯，且與該可變電容線路相互並聯；該選擇開關包括設置在該可變電容線路上的一第一開關，和設置在該可變電阻線路或者該可變電感線路上的一第二開關。
2. 如申請專利範圍第1項所述的半導體裝置，其中，該半導體裝置還包括與該基座電連接的一第一節點，以及接地的一第二節點；該阻抗調節電路分別與該第一節點和第二節點電連接。
3. 如申請專利範圍第2項所述的半導體裝置，其中，該第二節點直接接地。
4. 如申請專利範圍第1項所述的半導體裝置，其中，該可變電容的電容值在50pF-1μF的範圍內。
5. 如申請專利範圍第1項所述的半導體裝置，其中，該可變電阻的電阻值在100Ω-100KΩ的範圍內。
6. 如申請專利範圍第1所述的半導體裝置，其中，該可變電感的電感值在100μH-2000μH的範圍內。
7. 如申請專利範圍第1項所述的半導體裝置，其中，該腔室還包括：一腔體，該基座位於該腔體內部，該阻抗調節電路位於該腔體外部。
8. 一種如申請專利範圍第1項所述的半導體裝置的阻抗調節方法，包括：調節該阻抗調節電路的阻抗，以調節該基座與接地端之間的阻抗，從而實現對基座偏壓大小的調節；其中，該腔室為複數個，至少一該腔室設置有該阻抗調節電路；該阻抗調節方法包括：通過調節至少一該腔室對應的阻抗調節電路的阻抗，以使複數該腔室的阻抗保持一致。

Images