CN107227446A - 半导体设备及其阻抗调节方法 - Google Patents

Abstract

一种半导体设备以及半导体设备的阻抗调节方法。该半导体设备包括多个腔室，各腔室包括被配置为承载基片的基座，至少一个腔室设置有阻抗调节电路，阻抗调节电路被配置为调节对应腔室的基座与接地端之间的阻抗，以使多个腔室的所述阻抗保持一致。由此，该半导体设备可通过阻抗调节电路对基座与接地端之间的阻抗进行调节，以使多个腔室的所述阻抗保持一致，从而提高该半导体设备的薄膜沉积质量。

Description

半导体设备及其阻抗调节方法

技术领域

本公开的实施例涉及一种半导体设备以及半导体设备的阻抗调节方法。

背景技术

在半导体制作工艺中，半导体设备是一种常用的形成各种半导体膜层和导体膜层的工具。例如，在发光二极管(Light Emitting Diode，LED)的制作工艺中，可采用半导体设备形成位于蓝宝石基底和n型氮化镓(n-GaN)氮化铝(ALN)薄膜，从而提高该LED的电性能，包括亮度、静电释放性能等。

在通常的半导体设备中，溅射电源通过电极引入工艺腔室后耦合到工艺气体中，从而激发气体为等离子体，在等离子体中电子和离子作用下，完成薄膜沉积。

发明内容

本公开实施例提供一种半导体设备和半导体设备的阻抗调节方法。该半导体设备包括多个腔室，各所述腔室包括被配置为承载基片的基座，至少一个所述腔室设置有阻抗调节电路，所述阻抗调节电路被配置为调节对应腔室的所述基座与接地端之间的阻抗，以使所述多个腔室的所述阻抗保持一致。

在一些示例中，所述阻抗调节电路包括：第一调节电路和第二调节电路两者中的至少之一，所述第一调节电路包括可变电容线路，用于将多个所述腔室中偏高的所述阻抗调低；所述第二调节电路包括可变电阻线路和可变电感线路两者中的至少之一，用于将多个所述腔室中偏低的所述阻抗调高。

在一些示例中，所述可变电容线路包括可变电容；所述可变电阻线路包括可变电阻，所述可变电感线路包括可变电感。

在一些示例中，所述可变电容线路包括第一开关，所述可变电阻线路还包括第二开关，所述可变电感线路还包括第三开关。

在一些示例中，所述第二调节电路包括所述可变电阻线路和所述可变电感线路，且二者并联设置。

在一些示例中，所述第二调节电路包括所述可变电阻线路和所述可变电感线路，且二者串联设置。

在一些示例中，所述阻抗调节电路包括所述第一调节电路和所述第二调节电路，且二者并联设置。

在一些示例中，所述第一调节电路和所述第二调节电路两者中的至少之一的一端连接至第一节点，另一端连接至第二节点，所述第一节点与对应腔室的所述基座相连，所述第二节点接地。

在一些示例中，所述第二节点直接接地。

在一些示例中，所述可变电容的电容值在50pF-1μF的范围内。

在一些示例中，所述可变电阻的电阻值在100Ω-100KΩ的范围内。

在一些示例中，所述可变电感的电感值在100μH-2000μH的范围内。

在一些示例中，所述腔室还包括腔体，所述基座位于所述腔体内部，所述阻抗调节电路位于所述腔体外部。

本公开至少一个实施例还提供一种根据上述任一项所描述的半导体设备的阻抗调节方法，包括：调节所述阻抗调节电路的阻抗以调节对应腔室的所述基座与接地端之间的阻抗，以使所述多个腔室的所述阻抗保持一致。

本公开实施例提供半导体设备和半导体设备的阻抗调节方法可使得多个腔室的所述阻抗保持一致，从而提高产品的品质。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为一种半导体设备中腔室的结构示意图；

图2为另一种半导体设备中腔室的结构示意图；

图3a为本公开一实施例提供的一种半导体设备的平面示意图；

图3b为本公开一实施例提供的一种半导体设备中腔体的结构示意图；

图3c为本公开一实施例提供的一种半导体设备中阻抗调节电路的示意图；

图3d为本公开一实施例提供的另一种半导体设备中阻抗调节电路的示意图；

图3e为本公开一实施例提供的另一种半导体设备中阻抗调节电路的示意图；

图4为本公开一实施例提供的另一种半导体设备中腔室的等效电路图；

图5为本公开一实施例提供的另一种半导体设备中阻抗调节电路的示意图；

图6为本公开一实施例提供的一种可变电容的示意图；

图7为本公开一实施例提供的一种可变电阻的示意图；以及

图8为本公开一实施例提供的一种可变电感的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

图1为一种半导体设备中的腔室的结构示意图。如图1所示，该半导体设备中的腔室包括基座10、腔体20、电极30、溅射电源40以及靶材50。基座10可用于承载待沉积薄膜的基片200，溅射电源40与电极30相连以形成电场，从而激发腔体20内的工艺气体(例如，氩气)成为等离子体，在等离子体中的电子和离子作用下，完成在基板200上的薄膜沉积。例如，以溅射镀膜类的半导体设备为例，离子体中的阳离子(例如氩离子)在电场的作用下轰击靶材50，靶材50的材料会被溅射出来从而沉积在基板200上。如图1所示，在该半导体设备中，腔体20具有一开口21，该半导体设备还包括抽气阀60、真空管路70以及真空泵80；抽气阀60设置在腔体20的开口21上，真空泵80通过真空管路70和抽气阀60相连。

然而，由于等离子体中的电子质量远远小于离子的质量并且电子和离子所带电荷相同，因此在相同电场下，电子的运动速度快于离子的运动速度，从而导致基座上附着的电子数目多余离子数目；同时，由于基座与接地端之间存在阻抗，进而导致基座积累的电荷不会立即消失，进而使得基座对地形成负偏压。对于物理气相沉积工艺，基座的偏压的大小有两方面的影响：一方面是影响轰击靶材的离子的动能，另一方面是影响撞击基片的离子的动能。基座的偏压通过上述两方面的影响可影响基片上沉积的薄膜性能，包括薄膜均匀性、应力、结晶质量等。因此，通过采用适当的方法和装置调节基座的偏压的大小可获得良好的沉积效果，具有实际意义。通常，在物理气相沉积工艺中，基座的偏压的大小由各种因素决定，影响该偏压的因素包括工艺气体种类、气压、溅射电源输出功率等。然而，对于特定的物理气相沉积工艺，上述条件通常固定不变，因此需要额外增加偏压调节装置来调节基座的偏压。

如图1所示，该半导体设备还包括隔直电容91、匹配器92以及偏压电源93。偏压电源90通过匹配器92和隔直电容91与基底10连接，偏压电源93通常为射频电源；例如，隔直电容91可为电容值在100pF-200pF范围之内的电容；偏压电源93可为频率在1MHz-25MHz的范围之间的射频电源。匹配器92可使负载阻抗与偏压电源93的输出阻抗相匹配，从而保证偏压电源93输出的功率最大程度地施加到腔体20内部的等离子体上。偏压电源93通过匹配器92将射频功率施加到基座10上，从而改变基座10上偏压的大小。通过改变偏压电源93的输出功率可调节基座10上偏压的大小。然而，通过增加偏压电源和匹配器等器件来调节基座的偏压的大小会增加该半导体设备的成本。另外，上述的通过增加偏压电源和匹配器等器件来调节基座的偏压的大小的方式所能调节的范围有限。需要说明的是，上述的负载包括匹配器、隔直电容和腔体内的等离子体。

图2为另一种半导体设备中的腔室的结构示意图。如图2所示，与图1所示的半导体设备不同的是，该半导体设备在腔体20内基座10与电极30之间增加隔离层94，并设置射频电源95和隔直电容91，射频电源95通过隔直电容91与基座10相连。通过调节隔离层94的各项参数，例如隔离层的厚度、隔离层的面积、隔离层与腔体内壁之间的间距以及隔离层所采用的介电材料的介电常数等，从而改变基座10与电极30之间耦合电容的大小，进而实现对基座的偏压的大小的调节。然而，一方面，上述的半导体设备需要先打开腔体，然后调节隔离层的各项参数以调节基座的偏压的大小，从而导致腔体被污染的风险，并且还增加了偏压调节的时间降低了效率。另一方面，在实际中，由于隔离层的厚度、隔离层的面积、隔离层所采用的介电材料的介电常数等参数不能连续调节，从而无法实现对基座的偏压的连续调节，并且为了能够满足对基座的偏压调节的需求，需要制作大量的不同的隔离层，从而导致该方式的成本较高。

因此，本公开实施例提供一种半导体设备以半导体设备的阻抗调节方法。该半导体设备包括多个腔室，各腔室包括被配置为承载基片的基座，至少一个腔室设置有阻抗调节电路，阻抗调节电路被配置为调节对应腔室的基座与接地端之间的阻抗，以使多个腔室的所述阻抗保持一致。由此，可通过阻抗调节电路对基座与接地端之间的阻抗进行调节，以使多个腔室的所述阻抗保持一致，从而提高该半导体设备的薄膜沉积质量。并且，该阻抗调节电路可以不用设置在腔体内，从而可在保证较好的阻抗调节效果的前提下提高基座与接地端之间的阻抗的调节效率。另外，该半导体设备的结构简单，成本较低，利于推广。

下面，结合附图对本公开实施例提供的半导体设备以及半导体设备的阻抗调节方法进行说明。

实施例一

本实施例提供一种半导体设备。图3a为根据本实施例的一种半导体设备的平面示意图。如图3a所示，该半导体设备包括多个腔室100。为了图示的简便，图3b示出了根据本实施例的半导体设备中单个腔室100的结构示意图。如图3b所示，腔室100包括可承载基片200的基座110，腔室100设置有阻抗调节电路190，阻抗调节电路190可调节对应腔室100的基座110与接地端300之间的阻抗，以使多个腔室100的阻抗保持一致。图3a中示出了6个腔室，但根据本公开的实施例对此没有特别限制。另外，在这些多个腔室中，至少一个腔室可以设置有图3b所示的阻抗调节电路。

当采用本实施例提供的半导体设备制作半导体器件中的膜层时，可通过阻抗调节电路使得多个腔室的阻抗保持一致，从而可使得多个腔室中的基座的偏压的大小保持一致，从而可提高该半导体器件的膜层的一致性和可重复性，进而可提高该半导体器件的品质。另一方面，该半导体设备的结构简单，成本较低，利于推广。

例如，如图3a所示，该半导体设备还包括传送腔室900，多个腔室100与传送腔室900相连通，且围绕传送腔室900设置。

例如，如图3a所示，该半导体设备还包括与传送腔室900相连通的负载锁定腔室700和800，以实现传送腔室与前端环境之间的基片的传送。

图3c-3e为根据本实施例的一种半导体设备中阻抗调节电路的示意图。如图3c-3e所示，阻抗调节电路包括：第一调节电路310和第二调节电路320两者中的至少之一，第一调节电路310包括可变电容线路191，用于将多个腔室中偏高的阻抗调低；第二调节电路320包括可变电阻线路192和可变电感线路193两者中的至少之一，用于将多个腔室中偏低的阻抗调高。

例如，如图3c-3e所示，可变电容线路191包括可变电容1910；可变电阻线路192包括可变电阻1920，可变电感线路193包括可变电感1930。

例如，如图3c-3e所示，可变电容线路191还包括第一开关1961，可变电阻线路192还包括第二开关1962，可变电感线路193还包括第三开关1963。

例如，如图3c-3e所示，第二调节电路320包括可变电阻线路192和可变电感线路193，且二者并联设置。当然，本公开包括但不限于此，可变电阻线路和可变电感线路也可串联设置。

例如，如图3c-3e所示，阻抗调节电路包括第一调节电路310和第二调节电路320，且二者并联设置。当然，本公开包括但不限于此，阻抗调节电路可只包括第一调节电路，或者，阻抗调节电路可只包括第二调节电路。

例如，如图3c-3e所示，第一调节电路310和第二调节电路320两者中的至少之一的一端连接至第一节点194，另一端连接至第二节点195，第一节点194与对应腔室的基座相连，第二节点195接地。例如，第二节点可直接接地。

在本实施例一示例提供的半导体设备，如图3c所示，阻抗调节电路190可包括第一调节电路310和第二调节电路320，第一调节电路310包括可变电容线路191，第二调节电路320包括可变电阻线路192；如图3d所示，压调节电路190可包括第一调节电路310和第二调节电路320，第一调节电路310包括可变电容线路191，第二调节电路320包括可变电感线路193；如图3e所示，阻抗调节电路190可包括第一调节电路310和第二调节电路320，第一调节电路310可包括可变电容线路191，第二调节电路320可变电阻线路192和可变电感线路193。如图3c-3e所示，可变电容线路191包括串接的可变电容1910和第一开关1961，可变电阻线路192包括串接的可变电阻1920和第二开关1962，可变电感线路193包括串接的可变电感1930和第三开关1963；可变电阻线路192和可变电感线路193两者中的至少之一和可变电容线路191的一端连接至第一节点194，另一端连接至第二节点195，第一节点194与基座110相连，第二节点195接地。

在本实施例提供的半导体设备中，通过调节阻抗调节电路中第一调节电路和第二调节电路的至少之一，以改变基座与接地端的阻抗，可改变基座上累积的电荷对地的释放通道特性，从而改变基座上电荷的积累量，从而实现调节基座的偏压的目的。阻抗调节电路中的可变电容对基座的偏压具有增益效果，例如，通过闭合第一开关以接入可变电容可使基座的偏压增大；阻抗调节电路中的可变电阻和可变电感对基座的偏压具有减益效果，例如，通过闭合第二开关和第三开关两者中的至少之一以接入可变电阻和可变电感中的至少之一可使基座的偏压减小。由于基座的偏压可影响基片上沉积的薄膜性能，包括薄膜均匀性、应力、结晶质量等，因此可通过阻抗调节电路对基座的偏压进行调节，从而提高该半导体设备的薄膜沉积质量。并且，当采用多个本实施例提供的半导体设备制作半导体器件中的膜层时，可通过阻抗调节电路使得不同半导体设备的基座的偏压的大小保持一致，从而可提高该半导体器件的膜层的一致性和可重复性，进而可提高该半导体器件的品质。另一方面，该阻抗调节电路不需设置在该半导体设备的腔体内，在使用该阻抗调节电路调节基座的偏压时无需打开腔体，从而可在保证较好的阻抗调节效果的前提下提高阻抗调节效率。另外，该半导体设备的结构简单，成本较低，利于推广。需要说明的是，上述的基座的偏压增大或减小是指基座的偏压的幅值增加或减小。例如，当基座的偏压为负偏压时，例如-30V，上述的基座的偏压增大可为基座的偏压从-30V变为-60V，上述的基座的偏压减小可为基座的偏压从-30V变为-10V。

值得注意的是，当需要增大基座的阻抗时，可通过闭合第二开关和第三开关两者中的至少之一以接入可变电阻和可变电感中的至少之一。相对于可变电阻，由于电感对基座的偏压的波形形状影响较大，通过接入并调节可变电感可调节的偏压幅值较大。相对地，通过接入并调节可变电阻可增加偏压调节的连续程度。

例如，在本实施例一示例提供的半导体设备中，如图3e所示，阻抗调节电路190包括可变电容线路191、可变电阻线路192以及可变电感线路193。可变电容线路191、可变电阻线路192和可变电感线路193的一端连接至第一节点194，另一端连接至第二节点195。由此，该半导体设备中的阻抗调节电路可根据不同的需要来选择需要接入的可变电容、可变电阻和可变电感。例如，当需要增大基座的偏压的大小时，可闭合第一开关以接入可变电容；当需要减小基座的偏压的大小时，可闭合第二开关和第三开关两者中的至少之一以接入可变电阻和可变电感中的至少之一；当需要抑制基座的偏压的瞬时尖峰时，可闭合第一开关以接入可变电容。

例如，在本实施例一示例提供的半导体设备中，第二节点直接接地。这里第二节点“直接接地”是指第二节点可以通过导线等直接电连接到接地端，而中间不再插设其他器件或电源灯。本实施例提供的半导体设备无需设置额外的射频电源，从而可降低该半导体设备的成本。

例如，在本实施例一示例提供的半导体设备中，可变电容为连续可变电容，从而可实现对基座的偏压的连续调节。当然，本公开实施例包括但不限于此，可变电容也可为其他可变电容。

例如，在本实施例一示例提供的半导体设备中，可变电容的电容值在50pF-1μF的范围内。

例如，在本实施例一示例提供的半导体设备中，可变电阻为连续可变电阻，从而可实现对基座的偏压的连续调节。当然，本公开实施例包括但不限于此，可变电阻也可为其他可变电阻。

例如，在本实施例一示例提供的半导体设备中，可变电阻的电阻值在100Ω-100KΩ的范围内。例如，可变电阻的电阻值可进一步选取在200Ω-100KΩ的范围内。

例如，在本实施例一示例提供的半导体设备中，可变电感为连续可变电感，从而可实现对基座的偏压的连续调节。当然，本公开实施例包括但不限于此，可变电感也可为其他可变电感。

例如，在本实施例一示例提供的半导体设备中，可变电感的电感值在100μH-2000μH的范围内。

例如，如图3b所示，本实施例一示例提供的半导体设备还包括腔体120，基座110位于腔体120内部，阻抗调节电路190位于腔体120外部。在对本实施例提供的半导体设备中的基座上的电压进行调节时，不需要打开腔体以及在腔体打开的状态进行偏压调节，从而可避免腔体受到污染；另一方面，由于打开腔体后再恢复到进行气相沉积的工艺条件需要一定的时间，并且如果调节后的基座的偏压不能满足工艺需求，还需要再次打开腔体进行偏压调节，因此，本实施例提供的半导体设备可大幅度地提高偏压调节的效率。

例如，如图3b所示，本实施例一示例提供的半导体设备还包括电极130，位于腔体120中并与基座110相对设置，电极130连接到溅射电源140。在本实施例提供的半导体设备中，溅射电源140与电极130相连以形成电场，从而可激发腔体120内的工艺气体(例如，氩气)成为等离子体，在等离子体中的电子和离子作用下，完成在基板200上的薄膜沉积。例如，以溅射镀膜类的半导体设备为例，离子体中的阳离子(例如氩离子)在电场的作用下轰击靶材150，靶材150的材料会被溅射出来从而沉积在基板200上。另外，在该半导体设备中，腔体120具有一开口121，该半导体设备还包括抽气阀160、真空管路170以及真空泵180；抽气阀160设置在腔体120的开口121上，真空泵180通过真空管路170和抽气阀160相连。需要说明的是，除了溅射镀膜类的半导体设备，本公开实施例提供的半导体设备还可为其他类型的物理沉积装置，例如离子镀膜类的半导体设备。

例如，溅射电源可为脉冲直流电源，其频率可在5KHz-1MHz的范围。

图4为根据本实施例的一种半导体设备中腔室的等效电路图。在进行气相沉积的过程中，腔体内的等离子体125可等效为电感127和电阻129并联。等离子体125与电极(靶材)之间存在鞘层电容131；阻抗调节电路的第一节点194连接到基座，阻抗调节电路的第二节点195接地。通过调节阻抗调节电路上的可变电容1910、可变电阻1920以及可变电感1930可改变基座上累积的电荷对地的释放通道特性，从而改变基座上电荷的积累量，从而调节基座的偏压。分别通过第一开关1961、第二开关1962和第三开关1963来接入或不接入可变电容1910、可变电阻1920以及可变电感1930。通过直接调节可变电容1910来调节接入的电容值的大小，通过直接调节可变电阻1920来调节接入的电阻值的大小，以及通过直接调节可变电感1930来调节接入的电感值的大小，从而对基座的偏压进行精确的调节。需要说明的是，图4中的阻抗调节电路以图3e中的结构为例进行说明，当然，本公开实施例包括但不限于此，图4中的阻抗调节电路还可采用图3c或图3d所示的结构。

例如，如图3c-图3e所示，在可变电容线路191中，第一开关1961位于可变电容1910与第一节点194之间；在可变电阻线路192中，第二开关1962位于可变电阻1920与第一节点194之间；在可变电感线路193中，第三开关1963位于可变电感1930与第一节点194之间。当然，本公开实施例包括但不限于此。

图5为根据本实施例的另一种半导体设备中的阻抗调节电路的示意图。如图5所示，在可变电容线路191中，第一开关1961位于可变电容1910与第二节点195之间。也就是说，第一开关和可变电容的在可变电容线路中的位置可以互换。需要说明的是，图5中的阻抗调节电路以图3e中的结构为例进行说明，当然，本公开实施例包括但不限于此，图5中的阻抗调节电路还可采用图3c或图3d所示的结构。

同样地，在可变电阻线路中，第二开关也可位于可变电阻与第二节点之间；在可变电感线路中，第二开关也可位于可变电感与第二节点之间，本公开实施例在此不再赘述。

图6为根据本实施例的一种可变电容的示意图。如图6所示，可变电容1910可包括多个子电容1911以及分别与多个子电容1911的一端相连的多个第一选择开关1912，多个子电容1911的另一端电性相连。也就是说，当多个第一选择开关1912都闭合时，多个子电容1911并联。由此，可通过闭合或断开多个第一选择开关中的一个或多个来调节可变电容的电容值。需要说明的是，可变电容也可采用其他结构，只要电容值可调节即可。

例如，子电容可为电容值可调电容和电容值固定电容至少之一，从而实现可调电容的电容值可调或连续可调。

图7为根据本实施例的一种可变电阻的示意图。如图7所示，可变电阻1920可包括多个子电阻1921以及分别与多个子电阻1921的一端相连的多个第二选择开关1922，多个子电阻1921的另一端电性相连。也就是说，当多个第二选择开关1922都闭合时，多个子电阻1921并联。由此，可通过闭合或断开多个第二选择开关中的一个或多个来调节可变电阻的电阻值。需要说明的是，可变电阻也可采用其他结构，只要电阻值可调节即可。

例如，子电阻可为电阻值可调电阻和电阻值固定电阻至少之一，从而实现可调电阻的电阻值可调或连续可调。

图8为根据本实施例的一种可变电感的示意图。如图8所示，可变电感1930可包括多个子电感1931以及分别与多个子电感1931的一端相连的多个第三选择开关1932，多个子电感1931的另一端电性相连。也就是说，当多个第三选择开关1932都闭合时，多个子电感1931并联。由此，可通过闭合或断开多个第三选择开关中的一个或多个来调节可变电感的电感值。需要说明的是，可变电感也可采用其他结构，只要电感值可调节即可。

例如，子电感可为电感值可调电感和电感值固定电感至少之一，从而实现可调电感的电感值可调或连续可调。

实施例二

本实施例提供一种半导体设备的阻抗调节方法，其包括：调节所述阻抗调节电路的阻抗以调节对应腔室的所述基座与接地端之间的阻抗，以使所述多个腔室的所述阻抗保持一致。由此，可通过阻抗调节电路使得多个腔室的阻抗保持一致，从而可使得多个腔室中的基座的偏压的大小保持一致，从而可提高该半导体器件的膜层的一致性和可重复性，进而可提高该半导体器件的品质。另一方面，该阻抗调节电路不需设置在该半导体设备的腔体内，在使用该阻抗调节电路调节基座的偏压时无需打开腔体，从而可在保证较好的偏压调节效果的前提下提高偏压调节效率。另外，该半导体设备的结构简单，成本较低，利于推广。

本实施例的一示例提供的半导体设备的阻抗调节方法包括步骤S201-S203。

步骤S201：断开阻抗调节电路并测量基座的偏压的大小。

需要说明的是，上述的断开阻抗调节电路是指阻抗调节电路与基座断开，例如，以图3e所示的阻抗调节电路为例，可通过断开阻抗调节电路中的第一开关、第二开关和第三开关来断开阻抗调节电路。需要说明的是，本公开实施例包括但不限于此，也可在第一节点与基座之间设置一个总开关，通过断开总开关来实现断开阻抗调节电路。另外，上述的基座的偏压大小是指基座对地的电压，

例如，可通过示波器测量基座的偏压。

步骤S202：比较基座的偏压与基准偏压的大小关系。

例如，可通过在参考用半导体设备上做实验，可选取工艺结果良好(良好的薄膜性能)时基座上的偏压作为基准偏压。

步骤S203：若基座的偏压小于基准偏压，闭合第一开关并断开第二开关和第三开关，并调节可变电容的大小以缩小基座的偏压与基准偏压的差值，若基座的偏压大于基准偏压，闭合第二开关和第三开关两者中的至少之一并断开第一开关，并调节闭合的第二开关和第三开关至少之一所对应的可变电阻和/或可变电感的大小以缩小基座的偏压与基准偏压的差值。需要说明的是，上述的闭合第一开关并断开第二开关和第三开关是指：如果阻抗调节电路包括第二开关和第三开关两者中的一个，则断开该阻抗调节电路包括的第二开关或第三开关，如果阻抗调节电路同时包括第二开关和第三开关，则断开该阻抗调节电路包括的第二开关和第三开关。上述的闭合第二开关和第三开关至少之一是指：如果阻抗调节电路包括第二开关和第三开关两者中的一个，则闭合该阻抗调节电路包括的第二开关或第三开关，如果阻抗调节电路同时包括第二开关和第三开关，则闭合该阻抗调节电路包括的第二开关和/或第三开关。

在本实施例提供的半导体设备的阻抗调节方法中，通过调节阻抗调节电路中的可变电阻和可变电感两者中的至少之一和可变电容，可改变基座上累积的电荷对地的释放通道特性，从而改变基座上电荷的积累量，从而调节基座的偏压。阻抗调节电路中的可变电容对基座的偏压具有增益效果，即，闭合第一开关接入可变电容可起到增大基座的偏压的效果；阻抗调节电路中的可变电阻和可变电感对基座的偏压具有减益效果，即，闭合第二开关接入可变电阻可起到减小基座的偏压的效果，闭合第三开关接入可变电感可起到减小基座的偏压的效果。由于基座的偏压可影响基片上沉积的薄膜性能，包括薄膜均匀性、应力、结晶质量等，因此可通过阻抗调节电路对基座的偏压进行调节，从而提高该半导体设备的薄膜沉积质量。并且，可通过本实施例提供阻抗调节方法使得不同半导体设备的基座的偏压的大小保持一致，从而可提高半导体设备制作的半导体器件中的膜层的一致性和可重复性，进而可提高该半导体器件的品质。另一方面，在使用该阻抗调节方法调节基座的偏压时无需打开腔体，从而可在保证较好的偏压调节效果的前提下提高偏压调节效率。

例如，在本实施例一示例提供的半导体设备中，当基座的偏压小于基准偏压，闭合第一开关并断开第二开关和第三开关，并调节可变电容的大小以缩小基座的偏压与基准偏压的差值时，若闭合第一开关并断开第二开关和第三开关以接入可变电容后，基座的偏压仍然小于基准偏压，可通过增加可变电容的电容值来增大基座的偏压，若闭合第一开关并断开第二开关和第三开关以接入可变电容后，基座的偏压仍然大于基准偏压，可通过减小可变电容的电容值来减小基座的偏压。

例如，在本实施例一示例提供的半导体设备中，可设置可变电容的初始值为可变电容的电容值调节范围的中间值，从而便于增大或减小可变电容的电容值。例如，可变电容的电容值调节范围为50pF-1μF时，可设置可变电容的初始值为5000pF。

例如，在本实施例一示例提供的半导体设备中，上述的若基座的偏压大于基准偏压，闭合第二开关和第三开关至少之一并断开第一开关，并调节闭合的第二开关和第三开关至少之一所对应的可变电阻和/或可变电感的大小以缩小基座的偏压与基准偏压的差值时包括以下三种情况：(一)闭合第二开关并断开第三开关和第一开关以接入可变电阻，此时，若闭合第二开关并断开第三开关和第一开关以接入可变电阻后，基座的偏压仍然高于基准偏压，则可通过增加可变电阻的电阻值来减小基座的偏压，若闭合第二开关并断开第三开关和第一开关以接入可变电阻后，基座的偏压小于基准偏压，则可通过减小可变电阻的电阻值来增大基座的偏压；(二)闭合第三开关并断开第二开关和第一开关以接入可变电感，此时，若闭合第三开关并断开第二开关和第一开关以接入可变电感后，基座的偏压仍然高于基准偏压，则可通过增加可变电感的电感值来减小基座的偏压，若闭合第三开关并断开第二开关和第一开关以接入可变电感后，基座的偏压小于基准偏压，则可通过减小可变电感的电感值来增大基座的偏压；(二)闭合第三开关和第二开关并断开第一开关以接入可变电阻和可变电感，此时，可变电阻和可变电感并联，若闭合第三开关和第二开关并断开第一开关以接入可变电阻和可变电感后，基座的偏压仍然高于基准偏压，则可通过增加可变电阻的电阻值和增加可变电感的电感值来减小基座的偏压，若闭合第三开关和第二开关并断开第一开关以接入可变电阻和可变电感后，基座的偏压小于基准偏压，则可通过减小可变电阻的电阻值和减小可变电感的电感值来增大基座的偏压。

例如，在本实施例一示例提供的半导体设备中，可设置可变电阻的初始值为可变电阻的电阻值调节范围的中间值，从而便于增大或减小可变电阻的电阻值。例如，可变电阻的电阻值调节范围为100Ω-100KΩ时，可设置可变电阻的初始值为50KΩ。同样地，设置可变电感的初始值为可变电感的电感值调节范围的中间值，从而便于增大或减小可变电感的电感值。例如，可变电感的电感值调节范围为100μH-2000μH时，可设置可变电感的初始值为1000μH。

例如，本实施例一示例提供的半导体设备的阻抗调节方法还包括：在基座的偏压大于基准偏压的情况下测量基座的偏压的瞬时尖峰；比较瞬时尖峰与基准尖峰的大小关系；以及若瞬时尖峰大于基准尖峰，闭合第一开关，并调节可变电容的大小以抑制瞬时尖峰。由此，当基座的偏压的瞬时尖峰较高时，可通过本实施例提供的阻抗调节方法抑制该瞬时尖峰。

例如，在本实施例一示例提供的半导体设备的阻抗调节方法中，基准尖峰的峰值大于等于基座的偏压的稳定值的120％。

例如，在本实施例一示例提供的半导体设备的阻抗调节方法中，在使用本实施例提供的阻抗调节方法抑制瞬时尖峰时，由于接入的可变电容对基座的偏压有增益效果，会增大基座的偏压；因此，可将可变电容的初始值为可变电容的最小值，从而可减少可变电容对基座的偏压的大小的影响。

例如，本实施例一示例提供的半导体设备的阻抗调节方法还包括：再次测量基座的偏压的大小；比较基座的偏压与基准偏压的大小关系；以及调节闭合的第二开关和第三开关至少之一所对应的可变电阻和/或可变电感的大小以缩小基座的偏压与基准偏压的差值。由此，在使用本实施例提供的阻抗调节方法抑制瞬时尖峰时，在接入可变电容以抑制瞬时尖峰时，若基座的偏压的大小发生变化时，可通过上述的过程对基座的偏压的大小进行再次调节，以使基座的偏压的大小与基准偏压的大小的差值在允许误差的范围之内。

有以下几点需要说明：

(1)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。

以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (14)

1.一种半导体设备，包括：

多个腔室，

其中，各所述腔室包括被配置为承载基片的基座，至少一个所述腔室设置有阻抗调节电路，所述阻抗调节电路被配置为调节对应腔室的所述基座与接地端之间的阻抗，以使所述多个腔室的所述阻抗保持一致。

2.根据权利要求1所述的半导体设备，其中，所述阻抗调节电路包括：第一调节电路和第二调节电路两者中的至少之一，

所述第一调节电路包括可变电容线路，用于将多个所述腔室中偏高的所述阻抗调低；

所述第二调节电路包括可变电阻线路和可变电感线路两者中的至少之一，用于将多个所述腔室中偏低的所述阻抗调高。

3.根据权利要求2所述的半导体设备，其中，所述可变电容线路包括可变电容，所述可变电阻线路包括可变电阻，所述可变电感线路包括可变电感。

4.根据权利要求3所述的半导体设备，其中，所述可变电容线路包括第一开关，所述可变电阻线路还包括第二开关，所述可变电感线路还包括第三开关。

5.根据权利要求3所述的半导体设备，其中，所述第二调节电路包括所述可变电阻线路和所述可变电感线路，且二者并联设置。

6.根据权利要求3所述的半导体设备，其中，所述第二调节电路包括所述可变电阻线路和所述可变电感线路，且二者串联设置。

7.根据权利要求2所述的半导体设备，其中，所述阻抗调节电路包括所述第一调节电路和所述第二调节电路，且二者并联设置。

8.根据权利要求2所述的半导体设备，其中，所述第一调节电路和所述第二调节电路两者中的至少之一的一端连接至第一节点，另一端连接至第二节点，所述第一节点与对应腔室的所述基座相连，所述第二节点接地。

9.根据权利要求8所述的半导体设备，其中，所述第二节点直接接地。

10.根据权利要求3所述的半导体设备，其中，所述可变电容的电容值在50pF-1μF的范围内。

11.根据权利要求3所述的半导体设备，其中，所述可变电阻的电阻值在100Ω-100KΩ的范围内。

12.根据权利要求3所述的半导体设备，其中，所述可变电感的电感值在100μH-2000μH的范围内。

13.根据权利要求1-12中任一项所述的半导体设备，其中，所述腔室还包括：

腔体，所述基座位于所述腔体内部，所述阻抗调节电路位于所述腔体外部。

14.一种根据权利要求1所述的半导体设备的阻抗调节方法，包括：

调节所述阻抗调节电路的阻抗以调节对应腔室的所述基座与接地端之间的阻抗，以使所述多个腔室的所述阻抗保持一致。