TWI694447B - 非揮發式記憶體 - Google Patents
非揮發式記憶體 Download PDFInfo
- Publication number
- TWI694447B TWI694447B TW108130318A TW108130318A TWI694447B TW I694447 B TWI694447 B TW I694447B TW 108130318 A TW108130318 A TW 108130318A TW 108130318 A TW108130318 A TW 108130318A TW I694447 B TWI694447 B TW I694447B
- Authority
- TW
- Taiwan
- Prior art keywords
- volatile memory
- floating gate
- voltage
- width
- control gate
- Prior art date
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一種非揮發式記憶體包含浮動閘極、強控制閘極端及弱控制閘極端。浮動閘極包含第一端及第二端，第一端包含第一寬度，第二端包含第二寬度，第二寬度小於第一寬度。強控制閘極端連接於浮動閘極之第一端，弱控制閘極端連接於浮動閘極之第二端。非揮發式記憶體於編程操作時，設定弱控制閘極端為第一電壓，藉由第一寬度及第二寬度之不同使浮動閘極的第二端轉為正電而減少第一電壓與浮動閘極的第二端之電壓差，以穩定非揮發式記憶體的臨界電壓。
Description
本揭示文件係關於一種非揮發式記憶體，特別是一種能夠穩定臨界電壓的非揮發式記憶體。
在這個普遍利用大數據的時代，高密度的儲存記憶體的需求也持續性的增加，如何在相同面積上能夠儲存更多的資料，也成為重要的研究方向。在製程上，不斷縮小限寬，在元件設計上，除了將2D結構變成3D結構外，還有另一個有效提升儲存密度的方式，那就是使用多層式儲存的技術。藉由控制存入浮動閘極(floating gate,FG)的電子數量，可以一次將兩個以上的位元存入同一個記憶體元件，但也因為需要精細的編程控制，導致多層式儲存在編程速度上比單層式儲存慢。
傳統多層式儲存記憶體(multi-level cell,MLC)，以兩位元儲存為例，在編程時會分為兩個步驟，這是因為元件間儲存電子的浮動閘極會有電容耦合效應的影響，當在操作元件時會對其周圍的元件造成部分電壓的改變，進而影響其周圍元件的儲存狀態。
因此，若是直接對記憶元件進行一次性編程操
作，當再對其周圍元件操作時，其儲存狀態會受到影響，整體的臨界電壓會上升，這對多層式儲存來說是非常嚴重的問題，因為本身的判讀視窗已經比單層儲存時小，若各儲存狀態有所偏移，對於之後的讀取操作將有可能發生讀取失敗的情況，而此多步驟編程雖然可以確保記憶體元件的儲存狀態較為穩定，但也同時減緩了編程速度。
本揭示文件的一實施例中，一種非揮發式記憶體包含浮動閘極、強控制閘極端及弱控制閘極端。浮動閘極包含第一端及第二端，第一端包含第一寬度，第二端包含第二寬度，第二寬度小於第一寬度。強控制閘極端連接於浮動閘極之第一端，弱控制閘極端連接於浮動閘極之第二端。非揮發式記憶體於編程操作時，設定弱控制閘極端為第一電壓，藉由第一寬度及第二寬度之不同使浮動閘極的第二端轉為正電而減少第一電壓與浮動閘極的第二端之電壓差，以穩定非揮發式記憶體的臨界電壓。
綜上所述，藉由浮動閘極層在不同端點的不同寬度使非揮發式記憶體於編程操作時減少外加電壓與浮動閘極的第二端之電壓差，以穩定非揮發式記憶體的臨界電壓在一定值。
100‧‧‧非揮發性記憶體
210、220、230‧‧‧線段
WL、WL1、WL2‧‧‧字元線
SL‧‧‧源極線
BL、BL1、BL2‧‧‧位元線
SCG‧‧‧強控制閘極
WCG‧‧‧弱控制閘極
PS‧‧‧基板層
nW‧‧‧N型井
SCG1、SCG2‧‧‧強控制閘極線
WCG1、WCG2‧‧‧弱控制閘極線
第1圖繪示根據本揭示文件之一實施例的非揮發性記憶體的立體結構圖。
第2圖繪示根據本揭示文件之一實施例的非揮發性記憶體的臨界電壓對編程時間折線圖。
第3圖繪示根據本揭示文件之一實施例的非揮發性記憶體的陣列電路圖。
在本文中所使用的用詞『包含』、『具有』等等，均為開放性的用語，即意指『包含但不限於』。此外，本文中所使用之『及/或』，包含相關列舉項目中一或多個項目的任意一個以及其所有組合。
於本文中，當一元件被稱為『連結』或『耦接』時，可指『電性連接』或『電性耦接』。『連結』或『耦接』亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用『第一』、『第二』、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本揭示文件。
請參考第1圖，第1圖繪示根據本揭示文件之一實施例的非揮發性記憶體100的立體結構圖。非揮發性記憶體100包含強控制閘極SCG、弱控制閘極WCG、字元線WL、位元線BL、源極線SL與基板層PS。
如第1圖所示，非揮發性記憶體100將一浮動閘
極延伸覆蓋於兩個N型井nW作為耦合元件，以及用於讀取儲存浮動閘極內所儲存資料的讀取電晶體。此外，非揮發性記憶體100藉由控制一耦接於讀取電晶體的選擇電晶體之字元線WL可進行讀取浮動閘極狀態。
透過設計浮動閘極覆蓋於N型井nW上的面積比例可有效控制耦合元件與浮動閘極的耦合率(coupling ratio)。為了能有效控制浮動閘極電壓，將一浮動閘極以大面積延伸覆蓋於N型井nW上做為強控制閘極端，又稱為編程閘極(program gate,PG)，透過電極給予強控制閘極端偏壓可耦合一高比率的電位到浮動閘極。而另一耦合元件從浮動閘極延伸小面積於N型井nW上做為弱控制閘極端，又稱為抹除閘極(erase gate,EG)。
浮動閘極的電壓是透過耦合率來控制，浮動閘極電壓可由下述公式計算：
其中V FG 是浮動閘極電壓，V PG 是編程閘極的電壓，V EG 是抹除閘極的電壓，C total 是總電容，C PG 是編程閘極的等效電容，C EG 是抹除閘極的等效電容，Q為電荷量。
以編程閘極為例子，可進一步表示：
其中
為介電質的電容率，t total 為氧化層厚度，A PG 為編程閘極覆蓋於N型井nW上的面積，A total 為浮動閘極的總面積。
因此耦合率可由下述公式計算：
其中α PG-to-FG 為編程閘極對浮動閘極之電位耦合率，α EG-to-FG 為抹除閘極對浮動閘極之電位耦合率，A PG 為編成閘極覆蓋於N型井nW上的面積，A EG 為抹除閘極覆蓋於N型井nW上的面積，A Ch 為讀取電晶體的面積。
由上述公式可看出，耦合率與覆蓋於N型井nW上的面積成正比，較大面積可以提升電壓耦合率，更有效地控制浮動閘極之電位，卻會增加單一元件的面積，所以元件的設計需要在耦合效率與面積之間做取捨。
非揮發性記憶體100使用N型井nW作為耦合元件的優點在於，透過N型井nW可降低擴散區(diffusion region)到基板PS的電阻，使得當電位從電極傳到浮動閘極下方時不至於有太多的壓降，可以提升耦合率。
此外，N型井nW可拓展在擴散區給予高電壓時所產生的空乏區寬度，也因此同樣電壓下所產生的電場被降低了，使得此擴散區得以承受更高的電壓而不會使電場達到臨界點(Ecritical)進而造成接面崩潰(junction breakdown)。
第1圖所示的細長型浮動閘極可多次操作非揮發性記憶體，其特性為當元件在進行編程操作時，電子會在細長端的地方發生局部充放電的暫態反應，使得浮動閘極內的電子數量可以藉由改變電壓與編程時間來做良好的控制。
因此元件的臨界電壓可以被穩定操作於特定的值，此特性可以應用於多層式儲存應用，藉由穩定的臨界電壓特性，可以使用一次性脈衝即可完成編成步驟，減少驗證步驟，因此大大縮短的原本編程所需的時間。
如第1圖所示，非揮發式記憶體100的浮動閘極的寬度並非一致的，非揮發式記憶體100的浮動閘極包含第一端及第二端，第一端包含第一寬度，第二端包含第二寬度，第二寬度小於第一寬度。強控制閘極端WCG連接於浮動閘極之第一端，弱控制閘極端WCG連接於浮動閘極之第二端。這除了影響兩端點對浮動閘極電壓的耦合控制能力，也使得電子再從浮動閘極內移動到N型井的時候會有電阻電容延遲的效應發生。
當非揮發式記憶體100於編程操作時，設定弱控制閘極端WCG為一高電壓，例如10V、11V或12V，藉由第一寬度及第二寬度之不同使浮動閘極的第二端轉為正電而減少高電壓與浮動閘極的第二端之電壓差，以穩定非揮發式記憶體100的臨界電壓(threshold voltage)。
於一實施例中，非揮發式記憶體100於編程操作時，使電子由浮動閘極的第二端被拉出以完成編程操作。
於一實施例中，非揮發式記憶體100於編程操作時，電子由浮動閘極的第二端被拉出的過程中，第一寬度及第二寬度之不同產生電阻電容延遲效應(RC delay)。
於一實施例中，非揮發式記憶體100於編程操作時，電阻電容延遲效應會使浮動閘極的第一端電子移動速
度小於浮動閘極的第二端的電子移動速度。
於一實施例中，非揮發式記憶體100於編程操作時，當浮動閘極中的第一端電子移動速度小於浮動閘極的第二端的電子移動速度時，浮動閘極的第二端轉為正電。
於一實施例中，非揮發式記憶體100於編程操作時，當浮動閘極的第二端轉為正電時，使電子由浮動閘極的第二端被拉出的操作被停止，而使非揮發式記憶體100的臨界電壓維持在一定值。
於一實施例中，非揮發式記憶體100於編程操作時，設定弱控制閘極端WCG為一高電壓，例如12V，設定強控制閘極端SCG為零。
請參考第2圖，第2圖繪示根據本揭示文件之一實施例的非揮發性記憶體100的臨界電壓對編程時間折線圖。第2圖中包含線段210、線段220及線段230。不同線段代表不同的弱控制閘極端WCG電壓，例如線段210表示弱控制閘極端WCG電壓為10V，線段220表示弱控制閘極端WCG電壓為11V，線段230表示弱控制閘極端WCG電壓為12V。
在寫入編程操作時，藉由在弱控制閘極端WCG施予一高壓，例如12V，由於此端電壓耦合能力小，會在浮動閘極與弱控制閘極端WCG間產生大電壓，進而發生FN穿隧((Fowler-Nordheim tunneling)，使電子被拉出浮動閘極，藉此完成編程操作。
FN穿隧的機制是給予氧化層兩端高壓差使得
能帶圖因為強大電場而彎曲，當電場強度到一定程度，例如10MV/cm時，將導致氧化層的能障變成一三角形狀，此時電子便能有很高的機率從較薄的能障中穿隧到浮動閘極內。
然而，在此移動過程中，會受到電阻電容延遲效益的影響，使得浮動閘極內的電荷變化會有不均勻的現象產生，靠近弱控制閘極端WCG的電荷會先被拉出浮動閘極，在強控制閘極端SCG的電荷來不及移動到弱控制閘極端WCG，導致弱控制閘極端WCG的浮動閘極之電位轉為正電，減小氧化層兩端的跨壓差，使FN穿隧停止發生。非揮發式記憶體100根據浮動閘極中的電子數量以改變臨界電壓。
因此非揮發性記憶體100的臨界電壓可以被穩定操作於特定的值，如第2圖所示。在某一段時間內，非揮發性記憶體100的臨界電壓幾乎沒有發生變化，這是由於浮動閘極內電荷不均勻變化所導致的FN穿隧暫停發生，等到再經過一段時間後，浮動閘極內的電荷分佈重新達到平衡時，氧化層兩端再次產生大電壓差，使得FN穿隧繼續發生。
而上述於一段時間內臨界電壓幾乎沒有發生變化之特性非常適合應用於多層式儲存記憶體，因為其自我抑制之編程特性，可以使得多層式儲存記憶體的元件之間即使有些微差異性存在，也會因為此穩定的臨界電壓特性，可以將每個記憶體元件的臨界電壓都操作在穩定區間內。
於一實施例中，各別將複數個非揮發性記憶體100做一次性編程操作，由於非揮發性記憶體100的臨界電
壓分佈十分的集中，使得非揮發性記憶體100可以藉由一次性編程即可完成多層次儲存操作，不需額外的驗證操作，也不用多次編程操作，加快了多層式儲存的編成速度。
於一實施例中，非揮發式記憶體100於抹除操作時，設定強控制閘極端SCG為一高電壓，例如12V，使電子被拉進浮動閘極的第一端中以完成抹除操作。於一實施例中，非揮發式記憶體100於抹除操作時，設定強控制閘極端SCG為一高電壓，例如12V，設定弱控制閘極端WCG為零。
非揮發性記憶體100在抹除操作時，則是在強控制閘極端SCG施加大電壓，藉由高耦合能力，使浮動閘極也具有一高壓，進而從電晶體的通道部分發生FN穿隧，將電子拉進浮動閘極，完成抹除操作。不論是何種儲存狀態，皆可以在短時間內完成抹除操作，使記憶體元件轉為抹除狀態，例如在0.1ms(毫秒)內。
請參考第3圖，第3圖繪示根據本揭示文件之一實施例的非揮發性記憶體100的陣列電路圖。第3圖中，是將複數個非揮發性記憶體100以NOR-type陣列排列而成，為了方便說明，以2x2為例子。本揭示文件不以此排列方式為限，非揮發性記憶體100可以根據實際需求排列成不同的陣列狀態，例如NAND-type。
第3圖中，上方兩個非揮發性記憶體100共用強控制閘極線SCG1及字元線WL1，下方兩個非揮發性記憶體100共用強控制閘極線SCG2及字元線WL2。左方兩個非揮發性記憶體100共用弱控制閘極線WCG1及位元線BL1，右
方兩個非揮發性記憶體100共用弱控制閘極線WCG2及位元線BL2。
綜上所述，非揮發性記憶體藉由電子會在細長端的地方發生局部充放電的暫態反應之特性，使用不同寬度的強控制閘極端與弱控制閘極端，使得浮動閘極內的電子數量可以藉由改變電壓與編程時間來做良好的控制，因此元件的臨界電壓可以被穩定操作於特定的值。
利用穩定的臨界電壓特性，在多層式記憶體設計中即使元件之間有些微差異性存在，也能夠將每個記憶體元件的臨界電壓都操作在穩定區間內，使得元件可以藉由一次性編程即可完成多層次儲存操作，不需額外的驗證操作及多次編程操作，加快了多層式儲存的編成速度。
100‧‧‧非揮發性記憶體
WL‧‧‧字元線
SL‧‧‧源極線
BL‧‧‧位元線
SCG‧‧‧強控制閘極
WCG‧‧‧弱控制閘極
PS‧‧‧基板層
nW‧‧‧N型井
Claims (10)
- 一種非揮發式記憶體，包含：一浮動閘極，包含一第一端及一第二端，其中該第一端包含一第一寬度，該第二端包含一第二寬度，該第二寬度小於該第一寬度；一強控制閘極端，連接於該浮動閘極之該第一端；以及一弱控制閘極端，連接於該浮動閘極之該第二端，其中該非揮發式記憶體於一編程操作時，設定該弱控制閘極端為一第一電壓，藉由該第一寬度及該第二寬度之不同使該浮動閘極的該第二端轉為正電而減少該第一電壓與該浮動閘極的該第二端之電壓差，以穩定該非揮發式記憶體的一臨界電壓。
- 如請求項1所述之非揮發式記憶體，其中該非揮發式記憶體於該編程操作時，使電子由該浮動閘極的該第二端被拉出以完成該編程操作。
- 如請求項2所述之非揮發式記憶體，其中該非揮發式記憶體於該編程操作時，電子由該浮動閘極的該第二端被拉出的過程中，該第一寬度及該第二寬度之不同產生一電阻電容延遲效應。
- 如請求項3所述之非揮發式記憶體，其中該非揮發式記憶體於該編程操作時，該電阻電容延遲效應 會使該浮動閘極的該第一端的電子移動速度小於該浮動閘極的該第二端的電子移動速度。
- 如請求項4所述之非揮發式記憶體，其中該非揮發式記憶體於該編程操作時，當該浮動閘極的該第一端的電子移動速度小於該浮動閘極的該第二端的電子移動速度時，該浮動閘極的該第二端轉為正電。
- 如請求項5所述之非揮發式記憶體，其中該非揮發式記憶體於該編程操作時，當該浮動閘極的該第二端轉為正電時，使電子由該浮動閘極的該第二端被拉出的操作被停止，而使該非揮發式記憶體的該臨界電壓維持在一定值。
- 如請求項6所述之非揮發式記憶體，其中該非揮發式記憶體於該編程操作時，設定該弱控制閘極端為該第一電壓，設定該強控制閘極端為零。
- 如請求項7所述之非揮發式記憶體，其中該非揮發式記憶體於一抹除操作時，設定該強控制閘極端為一第二電壓，使電子被拉進該浮動閘極的該第一端以完成該抹除操作。
- 如請求項8所述之非揮發式記憶體，其中該非揮發式記憶體於該抹除操作時，設定該強控制閘極端 為該第二電壓，設定該弱控制閘極端為零。
- 如請求項9所述之非揮發式記憶體，其中該非揮發式記憶體根據該浮動閘極中的電子數量以改變該臨界電壓。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108130318A TWI694447B (zh) | 2019-08-23 | 2019-08-23 | 非揮發式記憶體 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108130318A TWI694447B (zh) | 2019-08-23 | 2019-08-23 | 非揮發式記憶體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI694447B true TWI694447B (zh) | 2020-05-21 |
| TW202109534A TW202109534A (zh) | 2021-03-01 |
Family
ID=71895939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108130318A TWI694447B (zh) | 2019-08-23 | 2019-08-23 | 非揮發式記憶體 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI694447B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW518600B (en) * | 2000-09-12 | 2003-01-21 | Sony Corp | Nonvolatile semiconductor memory device and methods for operating and producing the same |
| US6869848B2 (en) * | 2003-06-05 | 2005-03-22 | Hynix Semiconductor Inc. | Method of manufacturing flash memory device |
| US20080149996A1 (en) * | 2006-12-21 | 2008-06-26 | Nima Mokhlesi | Flash NAND Memory Cell Array With Charge Storage Elements Positioned in Trenches |
| US20140353737A1 (en) * | 2013-05-30 | 2014-12-04 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US20150102396A1 (en) * | 2008-09-11 | 2015-04-16 | Applied Materials, Inc. | Semiconductor devices suitable for narrow pitch applications and methods of fabrication thereof |
| US20190033363A1 (en) * | 2010-06-30 | 2019-01-31 | Life Technologies Corporation | Methods and apparatus for testing isfet arrays |
-
2019
- 2019-08-23 TW TW108130318A patent/TWI694447B/zh not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW518600B (en) * | 2000-09-12 | 2003-01-21 | Sony Corp | Nonvolatile semiconductor memory device and methods for operating and producing the same |
| US6869848B2 (en) * | 2003-06-05 | 2005-03-22 | Hynix Semiconductor Inc. | Method of manufacturing flash memory device |
| US20080149996A1 (en) * | 2006-12-21 | 2008-06-26 | Nima Mokhlesi | Flash NAND Memory Cell Array With Charge Storage Elements Positioned in Trenches |
| US20150102396A1 (en) * | 2008-09-11 | 2015-04-16 | Applied Materials, Inc. | Semiconductor devices suitable for narrow pitch applications and methods of fabrication thereof |
| US20190033363A1 (en) * | 2010-06-30 | 2019-01-31 | Life Technologies Corporation | Methods and apparatus for testing isfet arrays |
| US20140353737A1 (en) * | 2013-05-30 | 2014-12-04 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202109534A (zh) | 2021-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111128283B (zh) | 存储器设备、存储器系统及其操作方法 | |
| US5666307A (en) | PMOS flash memory cell capable of multi-level threshold voltage storage | |
| US7391652B2 (en) | Method of programming and erasing a p-channel BE-SONOS NAND flash memory | |
| US6330189B1 (en) | Nonvolatile semiconductor memory device | |
| US9824765B2 (en) | Memory device, memory system, method of operating the memory device, and method of operating the memory system | |
| JP2012517070A (ja) | Ｎａｎｄベースｎｏｒ型フラッシュメモリにおける過消去管理 | |
| TW201832241A (zh) | 減少在非揮發記憶體單元中的程式干擾的方法 | |
| KR20160057539A (ko) | 비휘발성 메모리 장치, 그것의 소거 방법, 및 그것을 포함하는 메모리 시스템 | |
| JP7129312B2 (ja) | 不揮発性メモリ装置 | |
| TW201503258A (zh) | 具有薄矽本體的記憶體裝置的結構及製造方法 | |
| Yoon | The Fundamentals of NAND Flash Memory: Technology for tomorrow’s fourth industrial revolution | |
| Hemink et al. | NAND Flash technology status and perspectives | |
| CN106449644B (zh) | 非易失性存储器体元件及其制作方法 | |
| US10923195B2 (en) | Nonvolatile memory device, an operating method thereof, and a storage system including the nonvolatile memory device | |
| US11107540B1 (en) | Program disturb improvements in multi-tier memory devices including improved non-data conductive gate implementation | |
| US10680013B2 (en) | Three-dimensional memory devices having plurality of vertical channel structures | |
| US7778058B2 (en) | Flash memory device which includes strapping line connected to selection line | |
| US7760551B2 (en) | Method of programming nonvolatile memory device | |
| TWI694447B (zh) | 非揮發式記憶體 | |
| KR20210015102A (ko) | 비휘발성 메모리 장치 및 이의 동작 방법 | |
| KR20230064783A (ko) | 비휘발성 메모리 장치 | |
| US10418108B1 (en) | Program scheme in 3D NAND flash memory | |
| WO2012036739A2 (en) | An eeprom-based, data-oriented combo nvm design | |
| US11901021B2 (en) | Non-volatile memory device and method for programming the same using multiple program operations under different conditions | |
| Friederich et al. | Program and erase of NAND memory arrays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |