TWI689190B - 同步傳輸裝置與同步傳輸方法 - Google Patents

同步傳輸裝置與同步傳輸方法 Download PDF

Info

Publication number
TWI689190B
TWI689190B TW106133443A TW106133443A TWI689190B TW I689190 B TWI689190 B TW I689190B TW 106133443 A TW106133443 A TW 106133443A TW 106133443 A TW106133443 A TW 106133443A TW I689190 B TWI689190 B TW I689190B
Authority
TW
Taiwan
Prior art keywords
endpoint
bus
node
data transmission
schedule list
Prior art date
Application number
TW106133443A
Other languages
English (en)
Other versions
TW201824838A (zh
Inventor
吳金龍
張維昀
Original Assignee
祥碩科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 祥碩科技股份有限公司 filed Critical 祥碩科技股份有限公司
Priority to US15/848,553 priority Critical patent/US10417164B2/en
Publication of TW201824838A publication Critical patent/TW201824838A/zh
Application granted granted Critical
Publication of TWI689190B publication Critical patent/TWI689190B/zh

Links

Images

Landscapes

  • Information Transfer Systems (AREA)

Abstract

一種同步傳輸裝置包含第一通訊埠、第一匯流排項目與第二匯流排項目。第一通訊埠連接第一端點與第二端點。第一匯流排項目用以根據第一時程列表之第一節點以進行與第一端點之第一資料傳輸。第一時程列表之第一節點對應第一端點,第一匯流排項目對應第一通訊埠設置。當該第一資料傳輸進行時,第一匯流排項目更用以判斷第二匯流排項目是否閒置。當判斷第二匯流排項目閒置時,第一匯流排項目根據第一時程列表之第二節點控制第二匯流排項目以進行與第二端點之第二資料傳輸。第一時程列表之第二節點對應第二端點。

Description

同步傳輸裝置與同步傳輸方法
本案是有關於一種同步傳輸裝置。
對於連接至同一通訊埠的多個端點(Endpoint),於資料傳輸時,通常是根據行程列表(Schedule list)依序進行端點的資料傳輸。亦即,當一筆資料傳輸完成之後,下一筆資料傳輸才能開始進行,導致資料傳輸的效率難以提升。
本揭示內容之一態樣是關於一種同步傳輸裝置,其包含第一通訊埠、第一匯流排項目(Bus instance)與第二匯流排項目。第一通訊埠連接第一端點(Endpoint)與第二端點。第一匯流排項目用以根據第一時程列表(Schedule list)之第一節點以進行與第一端點之第一資料傳輸。第一時程列表之第一節點對應第一端點,第一匯流排項目對應第一通訊埠設置。當該第一資料傳輸進行時,第 一匯流排項目更用以判斷第二匯流排項目是否閒置。當判斷第二匯流排項目閒置時,第一匯流排項目根據第一時程列表之第二節點控制第二匯流排項目以進行與第二端點之第二資料傳輸。第一時程列表之第二節點對應第二端點。
本揭示內容之另一態樣是關於一種同步傳輸方法,其包含以下步驟。藉由第一匯流排項目,根據第一時程列表之第一節點以進行與第一端點之第一資料傳輸。第一時程列表之第一節點對應第一端點。藉由第一匯流排項目,當第一資料傳輸進行時,判斷第二匯流排項目是否閒置。藉由第一匯流排項目,當判斷第二匯流排項目閒置時,根據第一時程列表之第二節點控制第二匯流排項目以進行與第二端點之第二資料傳輸。第一時程列表之第二節點對應第二端點,第一通訊埠連接第一端點與第二端點,第一匯流排項目對應第一通訊埠設置。
綜上所述,當一端點的資料傳輸進行時,同步傳輸裝置可利用閒置的匯流排項目根據時程列表進行與另一端點的資料傳輸,因此可達到同步傳輸的效果,進而提升資料傳輸的效率。
以下將以實施方式對上述之說明作詳細的描述,並對本揭示內容之技術方案提供更進一步的解釋。
100‧‧‧同步傳輸裝置
110‧‧‧第一匯流排項目
111A、111B‧‧‧第一排程器
112A、112B‧‧‧第一直接記憶體存取單元
113A、113B‧‧‧第一協定單元
120‧‧‧第二匯流排項目
121A、121B‧‧‧第二排程器
122A、122B‧‧‧第二直接記憶體存取單元
123A、123B‧‧‧第二協定單元
130‧‧‧第一通訊埠
131‧‧‧鏈結埠
132‧‧‧根埠
140‧‧‧第二通訊埠
141‧‧‧鏈結埠
142‧‧‧根埠
150‧‧‧記憶體
151‧‧‧韌體
160‧‧‧仲裁單元
170‧‧‧集線器
171‧‧‧第一端點
172‧‧‧第二端點
180‧‧‧集線器
181‧‧‧第三端點
182‧‧‧第四端點
190‧‧‧中央處理單元
200‧‧‧第一時程列表
210、220、230、240‧‧‧節點
300‧‧‧第二時程列表
310、320、330、340‧‧‧節點
400‧‧‧同步傳輸方法
S401~S404‧‧‧步驟
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖示之說明如下: 第1圖係根據本揭示內容一實施例繪示之同步傳輸裝置之示意圖;第2圖係根據本案一實施例繪示之第一時程列表之示意圖;第3圖係根據本案一實施例繪示之第二時程列表之示意圖;以及第4圖係根據本案一實施例繪示之同步傳輸方法流程圖。
當一元件被稱為「連接」或「耦接」至另一元件時,它可以為直接連接或耦接至另一元件,又或是其中有一額外元件存在。相對的,當一元件被稱為「直接連接」或「直接耦接」至另一元件時,其中是沒有額外元件存在。
關於本文中所使用之「第一」、「第二」、…等,並非特別指稱次序或順位的意思,亦非用以限定本案,其僅僅是為了區別以相同技術用語描述的元件或操作而已。
請參考第1圖,第1圖係根據本揭示內容一實施例繪示之同步傳輸裝置100之示意圖。同步傳輸裝置100包含第一匯流排項目(Bus instance)110、第二匯流排項目120、仲裁單元160、第一通訊埠130與第二通訊埠140。第一匯流排項目110對應第一通訊埠130設置,第二匯流排項目120對應第二通訊埠140設置。
第1圖所示的第一匯流排項目110、第二匯流排 項目120、第一通訊埠130與第二通訊埠140的數目僅為舉例,同步傳輸裝置100可包含其他數目的匯流排項目與通訊埠。於一實施例中,同步傳輸裝置100包含複數個通訊埠與對應設置的複數個匯流排項目,並且通訊埠的數目與匯流排項目的數目相同。
於一實施例中,第一匯流排項目110包含第一排程器(Scheduler)111A、111B、第一直接記憶體存取(Direct memory access,DMA)單元112A、112B與第一協定單元113A、113B。第一直接記憶體存取單元112A連接第一協定單元113A,第一直接記憶體存取單元112B連接第一協定單元113B。第二匯流排項目120包含第二排程器121A、121B、第二直接記憶體存取單元122A、122B與第二協定單元123A、123B。第二直接記憶體存取單元122A連接第二協定單元123A,第二直接記憶體存取單元122B連接第二協定單元123B。
於一實施例中,第一排程器111A可以是輸出排程器,第一排程器111B可以是輸入排程器,第一直接記憶體存取單元112A可以是輸出直接記憶體存取引擎(DMA engine),第一直接記憶體存取單元112B可以是輸入直接記憶體存取引擎,第一協定單元113A可以是傳送協定單元,第一協定單元113B可以是接收協定單元。類似地,第二排程器121A可以是輸出排程器,第二排程器121B可以是輸入排程器,第二直接記憶體存取單元122A可以是輸出直接記憶體存取引擎,第二直接記憶體存取單元122B可以是 輸入直接記憶體存取引擎,第二協定單元123A可以是傳送協定單元,第二協定單元123B可以是接收協定單元。
於一實施例中,第一排程器111A、111B、第一直接記憶體存取單元112A、112B、第二排程器121A、121B、第二直接記憶體存取單元122A、122B可依擴展主控制器介面(Extensible host controller interface,xHCI)規範運作,第一協定單元113A、113B、第二協定單元123A、123B、仲裁單元160可依通用序列匯流排協定(Universal Serial Bus protocol,USB 3.1 protocol)規範運作。於一實施例中,仲裁單元160可以是仲裁器(Arbitrator)。
於一實施例中,第一通訊埠130包含鏈結埠(Link port)131與根埠(Root port)132,第二通訊埠140包含鏈結埠141與根埠142。鏈結埠131、141位於資料鏈結層(Data link layer),根埠132、142位於實體層(Physical layer)。第一通訊埠130的根埠132透過集線器170連接第一端點(Endpoint)171與第二端點172,第二通訊埠140的根埠142透過集線器180連接第三端點181與第四端點182。第一端點171與第二端點172可以是相同或不同裝置,第三端點181與第四端點182可以是相同或不同裝置。於一實施例中,集線器170、180可以是USB 3.1集線器,第一端點171、第二端點172、第三端點181與第四端點182可以是USB 3.1裝置、USB 3.0裝置。
以下以同步傳輸裝置100輸出資料至第一端點 171與第二端點172為例進行說明。請參考第1圖與第2圖。第2圖係根據本案一實施例繪示之第一時程列表200之示意圖。第一時程列表200包含第一節點210、第二節點220、第三節點230與第四節點240,其中第一節點210與第三節點230對應第一端點171,第二節點220與第四節點240對應第二端點172,亦即第一時程列表200內的相鄰兩節點分別對應至不同端點。於一實施例中,上述第一節點210、第三節點230可以表示與第一端點171進行的通訊且/或動作,例如第一時程列表200的第一節點210可以表示傳送資料至第一端點171(例如USB 3.1裝置、USB 3.0裝置),第一時程列表200的第二節點220可以表示傳送資料至第二端點172(例如USB 3.1裝置、USB 3.0裝置),但本揭示內容不以此為限。於一實施例中,韌體151儲存於記憶體150(例如程式隨機存取記憶體(Prgram random access memory))內,並且中央處理單元(Central processing unit,CPU)190執行韌體151以將分別對應第一端點171、第二端點172之兩節點安排為相鄰節點以產生第一時程列表200。如第1圖所示,第一端點171與第二端點172對應於不同連接路徑。
於另一實施例中,第一通訊埠130連接複數個端點(包含但不限於第一端點171與第二端點172),中央處理單元190執行韌體151以根據該些端點產生第一時程列表200。於一實施例中,中央處理單元190執行韌體151以將分別對應該些端點其中兩者之兩節點安排為相鄰節點以 產生第一時程列表200。
請參考第4圖。第4圖係根據本案一實施例繪示之同步傳輸方法400流程圖。同步傳輸方法400具有多個步驟S401~S404,其可應用於如第1圖所示的同步傳輸裝置100。在上述實施例中所提及的步驟,除特別敘明其順序者外,均可依實際需要調整其前後順序,甚至可同時或部分同時執行。
於步驟S401,第一匯流排項目110根據第一時程列表200的第一節點210以進行與第一端點171的第一資料傳輸,亦即傳送第一資料至第一端點171。於一實施例中,第一排程器111A用以根據第一時程列表200的第一節點210控制第一直接記憶體存取單元112A從記憶體(未繪示)獲取資料,並控制第一協定單元113A將上述資料依主機端的傳送協定處理為封包以透過仲裁單元160與第一通訊埠130傳送至第一端點171,而完成與第一端點171的第一資料傳輸。
當第一資料傳輸進行時,第一匯流排項目110判斷第二匯流排項目120是否閒置(步驟S402)。當判斷第二匯流排項目120閒置時,第一匯流排項目110根據第一時程列表200的第二節點220控制第二匯流排項目120以進行與第二端點172的第二資料傳輸(步驟S403)。反之,若判斷第二匯流排項目120並非閒置時,第一匯流排項目110則不會利用第二匯流排項目120進行第二資料傳輸,亦即結束同步傳輸方法(步驟S404)。於一實施例中,第一 排程器111A判斷第二直接記憶體存取單元122A是否閒置。當判斷第二直接記憶體存取單元122A閒置時,根據第一時程列表200的第二節點220控制第二直接記憶體存取單元122A從記憶體(未繪示)獲取資料,並控制第二協定單元123A將上述資料依主機端的傳送協定處理為封包以透過仲裁單元160與第一通訊埠130傳送至第二端點172,而完成與第二端點172的第二資料傳輸。同步傳輸裝置100從第一端點171與第二端點172接收資料的情況亦類似上述實作方式,此處不再重複敘述。類似地,第一時程列表200的第三節點230、第四節點240的資料傳輸亦可利用閒置的第二匯流排項目120以達到同步傳輸,此處不再重複敘述。
當與第一端點171的第一資料傳輸進行時,第一匯流排項目110可利用閒置的第二匯流排項目120進行與第二端點172的第二資料傳輸,達到同步傳輸的效果,因此第一資料傳輸可依第一端點171的最高速度傳輸,第二資料傳輸可依第二端點172的最高速度傳輸。於一實施例中,集線器170為USB 3.1集線器,第一端點171與第二端點172均為USB 3.0裝置,因此第一資料傳輸的速度可達到5G bits/s,第二資料傳輸的速度可達到5G bits/s。
於另一實施例中,第二匯流排項目120亦可利用閒置的第一匯流排項目110來進行第三端點181與第四端點182的資料傳輸,以達到同步傳輸的效果。
以下以同步傳輸裝置100輸出資料至第三端點181與第四端點182為例進行說明。請參考第1圖與第3圖。 第3圖係根據本案一實施例繪示之第二時程列表300之示意圖。第二時程列表300包含第一節點310、第二節點320、第三節點330與第四節點340,其中第一節點310與第三節點330對應第三端點181,第二節點320與第四節點340對應第四端點182,亦即第二時程列表300內的相鄰兩節點分別對應至不同端點。於一實施例中,上述第一節點310、第三節點330可以表示與第三端點181進行的通訊且/或動作,例如第二時程列表300的第一節點310可以表示傳送資料至第一端點171(例如USB 3.1裝置、USB 3.0裝置),第二時程列表300的第二節點320可以表示傳送資料至第四端點182(例如USB 3.1裝置、USB 3.0裝置),但本揭示內容不以此為限。於一實施例中,中央處理單元190執行韌體151以將分別對應第三端點181、第四端點182之兩節點安排為相鄰節點以產生第二時程列表300。如第1圖所示,第三端點181與第四端點182對應於不同連接路徑。
於另一實施例中,第二通訊埠140連接複數個端點(包含但不限於第三端點181與第四端點182),中央處理單元190執行韌體151以根據該些端點產生第二時程列表300。於一實施例中,同步傳輸裝置100執行韌體151以將分別對應該些端點其中兩者之兩節點安排為相鄰節點以產生第二時程列表300。
於一實施例中,第二匯流排項目120根據第二時程列表300的第一節點310以進行與第三端點181的第三資料傳輸,亦即傳送第三資料至第三端點181。於一實施例 中,第二排程器121A用以根據第二時程列表300的第一節點310控制第二直接記憶體存取單元122A從記憶體(未繪示)獲取資料,並控制第二協定單元123A將上述資料依主機端的傳送協定處理為封包以透過仲裁單元160與第二通訊埠140傳送至第三端點181,而完成與第三端點181的第三資料傳輸。
當第三資料傳輸進行時,第二匯流排項目120判斷第一匯流排項目110是否閒置。當判斷第一匯流排項目110閒置時,第二匯流排項目120根據第二時程列表300的第二節點320控制第一匯流排項目110以進行與第四端點182的第四資料傳輸。反之,若判斷第一匯流排項目110並非閒置時,第二匯流排項目120不會利用第一匯流排項目110進行第四資料傳輸。於一實施例中,當第三資料傳輸進行時,第二排程器121A判斷第一直接記憶體存取單元112A是否閒置。當判斷第一直接記憶體存取單元112A閒置時,根據第二時程列表300的第二節點320控制第一直接記憶體存取單元112A從記憶體(未繪示)獲取資料,並控制第一協定單元113A將上述資料依主機端的傳送協定處理為封包以透過仲裁單元160與第二通訊埠140傳送至第四端點182,而完成與第四端點182的第四資料傳輸。同步傳輸裝置100從第三端點181與第四端點182接收資料的情況亦類似上述實作方式,此處不再重複敘述。類似地,第二時程列表300的第三節點330、第四節點340的資料傳輸亦可利用閒置的第一匯流排項目110以達到同步傳輸,此處不再重複 敘述。
如此一來,當與第三端點181的第三資料傳輸進行時,第二匯流排項目120可利用閒置的第一匯流排項目110進行與第四端點182的第四資料傳輸,達到同步傳輸的效果,因此第三資料傳輸可依第三端點181的最高速度傳輸,第四資料傳輸可依第四端點182的最高速度傳輸。於一實施例中,集線器180為USB 3.1集線器,第三端點181與第四端點182均為USB 3.0裝置,因此第三資料傳輸的速度可達到5G bits/s,第四資料傳輸的速度可達到5G bits/s。
綜上所述,當一端點的資料傳輸進行時,同步傳輸裝置100可利用閒置的匯流排項目根據時程列表進行與另一端點的資料傳輸,因此可達到同步傳輸的效果,進而提升資料傳輸的效率。
雖然本案已以實施方式揭露如上,然其並非用以限定本案,任何熟習此技藝者,在不脫離本案之精神和範圍內,當可作各種之更動與潤飾,因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧同步傳輸裝置
110‧‧‧第一匯流排項目
111A、111B‧‧‧第一排程器
112A、112B‧‧‧第一直接記憶體存取單元
113A、113B‧‧‧第一協定單元
120‧‧‧第二匯流排項目
121A、121B‧‧‧第二排程器
122A、122B‧‧‧第二直接記憶體存取單元
123A、123B‧‧‧第二協定單元
130‧‧‧第一通訊埠
131‧‧‧鏈結埠
132‧‧‧根埠
140‧‧‧第二通訊埠
141‧‧‧鏈結埠
142‧‧‧根埠
150‧‧‧記憶體
151‧‧‧韌體
160‧‧‧仲裁單元
170‧‧‧集線器
171‧‧‧第一端點
172‧‧‧第二端點
180‧‧‧集線器
181‧‧‧第三端點
182‧‧‧第四端點
190‧‧‧中央處理單元

Claims (10)

  1. 一種同步傳輸裝置,包含:一第一通訊埠,連接一第一端點與一第二端點;一第一匯流排項目,通訊連接該第一通訊埠,其中該第一匯流排項目用以根據一第一時程列表之一第一節點以進行與該第一端點之一第一資料傳輸,其中該第一時程列表之該第一節點對應該第一端點,該第一匯流排項目對應該第一通訊埠設置;以及一第二匯流排項目,通訊連接該第一通訊埠,其中當該第一資料傳輸進行於該第一匯流排項目及該第一端點之間時,該第一匯流排項目更用以判斷該第二匯流排項目是否閒置,並且當判斷該第二匯流排項目閒置時,根據該第一時程列表之一第二節點控制該第二匯流排項目以進行與該第二端點之一第二資料傳輸,使得該第一匯流排項目透過該第一通訊埠執行與該第一端點的該第一資料傳輸的同時,該第二匯流排項目透過該第一通訊埠執行與該第二端點的該第二資料傳輸,該第一時程列表之該第二節點對應該第二端點。
  2. 如請求項1所述之同步傳輸裝置,其中該第一匯流排項目包含:一第一直接記憶體存取單元;一第一協定單元,連接該第一直接記憶體存取單元;以及一第一排程器,用以根據該第一時程列表之該第一節 點控制該第一直接記憶體存取單元與該第一協定單元以進行與該第一端點之該第一資料傳輸。
  3. 如請求項2所述之同步傳輸裝置,其中該第二匯流排項目包含:一第二直接記憶體存取單元;以及一第二協定單元,連接該第二直接記憶體存取單元,其中當該第一資料傳輸進行時,該第一排程器更用以判斷該第二直接記憶體存取單元是否閒置,並且當判斷該第二直接記憶體存取單元閒置時,根據該第一時程列表之該第二節點控制該第二直接記憶體存取單元與該第二協定單元以進行與該第二端點之該第二資料傳輸。
  4. 如請求項1所述之同步傳輸裝置,其中該第一通訊埠連接複數個端點,該些端點包含對應於不同連接路徑之該第一端點與該第二端點,該同步傳輸裝置之一韌體根據該些端點產生該第一時程列表。
  5. 如請求項4所述之同步傳輸裝置,其中該韌體將分別對應該些端點其中兩端點之兩節點安排為相鄰節點以產生該第一時程列表,其中該兩節點對應於不同連接路徑。
  6. 如請求項1所述之同步傳輸裝置,更包含:一第二通訊埠,連接一第三端點與一第四端點,其中 該第二匯流排項目對應該第二通訊埠設置,該第二匯流排項目更用以根據一第二時程列表之一第一節點以進行與該第三端點之一第三資料傳輸,其中該第二時程列表之該第一節點對應該第三端點,當該第三資料傳輸進行時,該第二匯流排項目更用以判斷該第一匯流排項目是否閒置,並且當判斷該第一匯流排項目閒置時,根據該第二時程列表之一第二節點控制該第一匯流排項目以進行與該第四端點之一第四資料傳輸,該第二時程列表之該第二節點對應該第四端點。
  7. 如請求項6所述之同步傳輸裝置,其中該第二匯流排項目更包含:一第二排程器,用以根據該第二時程列表之該第一節點控制該第二直接記憶體存取單元與該第二協定單元以進行與該第三端點之該第三資料傳輸。
  8. 如請求項7所述之同步傳輸裝置,其中當該第三資料傳輸進行時,該第二排程器更用以判斷該第一直接記憶體存取單元是否閒置,並且當判斷該第一直接記憶體存取單元閒置時,根據該第二時程列表之該第二節點控制該第一直接記憶體存取單元與該第一協定單元以進行與該第四端點之該第四資料傳輸。
  9. 一種同步傳輸方法,包含:藉由一第一匯流排項目,根據一第一時程列表之一第 一節點以進行與一第一端點之一第一資料傳輸,其中該第一時程列表之該第一節點對應該第一端點;藉由該第一匯流排項目,當該第一資料傳輸進行時,判斷一第二匯流排項目是否閒置;以及藉由該第一匯流排項目,當判斷該第二匯流排項目閒置時,根據該第一時程列表之一第二節點控制該第二匯流排項目以進行與該第二端點之一第二資料傳輸,其中該第一時程列表之該第二節點對應該第二端點,一第一通訊埠連接該第一端點與該第二端點,該第一匯流排項目對應該第一通訊埠設置,使得該第一匯流排項目透過該第一通訊埠執行與該第一端點的該第一資料傳輸的同時,該第二匯流排項目透過該第一通訊埠執行與該第二端點的該第二資料傳輸。
  10. 如請求項9所述之同步傳輸方法,更包含:藉由一韌體,將分別對應複數個端點其中兩端點之兩節點安排為相鄰節點以產生該第一時程列表,其中該第一通訊埠連接該些端點,該些端點包含該第一端點與該第二端點,該兩端點對應於不同連接路徑。
TW106133443A 2016-12-29 2017-09-28 同步傳輸裝置與同步傳輸方法 TWI689190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/848,553 US10417164B2 (en) 2016-12-29 2017-12-20 Synchronous transmission device and synchronous transmission method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662439906P 2016-12-29 2016-12-29
US62/439,906 2016-12-29

Publications (2)

Publication Number Publication Date
TW201824838A TW201824838A (zh) 2018-07-01
TWI689190B true TWI689190B (zh) 2020-03-21

Family

ID=63640188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106133443A TWI689190B (zh) 2016-12-29 2017-09-28 同步傳輸裝置與同步傳輸方法

Country Status (1)

Country Link
TW (1) TWI689190B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933611A (en) * 1997-06-23 1999-08-03 Opti Inc. Dynamic scheduler for time multiplexed serial bus
US20030005197A1 (en) * 2001-06-29 2003-01-02 Abramson Darren L. Method and apparatus for deterministic removal and reclamation of work items from an expansion bus schedule
US20080005445A1 (en) * 2006-06-30 2008-01-03 Paul Diefenbaugh Power efficient flow control model for usb asynchronous transfers
TWI337307B (zh) * 2007-02-15 2011-02-11 Kye Systems Corp
US8521934B1 (en) * 2010-02-25 2013-08-27 Fresco Logic, Inc. Multi-port context-based host controller

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933611A (en) * 1997-06-23 1999-08-03 Opti Inc. Dynamic scheduler for time multiplexed serial bus
US20030005197A1 (en) * 2001-06-29 2003-01-02 Abramson Darren L. Method and apparatus for deterministic removal and reclamation of work items from an expansion bus schedule
US20080005445A1 (en) * 2006-06-30 2008-01-03 Paul Diefenbaugh Power efficient flow control model for usb asynchronous transfers
TWI337307B (zh) * 2007-02-15 2011-02-11 Kye Systems Corp
US8521934B1 (en) * 2010-02-25 2013-08-27 Fresco Logic, Inc. Multi-port context-based host controller

Also Published As

Publication number Publication date
TW201824838A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
US8478982B2 (en) Media access control security management in physical layer
CN100496048C (zh) 多主通信系统
JP3382631B2 (ja) コンピュータ・ネットワーク・システム
CN101663863B (zh) Rstp处理方式
US20180095920A1 (en) Semiconductor device, method of operating semiconductor device and system incorporating same
JPH08507623A (ja) ノードの任意トポロジー集合体を非サイクル有向グラフに変換する方法及び装置
JP2005182818A (ja) オンチップバス
JP5820041B2 (ja) UARTRing通信におけるID自動設定方法
JP5570556B2 (ja) Ioユニットと通信を行う数値制御装置
TWI516942B (zh) 分配位址至互連上之裝置
WO2019196451A1 (zh) 无线多联机系统的组网方法和装置
WO2013000201A1 (zh) 一种通信接口的多速率自适应方法及系统
JP2018509715A (ja) デカルトアドレス指定を使用した低電力および低待ち時間デバイスのエニュメレーション
JP2005182485A (ja) シリアル伝送制御装置、コンピュータシステム、および、シリアル伝送制御方法
US8327042B2 (en) Automatic port accumulation
TWI689190B (zh) 同步傳輸裝置與同步傳輸方法
US10417164B2 (en) Synchronous transmission device and synchronous transmission method
EP2620876B1 (en) Method and apparatus for data processing, pci-e bus system and server
JP3789286B2 (ja) 階層構造決定方法
CN104156332B (zh) 基于外部pci‑e连接的高性能并行计算方法
TWI630485B (zh) 擴展主控制器和其操作方法
TW202119218A (zh) 具備擴充外部裝置功能的橋接晶片以及擴充方法
JP4737049B2 (ja) 通信システム及び電子制御装置
US8732262B2 (en) Rate adaptive auto-negotiation
TWI479325B (zh) 通用序列匯流排裝置、通訊方法及電腦程式產品