TWI688990B - 用於互連開口之襯墊替換 - Google Patents

用於互連開口之襯墊替換 Download PDF

Info

Publication number
TWI688990B
TWI688990B TW107105269A TW107105269A TWI688990B TW I688990 B TWI688990 B TW I688990B TW 107105269 A TW107105269 A TW 107105269A TW 107105269 A TW107105269 A TW 107105269A TW I688990 B TWI688990 B TW I688990B
Authority
TW
Taiwan
Prior art keywords
layer
conductive feature
opening
patent application
dielectric layer
Prior art date
Application number
TW107105269A
Other languages
English (en)
Other versions
TW201839809A (zh
Inventor
允愈 王
丹尼爾Ｐ 史丹包格
傑佛瑞 布朗
廣漢 王
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW201839809A publication Critical patent/TW201839809A/zh
Application granted granted Critical
Publication of TWI688990B publication Critical patent/TWI688990B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明揭露用於在互連結構中進行襯墊替換的結構，以及用於在互連結構中形成襯墊替換的方法。形成包括傳導特徵的敷金屬階。在該敷金屬階上形成介電層。該介電層包括穿過該介電層垂直延展至該傳導特徵的開口。在該傳導特徵受曝露於該開口的底座處的區域上形成黏附層。該黏附層具有與單層或單層一部分相等的厚度。可先在該黏附層上沉積不同組成(例如TiN)的另一層(例如阻障層)，再以通過化學氣相沉積所沉積的金屬填充該開口。

Description

用於互連開口之襯墊替換
本發明關於半導體裝置製作及積體電路，並且更具體來說，關於用於在互連結構中進行襯墊替換(replacement)的結構，以及用於在互連結構中形成襯墊替換的方法。
可通過前段(FEOL)處理在基材上製作裝置結構，並且可將通過中段(MOL)處理及後端(BEOL)處理所製作的互連結構用於連接該FEOL裝置結構。互連結構的敷金屬階可包括形成於介電層中、並以金屬填充用以形成導線與接觸部的開口。
可先將襯墊塗敷至該等開口的表面上再沉積原初生金屬。對於先進技術中的高深寬比開口，該襯墊可能無法在憑靠鹵基反應劑的金屬沉積程序期間適當地保護這些表面。舉例而言，六氟化鎢是一種常由化學氣相沉積用於沉積鎢的反應劑。沉積期間釋放的氟可能與該襯墊金屬起反應而形成金屬-氟錯合物。該金屬-氟錯合物保留於該裝置結構中，並且隨著時間，可能造成損壞，且甚至 導致故障。
需要用於在互連結構中進行襯墊替換的改良型結構，以及用於在互連結構中形成襯墊替換的方法。
在本發明的一具體實施例中，一種結構包括具有傳導特徵的敷金屬階以及位在該敷金屬階上的介電層。該介電層中包括垂直延展穿過該傳導特徵上該介電層的開口。該開口具有使該傳導特徵上的區域曝露的底座。在該第一傳導特徵的該區域上塗敷一層件。該層件由導體所構成，並且具有與單層或單層一部分相等的厚度。
在本發明的一具體實施例中，一種方法包括：形成包括傳導特徵的敷金屬階、在該敷金屬階上形成介電層、以及在該介電層中形成穿過該介電層垂直延展至該傳導特徵的開口。本方法更包括在該傳導特徵於該開口的底座處受曝露的區域上形成層件。該層件由導體所構成，並且該層件具有與單層或單層一部分相等的厚度。
10‧‧‧互連結構
12、13‧‧‧敷金屬階
14‧‧‧金屬線
15、36‧‧‧傳導特徵
16、18‧‧‧襯墊
17、21‧‧‧頂端表面
20‧‧‧介電層
22‧‧‧開口
24‧‧‧側壁
26‧‧‧底座
28‧‧‧黏附層、層件
29、31‧‧‧層件
30‧‧‧阻障層、層件
34‧‧‧導體層、層件
37‧‧‧晶界
38‧‧‧晶粒、柱狀晶粒
圖式合併於本說明書的一部分並構成該部分，繪示本發明的各項具體實施例，並且連同上述對本發明的一般性說明及下文對具體實施例提供的詳細說明，目的是為了闡釋本發明的具體實施例。
第1至3圖根據本發明的具體實施例，為一種結構在處理方法的接續製作階段時的截面圖。
第1A圖為第1圖的一部分的放大圖。
請參閱第1、1A圖，並且根據本發明的具體實施例，互連結構10包括可在完成FEOL處理後通過中段(MOL)或後端(BEOL)程序在基材上形成的代表性敷金屬階12。代表性敷金屬階12包括介電層(圖未示)及嵌埋於該介電層中的傳導特徵15。可在敷金屬階12下面形成該互連結構的附加敷金屬階(圖未示)。互連結構10的不同敷金屬階作用在於使積體電路的諸裝置互連，並且可提供電路間連接，或可與輸入及輸出接端建立接觸。
傳導特徵15包覆金屬線14，該金屬線由襯墊16包覆於下表面上，並且由襯墊18包覆於上表面上。金屬線14可由通過沉積及消去性蝕刻、或通過鑲嵌程序形成的導體所構成，諸如鋁(Al)或銅(Cu)。襯墊16、18可由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或這些材料通過物理氣相沉積(PVD)沉積的分層組合(例如雙層TiN/Ti)所構成。
介電層20塗敷於傳導特徵15的頂端表面17上，並且可構成互連結構10的上覆於敷金屬階12的敷金屬階13的一部分。介電層20可由電氣絕緣介電材料所構成，諸如通過CVD所沉積的矽氧化物(例如二氧化矽(SiO2))或特徵在於介電常數(即相對電容率)比二氧化矽(SiO2)的介電常數更小的低k介電材料。
介電層20中形成垂直穿透介電層20的開口22。在一具體實施例中，開口22可具有深度與寬度的 高深寬比，諸如4：1的深寬比。開口22可通過蝕刻程序來形成，諸如反應性離子蝕刻(RIE)，該蝕刻程序將蝕刻遮罩塗敷至介電層20的頂端表面21。
開口22可具有貫孔、接觸孔、溝槽等的尺寸及形狀特性。開口22具有自介電層20的頂端表面21起垂直延展而與傳導特徵15的頂端表面17交會的側壁24。開口22的側壁24可如代表性具體實施例中實質垂直對準，或具有順著從介電層20的頂端表面21至傳導特徵15的頂端表面17的方向以更大距離會聚的錐度。開口22具有在各別交會轉角處連接側壁24的底端或底座26，並且由介電層20於其側壁24處設立邊界。開口22的底座26使傳導特徵15的頂端表面17上的區域曝露。
於傳導特徵15上，跨其頂端表面17上開口22的底座26處曝露的區域塗敷黏附層28與阻障層30作為層堆疊的元件。先形成層件28、30再以原初生導電體填充介電層20中的開口22，並且先形成黏附層28再形成阻障層30。層件29及31分別是由如同層件28及30的材料所構成，也都沉積在介電層20的頂端表面21上。
黏附層28設置成與傳導特徵15直接接觸。阻障層30設置成與黏附層28直接接觸。不同於開口22的側壁24與開口22的底座26交會的轉角處及附近，層件28、30都未與介電層20接觸。否則，開口22的側壁24沒有層件28、30的各別材料，或沉積層件28、30時側壁24上僅形成可忽略的厚度。
在一具體實施例中，黏附層28在受沉積時可由元素金屬所構成，並且阻障層30可由化合物或合金所構成，其為二或更多種元素的固體混合物。在一具體實施例中，黏附層28可由通過諸如濺鍍程序的物理氣相沉積(PVD)等定向沉積技巧沉積的鈦(Ti)所構成。至少部分因為沉積技巧選擇的關係，黏附層28未沉積於側壁24上，或僅沉積於厚度可忽略的側壁24上。
阻障層30可由金屬所構成，諸如在氮氣體流動的環境下由鈦的PVD所沉積、或在氮基反應劑的環境下由利用鈦基反應劑的CVD所沉積的氮化鈦(TiN)。至少部分因為沉積技巧選擇的關係，阻障層30未沉積於側壁24上，或僅沉積於厚度可忽略的側壁24上。在一替代具體實施例中，阻障層30可由例如濺鍍程序的物理氣相沉積(PVD)沉積的鎢(W)所構成。
第1A圖展示最清楚的是，阻障層30可包括穿過阻障層30的厚度垂直延展、並在相鄰晶粒38之間包括晶界37的柱狀晶粒38。柱狀晶粒38為該沉積技巧用於形成阻障層30的結果。晶粒38的包括可能降低阻障層30包覆黏附層28的品質。阻障層30亦可能具有不均勻厚度，可能進一步降低阻障層30包覆黏附層28的品質。於開口22在側壁24附近的底端轉角處，阻障層30的包覆可能尤其不良，其可能降低阻障層30對例如氧與氟擴散作用為阻障物的能力。
傳導特徵15的頂端表面17上位於開口22 的底座26處的區域上黏附層28的厚度t1小於跨相同區域的阻障層30的厚度t2。傳導特徵15的頂端表面上位於開口22的底座26處的區域上黏附層28的厚度可等於單層的一部分或單一單層(即0.5奈米至1.0奈米)。相比之下，阻障層30可更加厚很多，厚度範圍例如為五(5)奈米至十(10)奈米。
介電層20的頂端表面21上沉積的層件29、31可比傳導特徵15上位於開口22的底座26處沉積的層件28、30更厚。厚度差異的原因至少部分可在於開口22具有高深寬比。在一具體實施例中，介電層20的頂端表面21上黏附層28的厚度可以是十(10)奈米的等級，而介電層20的頂端表面21上阻障層30的厚度可以是二十五(25)奈米至五十(50)奈米。
請參閱第2圖，其中相似的元件符號指第1圖中及後續製作階段時相似的特徵，沉積促成在開口22內側形成傳導特徵36的導體層34。導體層34可由從一或多種在氣相的反應劑通過化學氣相沉積(CVD)程序在加熱基材上沉積為固體材料的金屬所構成，諸如鎢(W)。在CVD期間當作反應劑用於將導體層34的金屬沉積的先驅物來源可含有鹵素，諸如氟(F)，並且可與含有鹵素的還原氣體起反應。舉例而言，鎢可通過CVD使用由諸如六氟化鎢(WF6)的鹵化鎢所構成的先驅物來源來沉積。導體層34的沉積可以是多步驟程序，其涉及在開口22內側沉積成核層，後面跟著沉積主體填充層。導體層34亦過量填充開口 22，並且在層件29、31上形成，將介電層20的頂端表面21包覆。傳導特徵36的位置為開口22內側層件29的層階處或下面的層階。
請參閱第3圖，其中相似的元件符號指第2圖中及後續製作階段時相似的特徵，化學機械研磨(CMP)程序可用於將層件29、31、34從頂端表面21移除，並且用於平坦化導體層34。化學機械研磨程序期間的材料移除組合了磨擦、以及將層件29、31、34的靶材料研磨與移除的蝕刻效應。傳導特徵36留在開口22內側，並且與傳導特徵15在開口22的底座26處耦接。黏附層28與阻障層30為置於傳導特徵36與傳導特徵15之間的中介結構。
沉積導體層34之前，開口22的底座26處黏附層28中的金屬與另一元素化學性結合，以使得黏附層28的金屬並不自由且起化學反應。舉例而言，可先使內含於黏附層28中的金屬與從傳導特徵15上所吸收氧出來的氧結合，然後再使黏附層28沉積。舉例而言，金屬鈦(Ti)對於氧具有高親和性，從而黏附層28中的元素鈦與開口22的底座26處傳導特徵15上所吸收的氧、或開口22的底座26處傳導特徵15上原生表面氧化物中存在的氧輕易地組合。黏附層28的反應性金屬比習知的襯墊配置具有更小厚度，因此不含有可用於參與化學反應的自由金屬鈦。
諸如鹵素(例如：氟)的反應副產物通過形成導體層34的CVD反應來產生及釋放。黏附層28的化學惰性可操作成用以防止這些反應副產物的原子或分子在開口 22的底座26處聚集，尤其是在底座26處開口22的轉角位置累積。具體而言，黏附層28中的金屬(例如：鈦)與另一元素(例如：氧)的結合可防止該金屬與源自於CVD反應的鹵素(例如：氟)起反應。使導體層34沉積之前，與傳導特徵15介接處黏附層28中自由金屬原子(例如：鈦原子)的消除可防止形成含鹵素化學錯合物，諸如含氟的TiFx之類的化學錯合物。與開口22的轉角處相關聯的含鹵素化學錯合物的不存在性、以及與傳導特徵15的介接可降低接觸電阻，並且可降低因侵蝕而起的可靠度問題。
習知的阻障層的作用在於保護習知的黏附層免於在曝露至空氣時起氧化作用，並且在於阻止氟穿透該阻障層與該黏附層中的鈦起反應。在本發明的具體實施例中，黏附層28比習知的阻障層具有顯著更小的厚度，缺乏可用於與通過CVD反應所產生的氟或另一鹵素起反應的自由金屬(例如：Ti)。氟或另一鹵素受允許穿過阻障層30，但無法與黏附層28起反應。與習知的阻障層形成對比，阻障層30並非必須作用為防止氟穿透的阻障物。阻障層30的作用至少部分亦在於防止黏附層28進一步氧化，當與氧起反應時，超出其初始氧化狀態，可使其電阻增加。
因為黏附層28是通過定向沉積程序所形成，而且出自黏附層28的材料未在沉積期間於開口22的側壁24上形成，傳導特徵36的尺寸比在習知程序中更大，襯墊層在習知程序中是通過保形沉積程序所形成，會將開口22的側壁24包覆。通過保形沉積程序所形成的層件具 有大約固定且與塗布特徵幾何形狀無關的厚度。層件28、30替換會將開口22的側壁24包覆的習知襯墊。
在具體實施例中，黏附層28的存在可允許阻障層30以更低品質(例如：包覆範圍更小)形成。舉例而言，阻障層30可通過以柱狀晶粒38形成膜件(第1A圖)的定向程序(例如：PVD)來沉積。類似于黏附層28，形成阻障層30的材料未於介電層20中開口22的側壁24上形成，因為沉積阻障層30的定向沉積程序屬於非保形。
本方法如以上所述用於製作積體電路晶片。產生的積體電路晶片可由製作商以空白晶圓形式(例如：作為具有多個未封裝晶片的單一晶圓)、當作裸晶粒、或以封裝形式來配送。在後例中，晶片嵌裝于單晶片封裝(例如：塑膠載體，有導線黏貼至主機板或其它更高層階載體)中或多晶片封裝(例如：具有表面互連或埋置型互連任一者或兩者的陶瓷載體)中。無論如何，晶片可與其它晶片、離散電路元件、及/或其它信號處理裝置整合，作為中間產品或或最終產品的部分。
本文中對「垂直」、「水平」等用語的參照屬於舉例，並非限制，用來建立參考架構。「水平」一詞于本文中使用時，定義為與半導體基材的習知平面平行的平面，與其實際三維空間方位無關。「垂直」與「正交」等詞指垂直于水平的方向，如剛才的定義。「側向」一詞指水平平面內的方向。諸如「上面」及「下面」等詞用於指出元件或結構彼此的相對位置，與相對高度截然不同。
「連接」或「耦接」至另一元件、或與該另一元件「連接」或「耦接」的特徵可直接連接或耦接至其它元件，或者，反而可出現一或多個中介元件。如無中介元件，一特徵可「直接連接」或「直接耦接」至另一組件。如有至少一個中介元件，一特徵可「間接連接」或「間接耦接」至另一組件。
本發明的各項具體實施例的描述已為了說明目的而介紹，但用意不在於窮舉或受限於所揭示的具體實施例。許多修改及變例對本領域技術人員將會顯而易見，但不會脫離所述具體實施例的範疇及精神。本文中使用的術語是為了最佳闡釋具體實施例的原理、對市場出現的技術所作的實務應用或技術改良、或讓本領域技術人員能夠理解本文中所揭示的具體實施例而選擇。
10‧‧‧互連結構
12、13‧‧‧敷金屬階
14‧‧‧金屬線
15‧‧‧傳導特徵
16、18‧‧‧襯墊
17、21‧‧‧頂端表面
20‧‧‧介電層
22‧‧‧開口
24‧‧‧側壁
26‧‧‧底座
28‧‧‧黏附層、層件
29、31‧‧‧層件
30‧‧‧阻障層、層件

Claims (20)

  1. 一種半導體結構，包含：敷金屬階，包括第一傳導特徵；介電層，位在該敷金屬階上，該介電層包括垂直延展穿過該第一傳導特徵上該介電層的開口，並且該開口具有使該第一傳導特徵上的一區域曝露的底座；第一層，位在該第一傳導特徵的該區域上，該第一層由包括鈦和氧的導體所構成，並且該第一層具有與單層或單層一部分相等的厚度；以及第二傳導特徵，位在該開口中，該第二傳導特徵由鎢所構成，其中，該第一層垂直設置介於該第二傳導特徵與該第一傳導特徵之間。
  2. 如申請專利範圍第1項所述的半導體結構，其中，該第一層與該敷金屬階中的該第一傳導特徵直接接觸。
  3. 如申請專利範圍第1項所述的半導體結構，其中，該開口由側壁所約束，該側壁自該介電層的頂端表面延伸至該第一傳導特徵的頂端表面，並且介於該第一層及該介電層的該頂端表面之間的該開口的該側壁沒有該第一層，使得該第一層僅位於該第一傳導特徵的該區域上。
  4. 如申請專利範圍第1項所述的半導體結構，進一步包含：第二層，介於該第一層與該第二傳導特徵之間，其中，該第二層具有比該第一層的該厚度更大的 厚度。
  5. 如申請專利範圍第4項所述的半導體結構，其中，該開口由側壁所約束，該側壁自該介電層的頂端表面延伸至該第一傳導特徵的頂端表面，並且介於該第一層及該介電層的該頂端表面之間的該開口的該側壁沒有該第一層，使得該第一層僅位於該第一傳導特徵的該區域上。
  6. 如申請專利範圍第4項所述的半導體結構，其中，該第二層由鎢所構成。
  7. 如申請專利範圍第4項所述的半導體結構，其中，該第二層由氮化鈦所構成。
  8. 如申請專利範圍第4項所述的半導體結構，其中，該第二層具有在五奈米至十奈米的範圍內的厚度。
  9. 如申請專利範圍第4項所述的半導體結構，其中，該第二層包括複數個柱狀晶粒及介於該晶粒之間的複數個晶界。
  10. 如申請專利範圍第5項所述的半導體結構，其中，該第二層具有不均勻厚度，其於該開口在該側壁附近的轉角處最薄。
  11. 如申請專利範圍第1項所述的半導體結構，其中，該開口由側壁所約束，並且該第二傳導特徵於該開口的該側壁處與該介電層直接接觸。
  12. 如申請專利範圍第1項所述的半導體結構，其中，該開口為接觸開口。
  13. 一種製作半導體結構的方法，該方法包含： 形成包括第一傳導特徵的敷金屬階；在該敷金屬階上形成介電層；在該介電層中形成穿過該介電層垂直延展至該第一傳導特徵的開口；在該第一傳導特徵於該開口的底座處受曝露的區域上形成第一層；以及在該開口中形成第二傳導特徵，其中，該第一層由包括鈦和氧的導體所構成，該第一層垂直介於該第二傳導特徵與該第一傳導特徵之間，該第二傳導特徵由鎢所構成，並且該第一層具有與單層或單層一部分相等的厚度。
  14. 如申請專利範圍第13項所述的方法，其中，該開口由側壁所約束，該側壁自該介電層的頂端表面延伸至該第一傳導特徵的頂端表面，並且該第一層利用定向沉積程序所形成，使得介於該第一層與該介電層的該頂端表面之間的該開口的該側壁沒有該第一層，並且該第一層僅位於該第一傳導特徵的該區域上。
  15. 如申請專利範圍第13項所述的方法，其中，該第一層與該敷金屬階中的該第一傳導特徵直接接觸。
  16. 如申請專利範圍第13項所述的方法，進一步包含：在該第一層與該第二傳導特徵之間形成第二層，其中，該第二層具有比該第一層的該厚度更大的厚度。
  17. 如申請專利範圍第16項所述的方法，其中，該開口由 側壁所約束，該側壁自該介電層的頂端表面延伸至該第一傳導特徵的頂端表面，並且介於該第一層與該介電層的該頂端表面之間的該開口的該側壁沒有該第一層，使得該第一層僅位於該第一傳導特徵的該區域上。
  18. 如申請專利範圍第16項所述的方法，其中，該第二層由通過物理氣相沉積進行沉積的氮化鈦所構成。
  19. 如申請專利範圍第16項所述的方法，其中，該第二層由通過物理氣相沉積進行沉積的鎢所構成。
  20. 如申請專利範圍第13項所述的方法，其中，該開口由側壁所約束，並且該第二傳導特徵於該開口的該側壁處與該介電層直接接觸。
TW107105269A 2017-04-26 2018-02-13 用於互連開口之襯墊替換 TWI688990B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/497,828 2017-04-26
US15/497,828 US9953927B1 (en) 2017-04-26 2017-04-26 Liner replacements for interconnect openings

Publications (2)

Publication Number Publication Date
TW201839809A TW201839809A (zh) 2018-11-01
TWI688990B true TWI688990B (zh) 2020-03-21

Family

ID=61952304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105269A TWI688990B (zh) 2017-04-26 2018-02-13 用於互連開口之襯墊替換

Country Status (4)

Country Link
US (1) US9953927B1 (zh)
CN (1) CN108807340B (zh)
DE (1) DE102018206211B4 (zh)
TW (1) TWI688990B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741442B2 (en) 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
TWI736820B (zh) * 2018-12-27 2021-08-21 力晶積成電子製造股份有限公司 半導體元件的製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070004201A1 (en) * 2005-03-18 2007-01-04 Applied Materials, Inc. Process for electroless copper deposition
US20070238288A1 (en) * 2006-03-29 2007-10-11 Tokyo Electron Limited Method for integrating a conformal ruthenium layer into copper metallization of high aspect ratio features

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093645A (en) 1997-02-10 2000-07-25 Tokyo Electron Limited Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation
US5926737A (en) 1997-08-19 1999-07-20 Tokyo Electron Limited Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing
US6176983B1 (en) 1997-09-03 2001-01-23 Vlsi Technology, Inc. Methods of forming a semiconductor device
TW405223B (en) * 1998-07-28 2000-09-11 United Microelectronics Corp Method for avoiding the poisoning at the trench of the dual damascene structure and the dielectric hole
US6189209B1 (en) 1998-10-27 2001-02-20 Texas Instruments Incorporated Method for reducing via resistance in small high aspect ratio holes filled using aluminum extrusion
JP3974284B2 (ja) * 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
US6710450B2 (en) * 2001-02-28 2004-03-23 International Business Machines Corporation Interconnect structure with precise conductor resistance and method to form same
US6977437B2 (en) 2003-03-11 2005-12-20 Texas Instruments Incorporated Method for forming a void free via
US7476618B2 (en) * 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
TWI427682B (zh) * 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US7407875B2 (en) 2006-09-06 2008-08-05 International Business Machines Corporation Low resistance contact structure and fabrication thereof
US8288276B2 (en) * 2008-12-30 2012-10-16 International Business Machines Corporation Method of forming an interconnect structure including a metallic interfacial layer located at a bottom via portion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070004201A1 (en) * 2005-03-18 2007-01-04 Applied Materials, Inc. Process for electroless copper deposition
US20070238288A1 (en) * 2006-03-29 2007-10-11 Tokyo Electron Limited Method for integrating a conformal ruthenium layer into copper metallization of high aspect ratio features

Also Published As

Publication number Publication date
CN108807340B (zh) 2022-02-11
DE102018206211B4 (de) 2020-07-02
TW201839809A (zh) 2018-11-01
US9953927B1 (en) 2018-04-24
CN108807340A (zh) 2018-11-13
DE102018206211A1 (de) 2018-10-31

Similar Documents

Publication Publication Date Title
US11830838B2 (en) Conductive barrier direct hybrid bonding
US11923338B2 (en) Stacked integrated circuits with redistribution lines
US9716074B2 (en) Wafer backside interconnect structure connected to TSVs
TWI752285B (zh) 積體電路及製造半導體裝置的方法
US8970011B2 (en) Method and structure of forming backside through silicon via connections
JP2014517547A (ja) 集積回路構造、集積回路、および堅牢なｔｓｖ構造を形成する方法
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
US10790248B2 (en) Three-dimensional integrated circuit and method of manufacturing the same
CN102511078A (zh) 具有铜插塞的半导体器件
US6215189B1 (en) Semiconductor device having interconnect layer and method of manufacturing therefor
JP2000091341A (ja) 銅ボンド・パッドの処理
KR100752971B1 (ko) 배선 구조 및 그 형성 방법
TWI688990B (zh) 用於互連開口之襯墊替換
US11373932B2 (en) Semiconductor packages including through holes and methods of fabricating the same
TWI648838B (zh) 被金屬覆蓋層覆蓋的鈷互連
US20240332194A1 (en) Chip module assembly
US20230119548A1 (en) Semiconductor chip and semiconductor package
KR20240141138A (ko) 웨이퍼 본딩 프로세스를 통한 반도체 다이 본딩
KR20080062754A (ko) 반도체소자의 금속배선 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees