TWI683494B

TWI683494B - 整合至矽基板中的過電流保護裝置與保護電路、以及限制電流方法

Info

Publication number: TWI683494B
Application number: TW104144333A
Authority: TW
Inventors: 蓋瑞賓特利
Original assignee: 美商力特福斯股份有限公司
Priority date: 2015-02-17
Filing date: 2015-12-30
Publication date: 2020-01-21
Also published as: CN105896499B; DE102016101889A1; DE102016101889B4; US9653913B2; TW201633643A; CN105896499A; US20160241023A1

Abstract

一種過電流保護裝置可包括：輸入端子，用以接收輸入電流；輸出端子，耦接至輸入端子；以及限流器電路，整合至矽基板並配置於輸入端子與輸出端子之間。所述限流器電路可包括：串聯通過元件，具有通過狀態及限制狀態，通過狀態由第一電阻表徵，限制狀態由高於所述第一電阻的第二電阻表徵，所述串聯通過元件包括串聯電流感測元件，所述串聯電流感測元件整合至矽基板中並用以接收輸入電流及基於所接收的輸入電流而輸出感測電壓，其中串聯通過元件用以在感測電壓表示輸入電流超過預定位準時將限流器電路置於限制狀態。

Description

整合至矽基板中的過電流保護裝置與保護電路、以及限制電流方法

本發明實施例是有關於電路保護裝置領域。更具體而言，本發明實施例是有關於一種藉由觸發阻值改變而提供過電流保護的保護裝置。

電路保護裝置與欲被保護的電路中的一或多個組件形成電性連接。該些保護裝置中的某些保護裝置用於保護電路不受過大電流損害，而其他裝置可在出現電壓峰值時提供防止過電壓暫態(overvoltage transient)的保護。一種類型的用於過電壓保護的裝置是齊納二極體(zener diode)，其被設計成具有特定反向擊穿電壓(reverse breakdown voltage)，即在二極體被反向偏置時的導通電壓。此是藉由對p-n接面進行摻雜以容許電子自p型材料穿隧至n型材料來控制。另一種類型的過電壓保護裝置是突崩擊穿二極體(avalanche breakdown diode)，其在發生過電壓狀況而突崩擊穿時以載子衝擊倍乘(carrier impact multiplication)方式進行運作。

熔線(或可熔鏈)代表用於限制或終止電流的一種通用類型的保護裝置。熔線可藉由在經由所述熔線導通的電流超過預定極限時提供開路電路來限制或終止電流，所述預定極限在不同熔線中根據熔線的額定值而有所變化。儘管熔線動作可有利於確保經由欲被保護的裝置或電路可被導通的電流不超過安全值，然而存在一個如下缺點：一旦熔線開路，則可引致被保護元件在熔線更換之前無法工作。儘管某些類型的過電壓保護裝置可為可逆的，然而過電壓保護裝置可能無法提供與熔線可提供的過電流保護功能相同的過電流保護功能。鑒於該些及其他考量，需要進行本發明的改良。

在一個實施例中，一種整合至矽基板中的過電流保護裝置包括：輸入端子，用以接收輸入電流；輸出端子，耦接至所述輸入端子；以及限流器電路，整合至所述矽基板並配置於所述輸入端子與所述輸出端子之間、並且包括：串聯通過元件，具有通過狀態及限制狀態，所述通過狀態由第一電阻表徵，所述限制狀態由高於所述第一電阻的第二電阻表徵，所述串聯通過元件包括串聯電流感測元件，所述串聯電流感測元件整合至所述矽基板中並用以接收所述輸入電流及基於所述所接收的輸入電流而輸出感測電壓，其中所述串聯通過元件用以在所述感測電壓表示所述輸入電流超過預定位準時將所述限流器電路置於所述限制狀態。

在又一實施例中，一種使用整合至矽基板中的過電流保護裝置來限制電流的方法可包括：當整合至所述矽基板中的串聯通過元件處於具有第一電阻的通過狀態時，經由所述串聯通過元件自輸入端子傳送輸入電流至輸出端子，使用串聯電流感測元件偵測到所述輸入電流已達到預定位準；將所述串聯通過元件切換至限制狀態，所述限制狀態具有高於所述第一電阻的第二電阻；以及經由處於所述限制狀態的所述串聯通過元件自所述輸入端子傳送所述輸入電流至所述輸出端子，其中所述輸入電流不超過所述預定位準。

100‧‧‧限流器電路

102‧‧‧輸入端子

104‧‧‧輸出端子

106、126、252、254、256‧‧‧電流路徑

108‧‧‧電阻器

110‧‧‧限流器(開關)

112‧‧‧感測元件

114‧‧‧執行器

120、322、342、362、382、400‧‧‧保護電路

122、124、212、302、402‧‧‧二極體

200、220、240‧‧‧限流器電路

202、310‧‧‧主矽控整流器

204‧‧‧第一PNP電晶體

206‧‧‧第一NPN電晶體

208‧‧‧第二PNP電晶體

210‧‧‧第三PNP電晶體

211‧‧‧第二NPN電晶體

214‧‧‧矽控開關(SCS)/矽控整流器

242‧‧‧第三NPN電晶體

258‧‧‧導通路徑

300‧‧‧過電壓電路

304、304B‧‧‧PNP電晶體

306‧‧‧第一突崩擊穿二極體

306B‧‧‧第二突崩擊穿二極體

308、312、404‧‧‧NPN電晶體

320、340、360、380‧‧‧過電壓保護電路

330‧‧‧過電流保護電路

R1、R2、R3、R3’、R4‧‧‧電阻器

R_SENSE‧‧‧感測電阻器

圖1A繪示根據本發明實施例的限流器電路的實施例。

圖1B示出包括圖1A所示限流器電路的示例性保護電路。

圖2繪示根據本發明實施例的限流器電路的電路圖。

圖2A繪示根據本發明另一實施例的限流器電路的電路圖。

圖2B繪示根據本發明又一實施例的限流器電路的電路圖。

圖2C至圖2F繪示圖2A所示限流器電路的示例性操作。

圖3繪示根據本發明實施例的過電壓保護電路的電路圖。

圖3A繪示根據本發明實施例的另一過電壓保護電路的電路圖。

圖3B繪示根據本發明實施例的又一過電壓保護電路的電路圖。

圖3C繪示根據本發明實施例的又一過電壓保護電路的電路圖。

圖3D繪示根據本發明實施例的另一過電壓保護電路的電路圖。

圖4繪示根據本發明實施例的提供分流過電壓保護及串聯電流限制的保護電路的電路圖。

圖5繪示圖4所示保護電路的組件的半導體層表示圖。

現在將參照其中示出各種實施例的附圖在下文中更充分地闡述本發明實施例。本發明實施例可實施為諸多不同形式而不應被視為僅限於本文所說明的實施例。提供該些實施例是為了使此揭露內容將透徹及完整，且將向熟習此項技術者充分傳達本發明實施例的範圍。在所有圖式中，相同的數字指代相同的元件。

在本發明的各種實施例中，一種設備可包括以雙穩態過電流限制器形式整合至矽基板中的保護電路。所述雙穩態過電流限制器可由兩個穩定狀態表徵。應注意，不同於已知熔線的運作，雙穩態過電流限制器可在穩定狀態之間來回切換。在各種實施例中，所述設備可包括：輸入端子，用以接收輸入電流；輸出端子，用以耦接至輸入端子；以及限流器電路，包括安置於輸入端子與輸出端子之間的串聯通過元件及整合至矽基板中的串聯感測元件。所述串聯通過元件可具有通過狀態及限制狀態，所述通過狀態具有第一電阻，所述限制狀態具有高於第一電阻的第二電阻。所述串聯電流感測元件可用以偵測輸入電流並基於所述偵測到的輸入電流而輸出感測電壓，其中串聯通過元件用以在當所述感測電壓表示所述輸入電流超過預定位準時將限流器電路置於限制狀態。

在各種實施例中，分流過電壓保護電路亦可包括限流器。在某些實施例中，所述分流過電壓保護電路可獨立於過電流電路而設置，或在其他實施例中可使用分流過電壓來觸發限流電路系統。

舉例而言，在具體實施例中，所述保護電路可包括串聯限流器級(series current limiter stage)且更包括耦接至輸入端子及輸出端子並沿與第一電流路徑電性並聯的電性路徑配置的分流過電壓級，其中所述分流過電壓級用以當在輸入端子或輸出端子之處偵測到的主電壓超過預定主電壓位準時限制所述輸入端子與所述輸出端子之間的電流。

在某些實施例中，串聯通過元件可被配置成單向通過元件，而在其他實施例中，串聯通過元件可被配置成雙向通過元件。在附加實施例中，分流過電壓級可包括單向過電壓元件或雙向(3端子)過電壓元件。在具體實施例中，附加端子可在兩個4端子裝置之間提供狀態改變。

圖1A繪示根據本發明實施例的限流器電路100的實施例。在本發明實施例中，限流器電路100的組件中的至少某些組件可實施於矽基板中。限流器電路100包括輸入端子102及輸出端子104。限流器電路100可被配置成藉由限制可經由一或多個組件導通的最大電流而保護其他組件(未示出)。限流器電路100包括配置於在輸入端子102與輸出端子104之間延伸的電流路徑106中的電阻器108。限流器110亦配置於電流路徑106中且為簡明起見被示作開關。限流器(開關)110可存在於兩個不同穩定狀態中，所述兩個不同穩定狀態使在輸入端子102與輸出端子104之間延伸的電流路徑106具有例如兩個不同電阻。如圖1A所示，限流器電路100亦包括可被配置成偵測沿電流路徑106流動的通過電流的感測元件112。舉例而言，藉由電阻器108的援助，可通過感測元件112偵測到感測電壓。感測元件112及限流器110可充當以兩個不同穩定狀態運作的通過電路或通過元件。當以通過狀態(未示出)運作時，電流路徑106可表現出容許電流在輸入端子102與輸出端子104之間流動的第一電阻。感測元件112可確定出偵測到的電壓的位準低於會使通過狀態被切斷的臨限值。在電流增大的情形中，可由感測元件112偵測預定感測電壓位準，所述預定感測電壓位準可對應於表示已達到最大可容許電流的預定輸入電流位準。此可觸發感測元件112經由執行器114發送訊號至限流器(開關)110，以將狀態變至具有高於第一電阻的第二電阻的限制狀態(圖1A中示意性地示出)。如下所詳述，限流器110的電路組件中的至少某些電路組件可實作為形成於矽基板內的半導體裝置。

在各種實施例中，限流器電路100可經由實作於矽基板或其他半導體基板中的半導體組件而實作，所述半導體組件包括P/N接面二極體、雙極電晶體、及場效電晶體(例如，金氧半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET))。

在各種實施例中，限流器110可實作為包括兩個電性並聯電流路徑的電路系統，其中當處於通過狀態時電流沿形成電流路徑106的一部分的第一電流路徑(未示出)傳送，而其中當處於限制狀態時電流沿形成電流路徑106的另一部分的第二電流路徑(未示出)通過，所述電路系統中第一電流路徑與第二電流路徑彼此電性並聯。第一電流路徑可配置有低於第二電流路徑的第二電阻的第一電阻。在具體實施例中，第一電流路徑可包括主矽控整流器(silicon controlled rectifier，SCR)且第二電流路徑可包括耦接至所述主矽控整流器的補充裝置，使得第一電流路徑的第一電阻及第二電流路徑的第二電阻由主矽控整流器及補充裝置的相應電阻決定，所述主矽控整流器及補充裝置可實作於共用矽基板內。

現在轉到圖1B，其中示出包括限流器電路100的保護電路120。在此實例中，保護電路120亦包括附加的電流路徑(如圖所示電流路徑126)，電流路徑126安置於輸入端子102與輸出端子104之間，並與電流路徑106(圖1A所示)形成並聯。在運作中，保護電路120可藉由使用限流器電路100而提供電流限制。此外，保護電路120可包括一對二極體，其中所述一對二極體彼此反並聯配置。如圖1B所示，所述保護電路包括被配置成其陽極沿電流路徑126連接至彼此的二極體122及二極體124。二極體122及二極體124可因此限制沿電流路徑126的電壓。因此，過電壓保護是藉由在過電壓狀況中沿起到共用端子作用的電流路徑126進行分流而提供。

如上所述，在各種實施例中，限流電路可包括多個矽控整流器。如此項技術中所知，矽控整流器是實作於以N-P-N-P順序配置於矽基板中的四個經摻雜半導體層內的電流控制裝置。矽控整流器由此形成三個單獨的P-N接面，且更包括三個端子。矽控整流器的陽極端子(矽控整流器陽極)連接至PNPN結構的外側P型層，陰極端子連接至外側N型層，而矽控整流器的閘極連接至最靠近陰極的P型層(內部)。已知的矽控整流器具有兩個穩定狀態，其中或當矽控整流器處於被閂鎖低電阻導通狀態(接通狀態)時有大的電流流經所述矽控整流器，或無電流流動。

在某些實施例中，串聯通過元件可由靈敏閘極主矽控整流器(sensitive gate main SCR)、或執行相似功能的替代電路系統構造成。具體而言，主矽控整流器可具有自陽極饋入的閘極電流，所述陽極被配置成當連接有負載時隨著供應電壓升高，閘極電流自與陽極連接的饋入點流至主矽控整流器內，直至內部再生將主矽控整流器置於被閂鎖低電阻導通狀態為止。主矽控整流器可接著保持於Vt導通狀態直至電源或負載被移除或供應電壓被減小至使矽控整流器解閂鎖(de-latch)且電流流回至閘極饋入電阻器及閘極-陰極電流路徑的值為止。

在各種實施例中，除包括主矽控整流器外，限流器電路亦可包括用以將電流驅動至主矽控整流器的閘極以將主矽控整流器置於低電阻接通狀態狀況的閂鎖電路或「接通」電路。限流器電路亦可包括補充電路，例如矽控開關(silicon controlled switch，SCS)。如所已知般，SCS可被認為構成其中PNP電晶體的內部N基極與NPN電晶體的集極連接至另一外部端子以充當陽極閘極的矽控整流器。

如在以下實施例中所詳述，接通電路、主矽控整流器及補充電路可交互操作以經由限流器電路控制電流導通，進而使所述限流器電路在兩個穩定狀態之間切換。在正常電流狀況下，限流器電路用於引導電流流經主矽控整流器，所述主矽控整流器保持於接通狀態以提供低電阻路徑。在過電流狀況下，限流器電路用於引導電流流經補充電路，所述補充電路提供高電阻路徑。

在具體實施例中，限流器電路可包括用於偵測通過電流且定位於主矽控整流器的陽極或陰極中的串聯電流感測元件。存在於所述串聯電流感測元件兩端的電壓可用於觸發包括SCS的較小的補充電路，以在因負載而存在預定過電流狀況時使所述SCS 被觸發至接通狀態。SCS可被配置成使主矽控整流器喪失內部再生電流，此致使主矽控整流器退化至斷開狀態，使得包含SCS的電路成為自輸入端子至輸出端子的僅存電流路徑。SCS可具有較主矽控整流器小的物理大小且當處於接通狀態時可相應地呈現較主矽控整流器的電阻大的電阻。通過狀態與限制狀態之間限流器中的阻值改變可因此由主矽控整流器Vt導通接通狀態電阻對在SCS被置於接通狀態時補充電路殘留導通路徑電阻的比率來決定。

在各種實施例中，被構造成為背靠背(back-to-back)或反並聯的限流裝置可用於提供雙向電流流動。此外，本發明實施例的限流裝置亦可實作於交流(alternating current，AC)電源上。本發明實施例的此種限流器可能不適宜用作「安全」熔線，乃因在不同運作狀態中可存在「帶電部件」。

在以下圖中，示出可實作於矽基板中的電流保護電路系統及電壓保護電路系統的示例性實施方式。

圖2繪示根據本發明實施例的限流器電路200的電路圖。在此實施例中，限流器電路200可至少部分地實作於矽基板中，且具體而言，實作於多個經摻雜的半導體層中。限流器電路200包括由第一PNP電晶體204及第一NPN電晶體206構成的主矽控整流器202，其中第一PNP電晶體204的集極連接至第一NPN電晶體206的基極。

限流器電路200更包括第二PNP電晶體208，第二PNP 電晶體208中的射極連接至第一NPN電晶體206的基極。此外，限流器電路200包括第三PNP電晶體210，第三PNP電晶體210中的集極連接至第一PNP電晶體204的基極及第一NPN電晶體206的集極。第二PNP電晶體208因此可充當主矽控整流器202的驅動組件。具體而言，第二PNP電晶體208可藉由發揮自主矽控整流器202的陰極閘極(P型閘極，例如，第一NPN電晶體206的基極)拉動電流的作用而充當主矽控整流器202的接通組件。在其他實施例中，NPN電晶體可用作用於驅動陰極閘極的推動配置(push arrangement)。相似地，PNP電晶體或NPN電晶體可用於拉動配置或推動配置中以驅動主矽控整流器202的陽極閘極(N-閘極，例如，第一PNP電晶體204的基極)。在推動配置中使用NPN電晶體來驅動矽控整流器的P-閘極的優點在於，NPN電晶體一般可表現出用於引發矽控整流器接通的低電流增益以產生最可能低的基極電流。使用PNP電晶體驅動器自矽控整流器的N-閘極進行拉動可帶來與整合至矽基板中相關的結構性優點。

限流器電路200更包括二極體212，二極體212的陰極連接至第一PNP電晶體204的射極。所述限流器電路更包括第二NPN電晶體211，第二NPN電晶體211的集極連接至第三PNP電晶體210的基極。第二NPN電晶體211及第三PNP電晶體210可起到矽控開關(或SCS 214)的作用，以下會詳述其運作。限流器電路200亦可如圖所示包括一系列電阻器R1、R2、R3、R3’、及R4。以下闡述限流器電路200的變型的詳細操作。

簡言之，在通過狀態中，限流器電路200的主矽控整流器202可居於接通狀態，且因此限流器電路200可呈現出與主矽控整流器202的接通狀態電阻對應的電阻。限流器電路200可被配置成在輸入電流超過預定位準時藉由將主矽控整流器202切換至斷開狀態而自通過狀態切換至限制狀態，在所述限制狀態中電流不再流經主矽控整流器。如所已知般，當矽控整流器中的陽極電流降至低於保持電流(holding current)的位準時，所述矽控整流器斷開。在一種實施方式中，此可藉由對可通過處於通過狀態的限流器電路200而流入與包括主矽控整流器202的路徑並聯的並聯電流路徑的一部分電流負載進行分流而達成。舉例而言，所述並聯電性路徑可通過上述補充電路，其中補充電路包括SCS，其中所述補充電路在矽控整流器的接通狀態中表現出較處於接通狀態的主矽控整流器202的電阻高的電阻。因此，當主矽控整流器202切換至斷開狀態時，存留電流可經過所述矽控整流器，進而產生高得多的電阻且由此限制最大電流。

限流器電路200可隨後用於在輸入電流降至低於預定位準時使主矽控整流器202返回至接通狀態。

圖2A繪示根據本發明又一實施例的限流器電路220。限流器電路220可被視為限流器電路200的變型，其中相同的元件被相同地標記。此外，限流器電路220中元件的配置相似於限流器電路200中元件的配置。具體而言，第二PNP電晶體208起到主矽控整流器202的自主矽控整流器202的陰極(第一NPN電晶體206的基極)拉動電流的接通組件的作用。

限流器電路220更包括延伸於第三PNP電晶體210的基極與二極體212的陰極的輸出端之間的感測電阻器R_SENSE。如以下所詳述，R_SENSE可用於觸發限流器電路220中的開關以將限流器電路220的狀態自通過狀態變至限制狀態。

圖2B繪示根據本發明又一實施例的限流器電路240。限流器電路240可被視為限流器電路200的變型，其中相同的元件被相同地標記。限流器電路240更包括第三NPN電晶體242，第三NPN電晶體242充當主矽控整流器202的向主矽控整流器202的陰極閘極(第一NPN電晶體206的基極)推動電流的接通組件。限流器電路240亦包括延伸於第一NPN電晶體206的射極與第三PNP電晶體210的集極之間的感測電阻器R_SENSE。如以下所詳述，R_SENSE可用於觸發限流器電路220中的開關以將限流器電路220的狀態自通過狀態變至限制狀態。

在運作中，限流器電路220或限流器電路240可將相應電路置於以下三種可能狀態中的一者：1)接通狀況，即電晶體中接通元件變成導通入主矽控整流器202的狀況；2)通過狀態，其中主矽控整流器202被置於提供相對較低的電阻的再生接通狀態；以及3)限制狀態，其中主矽控整流器202藉由SCS 214的動作而退化，使得接通電流經由SCS 214而轉向並經由SCS 214而呈現出由相對高電阻的電流路徑表徵的限制狀態。

圖2C至圖2F示出根據本發明各種實施例的限流器電路 220的示例性運作。限流器電流220被以上述不同狀態示出。儘管在以下圖中詳述限流器電路220的運作，然而可易於理解的是，限流器電路240可相似地工作。所述實施例並非僅限於此上下文。

圖2C中示出處於通過狀態的限流器電路220的運作的實例，其中主矽控整流器202處於接通狀態。可假設經過限流器電路220的電流負載介於正常範圍內，其中經過主矽控整流器202的導通路徑如圖所示由電流路徑252發展而來。在此種情景中，主矽控整流器202處於再生模式且被閂鎖至接通狀態，以使電流如圖所示在輸入端子與輸出端子之間經過主矽控整流器202而在電流路徑252中行進。在此種情景中，SCS 214處於其中不存在經過SCS 214的導通路徑的斷開狀態。

圖2D中示出其中行進於輸入端子與輸出端子之間的電流超過預定極限的過電流狀況的例子，如由電流路徑254所示出。此極限可對應於通過R_SENSE的預定感測電阻。具體而言，所述過電流狀況可致使電壓經過二極體212而發展至足以經由R_SENSE使SCS 214進入接通狀態並開始導通電流。當SCS 214變得導通時，輸入端子與輸出端子之間的電流路徑256可如圖所示發展。第三PNP電晶體210接著與第二NPN電晶體211一起進行再生。

如圖2E所示，由於第三PNP電晶體210的基極如圖所示連接至矽控整流器202，因此當矽控整流器214進入接通狀態時，此種再生經由導通路徑258而使主矽控整流器202的再生電流自第一PNP電晶體204轉向。因此，第一PNP電晶體204自第一NPN電晶體206退化，使得主矽控整流器202置於斷開狀態。

圖2F中示出在因圖2D及圖2E所示的過電流情景而將主矽控整流器202置於斷開狀態之後處於限制狀態的限流器電路220的運作的實例。由於第三PNP電晶體210及第二NPN電晶體211處於再生狀態，因此主矽控整流器202保持於斷開狀態，且第二PNP電晶體208無法自主矽控整流器202的陽極閘極拉動觸發電流。

在下一階段中，可將限流器電路220配置成偵測輸入電流何時降至低於表示過電流狀況已結束的臨限值，且當過電流狀況結束時返回至通過狀態。此可藉由以上所詳述的限流器電路220中的組件的配置及本征運作而自動達成。由此，當自輸入端子流至輸出端子的電流受外部影響(例如故障被消除及/或電源供應被切斷、或電源極性被暫時反轉)而減小時，經過SCS 214的電流可降至低於SCS 214的內部定義的保持電流，使得SCS 214自然退化至斷開狀態。當SCS 214恢復斷開狀態時，主矽控整流器202的「接通」電流的轉向及再生電流的轉向結束。因此，主矽控整流器202可藉由包括第二PNP電晶體208的接通電路而重新被觸發至接通狀態，乃因電流重新流入主矽控整流器202的閘極。

可根據例如電阻器R3’及SCS 214等組件的設計來定製限流器電路220的電阻的相對變化。舉例而言，主矽控整流器202在處於接通狀態時的電阻的值可被表示為R _SCR，且SCS的電阻的值可被表示為R _SCS以使通過狀態電阻等於R _SCR、而限制狀態電阻等於R _SCS+R3’，其中R3’是電阻器R3’的電阻。在某些實例中，(R _SCS+R3’)/R _SCS的比率可處於500：1至1000：1範圍。在其他實施例中，(R _SCS+R3’)/R _SCS的比率可達10,000：1。為達成此目的，可在矽基板中將第二NPN電晶體211配置成具有較例如第一PNP電晶體204、第一NPN電晶體206、或第三PNP電晶體210小的面積的四層結構。第三PNP電晶體210亦可具有較第一PNP電晶體204小的面積，乃因僅需要自SCS 214產生足以使第一PNP電晶體204及第一NPN電晶體206退化的電流。

圖3繪示根據本發明實施例的過電壓電路300的電路圖。過電壓電路300包括PNP電晶體304，PNP電晶體304的射極連接至二極體302的陰極，且PNP電晶體304的基極連接至NPN電晶體308的集極。第一突崩擊穿二極體306被配置成其陰極連接至PNP電晶體304的基極及NPN電晶體308的集極。過電壓電路300可起到其中限流電路200用作串聯級的裝置的分流過電壓級的作用。具體而言，過電壓電路300可起到「短路」電路的作用，其中藉由產生低電阻路徑來限制可沿電流路徑發展的電壓而限制過電壓。

圖3A繪示包括根據本發明實施例的過電壓保護電路320的保護電路322的電路圖。在此實例中，保護電路322包括被配置成與過電流保護電路330整合在一起的過電壓保護電路320，過電壓保護電路320的運作已參照圖2至圖2F在以上大體闡述。如將顯而易見，僅示出過電流保護電路330的包括主矽控整流器310 的一部分。因此，保護電路322可包括圖2A至圖2F中大體示出的過電流保護電路的其他組件。主矽控整流器310包括PNP電晶體304及NPN電晶體312，PNP電晶體304及NPN電晶體312在限流器電路中的運作已在以上大體提及。

過電壓保護電路320亦包括第一突崩擊穿二極體306及第二突崩擊穿二極體306B。過電壓保護電路320亦包括其射極及基極被PNP電晶體304共用的PNP電晶體304B。如在圖3中一般，過電壓保護電路320更包括NPN電晶體308。

在運作中，當電位(電壓)相對於共用端子(參見圖1B)在輸入端子或輸出端子之處升高時，電位會達到使第一突崩擊穿二極體306或第二突崩擊穿二極體306B開始經由NPN電晶體308的基極-射極而自輸入端子或輸出端子發生電流突崩的程度。當電位在輸入端子之處進一步增大時，NPN電晶體308可開始經由PNP電晶體304的基極-射極而導通。此會導致再生動作以使一對PNP電晶體304/NPN電晶體308充當矽控整流器以將輸入端子「短路」至共用端子，進而使得電壓被拉至低於觸發電壓並保持低於所述觸發電壓。

當電位在輸出端子之處的過電壓狀況中進一步增大時，第二突崩擊穿二極體306B及NPN電晶體308用於將輸出端子之處的電位箝位至NPN電晶體308的由突崩電壓+射極-基極電壓Vbe之和給出的電壓。若在此種情況下亦同時在輸入端子之處存在電位，則所述一對PNP電晶體304/NPN電晶體308可如上所述使輸入端子再生並短路。

在圖3A所示的實施例中，第一突崩擊穿二極體306連接至PNP電晶體304的基極且第二突崩擊穿二極體306B連接至輸出端子。在附加實施例中，可能存在突崩擊穿二極體的其他配置。圖3B繪示包括過電流保護電路330及過電壓保護電路340的另一保護電路342。保護電路342與保護電路322的不同之處在於第二突崩擊穿二極體306B連接至PNP電晶體304的集極，而非連接至輸出端子。藉此，第二突崩擊穿二極體306B之間的電流在到達輸出端子之前通過電阻器R3。

圖3C繪示包括過電流保護電路330及過電壓保護電路360的另一保護電路362。保護電路362與保護電路322的不同之處在於第一突崩擊穿二極體306連接至輸入端子，而非連接至PNP電晶體304的基極。

圖3D繪示包括過電流保護電路330及過電壓保護電路380的另一保護電路382。保護電路382與保護電路322的不同之處在於不使用PNP電晶體304B。因此，PNP電晶體304的集極連接至第一突崩擊穿二極體306、第二突崩擊穿二極體306B、及NPN電晶體308的基極。由此，PNP電晶體304可被視為起到雙集極電晶體(dual collector transistor)的作用。

圖4繪示根據本發明實施例提供分流過電壓保護及串聯電流限制的另一保護電路400的電路圖。在一個實施方式中，保護電路400可執行限流器電路200的功能及過電壓電路300的功能。圖5繪示保護電路400的組件的半導體層表示圖。在某些實施例中，保護電路400可實作為包含被整合至矽基板中的五個半導體層的五層式裝置。如圖所示，保護電路400可包括主矽控整流器202、及以以上參照圖2所述的方式進行配置的第二PNP電晶體208。保護電路400亦可包括二極體402，二極體402具有連接至第一PNP電晶體204的射極的陰極。此外，保護電路400包括NPN電晶體404，NPN電晶體404的集極連接至第一PNP電晶體204的基極及第一NPN電晶體206的集極。

綜上所述，本發明實施例藉由以在限流電路中提供可逆雙穩態電阻狀態的方式在矽基板中實作限流電路系統來提供新穎的過電流保護。不同於熔線元件，本發明實施例提供在過電流狀況解除之後將電流保護電路返回至低電阻狀態的能力。

本發明的範圍不受限於本文所述具體實施例。實際上，藉由閱讀前述說明及附圖，除本文中所述者外，本發明的其他各種實施例及對本發明的潤飾亦將對此項技術中具有通常知識者顯而易見。因此，此種其他實施例及潤飾旨在落於本發明的範圍內。此外，儘管本文已在用於特定目的的特定環境中的特定實施方式的上下文中闡述了本發明，然而此項技術中具有通常知識者將認識到其有用性並非僅限於此且本發明可在出於任意數目之目的之任意數目的環境中有益地實施。因此，以下所說明的申請專利範圍應以本文所述本發明的全部廣度及精神進行解釋。

100‧‧‧限流器電路

102‧‧‧輸入端子

104‧‧‧輸出端子

120‧‧‧保護電路

122、124‧‧‧二極體

126‧‧‧電流路徑

Claims

一種整合至矽基板中的過電流保護裝置，包括：輸入端子，用以接收輸入電流；輸出端子，耦接至所述輸入端子；限流器電路，整合至所述矽基板並配置於所述輸入端子與所述輸出端子之間，並且包括：串聯通過元件，具有通過狀態及限制狀態，所述通過狀態由第一電阻表徵，所述限制狀態由高於所述第一電阻的第二電阻表徵，所述串聯通過元件包括串聯電流感測元件，所述串聯電流感測元件整合至所述矽基板中並用以接收所述輸入電流及基於所述輸入電流而輸出感測電壓，其中所述串聯通過元件用以在所述感測電壓表示所述輸入電流超過預定位準時將所述限流器電路置於所述限制狀態，其中所述串聯通過元件包括主矽控整流器，其中所述過電流保護裝置更包括矽控開關，所述矽控開關耦接至所述主矽控整流器且用以當所述感測電壓超過預定感測電壓位準時觸發至接通狀態，所述接通狀態使所述主矽控整流器喪失內部再生電流，其中所述主矽控整流器包括矽控整流器陽極且包括自所述矽控整流器陽極饋入的閘極電流，其中當負載連接至所述過電流保護裝置時，隨著連接至所述輸入端子的供應電壓升高，閘極電流流至所述主矽控整流器內，直至內部再生將所述主矽控整流器變至被閂鎖低電阻導通狀態為止，所述被閂鎖低電阻導通狀態將所述串聯通過元件置於所述通過狀態；以及耦接至所述主矽控整流器的陰極閘極或陽極閘極的驅動電晶體，所述驅動電晶體用以相應地在所述陰極閘極或所述陽極閘極處接通所述主矽控整流器。
如申請專利範圍第1項所述的整合至矽基板中的過電流保護裝置，其中所述串聯通過元件包括第一電流路徑及第二電流路徑，所述第一電流路徑由所述第一電阻表徵，所述第二電流路徑電性並聯至所述第一電流路徑且由所述第二電阻表徵，其中所述第一電阻由所述矽基板內的配置於所述第一電流路徑內的第一裝置決定，且其中所述第二電阻由所述矽基板內的配置於所述第二電流路徑內的第二裝置決定。
如申請專利範圍第2項所述的整合至矽基板中的過電流保護裝置，其中所述串聯通過元件用以在所述感測電壓超過預定感測電壓位準時阻擋經由所述第一電流路徑傳送電流，其中在所述限制狀態中所述電流僅通過所述第二電流路徑。
如申請專利範圍第1項所述的整合至矽基板中的過電流保護裝置，其中所述過電流保護裝置包括五層式裝置，所述五層式裝置包含被整合至所述矽基板中的五個半導體層。
如申請專利範圍第2項所述的整合至矽基板中的過電流保護裝置，其中所述限流器電路包括串聯限流器級，所述過電流保護裝置更包括分流過電壓級，所述分流過電壓級耦接至所述輸入端子及所述輸出端子並沿與所述第一電流路徑電性並聯的電性路徑配置，其中所述分流過電壓級用以當在所述輸入端子或所述輸出端子之處偵測到的電壓超過預定主電壓位準時限制所述輸入端子與所述輸出端子之間的電壓。
如申請專利範圍第5項所述的整合至矽基板中的過電流保護裝置，其中所述分流過電壓級包括彼此反並聯配置的一對二極體。
如申請專利範圍第1項所述的整合至矽基板中的過電流保護裝置，其中所述串聯通過元件被配置成當所述輸入電流降至低於所述預定位準時自所述限制狀態切換至所述通過狀態。
一種使用整合至矽基板中的過電流保護裝置來限制電流的方法，包括：當整合至所述矽基板中的串聯通過元件處於具有第一電阻的通過狀態時，經由所述串聯通過元件自輸入端子傳送輸入電流至輸出端子，使用串聯電流感測元件偵測到所述輸入電流已達到預定位準；將所述串聯通過元件切換至限制狀態，所述限制狀態具有高於所述第一電阻的第二電阻；以及經由處於所述限制狀態的所述串聯通過元件自所述輸入端子傳送所述輸入電流至所述輸出端子，其中所述輸入電流不超過所述預定位準，其中所述串聯通過元件包括主矽控整流器，其中所述串聯電流感測元件耦接至與所述主矽控整流器連接的矽控開關，且其中所述切換至所述限制狀態包括當感測電壓超過預定感測電壓位準時在所述矽控開關中觸發接通狀態，所述接通狀態使所述主矽控整流器喪失內部再生電流，其中所述主矽控整流器包括矽控整流器陽極且被配置有自所述矽控整流器陽極饋入的閘極電流饋入點，且其中當所述串聯通過元件處於通過狀態時傳送所述輸入電流包括：當負載連接至所述過電流保護裝置時，將所供應的供應電壓連接至所述輸入端子；以及隨著所述供應電壓升高，使閘極電流流至所述主矽控整流器，直至內部再生將所述主矽控整流器變至被閂鎖低電阻導通狀態為止，所述被閂鎖低電阻導通狀態將所述串聯通過元件置於所述通過狀態，其中所述過電流保護裝置包括耦接至所述主矽控整流器的陰極閘極或陽極閘極的驅動電晶體，所述驅動電晶體用以相應地在所述陰極閘極或所述陽極閘極處接通所述主矽控整流器。
如申請專利範圍第8項所述的使用整合至矽基板中的過電流保護裝置來限制電流的方法，更包括：偵測到所述輸入電流小於所述預定位準；以及使所述串聯通過元件自所述限制狀態切換至所述通過狀態。
如申請專利範圍第8項所述的使用整合至矽基板中的過電流保護裝置來限制電流的方法，其中所述在所述通過狀態中傳送所述輸入電流包括沿經過所述矽基板內界定所述第一電阻的第一裝置的第一電流路徑傳送所述輸入電流，且其中所述在所述限制狀態中傳送所述輸入電流包括沿經過所述矽基板內的第二裝置的第二電流路徑傳送所述輸入電流，所述第二電流路徑電性並聯至所述第一電流路徑且界定所述第二電阻。
如申請專利範圍第10項所述的使用整合至矽基板中的過電流保護裝置來限制電流的方法，其中所述將所述串聯通過元件切換至所述限制狀態包括：將所述第一電流路徑開路，其中所述輸入電流沿所述第二電流路徑而非沿所述第一電流路徑傳送。
如申請專利範圍第10項所述的使用整合至矽基板中的過電流保護裝置來限制電流的方法，更包括：確定在所述輸入端子或所述輸出端子之處偵測到的電壓超過預定主電壓位準之後，經由分流過電壓級限制所述輸入端子與所述輸出端子之間的電壓，所述分流過電壓級沿電性並聯至所述第一電流路徑及所述第二電流路徑的電性路徑配置。