TWI679684B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI679684B
TWI679684B TW107115934A TW107115934A TWI679684B TW I679684 B TWI679684 B TW I679684B TW 107115934 A TW107115934 A TW 107115934A TW 107115934 A TW107115934 A TW 107115934A TW I679684 B TWI679684 B TW I679684B
Authority
TW
Taiwan
Prior art keywords
region
source
isolation structure
plate
drain
Prior art date
Application number
TW107115934A
Other languages
English (en)
Other versions
TW201919107A (zh
Inventor
鄭志昌
Chih Chang Cheng
朱馥鈺
Fu Yu Chu
柳瑞興
Ruey Hsin Liu
雷明達
Ming Ta Lei
黃士芬
Shih Fen Huang
Original Assignee
台灣積體電路製造股份有限公司
Taiwan Semiconductor Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, Taiwan Semiconductor Manufacturing Co., Ltd. filed Critical 台灣積體電路製造股份有限公司
Publication of TW201919107A publication Critical patent/TW201919107A/zh
Application granted granted Critical
Publication of TWI679684B publication Critical patent/TWI679684B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本發明實施例提供一種半導體元件，包括具有元件區域的半導體基板。隔離結構於封閉路徑中橫向延伸，以標定元件區域。第一源極/汲極區域及第二源極/汲極區域，位於元件區域中且橫向相隔。第一源極/汲極區域的側壁與隔離結構於第一隔離結構側壁直接接觸。第一源極/汲極區域的其餘側壁與隔離結構分隔。選擇性導電通道位於元件區域中，選擇性導電通道自第一源極/汲極區域橫向延伸至第二源極/汲極區域。半導體元件更包括具有中央部分及第一外圍部分的平板。中央部分覆蓋選擇性導電通道，且第一外圍部分朝第一隔離結構側壁突出於中央部分。

Description

半導體元件及其製造方法
本發明實施例係關於一種半導體元件，且特別有關於一種平板設計。
半導體元件為利用半導體材料的電子特性影響電子或其相關領域的電子零件。一種廣泛使用的半導體元件為場效電晶體(field-effect transistor，FET)。場效電晶體包括一對源極/汲極區域、選擇性導電通道、及閘極電極。場效電晶體為多功能元件，可用於開關、放大器、及記憶體等。場效電晶體例如包括金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistors，MOSFETs)及接面閘極場效電晶體(junction gate field-effect transistors，JFETs)。
本發明實施例提供一種半導體元件。半導體元件包括半導體基板，其具有元件區域。隔離結構，於封閉路徑中橫向延伸，以標定元件區域。第一源極/汲極區域及第二源極/汲極區域，位於元件區域中，且橫向相隔。第一源極/汲極區域的側壁與隔離結構於第一隔離結構側壁直接接觸。第一源極 /汲極區域的其餘側壁與隔離結構分隔。選擇性導電通道，位於元件區域中，其中選擇性導電通道自第一源極/汲極區域橫向延伸至第二源極/汲極區域。半導體元件更包括平板，其具有中央部分及第一外圍部分。中央部分覆蓋選擇性導電通道，且第一外圍部分朝第一隔離結構側壁突出於中央部分。
本發明另一實施例提供一種半導體元件，其包括半導體基板。一對源極/汲極區域，位於半導體基板中。源極/汲極區域共為第一摻雜類型且橫向相隔。選擇性導電通道，位於半導體基板中。選擇性導電通道從源極/汲極區域之一橫向延伸至另一源極/汲極區域。半導體元件更包括多晶矽平板，具有第一摻雜區域、第二摻雜區域、及第三摻雜區域。第二摻雜區域位於第一及第三摻雜區域之間，並覆蓋選擇性導電通道。第一及第三摻雜區域分別環繞源極/汲極區域並包括第一摻雜類型。第二摻雜區域包括與第一摻雜類型相反的第二摻雜類型。
本發明又一實施例提供一種半導體元件的製造方法。形成隔離結構於半導體基板之中。隔離結構標定半導體基板的元件區域。形成平板覆蓋半導體基板的元件區域。平板環繞元件區域的第一部分及元件區域的第二部分。元件區域的第一及第二部分位於元件區域的兩側，且以平板相隔。此外，元件區域的第一及第二部分各自具有鄰接隔離結構的單一側壁。進行第一摻雜製程以佈植第一摻質於半導體基板的元件區域中。在平板就位時，進行第一摻雜製程，並形成一對源極/汲極區域，其中源極/汲極區域分別位於元件區域的第一部分 及元件區域的第二部分。
100A、100B、100C、100D‧‧‧解構透視圖
102‧‧‧平板介電層
104‧‧‧平板
104a‧‧‧第一摻雜區域
104b‧‧‧第二摻雜區域
104c‧‧‧第三摻雜區域
104b’‧‧‧第二區域
106‧‧‧半導體基板
106c‧‧‧隔離角落
108‧‧‧隔離結構
108o‧‧‧元件區域開口
112‧‧‧元件區域
114‧‧‧源極/汲極區域
116‧‧‧選擇性導電通道
117c‧‧‧中央平板部分
117p‧‧‧外圍平板部分
118‧‧‧橫向平板開口
200A、200B、200C‧‧‧視圖
202‧‧‧間隔物
300A、300B、300C‧‧‧視圖
302‧‧‧平板
400A、400B、400C、400D‧‧‧視圖
402‧‧‧平板
404‧‧‧閘極區域
406‧‧‧橫向閘極開口
500A、500B、500C、500D‧‧‧視圖
502‧‧‧平板
600A、600B、600C、600D‧‧‧視圖
602‧‧‧平板
604‧‧‧閘極區域
606‧‧‧橫向閘極開口
700A、700B、700C、700D‧‧‧視圖
702‧‧‧平板
800A、800B、800C、800D‧‧‧視圖
900A、900B、900C、900D‧‧‧視圖
902‧‧‧井區
1000A、1000B、1000C、1000D‧‧‧視圖
1002‧‧‧介電層
1004‧‧‧導電層
1100A、1100B、1100C、1100D‧‧‧視圖
1200A、1200B、1200C、1200D‧‧‧視圖
1202‧‧‧輕摻雜源極/汲極延伸
1204‧‧‧輕摻雜閘極延伸
1300A、1300B、1300C、1300D‧‧‧視圖
1400A、1400B、1400C、1400D‧‧‧視圖
1500A、1500B、1500C、1500D‧‧‧視圖
1600A、1600B、1600C、1600D‧‧‧視圖
1602‧‧‧矽化物層
1700A、1700B、1700C、1700D‧‧‧視圖
1702‧‧‧層間介電層
1704‧‧‧接觸通孔
1800‧‧‧流程圖
1802、1804、1806、1808、1810、1812、1814、1816、1818、1820‧‧‧步驟
AA’、BB’、CC’‧‧‧線
W‧‧‧寬度
L‧‧‧長度
S‧‧‧數量
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。
第1A-1D圖係根據一些實施例繪示出具低閃爍(flicker)和隨機電報雜音(random telegraph noise)的場效電晶體之各種透視圖。
第2A-2C及3A-3C圖係根據一些實施例繪示出第1A-1C圖中場效電晶體的各種更詳細的各種視圖，其中場效電晶體為金屬氧化物半導體場效電晶體。
第4A-4D、5A-5D、6A-6D、7A-7D圖係根據一些實施例繪示出第1A-1C圖中的場效電晶體各種更詳細的各種視圖，其中場效電晶體為接面閘極場效電晶體。
第8A-17A、8B-17B、8C-17C、8D-17D圖係根據一些實施例繪示出形成低閃爍和隨機電報雜音的場效電晶體之方法的一系列視圖。
第18圖係根據一些實施例繪示出第8A-17A、8B-17B、8C-17C、8D-17D圖的方法之流程圖。
以下本發明實施例將參照圖式描述，其中相同的標號始終用於指相同的元件，且其中所繪示的結構並不一定按照比例繪製。應理解的是，此詳細描述與相應的圖式不以任何 方式限制本發明實施例的範圍，且此詳細描述與圖式僅提供一些例子以說明本發明概念可體現的一些方式。
以下公開許多不同的實施方法或是例子來實行本發明實施例之不同特徵，以下描述具體的元件及其排列的實施例以闡述本發明實施例。當然這些實施例僅用以例示，且不該以此限定本發明實施例的範圍。例如，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其他特徵的實施例，亦即，第一特徵與第二特徵並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本發明實施例，不代表所討論的不同實施例及/或結構之間有特定的關係。
此外，其中可能用到與空間相對用詞，例如「在...下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
一些場效電晶體包括半導體基板及淺溝槽隔離(shallow trench isolation，STI)結構。淺溝槽隔離結構位於半導體基板上，並陷入半導體基板，以標定半導體基板的元件區域。此外，場效電晶體包括一對源極/汲極區域、選擇性導電 通道、閘極介電層、及閘極電極。源極/汲極區域橫向相隔，位於半導體基板的元件區域上，並凹陷於半導體基板的元件區域。選擇性導電通道位於半導體基板的元件區域中，並從源極/汲極區域之一延伸至另一源極/汲極區域。閘極介電層覆蓋選擇性導電通道，且閘極電極覆蓋閘極介電層。
上述場效電晶體的挑戰為閃爍雜音(flicker noise)和隨機電報雜音(random telegraph noise，RTN)。閃爍和隨機電報雜音的來源之一為位於閘極介電層與半導體基板的元件區域之間的界面之缺陷能態(defect state)。當電流流經選擇性導電通道時，載子被缺陷能態捕捉(trap)及釋放(de-trap)，因而產生閃爍和隨機電報雜音。捕捉與釋放發生在與閘極介電層相接的選擇性導電通道中央部分。此外，捕捉與釋放發生於位於選擇性導電通道外圍部分的一對淺溝槽隔離角落。淺溝槽隔離角落為半導體基板頂部截面的角落，與半導體基板的元件區域中的閘極介電層及淺溝槽隔離結構相接。此外，淺溝槽隔離角落分別位於選擇性導電通道的兩側，並各自沿選擇性導電通道的長度從源極/汲極區域之一橫向延伸至另一源極/汲極區域。由於淺溝槽隔離角落具有高機械應力(mechanical stress)，且並非由完美的平面表面所定義，淺溝槽隔離角落具有大量的缺陷能態。此外，由於淺溝槽隔離角落的曲率半徑較小，在淺溝槽隔離角落處電場較強。這又會導致淺溝槽隔離角落處的高度捕捉和高度釋放。
這個挑戰的部份解決方案為使用光阻罩幕將源極/汲極區域移離淺溝槽隔離角落。例如，可於半導體基板的元件 區域上形成光阻罩幕，其具有與元件區域重疊並與淺溝槽隔離角落相隔的一對源極/汲極開口。接著可透過光阻罩幕於半導體基板的元件區域中進行離子佈植，以形成與淺溝槽隔離角落相隔的源極/汲極區域。藉由將源極/汲極區域與淺溝槽隔離角落隔開，減少了沿淺溝槽隔離角落流經的電流，因而降低了在淺溝槽隔離角落產生的閃爍和隨機電報雜音。然而，此部分解決方案不能解決沿選擇性導電通道中央部分流經的電流所產生的閃爍和隨機電報雜音。此外，使用光阻罩幕移動源極/汲極區域導致量產時均勻性不佳，並導致矽化物形成過程的挑戰。例如，防止矽化物直接形成於源極/汲極區域及淺溝槽隔離角落之間的元件區域上可能很困難。
鑑於上述情形，本發明不同實施例針對包括降低雜音的平板設計之場效電晶體，以及形成場效電晶體的方法。在一些實施例中，場效電晶體包括半導體基板、隔離結構、第一源極/汲極區域、第二源極/汲極區域、選擇性導電通道、及平板。半導體基板包括元件區域。隔離結構於封閉路徑中橫向延伸以標定元件區域。第一源極/汲極區域及第二源極/汲極區域位於元件區域中，彼此橫向相隔。第一源極/汲極區域的側壁與隔離結構於第一隔離結構側壁直接接觸，且第一源極/汲極區域的其餘側壁與隔離結構相隔。第二源極/汲極區域的側壁與隔離結構於第二隔離結構側壁直接接觸，且第二源極/汲極區域的其餘側壁與隔離結構相隔。選擇性導電通道位於元件區域中，自第一源極/汲極區域橫向延伸至第二源極/汲極區域。平板包括中央部分及第一外圍部分。中央部分覆蓋選擇性 導電通道，且第一外圍部分朝第一隔離結構側壁突出於中央部分。
在形成場效電晶體過程中，可在平板就位時在半導體基板中進行離子佈植，使平板作為罩幕，源極/汲極區域自對準於平板。因此，平板的平面頂佈局有利於形成其餘側壁與隔離結構相隔的源極/汲極區域。由於相間隔，源極/汲極區域與從第一隔離結構側壁延伸至第二隔離結構側壁的淺溝槽隔離角落處的缺陷能態相隔。如此減少了流經淺溝槽隔離角落的源極-汲極電流，從而減少了載子被淺溝槽隔離角落的缺陷能態捕捉及釋放。因此減少了閃爍和隨機電報雜音。
在一些實施例中，平板更包括改變平板之功函數的摻雜區域，因而使源極-汲極電流更深入半導體基板的元件區域中。因此，較少電流沿半導體基板的元件區域的頂表面流動，因而減少了電荷載子被頂表面的缺陷能態捕捉及釋放。這又會降低缺陷能態所產生的閃爍和隨機電報雜音。
參照第1A-1D圖，其提供一些實施例之低閃爍(flicker)和隨機電報雜音(telegraph noise)的場效電晶體的各種透視圖100A-100C。第1A圖為場效電晶體的解構透視圖100A，第1B圖為場效電晶體的另一解構透視圖100B，第1C圖為場效電晶體的解構透視圖100C，且第1D圖為場效電晶體另一實施例的解構透視圖100D。第1A圖被「解構」，其中平板介電層102(於金屬氧化物半導體場效電晶體中亦稱為閘極介電層)及平板104(於金屬氧化物半導體場效電晶體中亦稱為閘極)與半導體基板106及隔離結構108分離，通常平板介電層102和平板 104位於其上方。第1B圖以與第1A圖相同的方式被「解構」，除了隔離結構108更進一步與半導體基板106分離，通常隔離結構108位於其上方。場效電晶體可為例如金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistors，MOSFETs)及接面閘極場效電晶體(junction gate field-effect transistors，JFETs)。
如圖所示，隔離結構108位於半導體基板106上，並延伸入半導體基板106以描繪半導體基板106的元件區域112。在一些實施例中，隔離結構108具有大致環形佈局，且/或定義以元件區域112填入的元件區域開口108o(見第1B圖)。「大致」環形佈局與環形佈局類似，但不限於圓形的內外側壁。例如，大致環形佈局可為方形的環形佈局。隔離結構108可例如為淺溝槽隔離區域或深溝槽隔離(deep trench isolation，DTI)區域。半導體基板106可例如為塊材(bulk)半導體基板，例如單晶矽的塊材矽基板。
一對源極/汲極區域114位於元件區域112上，及元件區域112中，且源極/汲極區域114橫向相隔。此外，源極/汲極區域114分別位於元件區域112的第一端及元件區域112的與第一端相對的第二端。選擇性導電通道116由元件區域112的塊材所定義，橫向位於源極/汲極區域114之間。此外，選擇性導電通道116從源極/汲極區域114之一沿著元件區域112的頂表面向另一源極/汲極區域114延伸。在一些實施例中，場效電晶體為金屬氧化物半導體場效電晶體，源極/汲極區域114與元件區域112的塊材為半導體基板106的摻雜區域，其具有相反的摻 雜類型。例如，元件區域112可為p型，且源極/汲極區域114可為n型，或反之亦然。在一些實施例中，場效電晶體為接面閘極場效電晶體，源極/汲極區域114與元件區域112的塊材具有相同的摻雜類型，且相較於元件區域112更具有較高的摻雜濃度。此外，源極/汲極區域114各自相隔開，且橫向位於兩隔離角落106c之間。
隔離角落106c為元件區域112中的半導體基板106之頂部截面角落，鄰接隔離結構108。此外，隔離角落106c為線形，與選擇性導電通道116從元件區域112的第一端往元件區域112的第二端平行橫向延伸。在一些實施例中，隔離角落106c具有相同長度或大致具有相同長度。另外，隔離角落106c位於元件區域112的兩側，使得每一源極/汲極區域114直接位於隔離角落106c之間。在一些實施例中，每一隔離角落106c位於元件區域112頂表面邊緣與於元件區域112側壁表面邊緣相交的位置，其中側壁表面邊緣的側壁表面相接及/或鄰接隔離結構108。此外，在一些實施例中，隔離角落106c與平板介電層102直接接觸。
藉由將源極/汲極區域114與隔離角落106c隔開，減少了場效電晶體的閃爍和隨機電報雜音。亦即，此間隔增加了源極/汲極區域114至隔離角落106c的距離，使少量的源極-汲極電流流經隔離角落106c。如此又會減少在隔離角落106c被捕捉或釋放的載子，因而導致低閃爍和隨機電報雜音。如上所述，隔離角落106c由於具有高機械應力，且並非由完美的平面表面所定義，隔離角落106c具有大量的缺陷能態。此外，如上所述， 由於隔離角落106c具有小的曲率半徑，使電場增強。
平板介電層102與平板104相堆疊，使平板104覆蓋平板介電層102。此外，平板介電層102與平板104覆蓋半導體基板106的元件區域112以及隔離角落106c。平板104與一些實施例中的平板介電層102包括外圍平板部分117p，其突出於中央平板部分117c。外圍平板部分117p分別覆蓋隔離角落106c，並與隔離角落106c及選擇性導電通道116平行橫向延伸。中央平板部分117c覆蓋選擇性導電通道116，並從外圍平板部分117p之一橫向延伸至另一外圍平板部分117p。
在一些實施例中，平板介電層102與平板104完全覆蓋隔離角落106c。此外，在一些實施例中，平板介電層102與平板104具有相同的佈局，及/或平板介電層102的側壁對齊平板104的側壁。另外，在一些實施例中，平板介電層102及/或平板104各自具有H形頂佈局。另外，平板介電層102及/或平板104具有大致垂直於隔離角落106c的寬度W，並具有大致平行於隔離角落106c的長度L。平板介電層102可例如為二氧化矽(silicon dioxide)、氮化矽(silicon nitride)、高介電常數介電質(high κ dielectric)、一些其他介電質、或任意上述之組合。如此處所使用，高介電常數介電層為具有大於約3.9、5、10、15、或20之介電常數的介電質。平板104可為例如摻雜多晶矽、金屬、或一些其他導電材料。
在一些實施例中，平板104包括第一摻雜區域104a、第二摻雜區域104b、及第三摻雜區域104c。第一摻雜區域104a及第三摻雜區域104c具有相同的摻雜類型並可例如亦 與源極/汲極區域114具有相同的摻雜類型。第一摻雜區域104a及第三摻雜區域104c可例如為n型或p型。第二摻雜區域104b位於第一摻雜區域104a及第三摻雜區域104c之間，包括與第一摻雜類型相反的第二摻雜類型。例如，在n通道金屬氧化物半導體場效電晶體中，第一摻雜區域104a及第三摻雜區域104c包括n型摻雜多晶矽，且第二摻雜區域104b包括p型摻雜多晶矽。另一個例子是，在p通道金屬氧化物半導體場效電晶體中，第一摻雜區域104a及第三摻雜區域104c包括p型摻雜多晶矽，且第二摻雜區域104b包括n型摻雜多晶矽。
第二摻雜區域104b位於中央平板部分117c中，並沿平板104寬度W橫向延伸。在一些實施例中，第二摻雜區域104b僅限於中央平板部分117c。例如，第二摻雜區域104b可從外圍平板部分117p之一沿平板104寬度W往另一外圍平板部分117p橫向延伸，並可夾於外圍平板部分117p之間。在一些實施例中，第二摻雜區域104b位於中央平板部分117c及外圍平板部分117p兩者之中。例如，第二摻雜區域104b可從平板104的一側壁沿平板104寬度W往平板104的另一側壁橫向延伸。在一些實施例中，第二摻雜區域104b與覆蓋選擇性導電通道116的平板104之側壁相隔，並/或具有線形平面頂佈局。
第一摻雜區域104a及第三摻雜區域104c位於外圍平板部分117p之中。在一些實施例中，第一及第三摻雜區域104a、104c僅限於外圍平板部分117p。在其他實施例中，第一摻雜區域104a及第三摻雜區域104c亦位於中央平板部分117c中。例如，第一摻雜區域104a及第三摻雜區域104c可各自具有 U形頂佈局，其跨越外圍平板部分117p及中央平板部分117c。在一些實施例中，第一摻雜區域104a及第三摻雜區域104c以第二摻雜區域104b相隔。如第1D圖所繪示，在其他實施例中，第一摻雜區域104a及第三摻雜區域104c直接鄰接於外圍平板部分117p中，且/或共同於封閉路徑中橫向延伸以完全包圍第二摻雜區域104b。
藉由將第一摻雜區域104a及第三摻雜區域104c以與源極/汲極區域114相同的摻雜類型摻雜，並將第二摻雜區域104b以不同的摻雜類型摻雜，可保持較低的閃爍和隨機電報雜音。亦即，第一、第二、和第三摻雜區域104a、104b、104c的安排及摻雜類型影響了平板104的功函數，以驅動源極-汲極電流更深入的流入半導體基板106，因而使電流從半導體基板106的元件區域112及平板介電層102之間界面的缺陷能態離開。這樣又會減少缺陷能態捕捉及釋放載子，從而導致較低的閃爍和隨機電報雜音。
一對橫向平板開口118以平板104以及一些實施例中的平板介電層102所定義。橫向平板開口118由頂部至底部垂直延伸穿過平板104，並橫向延伸至平板104的側邊。橫向平板開口118各自橫向位於隔離角落106c之間，並與隔離角落106c相隔。在一些實施例中，橫向平板開口118位於平板104寬度方向的中間(亦即，位於平板104寬度W的中間)。此外，橫向平板開口118各自位於平板104的兩側，並各自覆蓋源極/汲極區域114。在一些實施例中，橫向平板開口118沿平板104的長度L橫向相隔。此外，在一些實施例中，每一橫向平板開口118具 有一開放側邊，及以平板104及一些實施例中的平板介電層102所定義的三側邊。
在一些實施例中，藉由在平板104具有橫向平板開口118，且外圍平板部分117p覆蓋隔離角落106c，可採用平板104作為罩幕，在場效電晶體的平面頂佈局中形成與隔離角落106c相隔的源極/汲極區域114。由於用於圖案化平板104的相同光罩幕亦可用於降低閃爍雜音，這又使低成本、低複雜程度製程減少了閃爍和隨機電報雜音。
參見第2A-2C及3A-3C圖，其根據一些實施例繪示出第1A-1C圖中場效電晶體的各種更詳細的各種視圖，其中場效電晶體為金屬氧化物半導體場效電晶體。具有字尾「A」的圖(例如第2A圖)為金屬氧化物半導體場效電晶體的一些實施例之頂部佈局圖。具有字尾「B」的圖(例如第3B圖)為金屬氧化物半導體場效電晶體的一些實施例沿具有字尾「A」的圖中線A-A’之截面圖。具有字尾「C」的圖(例如第2C圖)為金屬氧化物半導體場效電晶體的一些實施例沿具有字尾「A」的圖中線B-B’之截面圖。
如第2A-2C圖中視圖200A-200C所繪示，平板104覆蓋隔離角落106c，並橫向位於一對源極/汲極區域114之間。間隔物202沿平板104邊界橫向延伸，以包圍平板104。此外，源極/汲極區域114於第一方向橫向間隔，且與隔離角落106c於大致與第一方向垂直的第二方向橫向間隔。在一些實施例中，源極/汲極區域114與每一隔離角落106c於第二方向相隔數量S(參見第2B圖)。如上所述，由於此間隔，場效電晶體減少了 閃爍和隨機電報雜音。此外，在一些實施例中，平板104具有H形平面頂佈局，及/或具有多於四個側壁(例如12個側壁)。此外，在一些實施例中，平板104具有一對外圍平板部分117p及中央平板部分117c。外圍平板部分117p分別覆蓋隔離角落106c，且中央平板部分117c連接外圍平板部分117p。
第一摻雜區域104a、第二摻雜區域104b、及第三摻雜區域104c位於中央平板部分117c及外圍平板部分117p中。第二摻雜區域104b位於第一摻雜區域104a及第三摻雜區域104c之間，並包括與第一摻雜區域104a及第三摻雜區域104c相反的摻雜類型。此外，第二摻雜區域104b沿平板104寬度W(見第2A圖)從平板104的第一側壁往平板104的第二側壁橫向延伸。第一摻雜區域104a及第三摻雜區域104c分別位於第二摻雜區域104b的兩側，並沿平板104長度L(見第2A圖)以第二摻雜區域104b橫向相隔。此外，第一摻雜區域104a及第三摻雜區域104c各自具有U形平面頂佈局，環繞相應的源極/汲極區域114之一，並將第二摻雜區域104b與相應的源極/汲極區域114之一隔開。此外，第一摻雜區域104a及第三摻雜區域104c可具有相同的摻雜類型，且可例如與源極/汲極區域114具有相同的摻雜類型。如上所述，由於第一、第二、和第三摻雜區域104a、104b、104c的安排及摻雜類型影響了平板104的功函數，以驅動電流流入半導體基板106更深的部分，降低了場效電晶體的閃爍和隨機電報雜音。
如第3A-3C圖所繪示的視圖300A-300C所示，平板302覆蓋隔離角落106c並橫向介於一對源極/汲極區域114之 間。平板302為未摻雜或包括單一摻雜類型，例如n型或p型。在一些實施例中，場效電晶體為n通道金屬氧化物半導體場效電晶體，平板302包括p型摻雜多晶矽。在其他實施例中，場效電晶體為p通道金屬氧化物半導體場效電晶體，平板302包括n型摻雜多晶矽。此外，平板302可例如為第2A-2C圖所述之平板104，除了平板302缺少第一、第二、和第三摻雜區域104a、104b、104c之外。
參見第4A-4D至7A-7D圖，其根據一些實施例繪示出第1A-1C圖中的場效電晶體各種更詳細的各種視圖，其中場效電晶體為接面閘極場效電晶體。具有字尾「A」的圖(例如第5A圖)為接面閘極場效電晶體的一些實施例之頂部佈局圖。具有字尾「B」的圖(例如第6B圖)為接面閘極場效電晶體的一些實施例沿具有字尾「A」的圖中線A-A’之截面圖。具有字尾「C」的圖(例如第4C圖)為接面閘極場效電晶體的一些實施例沿具有字尾「A」的圖中線B-B’之截面圖。具有字尾「D」的圖(例如第5D圖)為接面閘極場效電晶體的一些實施例沿具有字尾「A」的圖中線C-C’之截面圖。
如第4A-4D圖的視圖400A-400D所繪示，平板402覆蓋隔離角落106c，並橫向位於一對源極/汲極區域114之間。平板402可為例如摻雜多晶矽、金屬、或一些其他導電材料。源極/汲極區域114於第一方向橫向相隔，且於與第一方向大致垂直的第二方向與隔離角落106c橫向相隔，並位於隔離角落106c之間。如上所述，由於此間隔，場效電晶體減少了閃爍和隨機電報雜音。在一些實施例中，源極/汲極區域114與元件區 域112的塊材具有相同的摻雜類型，但相較於元件區域112的塊材具有較高的摻雜濃度。閘極區域404位於元件區域112上，且橫向位於源極/汲極區域114之間。此外，閘極區域404與每一源極/汲極區域114於第一方向相隔。在其他實施例中，閘極區域404與每一源極/汲極區域114未於第一方向相隔。在一些實施例中，閘極區域404的第一側邊鄰接選擇性導電通道116(參見第1A-1D及4C圖)，且與第一側邊相對的第二側邊於隔離角落106c之一鄰接隔離結構108。閘極區域404具有與源極/汲極區域114相反的摻雜類型，且在一些實施例中具有與元件區域112的塊材相反的摻雜類型。例如，源極/汲極區域114可為n型，且閘極區域404可為p型，或反之亦然。
平板402包括分別覆蓋隔離角落106c的外圍平板部分117p及連接外圍平板部分117p的中央平板部分117c。在一些實施例中，平板402具有包括至少十六個側邊的凹多邊形佈局。此外，平板402包括第一摻雜區域104a、第二摻雜區域104b、及第三摻雜區域104c。第二摻雜區域104b位於中央平板部分117c之中。第二摻雜區域104b沿平板402寬度W橫向延伸入外圍平板部分117p中，橫向延伸至平板402的側壁。在一些實施例中，第二摻雜區域104b將第一摻雜區域104a及第三摻雜區域104c與閘極區域404相隔。第二摻雜區域104b可例如具有與閘極區域404相同的摻雜類型，及/或第一及第三摻雜區域104a、104c可例如具有與閘極區域404相反的摻雜類型。如上所述，由於第一、第二、和第三摻雜區域104a、104b、104c的安排及摻雜類型影響了平板402的功函數，以驅動電流流入選 擇性導電通道116更深的部分(參見第1A-1D圖及第4C圖)，降低了場效電晶體的閃爍和隨機電報雜音。
橫向閘極開口406以平板402以及一些實施例中的平板介電層102所定義。橫向閘極開口406由頂部至底部垂直延伸穿過平板402，並橫向延伸至平板402的側邊。橫向閘極開口406橫向位於源極/汲極區域114之間，並與源極/汲極區域114相隔，且與數個隔離角落106c之一者相鄰。在一些實施例中，橫向閘極開口406位於平板402長度方向的中間(亦即，位於平板402長度L的中間)。此外，橫向閘極開口406覆蓋閘極區域404。在一些實施例中，橫向閘極開口406具有一開放側邊，及以平板402及一些實施例中的平板介電層102所定義的三側邊。
如第5A-5D圖所繪示的視圖500A-500D所示，平板502覆蓋隔離角落106c並橫向位於一對源極/汲極區域114之間。源極/汲極區域114於第一方向橫向相隔，且閘極區域404於第一方向橫向介於源極/汲極區域114之間，並與源極/汲極區域114各自相隔。平板502為未摻雜或包括單一摻雜類型，例如n型或p型。在一些實施例中，平板502包括與閘極區域404相同摻雜類型的摻雜多晶矽。
如第6A-6D圖的視圖600A-600D所繪示，平板602覆蓋隔離角落106c，並橫向位於一對源極/汲極區域114之間。平板602可為例如摻雜多晶矽、金屬、或一些其他導電材料。源極/汲極區域114於第一方向橫向相隔，且於與第一方向大致垂直的第二方向與隔離角落106c橫向相隔，且位於隔離角落106c之間。如上所述，由於隔離角落106c與源極/汲極區域114 之間的間隔，場效電晶體減少了閃爍和隨機電報雜音。在一些實施例中，源極/汲極區域114與元件區域112的塊材具有相同的摻雜類型，但相較於元件區域112的塊材具有較高的摻雜濃度。一對閘極區域604位於元件區域112上，且橫向位於一對源極/汲極區域114之間。此外，每一閘極區域604與源極/汲極區域114於第一方向相隔，且於第二方向彼此橫向相隔。在一些實施例中，每一閘極區域604的第一側邊鄰接選擇性導電通道116(參見第1A-1C及6C圖)，且與第一側邊相對的第二側邊於相應的隔離角落106c之一鄰接隔離結構108。閘極區域604具有相同的摻雜類型。此外，閘極區域604具有與源極/汲極區域114相反的摻雜類型，且在一些實施例中具有與元件區域112的塊材相反的摻雜類型。
平板602包括分別覆蓋隔離角落106c的外圍平板部分117p，以及連接外圍平板部分117p的中央平板部分117c。在一些實施例中，平板602具有包括至少十二側邊的多邊形佈局。此外，平板602包括第一摻雜區域104a、第二摻雜區域104b、及第三摻雜區域104c。第二摻雜區域104b位於中央平板部分117c之中，並沿平板602寬度W橫向延伸於外圍平板部分117p中，並延伸至平板602的側壁。在一些實施例中，第二摻雜區域104b將第一摻雜區域104a及第三摻雜區域104c與閘極區域604分離。第二摻雜區域104b可例如具有與閘極區域604相同的摻雜類型，且/或第一及第三摻雜區域104a、104c可例如具有與閘極區域604相反的摻雜類型。如上所述，由於第一、第二、和第三摻雜區域104a、104b、104c的安排及摻雜類型影響 了平板602的功函數，以驅動電流流入選擇性導電通道116更深的部分，降低了場效電晶體的閃爍和隨機電報雜音。
一對橫向閘極開口606由平板602及在一些實施例中的平板介電層102所定義(參見第6B-6D圖)。橫向閘極開口606由頂部至底部垂直延伸穿過平板602，並橫向延伸至平板602的側邊。橫向閘極開口606各自與源極/汲極區域114之間相隔。在一些實施例中，橫向閘極開口606在平板602長度方向的中間(亦即，在平板602長度L的中間)。此外，橫向閘極開口606分別位於平板602的兩側，並分別覆蓋閘極區域604。在一些實施例中，橫向閘極開口606沿平板602的寬度W橫向相隔。此外，在一些實施例中，每一橫向閘極開口606具有一開放側邊，及以平板602及一些實施例中的平板介電層102所定義的三側邊。
如第7A-7D圖所繪示的視圖700A-700D，平板702覆蓋隔離角落106c，且橫向位於一對源極/汲極區域114之間。源極/汲極區域114於第一方向橫向相隔，且閘極區域604於與第一方向正交或大致正交的第二方向橫向相隔。此外，每一閘極區域604於第一方向與源極/汲極區域114橫向相隔。平板702為未摻雜或包括單一摻雜類型，例如n型或p型。在一些實施例中，平板702包括摻雜多晶矽，具有與閘極區域604相同的摻雜類型。
參見第8A-8D至第17A-17D圖，其根據一些實施例繪示出形成低閃爍和隨機電報雜音的場效電晶體之方法的一系列視圖800A-800D至1700A-1700D。具有字尾「A」的圖(例 如第8A圖)為製造中場效電晶體之俯視圖。具有字尾「B」的圖(例如第9B圖)為製造中場效電晶體沿具有字尾「A」的圖中線A-A’之截面圖。具有字尾「C」的圖(例如第10C圖)為製造中場效電晶體沿具有字尾「A」的圖中線B-B’之截面圖。具有字尾「D」的圖(例如第11D圖)為製造中場效電晶體沿具有字尾「A」的圖中線C-C’之截面圖。場效電晶體可例如為第4A-4D圖中的場效電晶體。
如第8A-8D圖中的視圖800A-800D所繪示，隔離結構108形成於半導體基板106上，並陷入半導體基板106的頂部。此外，形成隔離結構108以標定半導體基板106的元件區域112。在一些實施例中，半導體基板106的元件區域112具有多邊形佈局，及/或隔離結構108具有多邊形環形佈局。隔離結構108可例如為淺溝槽隔離或深溝槽隔離區域，及/或半導體基板106可例如為單晶矽或多晶矽的塊材半導體基板或一些其他類型的半導體基板。
在一些實施例中，形成隔離結構108的製程包括進行蝕刻入半導體基板106以於半導體基板106中形成溝槽，且接著以介電材料填充溝槽。溝槽可例如以所希望的隔離結構之佈局形成，及/或介電材料可為例如二氧化矽。
如第9A-9D圖的視圖900A-900D所繪示，在一些實施例中，形成井區902於半導體基板106的元件區域112中。井區902為半導體基板106具有n型摻雜或p型摻雜的區域。此外，在一些實施例中，井區902具有與半導體基板106鄰接區域相反的摻雜類型，或半導體基板106鄰接區域為本質的(intrinsic)。 井區902可例如以離子佈植形成。
如第10A-10D圖的視圖1000A-1000D所繪示，形成介電層1002和導電層1004於隔離結構108及半導體基板106的元件區域112之上，使導電層1004覆蓋介電層1002。介電層1002可例如為二氧化矽、高介電常數介電質、或一些其他介電質，及/或導電層1004可例如為摻雜的多晶矽、金屬、或一些其他導電材料。在其他實施例中，導電層1004為多晶矽，透過例如離子佈植進行後續的摻雜製程。
在一些實施例中，形成介電層1002及導電層1004的製程包括沉積或成長介電層1002於隔離結構108及半導體基板106的元件區域112之上，並接著沉積或成長導電層1004於介電層1002之上。介電層1002可例如以熱氧化、化學或物理氣相沉積、濺鍍、或一些其他沉積或成長製程沉積或成長。導電層1004可例如以化學或物理氣相沉積、濺鍍、電化學電鍍、無電電鍍、或一些其他沉積或成長製程沉積或成長。
如第11A-11D圖的視圖1100A-1100D所繪示，分別圖案化導電層1004(參見第10A-10D圖)及介電層1002(參見第10A-10D圖)為平板402及平板介電層102。平板402及平板介電層102堆疊於隔離結構108及半導體基板106的元件區域112之上，使平板402覆蓋平板介電層102。此外，平板402及平板介電層102覆蓋半導體基板106的一對隔離角落106c。隔離角落106c為半導體基板106的頂部截面角落，鄰接元件區域112中的隔離結構108，且鄰接平板介電層102。此外，隔離角落106c為線形，從元件區域112之第一端沿第一方向平行橫向延伸至與 第一端相反的元件區域112之第二端。此外，平板402和平板介電層102定義一對分別位於元件區域112第一和第二端的橫向平板開口118。此外，橫向平板開口118各自於第二方向與隔離角落106c之間橫向相間隔。此外，在一些實施例中，平板402及平板介電層102定義橫向閘極開口406，於第一方向與橫向平板開口118之間橫向相間隔，並與隔離角落106c之一相接。在另一些實施例中，橫向閘極開口406與另一位於平板104對側的橫向閘極開口成對。參見例如第6A-6D圖。
在一些實施例中，平板402及平板介電層102具有包括十六個邊的多邊形佈局。在其他實施例中，多邊形佈局具有多於(或少於)十六個邊。此外，在一些實施例中，平板402及平板介電層102具有複數個外圍平板部分117p及中央平板部分117c。外圍平板部分117p突出於中央平板部分117c。在一些實施例中，第一個外圍平板部分117p沿第一方向從元件區域112的第一端橫向延伸至元件區域112的第二端。第二個外圍平板部分117p沿第一方向從元件區域112的第一端橫向延伸至橫向閘極開口406的第一側邊。第三個外圍平板部分117p沿第一方向從橫向閘極開口406相對於第一側邊的第二側邊橫向延伸至元件區域112的第二端。此外，外圍平板部分117p各別覆蓋隔離角落106c。中央平板部分117c位於外圍平板部分117p之間，並內連接外圍平板部分117p。
在一些實施例中，圖案化導電層1004及介電層1002為平板402及平板介電層102的製程包括形成圖案化光阻層(未繪示)於導電層1004上。圖案化光阻層可例如以旋轉塗佈 製程形成。圖案化光阻層可例如以平板402的佈局圖案化，且可例如以微影技術圖案化。此外，在一些實施例中，製程包括在圖案化光阻就位時，對導電層1004及介電層1002進行蝕刻，並接著去除圖案化光阻層。
如第12A-12D圖的視圖1200A-1200D所繪示，在一些實施例中，形成一對輕摻雜源極/汲極延伸1202於半導體基板106的元件區域112之中。輕摻雜源極/汲極延伸1202分別位於半導體基板106的元件區域112的兩側，且分別位於平板介電層102及平板402中橫向平板開口118的下方。此外，輕摻雜源極/汲極延伸1202彼此於第一方向橫向相隔，且於與第一方向橫切(例如垂直或大抵垂直)的第二方向與隔離角落106c橫向相隔。在一些實施例中(例如場效電晶體為金屬氧化物半導體場效電晶體)，輕摻雜源極/汲極延伸1202可例如為半導體基板106的摻雜區域，其具有與井區902相反的摻雜類型。在其他實施例中(例如場效電晶體為接面閘極場效電晶體)，輕摻雜源極/汲極延伸1202可例如為半導體基板106的摻雜區域，其具有與井區902相同的摻雜類型，但與井區902的摻雜濃度不同。在又另一個實施例中，未形成輕摻雜源極/汲極延伸1202。在一些實施例中，輕摻雜源極/汲極延伸1202可例如以離子佈植形成，且/或可例如使用平板402作為罩幕形成。
在一些實施例中，亦形成輕摻雜閘極延伸1204於半導體基板106的元件區域112中。輕摻雜閘極延伸1204位於平板介電層102及平板402中橫向閘極開口406的下方，且更具有單側壁與隔離結構108於隔離角落106c之一鄰接。在一些實施 例中，輕摻雜閘極延伸1204與另一位於平板104對側且位於另一橫向閘極開口606之下的輕摻雜閘極延伸1204成對。參見例如第6A-6D圖。輕摻雜閘極延伸1204可例如為半導體基板106的摻雜區域，具有與井區902不同的摻雜類型。在一些實施例中，以離子佈植形成輕摻雜閘極延伸1204，且/或使用平板402作為罩幕形成。在一些實施例中，形成輕摻雜源極/汲極延伸1202及輕摻雜閘極延伸1204兩者時，當形成輕摻雜閘極延伸1204時採用光阻罩幕覆蓋輕摻雜源極/汲極延伸1202，或反之亦然。
如第13A-13D圖的視圖1300A-1300D所繪示，形成間隔物202於平板402及平板介電層102的側壁之上。此外，在一些實施例中，形成間隔物202完全包圍平板402及平板介電層102。間隔物202可例如為氮化矽、二氧化矽、一些其他介電質、或上述之組合。
在一些實施例中，形成間隔物202的製程包括沉積或成長間隔物層覆蓋並順應性地襯於第12A-12D圖中的結構。間隔物層可例如以化學或物理氣相沉積、濺鍍、或一些其他沉積或成長製程沉積或成長。此外，在一些實施例中，製程包括對間隔物層進行回蝕，以移除間隔物層的水平部分，而不移除間隔物層的垂直部分。留下的垂直部分相當於間隔物202。
如第14A-14D圖的視圖1400A-1400D所繪示，形成一對源極/汲極區域114於半導體基板106的元件區域112中，且形成第一摻雜區域104a及第三摻雜區域104c於平板402中。形成源極/汲極區域114於第一方向彼此橫向相隔，且於與第一方 向橫切(例如垂直或大致垂直)的第二方向與隔離角落106c橫向相隔。如上所述，由於隔離角落106c與源極/汲極區域114之間的間隔，場效電晶體減少了閃爍和隨機電報雜音。此外，源極/汲極區域114分別位於半導體基板106的元件區域112的兩側，並分別位於平板介電層102及平板402中橫向平板開口118的下方。源極/汲極區域114分別鄰接輕摻雜源極/汲極延伸1202。在一些實施例中(例如場效電晶體為接面閘極場效電晶體)，源極/汲極區域114可例如為半導體基板106的區域，具有與井區902相同的摻雜類型。在一些其他實施例中(例如場效電晶體為金屬氧化物半導體場效電晶體)，源極/汲極區域114可例如為半導體基板106的區域，具有與井區902相反的摻雜類型。此外，源極/汲極區域114可例如具有與輕摻雜源極/汲極延伸1202相同的摻雜類型(例如p型或n型)且/或具有比輕摻雜源極/汲極延伸1202更高的摻雜濃度。
形成第一摻雜區域104a及第三摻雜區域104c於第一方向以第二區域104b’彼此橫向相隔。平板402的第一摻雜區域104a環繞源極/汲極區域114之一，且平板402的第三摻雜區域104c環繞另一源極/汲極區域114。此外，在一些實施例中，第一摻雜區域104a及第三摻雜區域104c於第一方向分別與橫向閘極開口406橫向相隔。在一些實施例中，第一摻雜區域104a及第三摻雜區域104c可例如為平板402的區域，具有與源極/汲極區域114相同的摻雜類型。
在一些實施例中，形成源極/汲極區域114、第一摻雜區域104a、及第三摻雜區域104c的製程包括形成圖案化光阻 層(未繪示)於第13A-13D圖中的結構之上，並接著進行離子佈植製程。圖案化光阻層可例如以旋轉塗佈製程形成。圖案化光阻層可例如以覆蓋包圍元件區域112的結構之佈局圖案化，且更覆蓋露出的輕摻雜閘極延伸1204及第二區域104b’。此外，在一些實施例中，製程包括在圖案化光阻層就位時，對平板402和半導體基板106進行離子佈植，並接著去除圖案化光阻。
如第15A-15D圖的視圖1500A-1500D所繪示，形成閘極區域404於半導體基板106的元件區域112中，及形成第二摻雜區域104b於平板104中。形成閘極區域404橫向位於源極/汲極區域114之間，且與源極/汲極區域114相隔。此外，閘極區域404於隔離角落106c之一鄰接隔離結構108的單一側壁，且位於平板介電層102及平板402中橫向閘極開口406之下。在一些實施例中，閘極區域404與平板104相對側的另一閘極區域成對。參見例如第6A-6D圖。在一些實施例中，閘極區域404鄰接輕摻雜閘極延伸1204。閘極區域404可例如為半導體基板106的區域，具有與源極/汲極區域114及/或井區902相反的摻雜類型。此外，閘極區域404可例如具有與輕摻雜閘極延伸1204相同的摻雜類型(例如p型或n型)，且/或比輕摻雜閘極延伸1204更高的摻雜濃度。
形成第二摻雜區域104b於平板402中位於第一摻雜區域104a及第三摻雜區域104c之間，使第二摻雜區域104b與源極/汲極區域114以第一摻雜區域104a及第三摻雜區域104c橫向相隔。此外，在一些實施例中，第二摻雜區域104b環繞橫向閘極開口406。在一些實施例中，第二摻雜區域104b為平板402 的區域，具有與閘極區域404相同的摻雜類型。如上所述，由於第一、第二、和第三摻雜區域104a、104b、104c的安排及摻雜類型影響了平板104的功函數，以驅動電流流入選擇性導電通道116更深的部分，降低了場效電晶體的閃爍和隨機電報雜音。
在一些實施例中，形成閘極區域404及第二摻雜區域104b的製程包括形成圖案化光阻層(未繪示)於第14A-14D圖中的結構之上，並接著進行離子佈植製程。圖案化光阻層可例如以旋轉塗佈製程形成。圖案化光阻層可例如以覆蓋第一摻雜區域104a、第三摻雜區域104c、及源極/汲極區域114之佈局圖案化，使得平板402的頂表面在第一摻雜區域104a及第三摻雜區域104c之間部分露出。此外，在一些實施例中，製程包括在圖案化光阻層就位時，對平板402和半導體基板106進行離子佈植，並接著去除圖案化光阻。
如第16A-16D圖的視圖1600A-1600D所繪示，在一些實施例中，形成矽化物層1602於源極/汲極區域114及閘極區域404之上。此外，在一些實施例中，另外的矽化物層(未繪示)形成於第一摻雜區域104a、第二摻雜區域104b、及/或第三摻雜區域104c之上。矽化物層1602可例如為矽化鎳(nickel silicide)、矽化鈦(titanium silicide)、矽化鈷(cobalt silicide)、矽化鉑(platinum silicide)、矽化鎢(tungsten silicide)、或一些其他過渡金屬矽化物。
在一些實施例中，形成矽化物層1602的製程包括沉積過渡金屬層覆蓋第15A-15D圖中的結構，並接著加熱過渡 金屬層，使其與露出的矽反應，以形成矽化物層1602。此外，在一些實施例中，製程包括以蝕刻移除過渡金屬層未反應的材料。此製程可例如為自對準製程。
如第17A-17D圖的視圖1700A-1700D所繪示，形成層間介電層1702覆蓋第16A-16D圖的結構。層間介電層1702可例如形成為具有平面頂表面，且/或可例如以氧化物、氮化物、低介電常數介電質、一些其他介電質、或上述之組合形成。
在一些實施例中，形成層間介電層1702包括沉積或成長層間介電層1702覆蓋第16A-16D圖的結構，並接著對層間介電層1702進行平坦化。沉積或成長可包括例如以化學或物理氣相沉積、濺鍍、一些其他沉積或成長製程、或上述之組合形成。平坦化可例如以化學機械研磨(chemical mechanical polishing，CMP)進行。
亦如第17A-17D圖的視圖1700A-1700D所繪示，形成接觸通孔1704延伸穿過層間介電層1702至源極/汲極區域114及/或矽化物層1602。矽化物層1602有利於接觸通孔1704及源極/汲極區域114之間的歐姆接觸。此外，形成接觸通孔1704延伸穿過層間介電層1702至第一、第二、及/或第三摻雜區域104a、104b、104c及/或其他於第一、第二、及/或第三摻雜區域104a、104b、104c上的矽化物層(未繪示)。
在一些實施例中，形成接觸通孔1704的製程包括對層間介電層1702進行蝕刻以形成與接觸通孔1704對應的接觸通孔開口。蝕刻可例如以微影技術進行。此外，在一些實施例中，製程包括以導電材料填充接觸通孔開口。接觸通孔開口 可例如以沉積或成長導電層填充，其覆蓋層間介電層1702並填入接觸通孔開口，且接著對層間介電層及導電層平坦化。平坦化可例如以化學機械研磨進行。此製程可例如為單金屬鑲嵌製程或雙金屬鑲嵌製程的一部分。
雖然未繪示，可於層間介電層1702上形成額外的介電層和導電特徵。例如，可於層間介電層1702上形成一或多個額外的層間介電層、導線、導線間導孔、及/或鈍化層。
此外，雖然第8A-8D至17A-17D圖繪示出形成第4A-4D圖所述之實施例的製程，可理解的是，通常知識者可實施上述步驟(或大致類似的步驟)以形成第2A-2C、3A-3D、及5A-5D至7A-7D圖所述之實施例。
參見第18圖，其根據一些實施例繪示出形成低閃爍和隨機電報雜音的場效電晶體的方法的流程圖1800。雖然本發明實施例的方法和其他於此所描繪及/或所述的方法可於此描繪及/或描述為一系列動作或事件，應當理解的是，所描繪的動作或事件的順序並不以此為限。例如，一些動作可以不同順序發生，及/或與本文所描繪及/或所述的動作或事件以外的其他動作和事件同時發生。此外，施行本文所述一或多個方面或實施例時，並非所有的所述動作均為必要，且於此描述的一或多個動作可在一或多個單獨動作及/或階段中執行。
在步驟1802中，形成隔離結構於半導體基板中。隔離結構標定半導體基板的元件區域。元件區域具線形的第一頂角落和第二頂角落，從元件區域的第一端橫向平行延伸至元件區域的第二端。參見如第8A-8D圖。
在步驟1804中，在一些實施例中，形成井區於元件區域中。參見如第9A-9D圖。
在步驟1806中，形成平板覆蓋元件區域及元件區域的第一及第二頂角落，其中平板的平面頂佈局在元件區域的第一端和元件區域的第二端分別定義了一對橫向平板開口，與第一和第二頂角落相隔，更進一步於元件區域的一側定義了橫向閘極開口，與橫向平板開口橫向間隔開，且位於橫向平板開口之間。參見如第10A-10D及11A-11D圖。
在步驟1808中，在一些實施例中，透過橫向平板開口於元件區域中分別形成一對輕摻雜源極/汲極延伸。此外，在一些實施例中，透過橫向閘極開口於元件區域中形成輕摻雜閘極延伸。參見如第12A-12D圖。
在步驟1810中，形成襯於平板側壁以及包圍平板的間隔物。參見如第13A-13D圖。
在步驟1812中，透過橫向平板開口於元件區域中分別形成一對源極/汲極區域，並分別覆蓋輕摻雜源極/汲極延伸。此外，在平板中形成第一摻雜區域及第三摻雜區域。參見如第14A-14D圖。
在步驟1814中，透過橫向閘極開口於元件區域中分別形成閘極區域，並分別覆蓋輕摻雜閘極延伸。此外，在平板中位於第一摻雜區域及第三摻雜區域之間形成第二摻雜區域。參見如第15A-15D圖。
在步驟1816中，在一些實施例中，形成矽化物層於源極/汲極區域、閘極區域、及平板上。參見如第16A-16D圖。
在步驟1818中，形成層間介電層覆蓋源極/汲極區域、閘極區域、隔離結構、半導體基板、及平板。參見如第17A-17D圖。
在步驟1820中，形成接觸通孔延伸穿過層間介電層至矽化物層及平板。參見如第17A-17D圖。
藉由將平板開口與第一及第二頂角落橫向相隔，源極/汲極區域及輕摻雜源極/汲極延伸亦與第一及第二頂角落橫向相隔。這又會減少沿第一及第二頂角落流經的源極-汲極電流，因而降低閃爍和隨機電報雜音。此外，藉由摻雜平板，可操縱平板的功函數，以驅動源極-汲極電流流入更深的元件區域，而遠離元件區域的表面。藉由降低在高缺陷能態密度的頂表面之電流，可進一步降低閃爍和隨機電報雜音。
因此，綜上所述，本發明實施例關於平板設計(及相關方法)以降低半導體元件中由於沿著淺溝槽隔離角落的缺陷及沿著元件區域與平板介電層之間界面的缺陷所造成的閃爍和隨機電報雜音。
因此，在一些實施例中，本發明實施例提供一種半導體元件。半導體元件包括半導體基板，其具有元件區域。隔離結構，於封閉路徑中橫向延伸，以標定元件區域。第一源極/汲極區域及第二源極/汲極區域，位於元件區域中，且橫向相隔。第一源極/汲極區域的側壁與隔離結構於第一隔離結構側壁直接接觸。第一源極/汲極區域的其餘側壁與隔離結構分隔。選擇性導電通道，位於元件區域中，其中選擇性導電通道自第一源極/汲極區域橫向延伸至第二源極/汲極區域。半導體 元件更包括平板，其具有中央部分及第一外圍部分。中央部分覆蓋選擇性導電通道，且第一外圍部分朝第一隔離結構側壁突出於中央部分。
本發明另一實施例提供一種半導體元件，其包括半導體基板。一對源極/汲極區域，位於半導體基板中。源極/汲極區域共為第一摻雜類型且橫向相隔。選擇性導電通道，位於半導體基板中。選擇性導電通道從源極/汲極區域之一橫向延伸至另一源極/汲極區域。半導體元件更包括多晶矽平板，具有第一摻雜區域、第二摻雜區域、及第三摻雜區域。第二摻雜區域位於第一及第三摻雜區域之間，並覆蓋選擇性導電通道。第一及第三摻雜區域分別環繞源極/汲極區域並包括第一摻雜類型。第二摻雜區域包括與第一摻雜類型相反的第二摻雜類型。
本發明又一實施例提供一種半導體元件的製造方法。形成隔離結構於半導體基板之中。隔離結構標定半導體基板的元件區域。形成平板覆蓋半導體基板的元件區域。平板環繞元件區域的第一部分及元件區域的第二部分。元件區域的第一及第二部分位於元件區域的兩側，且以平板相隔。此外，元件區域的第一及第二部分各自具有鄰接隔離結構的單一側壁。進行第一摻雜製程以佈植第一摻質於半導體基板的元件區域中。在平板就位時，進行第一摻雜製程，並形成一對源極/汲極區域，其中源極/汲極區域分別位於元件區域的第一部分及元件區域的第二部分。
本發明實施例提供一種半導體元件，其中平板沿 著第一源極/汲極區域的其餘側壁環繞第一源極/汲極區域。
本發明實施例提供一種半導體元件，其中第二源極/汲極區域的側壁與隔離結構於第二隔離結構側壁直接接觸，其中第一及第二隔離結構側壁位於元件區域的兩側，且其中第二源極/汲極區域的其餘側壁與隔離結構分隔。
本發明實施例提供一種半導體元件，其中平板包括第二外圍部分，其中第一及第二外圍部分從第一隔離結構側壁橫向延伸至第二隔離結構側壁，且其中中央部分及第一及第二源極/汲極區域夾在第一及第二外圍部分之間。
本發明實施例提供一種半導體元件，其中平板具有H形平面頂佈局。
本發明實施例提供一種半導體元件，更包括：閘極區域，位於元件區域中，其中閘極區域的第一側壁鄰接隔離結構，其中閘極區域的第二側壁鄰接選擇性導電通道，且其中閘極區域的其餘側壁及閘極區域的第二側壁與隔離結構完全分隔。
本發明實施例提供一種半導體元件，其中平板沿著閘極區域的第二側壁及閘極區域的其餘側壁環繞閘極區域。
本發明實施例提供一種半導體元件，其中平板包括第二外圍部分及第三外圍部分，其中第二及第三外圍部分突出於中央部分，其中閘極區域直接夾於第二及第三外圍部分之間，且其中第一源極/汲極區域直接夾於第一及第二外圍部分之間。
本發明實施例提供一種半導體元件，更包括：第 二閘極區域，位於元件區域中，其中第二閘極區域的第一側壁鄰接隔離結構，其中第二閘極區域的第二側壁鄰接選擇性導電通道，其中第二閘極區域的其餘側壁及第二閘極區域的第二側壁與隔離結構完全分隔，且其中第一及第二閘極區域位於選擇性導電通道之兩側。
本發明實施例提供一種半導體元件，其中平板包括第四外圍部分突出於中央部分，其中閘極區域直接夾於第二及第三外圍部分之間，其中第二閘極區域直接夾於第一及第四外圍部分之間，其中第一源極/汲極區域直接夾於第一及第二外圍部分之間，且其中第二源極/汲極區域直接夾於第三及第四外圍部分之間。
本發明實施例提供一種半導體元件，其中第二源極/汲極區域的側壁與隔離結構於第二隔離結構側壁直接接觸，其中第一及第二隔離結構側壁位於元件區域的兩側，且其中第一外圍部分從第一隔離結構側壁橫向延伸至第二隔離結構側壁。
本發明實施例提供一種半導體元件，其中平板具有多於四個側壁。
本發明另一實施例提供一種半導體元件，其中平板的第一摻雜區域位於源極/汲極區域之一及平板的第二摻雜區域之間，且其中平板的第三摻雜區域位於另一源極/汲極區域與平板的第二摻雜區域之間。
本發明另一實施例提供一種半導體元件，其中第一及第三摻雜區域各自具有U形平面頂佈局，且其中第二摻雜 區域具有線形平面頂佈局。
本發明另一實施例提供一種半導體元件，其中平板具有H形平面頂佈局。
本發明另一實施例提供一種半導體元件，更包括：隔離結構，於封閉路徑中橫向延伸，以標定半導體基板的元件區域，其中元件區域包括源極/汲極區域及選擇性導電通道；其中源極/汲極區域分別於第一隔離結構側壁及第二隔離結構側壁鄰接隔離結構，且其中源極/汲極區域兩者的其餘側壁與隔離結構分隔。
本發明又一實施例提供一種半導體元件的製造方法，其中平板的形成包括：沉積多晶矽層於隔離結構及元件區域上；及以微影技術圖案化多晶矽層。
本發明又一實施例提供一種半導體元件的製造方法，更包括：形成第一罩幕層在平板、元件區域、及隔離結構上，其中第一罩幕層覆蓋平板的中央部分及元件區域之第一及第二部分之間的元件區域的第三部分；進行第二摻雜製程以佈植第二摻質於平板中，其中在第一罩幕層就位時，進行第二摻雜製程，且其中第二摻質具有與第一摻質相反的摻雜類型；及形成第二罩幕層於平板、元件區域、及隔離結構上，其中第二罩幕層覆蓋平板之中央部分及元件區域的第三部分，且其中在平板及第二罩幕層均就位時，進行第一摻雜製程。
上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本發明實施例之各面向。任何所屬技術領域中具有通常知識者，可能無困難地以本 發明實施例為基礎，設計或修改其他製程及結構，以達到與本發明實施例實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本發明實施例之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本發明實施例的精神及範圍。

Claims (10)

  1. 一種半導體元件，包括：一半導體基板，包括一元件區域；一隔離結構，於一封閉路徑中橫向延伸，以標定該元件區域；一第一源極/汲極區域及一第二源極/汲極區域，位於該元件區域中，且橫向相隔，其中該第一源極/汲極區域的一側壁與該隔離結構於一第一隔離結構側壁直接接觸，且其中該第一源極/汲極區域的其餘側壁與該隔離結構分隔；一選擇性導電通道，位於該元件區域中，其中該選擇性導電通道自該第一源極/汲極區域橫向延伸至該第二源極/汲極區域；及一平板，包括一中央部分及一第一外圍部分，其中該中央部分覆蓋該選擇性導電通道，且其中該第一外圍部分朝該第一隔離結構側壁突出於該中央部分。
  2. 如申請專利範圍第1項所述之半導體元件，其中該第二源極/汲極區域的一側壁與該隔離結構於一第二隔離結構側壁直接接觸，其中該第一及第二隔離結構側壁位於該元件區域的兩側，且其中該第二源極/汲極區域的其餘側壁與該隔離結構分隔，其中該平板包括一第二外圍部分，其中該第一及第二外圍部分從該第一隔離結構側壁橫向延伸至該第二隔離結構側壁，且其中該中央部分及該第一及第二源極/汲極區域夾在該第一及第二外圍部分之間。
  3. 如申請專利範圍第1項所述之半導體元件，更包括：一閘極區域，位於該元件區域中，其中該閘極區域的一第一側壁鄰接該隔離結構，其中該閘極區域的一第二側壁鄰接該選擇性導電通道，且其中該閘極區域的其餘側壁及該閘極區域的該第二側壁與該隔離結構完全分隔，其中該平板沿著該閘極區域的該第二側壁及該閘極區域的該其餘側壁環繞該閘極區域。
  4. 如申請專利範圍第3項所述之半導體元件，其中該平板包括一第二外圍部分及一第三外圍部分，其中該第二及第三外圍部分突出於該中央部分，其中該閘極區域直接夾於該第二及第三外圍部分之間，且其中該第一源極/汲極區域直接夾於該第一及第二外圍部分之間。
  5. 如申請專利範圍第4項所述之半導體元件，更包括：一第二閘極區域，位於該元件區域中，其中該第二閘極區域的一第一側壁鄰接該隔離結構，其中該第二閘極區域的一第二側壁鄰接該選擇性導電通道，其中該第二閘極區域的其餘側壁及該第二閘極區域的該第二側壁與該隔離結構完全分隔，且其中該第一及第二閘極區域位於該選擇性導電通道之兩側，其中該平板包括一第四外圍部分突出於該中央部分，其中該閘極區域直接夾於該第二及第三外圍部分之間，其中該第二閘極區域直接夾於該第一及第四外圍部分之間，其中該第一源極/汲極區域直接夾於該第一及第二外圍部分之間，且其中該第二源極/汲極區域直接夾於該第三及第四外圍部分之間。
  6. 一種半導體元件，包括：一半導體基板；一對源極/汲極區域，位於該半導體基板中，其中該源極/汲極區域共為一第一摻雜類型且橫向相隔；一選擇性導電通道，位於該半導體基板中，其中該選擇性導電通道從該源極/汲極區域之一橫向延伸至另一該源極/汲極區域；及一多晶矽平板，包括一第一摻雜區域、一第二摻雜區域、及一第三摻雜區域，其中該第二摻雜區域位於該第一及第三摻雜區域之間，並覆蓋該選擇性導電通道，其中該第一及第三摻雜區域分別環繞該源極/汲極區域並包括該第一摻雜類型，且其中該第二摻雜區域包括與該第一摻雜類型相反的一第二摻雜類型。
  7. 如申請專利範圍第6項所述之半導體元件，其中該平板的該第一摻雜區域位於該源極/汲極區域之一及該平板的該第二摻雜區域之間，且其中該平板的該第三摻雜區域位於另一該源極/汲極區域與該平板的該第二摻雜區域之間。
  8. 如申請專利範圍第6項所述之半導體元件，更包括：一隔離結構，於一封閉路徑中橫向延伸，以標定該半導體基板的一元件區域，其中該元件區域包括該源極/汲極區域及該選擇性導電通道；其中該源極/汲極區域分別於一第一隔離結構側壁及一第二隔離結構側壁鄰接該隔離結構，且其中該源極/汲極區域兩者的其餘側壁與該隔離結構分隔。
  9. 一種半導體元件的製造方法，該方法包括：形成一隔離結構於一半導體基板之中，其中該隔離結構標定該半導體基板的一元件區域；形成一平板覆蓋該半導體基板的該元件區域，其中該平板環繞該元件區域的一第一部分，且更環繞該元件區域的一第二部分，其中該元件區域的該第一及第二部分位於該元件區域的兩側，且以該平板相隔，且其中該元件區域的該第一及第二部分各自具有鄰接該隔離結構的一單一側壁；及進行一第一摻雜製程以佈植第一摻質於該半導體基板的該元件區域中，其中在該平板就位時，進行該第一摻雜製程，並形成一對源極/汲極區域，且其中該源極/汲極區域分別位於該元件區域的該第一部分及該元件區域的該第二部分。
  10. 如申請專利範圍第9項所述之半導體元件的製造方法，更包括：形成一第一罩幕層在該平板、該元件區域、及該隔離結構上，其中該第一罩幕層覆蓋該平板的一中央部分及該元件區域之該第一及第二部分之間的該元件區域的一第三部分；進行一第二摻雜製程以佈植第二摻質於該平板中，其中在該第一罩幕層就位時，進行該第二摻雜製程，且其中該第二摻質具有與該第一摻質相反的一摻雜類型；及形成一第二罩幕層於該平板、該元件區域、及該隔離結構上，其中該第二罩幕層覆蓋該平板之該中央部分及該元件區域的該第三部分，且其中在該平板及該第二罩幕層均就位時，進行該第一摻雜製程。
TW107115934A 2017-11-01 2018-05-10 半導體元件及其製造方法 TWI679684B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/800,474 US10658482B2 (en) 2017-11-01 2017-11-01 Plate design to decrease noise in semiconductor devices
US15/800,474 2017-11-01

Publications (2)

Publication Number Publication Date
TW201919107A TW201919107A (zh) 2019-05-16
TWI679684B true TWI679684B (zh) 2019-12-11

Family

ID=66138310

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115934A TWI679684B (zh) 2017-11-01 2018-05-10 半導體元件及其製造方法

Country Status (5)

Country Link
US (4) US10658482B2 (zh)
KR (1) KR102183126B1 (zh)
CN (1) CN109801968B (zh)
DE (1) DE102018125039A1 (zh)
TW (1) TWI679684B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658482B2 (en) * 2017-11-01 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Plate design to decrease noise in semiconductor devices
US10847428B2 (en) * 2019-03-25 2020-11-24 Istanbul Teknik Universitesi CMOS compatible device based on four-terminal switching lattices
CN113314610B (zh) * 2020-02-27 2024-04-30 台湾积体电路制造股份有限公司 晶体管器件及其制造方法
US11444169B2 (en) * 2020-02-27 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor device with a gate structure having recesses overlying an interface between isolation and device regions
DE102020133339A1 (de) * 2020-05-20 2022-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cmos-stapelstruktur
US11996409B2 (en) 2020-05-20 2024-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking CMOS structure
GB2600953B (en) * 2020-11-12 2023-06-07 X Fab Global Services Gmbh Reduced flicker noise transistor layout

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200739739A (en) * 2006-04-06 2007-10-16 Samsung Electronics Co Ltd Semiconductor device and method of fabricating the same
TW201351654A (zh) * 2012-06-14 2013-12-16 Taiwan Semiconductor Mfg 場效電晶體結構及其製造方法
TW201735309A (zh) * 2015-12-30 2017-10-01 台灣積體電路製造股份有限公司 半導體元件及場效電晶體形成方法
TW201737323A (zh) * 2016-04-06 2017-10-16 瑞昱半導體股份有限公司 鰭式場效電晶體及其製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222329A (ja) * 2005-02-14 2006-08-24 Elpida Memory Inc 半導体装置
JP4151976B2 (ja) 2005-02-25 2008-09-17 株式会社東芝 半導体装置
US7804140B2 (en) 2008-03-04 2010-09-28 International Business Machines Corporation Field effect transistor with reduced shallow trench isolation induced leakage current
US8093916B2 (en) 2009-06-05 2012-01-10 United Microelectronics Corp, Method of characterizing a semiconductor device and semiconductor device
JP5531848B2 (ja) 2010-08-06 2014-06-25 富士通セミコンダクター株式会社 半導体装置、半導体集積回路装置、ＳＲＡＭ、Ｄｔ−ＭＯＳトランジスタの製造方法
US8524570B2 (en) 2010-09-27 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for improving gate contact
US8716768B2 (en) 2011-10-20 2014-05-06 Omnivision Technologies, Inc. Transistor with self-aligned channel width
CN202332861U (zh) * 2011-11-03 2012-07-11 中国电子科技集团公司第五十八研究所 一种抗总剂量辐射效应的大头条形栅mos管版图加固结构
US8796748B2 (en) 2012-08-08 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors, methods of manufacture thereof, and image sensor circuits
US9811563B2 (en) 2012-09-17 2017-11-07 NetSuite Inc. System and method for recursively iterating over a loosely associated data structure
US9536790B2 (en) 2014-01-14 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-heat reducing layers
US9190536B1 (en) 2014-06-05 2015-11-17 Macronix International Co., Ltd. Junction field effect transistor
JP6334370B2 (ja) * 2014-11-13 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102424769B1 (ko) 2017-09-20 2022-07-25 주식회사 디비하이텍 드레인 확장형 모스 트랜지스터 및 이의 제조 방법
US10658482B2 (en) * 2017-11-01 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Plate design to decrease noise in semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200739739A (en) * 2006-04-06 2007-10-16 Samsung Electronics Co Ltd Semiconductor device and method of fabricating the same
TW201351654A (zh) * 2012-06-14 2013-12-16 Taiwan Semiconductor Mfg 場效電晶體結構及其製造方法
TW201735309A (zh) * 2015-12-30 2017-10-01 台灣積體電路製造股份有限公司 半導體元件及場效電晶體形成方法
TW201737323A (zh) * 2016-04-06 2017-10-16 瑞昱半導體股份有限公司 鰭式場效電晶體及其製造方法

Also Published As

Publication number Publication date
CN109801968A (zh) 2019-05-24
US11923429B2 (en) 2024-03-05
US11011610B2 (en) 2021-05-18
KR102183126B1 (ko) 2020-11-26
TW201919107A (zh) 2019-05-16
US10658482B2 (en) 2020-05-19
US11107899B2 (en) 2021-08-31
US20190131414A1 (en) 2019-05-02
CN109801968B (zh) 2021-10-08
US20200227528A1 (en) 2020-07-16
US20210376100A1 (en) 2021-12-02
KR20190049586A (ko) 2019-05-09
DE102018125039A1 (de) 2019-05-02
US20200227529A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
TWI679684B (zh) 半導體元件及其製造方法
US11362000B2 (en) Wrap-around contact on FinFET
US11515398B2 (en) Thin poly field plate design
US7595241B2 (en) Method for fabricating silicon carbide vertical MOSFET devices
US11088085B2 (en) Layout to reduce noise in semiconductor devices
TWI572008B (zh) 具有超接面結構的半導體元件及其製造方法
US20140299932A1 (en) Semiconductor Device Including a Gate Trench and a Source Trench
US20230299171A1 (en) Semiconductor device with reduced flicker noise
US10692788B2 (en) Device to decrease flicker noise in conductor-insulator-semiconductor (CIS) devices
TWI735980B (zh) 變容器、積體電路與形成變容器的方法
TW202141797A (zh) 半導體裝置、積體晶片及其形成方法