TWI678071B - 比較器及其調校方法 - Google Patents
比較器及其調校方法 Download PDFInfo
- Publication number
- TWI678071B TWI678071B TW108102074A TW108102074A TWI678071B TW I678071 B TWI678071 B TW I678071B TW 108102074 A TW108102074 A TW 108102074A TW 108102074 A TW108102074 A TW 108102074A TW I678071 B TWI678071 B TW I678071B
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- switch
- comparator
- circuit
- input
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
一種比較器包括:第一輸入電路,電性連接該比較器的一第一輸入端及一第二輸入端;第一電流電路,用以令該第一輸入電路提供一第一電流;第二輸入電路;第二電流電路,用以令該第二輸入電路提供一第二電流;及控制器,用以調整該第一電流及該第二電流的電流量。該第二輸入電路包括:第一開關,電性連接該比較器的該第一輸入端;及第二開關,電性連接該比較器的該第二輸入端,其中該第一開關與該第二開關的通道寬度彼此不同。
Description
本發明涉及一種電子元件及一種方法。具體而言,本發明涉及一種比較器及其調校方法。
隨著電子科技的快速進展,比較器已被廣泛地應用在各式電路當中。
一般而言,比較器用以比較不同輸入電壓的大小,並據以決定輸出電壓。例如,當第一輸入電壓(如0.5V)大於第二輸入電壓(如0.3V)時,比較器輸出相應於邏輯值1的輸出電壓(如3V);當第一輸入電壓(如0.2V)小於第二輸入電壓(如0.3V)時,比較器輸出相應於邏輯值0的輸出電壓(如0V)。然而,在一些情況下,比較器可能基於一些因素(如製程影響、長時間操作、或雜訊干擾)而造成比較失準,進而導致系統運作錯誤。因此,如何解決比較器失準為本領域中的重要議題。
本發明一實施態樣涉及一種顯示裝置。根據本發明一實施例,比較器包括:第一輸入電路,電性連接該比較器的一第一輸入端及一第二輸入端;第一電流電路,用以令該第一輸入電路提供一第一電流;第二輸入電路;第二電流電路,用以令該第二輸入電路提供一第二電流;及控制器,用以調整該第一電流及該第二電流的電流量。該第二輸入電路包括:第一開關,電性連接該比較器的該第一輸入端;及第二開關,電性連接該比較器的該第二輸入端,其中該第一開關與該第二開關的通道寬度彼此不同。
本發明另一實施態樣涉及一種比較器的調校方法。根據本發明一實施例,調校方法包括:令一第一輸入電路提供一第一電流,其中該第一輸入電路電性連接該比較器的一第一輸入端及一第二輸入端;令一第二輸入電路提供一第二電流,其中該第二輸入電路包括電性連接該比較器的該第一輸入端的一第一開關及電性連接該比較器的該第二輸入端的一第二開關,且該第一開關與該第二開關的通道寬度彼此不同;及在一調校期間中,調整該第一電流及該第二電流的電流量。
藉由應用上述一實施例,控制器即可藉由調整該第一電流及該第二電流的電流量,對比較器進行調校。
100‧‧‧比較器
OTC‧‧‧輸出電路
IPC1-IPC3‧‧‧輸入電路
CRL、CRM、CRR‧‧‧電流電路
102‧‧‧控制器
VON、VOP‧‧‧輸出端
VIN、VIP‧‧‧輸入端
M1-M10‧‧‧開關
VDD‧‧‧供應電壓
CTL、CTM、CTR‧‧‧控制訊號
I1、I2、IL、IM、IR‧‧‧電流
CTM[0]-CTM[2]‧‧‧控制訊號
NM[0]-NM[2]‧‧‧開關
T1-T11‧‧‧操作
D1-D9‧‧‧期間
200‧‧‧方法
S1-S3‧‧‧操作
為讓本發明之上述和其他目的、特徵、優點與
實施例能更明顯易懂,所附圖式之說明如下:第1圖為根據本發明一實施例所繪示的比較器的示意圖;第2圖為根據本發明一實施例所繪示的電流電路的示意圖;第3圖為根據本發明一操作例所繪示的比較器進行調校的流程圖;第4圖為根據本發明一操作例所繪示的控制訊號的示意圖;第5圖為根據本發明一實施例所繪示的比較器的調校方法的流程圖;及第6圖為根據本發明另一實施例所繪示的比較器的示意圖。
以下將以圖式及詳細敘述清楚說明本揭示內容之精神,任何所屬技術領域中具有通常知識者在瞭解本揭示內容之實施例後,當可由本揭示內容所教示之技術,加以改變及修飾,其並不脫離本揭示內容之精神與範圍。
關於本文中所使用之『第一』、『第二』、...等,並非特別指稱次序或順位的意思,亦非用以限定本發明,其僅為了區別以相同技術用語描述的元件或操作。
關於本文中所使用之『連接』或『電性連接』,可指二或多個元件相互直接作實體或電性接觸,或是相互
間接作實體或電性接觸,而『電性連接』還可指二或多個元件相互操作或動作。
關於本文中所使用之『包含』、『包括』、『具有』、『含有』等等,均為開放性的用語,即意指包含但不限於。
關於本文中所使用之『及/或』,係包括所述事物的任一或全部組合。
關於本文中所使用之用語『大致』、『約』等,係用以修飾任何可些微變化的數量或誤差,但這種些微變化或誤差並不會改變其本質。
關於本文中所使用之用詞(terms),除有特別註明外,通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論,以提供本領域技術人員在有關本揭露之描述上額外的引導。
第1圖為根據本發明一實施例所繪示的比較器100的示意圖。在本實施例中,比較器100包括輸出電路OTC、輸入電路IPC1-IPC3、電流電路CRL、CRM、CRR、及控制器102。
在本實施例中,輸出電路OTC電性連接比較器100的輸出端VON、VOP及輸入電路IPC1-IPC3。輸入電路IPC1-IPC3電性連接比較器100的輸入端VIN、VIP,並分別電性連接電流電路CRL、CRM、CRR。控制器102電性連接電流電路CRL、CRM、CRR。
在一實施例中,輸出電路OTC用以分別提供電流I1、I2至輸入電路IPC1-IPC3。在一實施例中,電流電路CRL、CRM、CRR分別用以令輸入電路IPC1-IPC3提供電流IL、IM、IR。在一實施例中,電流電路CRL、CRM、CRR是分別用以令輸入電路IPC1-IPC3提供電流IL、IM、IR至電流電路CRL、CRM、CRR。在一實施例中,控制器102用以分別提供控制訊號CTL、CTM、CTR至電流電路CRL、CRM、CRR,以調整輸入電路IPC1-IPC3所提供的電流IL、IM、IR的電流量。在一實施例中,電流電路CRL、CRM、CRR可用電流槽(current sink)實現,但不以此為限。在一實施例中,控制器102可用一或多處理裝置,如一或多微處理器、一或多可程式邏輯裝置(programmable logic device,PLD)、一或多現場可程式化閘陣列(field-programmable gate array,FPGA)、及/或其組合所實現,但不以此為限。
在一實施例中,輸出電路OTC包括開關M7-M10,其中開關M7、M8可用p型電晶體實現,且開關M9、M10可用n型電晶體實現,然本案不以此為限。在一實施例中,開關M7電性連接於供應電壓VDD的電壓源與比較器100的輸出端VON之間。在一實施例中,開關M8電性連接於供應電壓VDD的電壓源與比較器100的輸出端VOP之間。在一實施例中,開關M9電性連接於輸入電路IPC1-IPC3與比較器100的輸出端VON之間。在一實施例中,開關M10電性連接於輸入電路IPC1-IPC3
與比較器100的輸出端VOP之間。在一實施例中,開關M7、M9的控制端電性連接比較器100的輸出端VOP,且開關M8、M10的控制端電性連接比較器100的輸出端VON。
在一實施例中,輸入電路IPC1包括開關M1、M2,其中開關M1、M2的通道寬度彼此相同。在一實施例中,輸入電路IPC2包括開關M3、M4,其中開關M3、M4的通道寬度彼此不同,且開關M3、M4的通道寬度不同於開關M1、M2的通道寬度。在一實施例中,輸入電路IPC2包括開關M5、M6,其中開關M5、M6的通道寬度彼此不同,開關M5的通道寬度不同於開關M1、M3的通道寬度,且開關M6的通道寬度不同於開關M2、M4的通道寬度。舉例而言,在開關M1、M2的通道寬度為W的情況下,開關M3、M6的通道寬度可為W+dW,且開關M3、M6的通道寬度可為W-dW,然本案不以此為限。其它開關M1-M6的通道寬度亦在本案範圍之中。在一實施例中,開關M1-M6可用n型電晶體實現。然而,在不同實施例中,開關M1-M6亦可能用p型電晶體實現。
透過上述的設置,即可藉由調整輸入電路IPC1-IPC3所輸出的電流IL、IM、IR的電流量,以對比較器102進行調校。例如,在比較器100發生比較失準的情況下,控制器102可調整輸入電路IPC1-IPC3所輸出的電流IL、IM、IR的電流量,以使比較器100恢復正常。關於比較器100的調校將在之後的段落中進一步說明,在
此不贅述。
參照第2圖,在一實施例中,前述電流電路CRM可包括開關NM[0]-NM[2]。此外,在一實施例中,前述控制訊號CTM可包括控制訊號CTM[0]-CTM[2]。控制訊號CTM[0]-CTM[2]分別用以控制開關NM[0]-NM[2]導通或關斷,以決定電流IM的電流量。應注意到,雖然本實施例中是以電流電路CRM包括3個不同開關、且控制訊號CTM包括3個不同控制訊號為例進行描述,然其它數量的開關及控制訊號亦在本案範圍之中。
在一實施例中,開關NM[0]-NM[2]的通道寬度可彼此不同。在一實施例中,開關NM[1]的通道寬度是開關NM[0]的通道寬度的兩倍,且開關NM[2]的通道寬度是開關NM[1]的通道寬度的兩倍。如此一來,當開關NM[1]、NM[2]導通、開關NM[0]關斷的情況下,電流IM的電流量例如可為60mA,又當開關NM[2]、NM[0]導通、開關NM[1]關斷的情況下,電流IM的電流量例如可為50mA。藉此,即可對電流IM做精細的調整。
以不同觀點而言,控制訊號CTM[2]-CTM[0](亦可表示為CTM[2:0])可相應於電流IM的電流量。舉例而言,當控制訊號CTM[2]-CTM[0]相應的邏輯值依序為1(例如代表高電壓準位)、1、0(例如代表低電壓準位)時,開關NM[2]、NM[1]導通且開關NM[0]關斷,使得電流IM的電流量例如為60mA,又當控制訊號CTM[2]-CTM[0]相應的邏輯值依序為101時,開關
NM[2]、NM[0]導通且開關NM[1]關斷,使得電流IM的電流量例如為60mA
應注意到,在不同實施例中,開關NM[0]-NM[2]的通道寬度亦可彼此相同,或存在不同上述實施例的倍數差距,故本案不以上述實施例為限。
另外,在不同實施例中,亦可使兩個具有相同通道寬度(如通道寬度W)的開關並聯、且控制端彼此耦接,以實現具有2倍通道寬度(如通道寬度2W)的開關。
在一些實施例中,電流電路CRL、CRR亦可具有類似電流電路CRM的架構,在此不贅述。在一些實施例中,控制訊號CTL、CTR亦可具有類似控制訊號CTM的設置,在此亦不贅述。
以下將搭配第3圖,以一操作例說明比較器100在一次調校期間中進行調校的具體細節,然而本案不以此為限。
在一實施例中,比較器100的一次調校期間包括複數次調校操作。每次調校操作會對電流IL、IM、IR中兩者的電流量進行調整。例如,如增加電流IM一特定電流量,並減少電流IR該特定電流量。
在一實施例中,在調校期間中,電流IL、IM、IR中的電流量總和大致不變。在進一步的實施例中,在調校期間的每次調校操作中,電流IL、IM、IR的電流量總和大致不變。藉此,經過調校,比較器100的操作區間亦可維持大致不變。
在一實施例中,一次調校期間中的調校操作次數是相應於電流IL、IM、IR的電流量總和及每次調校操作中對電流IL、IM、IR中的兩者增加及減少的電流量(即上述特定電流量)。在一實施例中,一次調校期間中的調校操作次數可為電流IL、IM、IR的電流量總和除以每次調校操作中對電流IL、IM、IR中的兩者增加及減少的電流量的商。例如,在電流IL、IM、IR的電流量總和為80mA、且每次對電流IL、IM、IR中的兩者進行增減的電流為10mA的情況下,一次調校期間中進行的調校操作次數可為80mA/10mA=8。
在操作T1中,控制器102使比較器100的輸入端VIN、VIP接收相同電壓,並初始化一操作計數器。在一實施例中,操作計數器可計數已進行的調校操作的次數或計數剩下的調校操作的次數。
在操作T2中,控制器102判斷比較器100的輸出端VON的電壓是否小於比較器100的輸出端VOP的電壓。若否,則進行操作T3;若是,則進行操作T4。在一實施例中,控制器102可偵測比較器100的輸出端VON的電壓及比較器100的輸出端VOP的電壓,並據以進行此一判斷。
在操作T3中,控制器102判斷電流IR的電流量是否不為零。若否(電流IR的電流量為零),則進行操作T5;若是,則進行操作T6。在一實施例中,控制器102可藉由控制訊號CTR(如控制訊號CTR[0]-CTR[2]),判
斷電流IR的電流量是否為零。
在操作T4中,控制器102判斷電流IL的電流量是否不為零。若是,則進行操作T7;若否(電流IL的電流量為零),則進行操作T8。在一實施例中,控制器102可藉由控制訊號CTL(如控制訊號CTL[0]-CTL[2]),判斷電流IL的電流量是否為零。
在操作T5中,在比較器100的輸出端VON的電壓不小於比較器100的輸出端VOP的電壓、且電流IR的電流量為零的情況下,控制器102增加電流IL的電流量一特定電流量並減少電流IM的電流量該特定電流量。在一實施例中,控制器102可藉由調整控制訊號CTM、CTL,以調整電流IL、IM的電流量。例如,控制器102可將控制訊號CTM[2]-CTM[0]相應的邏輯值由110調整為101,並將控制訊號CTL[2]-CTL[0]相應的邏輯值由001調整為010。
在操作T6中,在比較器100的輸出端VON的電壓不小於比較器100的輸出端VOP的電壓、且電流IR的電流量不為零的情況下,控制器102減少電流IR的電流量一特定電流量並增加電流IM的電流量該特定電流量。在一實施例中,控制器102可藉由調整控制訊號CTM、CTR,以調整電流IR、IM的電流量。
在操作T7中,在比較器100的輸出端VON的電壓小於比較器100的輸出端VOP的電壓、且電流IL的電流量不為零的情況下,控制器102減少電流IL的電流
量一特定電流量並增加電流IM的電流量該特定電流量。調整的細節可參照前述段落,在此不贅述。
在操作T8中,在比較器100的輸出端VON的電壓小於比較器100的輸出端VOP的電壓、且電流IL的電流量為零的情況下,控制器102增加電流IR的電流量一特定電流量並減少電流IM的電流量該特定電流量。調整的細節可參照前述段落,在此不贅述。
在操作T9中,控制器102判斷是否尚有調校操作待進行。若否,則進行操作T10。若是,則進行操作T11。在一實施例中,控制器102可根據前述操作計數器的計數值,判斷是否尚有調校操作尚待進行。例如,若操作計數器是計數剩下的調校操作的次數,則控制器102可根據操作計數器的計數值是否為1或0,判斷是否尚有調校操作尚待進行。
在操作T10中,在該次調校期間中已無調校操作待進行的情況下,控制器102可結束比較器100的調校期間,而進入比較器100的正常操作期間。在比較器100的正常操作期間中,電流IL、IM、IR將大致保持固定,而不再變動。
在操作T11中,在該次調校期間中尚有調校操作待進行的情況下,控制器102可令操作計數器進行一次計數(如加1或減1)。而後,流程回到操作T2。
進一步參照第4圖,在本操作例中,在第一次至第五次調校操作的期間D1-D5中,由於比較器100的輸
出端VON的電壓皆小於輸出端VOP的電壓,且電流IR的電流量皆為零,故控制訊號CTL[2]-CTL[0]相應的邏輯值逐步由000調整至101,且控制訊號CTM[2]-CTM[0]相應的邏輯值逐步由111調整至010,而使電流IL逐步上升、電流IM逐步下降。
在第六次調校操作的期間D6中,由於比較器100的輸出端VON的電壓不小於輸出端VOP的電壓,且電流IR的電流量仍為零,故控制訊號CTL[2]-CTL[0]相應的邏輯值由101調整至100,且控制訊號CTM[2]-CTM[0]相應的邏輯值由010調整至011,而使電流IM上升、電流IL下降。
在第七次調校操作的期間D7中,由於比較器100的輸出端VON的電壓小於輸出端VOP的電壓,且電流IR的電流量仍為零,故控制訊號CTL[2]-CTL[0]相應的邏輯值由100調整至101,且控制訊號CTM[2]-CTM[0]相應的邏輯值由011調整至010,而使電流IL上升、電流IM下降。
在第八次調校操作的期間D8中,由於比較器100的輸出端VON的電壓不小於輸出端VOP的電壓,且電流IR的電流量仍為零,故控制訊號CTL[2]-CTL[0]相應的邏輯值T由101調整至100,且控制訊號CTM[2]-CTM[0]相應的邏輯值由010調整至011,而使電流IM上升、電流IL下降。
而後,調校期間結束,比較器100進入正常操
作期間D9。在期間D9中,控制訊號CTL[2]-CTL[0]、控制訊號CTM[2]-CTM[0]、控制訊號CTR[2]-CTR[0]皆大致維持固定。
藉由上述的操作,即可調校比較器100的準確度。
在一些作法中,是使用偏壓電源對比較器進行調校。然而,在如此作法中,在比較器於正常操作期間中,仍需要維持偏壓電源,而造成能量的額外損耗。
相對地,在本案一實施例中,不需使用偏壓電源,且控制器102在調校期間後的正常操作期間中,即不再改變控制訊號CTL[2]-CTL[0]、控制訊號CTM[2]-CTM[0]、控制訊號CTR[2]-CTR[0],故可減低能量損耗。
以下將搭配第5圖中的比較器的調校方法200以提供本案更具體細節,然本案不以下述實施例為限。
應注意到,此一調校方法200可應用於相同或相似於第1圖中所示結構之比較器。而為使敘述簡單,以下將根據本發明一實施例,以第1圖中的比較器100為例進行對調校方法的敘述,然本發明不以此應用為限。
此外,調校方法亦可實作為一電腦程式,並儲存於一非暫態電腦可讀取記錄媒體中,而使電腦、電子裝置、或前述控制器102讀取此記錄媒體後執行調校方法。非暫態電腦可讀取記錄媒體可為唯讀記憶體、快閃記憶體、軟碟、硬碟、光碟、隨身碟、磁帶、可由網路存取之資料庫或熟悉
此技藝者可輕易思及具有相同功能之非暫態電腦可讀取記錄媒體。
另外,應瞭解到,在本實施方式中所提及的調校方法的操作,除特別敘明其順序者外,均可依實際需要調整其前後順序,甚至可同時或部分同時執行。
再者,在不同實施例中,此些操作亦可適應性地增加、置換、及/或省略。
在本案一實施例中,調校方法200包括以下操作。
在操作S1中,比較器100令輸入電路IPC1提供電流IM。在一實施例中,比較器100是利用電流電路CRM,以令輸入電路IPC1提供電流IM至電流電路CRM。相關細節可參照前述段落,在此不贅述。
在操作S2中,比較器100令輸入電路IPC2提供電流IL。在一實施例中,比較器100是利用電流電路CRL,以令輸入電路IPC2提供電流IL至電流電路CRL。相關細節可參照前述段落,在此不贅述。
在一實施例中,在操作S2中,比較器100亦令輸入電路IPC3提供電流IR。相關細節可參照前述段落,在此不贅述。
在操作S3中,比較器100在一調校期間中,調整電流IM及電流IL的電流量。在一實施例中,比較器100是利用控制器102的控制訊號CTL、CTM,調整電流IM及電流IL的電流量。
在一實施例中,在操作S3中,比較器100亦可調整電流IM及電流IR的電流量。相關細節可參照前述段落,在此不贅述。
參照第6圖,在一些變化的實施例中,在特定應用中,比較器100亦可省略前述實施例中的輸入電路IPC3、電流電路CRR、及控制訊號CTR。如此一來,在調校期間中,控制器102將只對控制訊號CTL、CTM進行調整。
類似地,在另外不同的實施例中,比較器100亦可省略前述實施例中的輸入電路IPC2、電流電路CRL、及控制訊號CTL。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (20)
- 一種比較器,包括:一第一輸入電路,電性連接該比較器的一第一輸入端及一第二輸入端;一第一電流電路,包含複數個並聯之第一電流開關,該第一電流電路用以令該第一輸入電路提供一第一電流;一第二輸入電路,包括:一第一開關,電性連接該比較器的該第一輸入端;及一第二開關,電性連接該比較器的該第二輸入端,其中該第一開關與該第二開關的通道寬度彼此不同;一第二電流電路,包含複數個並聯之第二電流開關,該第二電流電路用以令該第二輸入電路提供一第二電流;以及一控制器,用以個別地開啟或關閉該些第一電流開關及該些第二電流開關以調整該第一電流及該第二電流的電流量。
- 如請求項1所述之比較器,更包括:一第三輸入電路,包括:一第一開關,電性連接該比較器的該第一輸入端;及一第二開關,電性連接該比較器的該第二輸入端,其中該第三輸入電路的該第一開關的通道寬度不同於該第三輸入電路的該第二開關的通道寬度及該第二輸入電路的該第一開關的通道寬度,且該第三輸入電路的該第二開關的通道寬度不同於該該第二輸入電路的該第二開關的通道寬度;以及一第三電流電路,用以令該第三輸入電路提供一第三電流;該控制器更用以調整該第三電流的電流量。
- 如請求項2所述之比較器,其中在一調校期間中,該控制器根據該比較器的該第一輸入端及該第二輸入端的電壓比較結果,調整該第一電流、該第二電流、及該第三電流中至少兩者的電流量。
- 如請求項3所述之比較器,其中在該調校期間中,該第一電流、該第二電流、及該第三電流的電流量總和大致不變。
- 如請求項2所述之比較器,其中該第一輸入電路的通道寬度介於該第二輸入電路的通道寬度與該第三輸入電路的通道寬度之間,且在一調校期間中,該控制器逐次調校該第一電流及該第二電流的電流量、或該第一電流及該第三電流的電流量。
- 如請求項5所述之比較器,其中在該調校期間的一次調校操作中,該控制器更相應於該第二電流的電流量是否為零或該第三電流的電流量是否為零,決定調校該第一電流及該第二電流的電流量或調校該第一電流及該第三電流的電流量。
- 如請求項2所述之比較器,其中在一調校期間中,該控制器根據該比較器的該第一輸入端及該第二輸入端的電壓比較結果,進行複數次調校操作,在每一次該些調校操作中,該控制器增加該第一電流、該第二電流、及該第三電流中的一者一特定電流量,並減低該第一電流、該第二電流、及該第三電流中的另一者該特定電流量。
- 如請求項7所述之比較器,其中該些調校操作的次數相應於該第一電流、該第二電流、及該第三電流的總和與該特定電流量。
- 如請求項1所述之比較器,其中該第一輸入電路包括:一第一開關,電性連接該比較器的該第一輸入端;及一第二開關,電性連接該比較器的該第二輸入端,其中該第一輸入電路的該第一開關與該第二開關的通道寬度彼此相同。
- 如請求項9所述之比較器,其中該第一輸入電路的該第一開關的一第一端電性連接該第二輸入電路的該第一開關的一第一端,且該第一輸入電路的該第一開關的一第二端與該第二輸入電路的該第一開關的一第二端分別電性連接該第一電流電路及該第二電流電路,且其中該第一輸入電路的該第二開關的一第一端電性連接該第二輸入電路的該第二開關的一第一端,且該第一輸入電路的該第二開關的一第二端與該第二輸入電路的該第二開關的一第二端分別電性連接該第一電流電路及該第二電流電路。
- 一種比較器的調校方法,包括:透過複數個並聯之第一電流開關令一第一輸入電路提供一第一電流,其中該第一輸入電路電性連接該比較器的一第一輸入端及一第二輸入端;透過複數個並聯之第二電流開關令一第二輸入電路提供一第二電流,其中該第二輸入電路包括電性連接該比較器的該第一輸入端的一第一開關及電性連接該比較器的該第二輸入端的一第二開關,且該第一開關與該第二開關的通道寬度彼此不同;及在一調校期間中,藉由個別地開啟或關閉該些第一電流開關及該些第二電流開關以調整該第一電流及該第二電流的電流量。
- 如請求項11所述之調校方法,更包括;令一第三輸入電路提供一第三電流,其中該第三輸入電路包括電性連接該比較器的該第一輸入端的一第一開關及電性連接該比較器的該第二輸入端的一第二開關,該第三輸入電路的該第一開關的通道寬度不同於該第三輸入電路的該第二開關的通道寬度及該第二輸入電路的該第一開關的通道寬度,且該第三輸入電路的該第二開關的通道寬度不同於該該第二輸入電路的該第二開關的通道寬度;在該調校期間中,調整該第三電流的電流量。
- 如請求項12所述之調校方法,其中調整該第一電流、該第二電流、及該第三電流的電流量的操作包括:在該調校期間中,根據該比較器的該第一輸入端及該第二輸入端的電壓比較結果,調整該第一電流、該第二電流、及該第三電流中至少兩者的電流量。
- 如請求項13所述之調校方法,其中在該調校期間中,該第一電流、該第二電流、及該第三電流的電流量總和大致不變。
- 如請求項12所述之調校方法,其中該第一輸入電路的通道寬度介於該第二輸入電路的通道寬度與該第三輸入電路的通道寬度之間,且其中調整該第一電流、該第二電流、及該第三電流的電流量的操作包括:在該調校期間中,逐次調校該第一電流及該第二電流的電流量、或該第一電流及該第三電流的電流量。
- 如請求項15所述之調校方法,其中逐次調校該第一電流及該第二電流的電流量、或該第一電流及該第三電流的電流量的操作包括:在該調校期間的一次調校操作中,更相應於該第二電流的電流量是否為零或該第三電流的電流量是否為零,決定調校該第一電流及該第二電流的電流量或調校該第一電流及該第三電流的電流量。
- 如請求項12所述之調校方法,其中調整該第一電流、該第二電流、及該第三電流的電流量的操作包括:在該調校期間中,逐次調校該第一電流及該第二電流的電流量、或該第一電流及該第三電流的電流量;其中逐次調校該第一電流及該第二電流的電流量、或該第一電流及該第三電流的電流量的操作包括:在每一次該些調校操作中,增加該第一電流、該第二電流、及該第三電流中的一者一特定電流量,並減低該第一電流、該第二電流、及該第三電流中的另一者該特定電流量。
- 如請求項17所述之調校方法,其中該些調校操作的次數相應於該第一電流、該第二電流、及該第三電流的總和與該特定電流量。
- 一種比較器,包括:一第一開關,其中該第一開關的一控制端電性連接該比較器的一第一輸入端;一第二開關,其中該第二開關的一控制端電性連接該比較器的一第二輸入端;一第三開關,其中該第三開關的一第一端電性連接該第一開關的一第一端,且該第三開關的一控制端電性連接該比較器的該第一輸入端;一第四開關,其中該第四開關的一第一端電性連接該第二開關的一第一端,且該第四開關的一控制端電性連接該比較器的該第二輸入端,且其中該第三開關與該第四開關的通道寬度彼此不同,且該第三開關與該第四開關的通道寬度不同於該第一開關及該第二開關的通道寬度;一第一電流電路,其中該第一電流電路電性連接該第一開關的一第二端及該第二開關的一第二端;一第二電流電路,其中該第二電流電路電性連接該第三開關的一第二端及該第四開關的一第二端;及一控制器,用以調整從該第一開關及該第二開關提供至該第一電流電路的一第一電流及從該第三開關及該第四開關提供至該第二電流電路的一第二電流。
- 如請求項19所述之比較器,其中在一調校期間的複數次調校操作中,該第一電流及該第二電流的電流量總和大致不變。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108102074A TWI678071B (zh) | 2019-01-18 | 2019-01-18 | 比較器及其調校方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108102074A TWI678071B (zh) | 2019-01-18 | 2019-01-18 | 比較器及其調校方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI678071B true TWI678071B (zh) | 2019-11-21 |
TW202029646A TW202029646A (zh) | 2020-08-01 |
Family
ID=69188974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108102074A TWI678071B (zh) | 2019-01-18 | 2019-01-18 | 比較器及其調校方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI678071B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4656371A (en) * | 1984-11-09 | 1987-04-07 | U.S. Philips Corporation | Clocked comparator |
US6448821B1 (en) * | 2000-02-25 | 2002-09-10 | National Semiconductor Corporation | Comparator circuit for comparing differential input signal with reference signal and method |
-
2019
- 2019-01-18 TW TW108102074A patent/TWI678071B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4656371A (en) * | 1984-11-09 | 1987-04-07 | U.S. Philips Corporation | Clocked comparator |
US6448821B1 (en) * | 2000-02-25 | 2002-09-10 | National Semiconductor Corporation | Comparator circuit for comparing differential input signal with reference signal and method |
Also Published As
Publication number | Publication date |
---|---|
TW202029646A (zh) | 2020-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11507122B2 (en) | Digital voltage regulator with a first voltage regulator controller and a second voltage regulator controller and method of regulating voltage | |
US7915913B2 (en) | Termination resistance adjusting circuit | |
US20080252349A1 (en) | Duty cycle correcting circuit | |
JP2008135925A (ja) | キャリブレーション回路 | |
JP2011130162A (ja) | 半導体装置 | |
US20100164765A1 (en) | DAC calibration circuits and methods | |
TWI678071B (zh) | 比較器及其調校方法 | |
US20050218983A1 (en) | Differential amplifier | |
CN112653431A (zh) | 低压锁存电路 | |
US11313906B2 (en) | Auto-calibration circuit for pulse generating circuit used in resonating circuits | |
KR20210149818A (ko) | 비교기 저전력 응답 | |
US8963575B2 (en) | Analog majority vote circuit | |
US10126773B2 (en) | Circuit and method for providing a secondary reference voltage from an initial reference voltage | |
JP2012109948A (ja) | ヒシテリシス装置 | |
US10985783B1 (en) | Correction device | |
TWI635745B (zh) | 接收器及控制接收器的方法 | |
KR100728572B1 (ko) | 반도체 메모리 장치 | |
US8816726B1 (en) | Differential signaling driver | |
TWI672002B (zh) | 比較器電路系統 | |
US7486140B2 (en) | Differential amplifier | |
TWI729887B (zh) | 電壓調整器 | |
US8816723B1 (en) | Buffer circuit | |
CN118041367B (zh) | 一种三进制译码器 | |
CN105453435B (zh) | 一种集成电路芯片及其阻抗校准方法 | |
TWI676988B (zh) | 應用於記憶體的讀出電路 |