TWI673589B - 用於控制功率轉換器之系統及方法 - Google Patents

用於控制功率轉換器之系統及方法 Download PDF

Info

Publication number
TWI673589B
TWI673589B TW107112521A TW107112521A TWI673589B TW I673589 B TWI673589 B TW I673589B TW 107112521 A TW107112521 A TW 107112521A TW 107112521 A TW107112521 A TW 107112521A TW I673589 B TWI673589 B TW I673589B
Authority
TW
Taiwan
Prior art keywords
signal
value
response
delayed
load detection
Prior art date
Application number
TW107112521A
Other languages
English (en)
Other versions
TW201842430A (zh
Inventor
Sangcheol Moon
文相喆
Jintae Kim
金鎮兌
Hangseok Choi
崔恒碩
Original Assignee
Semiconductor Components Industries L.L.C.
美商半導體組件工業公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries L.L.C., 美商半導體組件工業公司 filed Critical Semiconductor Components Industries L.L.C.
Publication of TW201842430A publication Critical patent/TW201842430A/zh
Application granted granted Critical
Publication of TWI673589B publication Critical patent/TWI673589B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

一種用於控制一功率轉換器的方法包括回應於一傳導訊號及一驅動器輸入訊號而產生一負載偵測訊號以及回應於該負載偵測訊號而產生一閘極控制訊號。該閘極控制訊號係回應於該負載偵測訊號而延遲一延遲量。一種用於控制一功率轉換器的設備包括一閘極訊號控制電路及一同步整流(SR)驅動器，該閘極訊號控制電路回應於一傳導訊號及一驅動器輸入訊號而產生一負載偵測訊號，該同步整流(SR)驅動器回應於該負載偵測訊號而產生一閘極控制訊號。

Description

用於控制功率轉換器之系統及方法
本揭露係關於積體電路裝置，且更具體地係關於一功率轉換器。
此一功率轉換器可係一電感器－電感器－電容器(LLC)轉換器（也就是，使用包含兩個電感器及一個電容器之一諧振電路的一轉換器），其係基於一同步整流控制器(SRC)。舉例而言，該LLC轉換器包括一對SRC，其等分別驅動一對切換裝置。該等切換裝置整流二次繞組的輸出電流以產生對一輸出電容器充電之一二次側電流。
在一低載狀態下，當該等切換裝置切斷時，該LLC轉換器之一一次側切換轉變可致使一二次側電路中的一電容電流尖波。該電容電流尖波可引發該切換裝置的誤觸發，導致一反相電流通過該切換裝置。此一反相電流可使該輸出電容器放電以致減少該LLC轉換器之一調控操作的效率。
本發明係關於一種用於控制一功率轉換器之方法。在一實施例中，該方法包含回應於一傳導訊號及一驅動器輸入訊號而產生一負載偵測訊號以及回應於該負載偵測訊號而產生一閘極控制訊號，該閘極控制訊號回應於該負載偵測訊號而延遲一延遲量。
在上述方法之一實施例中，該閘極控制訊號係藉由使該驅動器輸入訊號延遲一第一延遲量（若該負載偵測訊號具有一第一邏輯值）而產生，或者使該驅動器輸入訊號延遲一第二延遲量（若該負載偵測訊號具有一第二邏輯值）而產生，該第二延遲量大於該第一延遲量。該方法進一步包含回應於該傳導訊號及該驅動器輸入訊號而產生一計數訊號，該計數訊號指示該傳導訊號的轉變的一數目；比較該計數訊號的一值與一臨限訊號的一值；以及當該計數訊號的該值等於或小於該臨限訊號的該值時，致使該負載偵測訊號自該第一邏輯值轉變至該第二邏輯值。
在上述方法之一實施例中，該方法進一步包含使該驅動器輸入訊號延遲一第三延遲量以產生一經延遲的輸入訊號以及回應於該經延遲的輸入訊號及該傳導訊號之一反相版本而產生一方向訊號。
在上述方法之一實施例中，該方法進一步包含回應於具有該第二邏輯值之該方向訊號而增加該計數訊號的該值以及回應於具有該第一邏輯值的該方向訊號而減少該計數訊號的該值。
在上述方法之一實施例中，一第一經延遲訊號係已經延遲一第一延遲量的該驅動器輸入訊號，且一第二延遲訊號係已經延遲一第二延遲量的該驅動器輸入訊號，該第二延遲量大於該第一延遲量。該方法進一步包含回應於具有一第一邏輯值之該負載偵測訊號而選擇該第一經延遲訊號作為該閘極控制訊號以及回應於具有一第二邏輯值之該負載偵測訊號而選擇該第二經延遲訊號作為該閘極控制訊號。
本發明係關於一種用於控制一功率轉換器之設備。在一實施例中，該設備包含一閘極訊號控制電路，其經組態以回應於一傳導訊號及一驅動器輸入訊號而產生一負載偵測訊號；以及一同步整流(SR)驅動器，其經組態以回應於該負載偵測訊號而產生一閘極控制訊號，該閘極控制訊號回應於該負載偵測訊號而延遲一延遲量。
在上述設備之一實施例中，該SR驅動器係藉由使該驅動器輸入訊號延遲一第一延遲量（若該負載偵測訊號具有一第一邏輯值）或者藉由使該驅動器輸入訊號延遲一第二延遲量（若該負載偵測訊號具有一第二邏輯值）而產生該閘極控制訊號，該第二延遲量大於該第一延遲量。該閘極訊號控制電路包括一計數器，其回應於該傳導訊號及該驅動器輸入訊號而產生一計數訊號，該計數訊號指示該傳導訊號的轉變的一數目；一比較器，其比較該計數訊號的一值與一臨限訊號的一值；以及一邏輯閘，當該計數訊號的該值等於或小於該臨限訊號的該值時，該邏輯閘致使該負載偵測訊號自該第一邏輯值轉變至該第二邏輯值。
在上述設備之一實施例中，該閘極訊號控制電路進一步包括一延遲電路，其使該驅動器輸入訊號延遲一第三延遲量以產生一經延遲的輸入訊號；以及一正反器，其回應於該經延遲的輸入訊號及該傳導訊號之一反相版本而產生一方向訊號。
在上述設備之一實施例中，該計數器回應於具有該第二邏輯值之該方向訊號而增加該計數訊號的該值，且該計數器回應於具有該第一邏輯值的該方向訊號而減少該計數訊號的該值。
在上述設備之一實施例中，該SR驅動器包括一第一延遲電路，其使該驅動器輸入訊號延遲該第一延遲量以產生一第一經延遲訊號；及一第二延遲電路，其使該驅動器輸入訊號延遲該第二延遲量以產生一第二經延遲訊號；及一多工器(MUX)，其回應於具有該第一邏輯值之該負載偵測訊號而選擇該第一經延遲訊號作為該閘極控制訊號，該MUX回應於具有該第二邏輯值之該負載偵測訊號而選擇該第二經延遲訊號作為該閘極控制訊號。
[ 相關申請案的交叉參照 ]
本發明主張於2017年4月13日提出申請之美國非臨時專利申請案第15/486,926號之優先權，其係針對所有目的以引用方式併入本文中。
實施例係關於用於控制一功率轉換器的一方法及一電路。
在下列的詳細描述中，已說明及描述某些說明性實施例。如所屬技術領域中具有通常知識者將理解的，此等實施例可在不偏離本揭露之範疇的情況下以各種不同方式修改。因此，圖式及描述的本質係欲視為說明性而非限制性。相似的參考數字標定專利說明書中的相似元件。
在一實施例中，一用於控制一功率轉換器的方法包含回應於一傳導訊號及一驅動器輸入訊號而產生一負載偵測訊號以及回應於該負載偵測訊號而產生一閘極控制訊號。該閘極控制訊號係回應於該負載偵測訊號而延遲一延遲量。
在一實施例中，一第一經延遲訊號係已經延遲一第一延遲量的該驅動器輸入訊號，且一第二延遲訊號係已經延遲一第二延遲量的該驅動器輸入訊號，該第二延遲量大於該第一延遲量。該方法進一步包含回應於具有一第一邏輯值之該負載偵測訊號而選擇該第一經延遲訊號作為該閘極控制訊號以及回應於具有一第二邏輯值之該負載偵測訊號而選擇該第二經延遲訊號作為該閘極控制訊號。
圖1係繪示根據一實施例之一功率轉換器110的方塊圖。功率轉換器110接收一輸入電壓Vin ，並提供一輸出電壓Vout 予一負載151。在一實施例中，功率轉換器110係藉由一次側控制器170及二次側控制器190來控制。可將一次側控制器170及二次側控制器190整合於一或多個半導體晶片中。此等半導體晶片可單獨封裝或與一或多個其他半導體晶片一起封裝。舉例而言，二次側控制器190可包括一或多個SR控制器。
負載151可包括一或多個積體晶片(IC)。在一實施例中，輸出電壓Vout 係用於供應電力予一中央處理單元(CPU)、一圖形處理單元(GPU)、一積體記憶電路、一電池充電器、一發光二極體(LED)、或大致上任何類型的電負載的一或多者。
圖2係繪示根據一實施例之適於用作圖1之功率轉換器110之一LLC轉換器210的電路圖。LLC轉換器210包括一次側電路204，其包括第一主切換裝置213及第二主切換裝置223、一共振電容器233、一共振電感器243、及一磁化電感器253。舉例而言，第一主切換裝置213及第二主切換裝置223係金氧半導體場效電晶體(MOSFET)。
LLC轉換器210進一步包括二次側電路214。二次側電路214包括一第一二次繞組263、一第一切換裝置205、一第一SR控制器215、一第二二次繞組273、一第二切換裝置225、一第二SR控制器235、及一輸出電容器245。在一實施例中，第一切換裝置205及第二切換裝置225係MOSFET。圖2中之第一切換裝置205及第二切換裝置225的汲極係分別耦接至第一二次繞組263及第二二次繞組273。圖2中之第一切換裝置205及第二切換裝置225的源極係耦接至接地。
主FET 213及223具有閘極端子，其等分別自一一次側控制器（諸如圖1的一次側控制器170）接收第一主閘極訊號VQ1 及第二主閘極訊號VQ2 。第一主閘極訊號VQ1 及第二主閘極訊號VQ2 實質上可相對於彼此相位相差180°。一次側電路204回應於主閘極訊號VQ1 及VQ2 的一切換頻率而產生一次側電流Ipr 。當跨磁化電感器253之一共振電容器電壓的一量值變為等於或大於一經反射的輸出電壓時，圖2中的二次側電流Isr 開始傳導通過第一切換裝置205或第二切換裝置225。當該共振電容器電壓的量值變為等於或大於該經反射的輸出電壓，且第一切換裝置205及第二切換裝置225兩者均切斷時，根據該共振電容器電壓的極性，圖2中的二次側電流Isr 係經傳導通過第一切換裝置205及第二切換裝置225之一者的一本體二極體(body diode)。
圖2中的二次側電流Isr 對輸出電容器245充電以提供輸出電壓Vout 予一負載（諸如圖1的負載151）。圖2中的輸出電容器245具有一第一端，其經連接至第一二次繞組263及第二二次繞組273之間的一節點；及一第二端，其經連接至一接地端。
在圖2中，第一SR控制器215偵測第一切換裝置205之一汲極至源極電壓(drain-to-source voltage)，並回應於所偵測的汲極至源極電壓而接通或切斷第一切換裝置205。第二SR控制器235偵測第二SR切換裝置225之一汲極至源極電壓，並回應於所偵測的汲極至源極電壓而接通或切斷第二SR切換裝置225。雖然圖2所示之LLC轉換器210的二次側電路214包括兩個SR控制器215及235以及兩個切換裝置205及225，本揭露的實施例並未受限於此。第一SR控制器215及第二SR控制器235的操作將參照圖3及圖4於下文更詳細地描述。在本揭露全文中，用語「回應於(in response to)」可指直接的因果關係、間接的因果關係、或兩者。
圖3繪示適於用作圖1之第一SR控制器215及第二SR控制器235之一或兩者的一SR控制器315之一實例實施例。圖3中之SR控制器315自一切換裝置（諸如圖2的第一切換裝置205或第二切換裝置225）之一汲極端子接收一瞬時汲極電壓VDrain ，並提供一閘極控制訊號SRGATE 予該切換裝置的一閘極端子。圖3中之SR控制器315包括一閘極訊號控制電路307、一加法器電路317、第一比較器327、第二比較器337、及第三比較器347、第一設定/重設(RS)正反器357與第二設定/重設(RS)正反器367、一SR驅動器377。在圖3之實施例中，當該切換裝置傳導時（包括當該切換裝置經切斷但該裝置之本體二極體係順向偏壓以及當該切換裝置經接通時），汲極電壓VDrain 可具有一負值（相對於一接地，諸如在圖2中顯示為耦接至第一切換裝置205及第二切換裝置225之源極的接地）。當該切換裝置經切斷且該裝置之本體二極體係反向偏壓時，汲極電壓VDrain 可具有一正電壓。
圖3中之第一比較器327接收汲極電壓VDrain 及一導通臨限電壓VTH_on ，並在汲極電壓VDrain 回應於流過該切換裝置之本體二極體的一電流而下降至低於導通臨限電壓VTH_on 時產生具有邏輯高值（或一第一邏輯值）之一設定訊號SRon 。當第一RS正反器357接收具有邏輯高值的設定訊號SRon 時，圖3中之第一RS正反器357產生具有邏輯高值的一驅動器輸入訊號SRint ，致使第二RS正反器367產生具有邏輯高值的一傳導訊號SR_COND。
圖3中之閘極訊號控制電路307接收驅動器輸入訊號SRint 及傳導訊號SR_COND，並產生一偏移電壓Voffset 及一負載偵測訊號I_INV。在一實施例中，具有邏輯高值的負載偵測訊號I_INV指示將SR控制器315併入其中的一LLC轉換器（諸如圖2的LLC轉換器210）係以一低載狀態進行操作。
圖3中之加法器電路317接收偏移電壓Voffset 與汲極電壓VDrain ，並將所接收的電壓Voffset 與VDrain 相加以產生一偏移汲極電壓VDS_offset 。加法器電路317提供偏移汲極電壓VDS_offset 予第二比較器337。
圖3中之第二比較器337接收偏移汲極電壓VDS_offset 及一切斷臨限電壓VTH_off ，並在偏移汲極電壓VDS_offset 等於或大於切斷臨限電壓VTH_Off 時產生具有邏輯高值的一重設訊號SRoff 。此可等效於將汲極電壓VDrain 與一虛擬臨限切斷電壓VVTH_OFF 作比較（示於圖4），其中虛擬切斷臨限電壓VVTH_OFF 等於VVTH_OFF =VTH_off -Voffset 。當第一RS正反器357接收具有邏輯高值的重設訊號SRoff 時，圖3中之第一RS正反器357產生具有邏輯低值（或一第二邏輯值）的驅動器輸入訊號SRint 。
圖3中之第三比較器347接收汲極電壓VDrain 及一高臨限電壓VHGH ，並在汲極電壓VDrain 等於或大於高臨限電壓VHGH 時產生具有邏輯高值的一訊號。當第二RS正反器367自第三比較器347接收該具有邏輯高值的訊號時，第二RS正反器367產生具有邏輯低值的傳導訊號SR_COND。
圖3中之SR驅動器377接收驅動器輸入訊號SRint 及負載偵測訊號I_INV並產生閘極控制訊號SRGATE 。在一實施例中，圖3之SR驅動器377回應於負載偵測訊號I_INV而調整閘極控制訊號SRGATE 的一導通延遲。
在圖3所示之實施例中，當汲極電壓VDrain 實質上等於一汲極至源極電壓時，SR控制器315通過一汲極接腳309接收汲極電壓VDrain ，該汲極接腳經連接至該切換裝置（諸如圖2之第一切換裝置205或第二切換裝置225）的一汲極。然而，本揭露之實施例並未受限於此。在另一實施例中，SR控制器315包括一額外接腳，其經連接至一切換裝置的一源極以更準確地偵測汲極至源極電壓。
圖4繪示根據圖3中之SR控制器315之實施例之汲極電壓VDrain 、驅動器輸入訊號SRint 、傳導訊號SR_COND、及閘極控制訊號SRGATE 的實例波形。
在一第一時間t1 之前，一二次側電流（諸如圖2的二次側電流Isr ）傳導通過一切換裝置（諸如圖2之第一切換裝置205或第二切換裝置225）之一本體二極體。結果，該切換裝置的汲極電壓VDrain 減少直到汲極電壓VDrain 達到導通臨限電壓VTH_on 。
在第一時間t1 ，汲極電壓VDrain 下降至低於導通臨限電壓VTH_on ，並致使第一比較器327輸出具有邏輯高值的設定訊號SRon 至第一RS正反器357。結果，第一RS正反器357輸出具有邏輯高值的驅動器輸入訊號SRint ，且因此第二RS正反器367產生具有邏輯高值的傳導訊號SR_COND。
在一第二時間t2 ，SR驅動器377藉由使驅動器輸入訊號SRint 延遲一導通延遲TON_DLY 來輸出具有邏輯高值的閘極控制訊號SRGATE 。在一實施例中，導通延遲TON_DLY 回應於負載偵測訊號I_INV的一值而變化。當負載偵測訊號I_INV指示LLC轉換器（諸如圖2的LLC轉換器210）以低載狀態操作時，SR驅動器377使驅動器輸入訊號SRint 延遲導通TON_DLY 的一第二延遲量（如400 ns）。當負載偵測訊號I_INV指示LLC轉換器以一高載狀態操作時，SR驅動器377使驅動器輸入訊號SRint 延遲導通TON_DLY 的一第一延遲量（如100 ns），其中導通TON_DLY 的該第二延遲量大於導通TON_DLY 的該第一延遲量。
在一第三時間t3 ，汲極電壓VDrain 達到一虛擬切斷臨限電壓VVTH_Off ，其可由下列的方程式1來表示： VVTH_off = VTH_off - Voffset 方程式1 。 結果，第二比較器337輸出具有邏輯高值的重設訊號SRoff ，且第一RS正反器357產生具有邏輯低值的驅動器輸入訊號SRint 。一最小關閉時間電路（未圖示）防止閘極控制訊號SRGATE 在一最小關閉時間TMIN_OFF 期間再次具有邏輯高值，從而創造一空滯時間間隔TDEAD 。舉例而言，空滯時間間隔TDEAD 的一目標持續時間係在從100 ns至300 ns的範圍內。
在一第四時間t4 ，汲極電壓VDrain 達到高臨限電壓VHGH ，且第三比較器347輸出具有邏輯高值的一重設訊號。結果，第二RS正反器367產生具有邏輯低值的傳導訊號SR_COND。
在第二時間t2 與第三時間t3 之間的一時間間隔期間，當流過該切換裝置的一二次側電流（諸如圖2的二次側電流Isr ）減少時，該切換裝置之一雜散電感引發一正電壓偏移。此一正電壓偏移可增加汲極電壓VDrain ，其可導致該切換裝置的一過早切斷。若該切換裝置過早地被切斷，則二次側電流Isr 可流動通過該切換裝置的本體二極體而非通過該切換裝置的一通道，其由於該本體二極體相較於該通道之較高的電壓降而可減少該SR電路的效率。
為了幫助保持第三時間t3 與第四時間t4 之間的一空滯時間間隔TDEAD （或一實際空滯時間間隔）實質上等於一目標空滯時間間隔，圖3中之閘極訊號控制電路307調整偏移電壓Voffset 的一量值，在虛擬切斷臨限電壓VVTH_Off 中得出一變化。舉例而言，當空滯時間間隔TDEAD 在一電流切換循環中大於目標空滯時間間隔時，閘極訊號控制電路307在下一個切換循環中減少偏移電壓Voffset 的量值。結果，虛擬切斷臨限電壓VVTH_Off 在下一個切換循環中增加，導致空滯時間間隔TDEAD 中的減少。當空滯時間間隔TDEAD 在電流切換循環中小於目標空滯時間間隔時，閘極訊號控制電路307在下一個切換循環中增加偏移電壓Voffset 的量值，導致虛擬切斷臨限電壓VVTH_Off 的減少以及空滯時間間隔TDEAD 的增加。
此外，二次側電流在一低載狀態下的減少率可小於在一高載狀態下的減少率，且因此歸因於低載狀態下之雜散電感的一正電壓偏移可小於在高載狀態下的偏移。結果，低載狀態下的汲極電壓VDrain 在稍晚於汲極電壓VDrain 於高載狀態下達到相同位準的一時間達到虛擬切斷臨限電壓VVTH_Off 。低載狀態下之第三時間t3 與第四時間t4 之間的空滯時間間隔TDEAD 比高載狀態下者更有可能小於目標空滯時間間隔。
當空滯時間間隔TDEAD 小於目標空滯時間間隔時，圖3中之閘極訊號控制電路307增加偏移電壓Voffset 的量值，如上文所述者。因此，偏移電壓Voffset 的一高量值可指示LLC轉換器係以一相對低載的狀態操作。另一方面，偏移電壓Voffset 的一低量值可指示LLC轉換器係以一相對高載的狀態操作。
圖5繪示根據一實施例之適於用作圖3之閘極訊號控制電路307的一閘極訊號控制電路507。閘極訊號控制電路507接收傳導訊號SR_COND及驅動器輸入訊號SRint ，並產生一偏移電壓Voffset 及一負載偵測訊號I_INV。
閘極訊號控制電路507包括第一反相器502與第二反相器512、一延遲電路522、一D型正反器532、一雙向計數器542、一數位轉類比轉換器(DAC) 552、一電流源562、一可調適電流源572、一數位比較器514、及一邏輯閘524。
圖5中之第一反相器502接收傳導訊號SR_COND並產生一反相傳導訊號SR_COND_N（或傳導訊號SR_COND的一反相版本）。圖5中之第二反相器512接收反相傳導訊號SR_COND_N並提供一時脈訊號CLK予雙向計數器542。
圖5中之延遲電路522接收驅動器輸入訊號SRint ，並以一預定延遲量使驅動器輸入訊號SRint 反相以產生一經延遲的輸入訊號SRDLY 。該預定延遲量對應於一目標空滯時間間隔（如200 ns）。
圖5中之D型正反器532接收反相傳導訊號SR_COND_N及經延遲的輸入訊號SRDLY ，並通過一輸出產生一方向訊號UP_DOWN。在一實施例中，具有邏輯高值的方向訊號UP_DOWN致使雙向計數器542自一儲存值往上計數，且具有邏輯低值的方向訊號UP_DOWN致使雙向計數器542自該儲存值往下計數。
圖5中之雙向計數器542接收方向訊號UP_DOWN及時脈訊號CLK並產生一計數訊號CNT＜0:3＞。在圖5所示之實施例中，雙向計數器542產生計數訊號CNT＜0:3＞，其具有範圍從0至15的四位元值，且在該範圍的端點處飽和（亦即，當自15往上計數時維持在15，且當自零往下計數時維持在零）。然而，本揭露之實施例並未受限於此。
圖5中之DAC 552接收計數訊號CNT＜0:3＞，並將所接收的訊號CNT＜0:3＞轉換成一類比訊號AO。舉例而言，類比訊號AO係一電壓訊號，其所具有的位準與計數訊號CNT＜0:3＞的四位元值成比例。
圖5中之可調適電流源572接收類比訊號AO並產生一可調適電流IAD ，該電流所具有的量值與類比訊號AO的量值成比例。電流源562產生具有實質恆定量值的一參考電流Iref 。
在一輸出節點ON處，參考電流Iref 被分成一偏移電流Ioffset 及可調適電流IAD 。結果，偏移電流Ioffset 的量值在可調適電流IAD 的量值減少時增加，且偏移電流Ioffset 的量值在可調適電流IAD 的量值增加時減少。
圖5中之電阻器557具有一第一端及一第二端，該第一端經連接至輸出節點ON，且該第二端經連接至接地。電阻器557產生偏移電壓Voffset ，其可由下列的方程式2表示： Voffset = Ioffset × Roffset 方程式2 。 在方程式2中，Roffset 代表電阻器557的電阻值。
圖5中之數位比較器514比較計數訊號CNT＜0:3＞與一臨限訊號TH＜0:3＞，並回應於比較結果而產生第一比較訊號CR＜0＞、第二比較訊號CR＜1＞、及第三比較訊號CR＜2＞。在一實施例中，當計數訊號CNT＜0:3＞具有小於臨限訊號TH＜0:3＞的值時，第一比較訊號CR＜0＞具有邏輯高值，當計數訊號CNT＜0:3＞具有等於臨限訊號TH＜0:3＞的值時，第二比較訊號CR＜1＞具有邏輯高值，且當計數訊號CNT＜0:3＞具有大於臨限訊號TH＜0:3＞的值時，第三比較訊號CR＜2＞具有邏輯高值。在一實施例中，臨限訊號TH＜0:3＞的值等於或小於計數訊號之一最大值的30%。舉例而言，當計數訊號CNT＜0:3＞的最大值係[1 1 1 1]（即15）時，臨限訊號TH＜0:3＞的值可係[0 1 0 0]（即2）。
圖5中之邏輯閘524接收第一比較訊號CR＜0＞及第二比較訊號CR＜1＞，並回應於所接收的訊號CR＜0＞及CR＜1＞而輸出負載偵測訊號I_INV。在一實施例中，邏輯閘524係一OR閘，並在計數訊號CNT＜0:3＞具有等於或小於臨限訊號TH＜0:3＞的值時產生負載偵測訊號I_INV。
圖6繪示根據圖5所示之閘極訊號控制電路507之實施例之驅動器輸入訊號SRint 、經延遲的輸入訊號SRDLY 、傳導訊號SR_COND、及反相傳導訊號SR_COND_N的實例波形。圖5中之閘極訊號控制電路507的操作係參照圖6在下文更詳細地解釋。
在一第一時間t1 ，驅動器輸入訊號SRint 自邏輯高值轉變至邏輯低值。圖6之第一時間t1 對應於圖4的第三時間t3 。
在一第二時間t2 ，傳導訊號SR_COND自邏輯高值轉變至邏輯低值，且圖5中之第一反相器502產生具有邏輯高值的反相傳導訊號SR_COND_N。圖6之第二時間t2 對應於圖4的第四時間t4 。
在一第三時間t3 ，圖5中之延遲電路522使用一預定延遲量使驅動器輸入訊號SRint 反相，該預定延遲量等於目標空滯時間間隔TTAR_DEAD 。結果，延遲電路522提供具有邏輯高值之經延遲的輸入訊號SRDLY 予D型正反器532。
由於第一時間t1 在一汲極至源極電壓達到一虛擬切斷臨限電壓時對應於一時間（諸如圖4的第三時間t3 ），且第二時間t2 在該汲極至源極電壓達到一高臨限電壓時對應於一時間（諸如圖4的第四時間t4 ），第一時間t1 與第二時間t2 之間的一時間間隔對應於一實際空滯時間間隔TACT_DEAD 。因此，圖6繪示實際空滯時間間隔TACT_DEAD 在其中小於目標空滯時間間隔TTAR_DEAD 的一情況。
在第三時間t3 之前，反相傳導訊號SR_COND_N已在第二時間t2 經確立。結果，當圖5中之D型正反器532在時間t3 接收經延遲的輸入訊號SRDLY 時，D型正反器532的輸出產生具有邏輯低值的方向訊號UP_DOWN。
當圖5中之遞增計數器542自D型正反器532接收具有邏輯低值的方向訊號UP_DOWN時，遞增計數器542作用如一遞減計數器。當計數訊號CNT＜0:3＞的值減少時，可調適電流IAD 的量值亦減少，導致偏移電流Ioffset 的量值增加以及偏移電壓Voffset 的位準增加。結果，實際空滯時間間隔TACT_DEAD 朝目標空滯時間間隔TTAR_DEAD 增加。
另一方面，若實際空滯時間間隔TACT_DEAD 已較目標空滯時間間隔TTAR_DEAD 長，則反相傳導訊號SR_COND_N在第三時間t3 將係撤銷確證的。結果，D型正反器532的輸出將會產生具有邏輯高值的方向訊號UP_DOWN，且遞增計數器542將會作用如一遞增計數器，導致偏移電流Ioffset 的量值減少及偏移電壓Voffset 的位準減少。結果，實際空滯時間間隔TACT_DEAD 將會朝目標空滯時間間隔TTAR_DEAD 減少。
當計數訊號CNT＜0:3＞的值變為等於或小於臨限訊號TH＜0:3＞的值時，第一比較訊號CR＜0＞及第二比較訊號CR＜1＞的一者具有邏輯高值。結果，圖5中之OR閘524產生具有邏輯高值的負載偵測訊號I_INV。
如上文所述，具有高量值之偏移Voffset 的位準可指示一LLC轉換器以低載狀態操作。當偏移電壓Voffset 的量值足夠高使得計數訊號CNT＜0:3＞的值變為等於或小於臨限訊號TH＜0:3＞的值時，負載偵測訊號I_INV具有邏輯高值。因此，具有邏輯高值的負載偵測訊號I_INV亦指示LLC轉換器以低載狀態操作。
圖7繪示根據圖5中之閘極訊號控制電路507之實施例之低載狀態下的一汲極電壓VDrain 的實例波形。在此實施例中，汲極電壓VDrain 實質上係等於一汲極至源極電壓。此一LLC轉換器（諸如圖2之LLC轉換器210）在低載狀態下的操作係參照圖7在下文更詳細地解釋。
在低載狀態下，跨一磁化電感器（諸如圖2之磁化電感器253）之一共振電容器電壓的量值可小於一經反射的輸出電壓。結果，一次側切換轉變可未致使一二次側電流（諸如圖2之二次側電流Isr ）在一特定時間間隔期間流動，直到該共振電容器的量值變為等於或大於該經反射的輸出電壓。換言之，該二次側電流係經延遲，以在該特定時間間隔期間流過一二次側電路（諸如圖2之二次側電路214）中之一切換裝置（諸如圖2之第一切換裝置205或第二切換裝置225）。
然而，當該切換裝置被切斷時，該一次側切換轉變可致使一電容電流尖波。此一電容電流尖波致使汲極電壓VDrain 的振盪，其可在該特定時間間隔期間引發該切換裝置的誤觸發。
參照圖7，汲極電壓VDrain 在一第一時間間隔及一第二時間間隔期間變為小於一導通時間臨限電壓VTH_ON ，該第一時間間隔介於第一時間t1 與第二時間t2 之間，該第二時間間隔介於第三時間t3 與第四時間t4 之間。若一導通延遲TON_DLY 小於第一時間t1 與第四時間t4 之間的一時間間隔，則該切換裝置將藉由該第一時間間隔及該第二時間間隔期間的誤觸發來導通，且一反相電流將流過該經導通的切換裝置。
當一SR驅動器（諸如圖3之SR驅動器377）接收指示低載狀態之一負載偵測訊號（諸如圖3之負載偵測訊號I_INV）時，該SR驅動器使導通延遲TON_DLY 增加到足夠大以避免反相電流的發生。在一實施例中，導通延遲TON_DLY 等於或大於得自該電容電流尖波之汲極電壓VDrain 之一振盪週期的兩倍、三倍、四倍、或五倍。
圖8繪示根據一實施例之適於用作圖3之SR驅動器377的一SR驅動器877。SR驅動器877包括一第一延遲電路816、一第二延遲電路726、及一多工器(MUX) 836。
圖8中之第一延遲電路816使驅動器輸入訊號SRint 的一上升邊緣延遲一第一延遲量，並提供一第一經延遲的輸入訊號予MUX 836。圖8中之第二延遲電路826使驅動器輸入訊號SRint 的該上升邊緣延遲一第二延遲量，並提供一第二經延遲的輸入訊號予MUX 836。延遲電路816及826實質上不使驅動器輸入訊號SRint 的一下降邊緣（也就是一撤銷確證）延遲。該第二延遲量大於該第一延遲量。在一實施例中，該第二延遲量等於或大於該第一延遲量的兩倍、四倍、六倍、八倍、或十倍。
圖8中之MUX 836接收一負載偵測訊號I_INV（諸如圖3之負載偵測訊號I_INV），並回應於負載偵測訊號I_INV而選擇該第一經延遲的輸入訊號及該第二經延遲的輸入訊號的一者。在一實施例中，當負載偵測訊號I_INV指示低載狀態時，MUX 836選擇該第二經延遲的輸入訊號。結果，MUX 836在判定低載狀態存在時提供該第二經延遲的輸入訊號作為一閘極控制訊號SRGATE ，而在其他情況下則提供該第一經延遲的輸入訊號作為閘極控制訊號SRGATE 。
如上文所述，當偵測到低載狀態時，圖8中之SR驅動器877使一導通延遲從該第一延遲量增加為該第二延遲量。該第二延遲量對應於一導通延遲（諸如圖7之導通延遲TON_DLY ），且因此可避免一反相電流通過一切換裝置的發生。
圖9繪示根據一實施例之一負載偵測訊號I_INV、一二次側電流Isr 、及第一閘極控制訊號SRGATE1 與第二閘極控制訊號SRGATE2 的波形。具體而言，第一閘極控制訊號SRGATE1 對應於來自一第一SR控制器（諸如圖2之第一SR控制器215）的一閘極控制訊號，且一第二閘極控制訊號SRGATE2 對應於來自一第二SR控制器（諸如圖2之第二SR控制器235）的一閘極控制訊號。在一實施例中，負載偵測訊號I_INV係藉由第一SR控制器與第二SR控制器所共享之一電路而產生，但實施例並未受限於此。
在一特定時間t之前，一LLC轉換器（諸如圖2之LLC轉換器210）以高載狀態操作。在高載狀態下，負載偵測訊號I_INV具有邏輯低值，且第一閘極控制訊號SRGATE1 與第二閘極控制訊號SRGATE2 之各者具有一第一導通延遲TON_DLY1 。
在特定時間t，負載偵測訊號I_INV自邏輯低值轉變至邏輯高值。結果，第一閘極控制訊號SRGATE1 與第二閘極控制訊號SRGATE2 之各者具有大於第一導通延遲TON_DLY1 的一第二導通延遲TON_DLY2 。
當一二次側電流（諸如圖2之二次側電流Isr ）在輕載狀態下延遲流過一切換裝置（諸如圖2之第一切換裝置205或第二切換裝置225）時，第二導通延遲TON_DLY2 係足夠大以避免反相電流的發生。結果，亦可避免歸因於此一反相電流之一輸出電容器（諸如圖2之輸出電容器245）的放電。因此，相較於未基於輕載偵測而實施一可調適導通延遲的一習知LLC轉換器，根據一實施例之LLC轉換器更有效率地執行一調控操作。
圖10繪示根據一實施例之藉由一LLC轉換器（諸如圖2之LLC轉換器210）所執行的一程序1000。在一實施例中，該LLC轉換器包括一SR控制器（諸如圖2之第一SR控制器215或第二SR控制器235）。SR控制器包括一閘極訊號控制電路（諸如圖3之閘極訊號控制電路307）及一SR驅動器（諸如圖3之SR驅動器377）。
在S1010，該閘極訊號控制電路回應於一傳導訊號（諸如圖3之傳導訊號SR_COND）及一驅動器輸入訊號（諸如圖3之驅動器輸入訊號SRint ）而產生一負載偵測訊號（諸如圖3之負載偵測訊號I_INV）。
在S1030，該SR驅動器使該驅動器輸入訊號延遲一第一延遲量，以產生一第一經延遲訊號。
在S1050，該SR驅動器使該驅動器輸入訊號延遲一第二延遲量，以產生一第二經延遲訊號。
在S1070，該SR驅動器回應於該負載偵測訊號而選擇該第一經延遲訊號及該第二經延遲訊號之一者作為一閘極控制訊號（諸如圖3之閘極控制訊號SRGATE ）。在一實施例中，該SR驅動器回應於具有一第一邏輯值（諸如邏輯低值）之該負載偵測訊號而選擇該第一經延遲訊號，並回應於具有一第二邏輯值（諸如邏輯高值）之該負載偵測訊號而選擇該第二經延遲訊號。
在一實施例中，具有該第二邏輯值的該偵測訊號指示該LLC轉換器以低載狀態操作。該第二延遲量大於該第一延遲量，以避免在一二次側電路（諸如圖2之二次側電路214）中發生反相電流。
圖11繪示根據一實施例之在一LLC轉換器（諸如圖2之LLC轉換器210）中執行的一程序1100。在一實施例中，程序1100係藉由該LLC轉換器中所包括之一SR控制器（諸如圖2之第一SR控制器215或第二SR控制器235）來執行。
在S1110，該SR控制器判定一實際空滯時間（諸如圖6之實際空滯時間TACT_DEAD ）是否等於或小於一目標空滯時間（諸如圖6之目標空滯時間TTAR_DEAD ）。
當該實際空滯時間小於該目標空滯時間時，程序1100繼續進行至S1120。在S1120，該SR控制器增加一偏移電壓（諸如圖5之偏移電壓Voffset ），導致該實際空滯時間的增加。否則，程序1100繼續進行至S1130，且該SR控制器減少該偏移電壓，導致該實際空滯時間的減少。
在S1140，該SR控制器判定一計數訊號（諸如圖5之計數訊號CNT＜0:3＞）是否具有等於或小於一臨限訊號（諸如圖5之臨限訊號TH＜0:3＞）的值。在一實施例中，該偏移電壓的一量值與該計數訊號的值成反比。
當該計數訊號的值等於或小於該臨限訊號的值時，程序1100繼續進行至S1150。在S1150，該SR控制器確立一低載狀態訊號（諸如圖5之負載偵測訊號I_INV）以指示該LLC轉換器係以低載狀態操作。當該計數訊號的值大於該臨限訊號的值時，程序1100繼續進行至S1160。在S1160，該SR控制器撤銷確證該低載狀態訊號。
本揭示的實施例包括電子裝置（諸如一或多個封裝半導體裝置），其等經組態以執行本文所述操作之一或多者。然實施例並非受限於此。
A1.本揭露之一實施例包括一種用於控制一功率轉換器之方法，該方法包含： 回應於一傳導訊號及一驅動器輸入訊號而產生一負載偵測訊號；及 回應於該負載偵測訊號產生一閘極控制訊號，該閘極控制訊號係回應於該負載偵測訊號而延遲一延遲量。
A2.如A1之方法，其中該閘極控制訊號係藉由使該驅動器輸入訊號延遲一第一延遲量（若該負載偵測訊號具有一第一邏輯值）而產生，或者使該驅動器輸入訊號延遲一第二延遲量（若該負載偵測訊號具有一第二邏輯值）而產生，該第二延遲量大於該第一延遲量，該方法進一步包含： 回應於該傳導訊號及該驅動器輸入訊號而產生一計數訊號，該計數訊號指示該傳導訊號的轉變的一數目； 比較該計數訊號的一值與一臨限訊號的一值；以及 當該計數訊號的該值等於或小於該臨限訊號的該值時，致使該負載偵測訊號自該第一邏輯值轉變至該第二邏輯值。
A3.如A2之方法，其中該臨限訊號的該值等於或小於該計數訊號之一最大值的30%。
A4.如A2之方法，其進一步包含： 回應於該計數訊號而產生一可調適電流，該可調適電流具有與該計數訊號的該值成比例之一量值；及 自一參考電流減去該可調適電流以產生一偏移電流。
A5.如A4之方法，其進一步包含回應於該偏移電流而產生一偏移電壓。
A6.如A4之方法，其進一步包含將該計數訊號轉換成一類比訊號，其中該可調適電流的該量值與該類比訊號的一值成比例。
A7.如A1之方法，其中該第二延遲量等於或大於該第一延遲量的四倍。
A8.一種用於控制一功率轉換器之設備，其包含： 一閘極訊號控制電路，其經組態以回應於一傳導訊號及一驅動器輸入訊號而產生一負載偵測訊號；及 一同步整流(SR)驅動器，其經組態以回應於該負載偵測訊號而產生一閘極控制訊號，該閘極控制訊號回應於該負載偵測訊號而延遲一延遲量。
A9.如A8之設備，其中該SR驅動器係藉由使該驅動器輸入訊號延遲一第一延遲量（若該負載偵測訊號具有一第一邏輯值）或者藉由使該驅動器輸入訊號延遲一第二延遲量（若該負載偵測訊號具有一第二邏輯值）而產生該閘極控制訊號，該第二延遲量大於該第一延遲量，且其中該閘極訊號控制電路包括： 一計數器，其回應於該傳導訊號及該驅動器輸入訊號而產生一計數訊號，該計數訊號指示該傳導訊號的轉變的一數目；一比較器，其比較該計數訊號的一值與一臨限訊號的一值；及 一邏輯閘，當該計數訊號的該值等於或小於該臨限訊號的該值時，該邏輯閘致使該負載偵測訊號自該第一邏輯值轉變至該第二邏輯值。
A10.如A9之設備，其中該臨限訊號的該值等於或小於該計數訊號之一最大值的30%。
A11.如A9之設備，其中該閘極訊號控制電路進一步包括： 一可調適電流源，其回應於該計數訊號而產生一可調適電流，該可調適電流具有與該計數訊號的該值成比例之一量值； 一電流源，其產生一參考電流，該參考電流具有一實質恆定的量值；及 一輸出節點，其經連接在該電流源之一輸出與該可調適電流源之一輸入之間。
A12.如A11之設備，其中該閘極訊號控制電路進一步包括一電阻器，其具有一第一端及一第二端，該第一端經連接至該輸出節點，該第二端經連接至一接地，一偏移電流流過該電阻器，該第一端處之一電壓係一偏移電壓。
A13.如A11之設備，其中該閘極訊號控制電路進一步包括一數位轉類比轉換器(DAC)，其將該計數訊號轉換成一類比訊號，且其中該可調適電流源產生該可調適電流，該可調適電流所具有的量值與該類比訊號的一值成比例。
A14.一種功率轉換器，其包含： 一切換裝置；及 一同步整流(SR)控制器，其經組態以偵測該切換裝置之一汲極至源極電壓並回應於該汲極至源極電壓及一負載偵測訊號而產生一閘極控制訊號，該閘極控制訊號係藉由回應於具有一第一邏輯值之該負載偵測訊號而使一驅動器輸入訊號延遲一第一導通延遲來產生，該閘極控制訊號係藉由回應於具有一第二邏輯值之該負載偵測訊號而使該驅動器輸入訊號延遲一第二導通延遲來產生，該第二導通延遲所具有的一持續時間長於該第一導通延遲的一持續時間。
本揭露之若干態樣已結合經提議為實例之本揭露特定實施例來描述。可製作本文中前述的多項實施例之數個的替代方式、修改和變化，而不致悖離如後述申請專利範圍的範疇。因此，本文中所陳述的實施例屬說明意圖為說明性質而非限制性。
110‧‧‧功率轉換器
151‧‧‧負載
170‧‧‧一次側控制器
190‧‧‧二次側控制器
204‧‧‧一次側電路
205‧‧‧第一切換裝置
210‧‧‧LLC轉換器
213‧‧‧第一主切換裝置
214‧‧‧二次側電路
215‧‧‧第一SR控制器
223‧‧‧第二主切換裝置
225‧‧‧第二切換裝置
233‧‧‧共振電容器
235‧‧‧第二SR控制器
243‧‧‧共振電感器
245‧‧‧輸出電容器
253‧‧‧磁化電感器
263‧‧‧第一二次繞組
273‧‧‧第二二次繞組
307‧‧‧閘極訊號控制電路
309‧‧‧汲極接腳
315‧‧‧SR控制器
317‧‧‧加法器電路
327‧‧‧第一比較器
337‧‧‧第二比較器
347‧‧‧第三比較器
357‧‧‧第一設定/重設(RS)正反器
367‧‧‧第二設定/重設(RS)正反器
377‧‧‧SR驅動器
502‧‧‧第一反相器
507‧‧‧閘極訊號控制電路
512‧‧‧第二反相器
514‧‧‧數位比較器
522‧‧‧延遲電路
524‧‧‧邏輯閘
532‧‧‧D型正反器
542‧‧‧雙向計數器
552‧‧‧數位轉類比轉換器(DAC)
557‧‧‧電阻器
562‧‧‧電流源
572‧‧‧可調適電流源
816‧‧‧第一延遲電路
826‧‧‧第二延遲電路
836‧‧‧多工器(MUX)
877‧‧‧SR驅動器
1000‧‧‧程序
1100‧‧‧程序
S1010‧‧‧步驟
S1030‧‧‧步驟
S1050‧‧‧步驟
S1070‧‧‧步驟
S1110‧‧‧步驟
S1120‧‧‧步驟
S1130‧‧‧步驟
S1140‧‧‧步驟
S1150‧‧‧步驟
S1160‧‧‧步驟
圖1係繪示根據一實施例之一功率轉換器的方塊圖。 圖2係繪示根據一實施例之適於用作圖1之功率轉換器之一LLC轉換器的電路圖。 圖3繪示根據一實施例之適於用作圖1之第一SR控制器及第二SR控制器之一或兩者的一SR控制器。 圖4繪示根據圖3所示之SR控制器之實施例之一汲極電壓、一驅動器輸入訊號、一傳導訊號、及一閘極控制訊號的實例波形。 圖5繪示根據一實施例之適於用作圖3之一閘極訊號控制電路的一閘極訊號控制電路。 圖6繪示根據圖5所示之閘極訊號控制電路之實施例之一驅動器輸入訊號、一經延遲的輸入訊號、一傳導訊號、及一反相傳導訊號的實例波形。 圖7繪示在一低載狀態下之一汲極電壓的實例波形。 圖8繪示根據一實施例之適於用作圖3之一SR驅動器的一SR驅動器。 圖9繪示根據一實施例之一負載偵測訊號、一二次側電流、及第一閘極控制訊號與第二閘極控制訊號的波形。 圖10繪示根據一實施例之由一LLC轉換器所執行的一程序。 圖11繪示根據一實施例之在一LLC轉換器中所執行的一程序。

Claims (8)

  1. 一種用於控制一功率轉換器之方法，該方法包含：回應於一傳導訊號及一驅動器輸入訊號而產生一負載偵測訊號；回應於該負載偵測訊號而產生一閘極控制訊號，該閘極控制訊號係回應於該負載偵測訊號而延遲一延遲量；回應於具有一第一邏輯值之該負載偵測訊號而選擇一第一經延遲訊號作為該閘極控制訊號，該第一經延遲訊號係已經延遲一第一延遲量的該驅動器輸入訊號；及回應於具有一第二邏輯值之該負載偵測訊號而選擇一第二經延遲訊號作為該閘極控制訊號，該第二經延遲訊號係已經延遲一第二延遲量的該驅動器輸入訊號，該第二延遲量大於該第一延遲量。
  2. 如請求項1之方法，其進一步包含：回應於該傳導訊號及該驅動器輸入訊號而產生一計數訊號，該計數訊號指示該傳導訊號的轉變的一數目；比較該計數訊號的一值與一臨限訊號的一值；以及當該計數訊號的該值等於或小於該臨限訊號的該值時，致使該負載偵測訊號自該第一邏輯值轉變至該第二邏輯值。
  3. 如請求項2之方法，其進一步包含：使該驅動器輸入訊號延遲一第三延遲量以產生一經延遲的輸入訊號；及回應於該經延遲的輸入訊號及該傳導訊號之一反相版本而產生一方向訊號。
  4. 如請求項3之方法，其進一步包含：回應於具有該第二邏輯值之該方向訊號而增加該計數訊號的該值；及回應於具有該第一邏輯值之該方向訊號而減少該計數訊號的該值。
  5. 一種用於控制一功率轉換器之設備，其包含：一閘極訊號控制電路，其經組態以回應於一傳導訊號及一驅動器輸入訊號而產生一負載偵測訊號；及一同步整流(SR)驅動器，其經組態以回應於該負載偵測訊號而產生一閘極控制訊號，該閘極控制訊號回應於該負載偵測訊號而延遲一延遲量；其中該SR驅動器包括：一第一延遲電路，其使該驅動器輸入訊號延遲該第一延遲量以產生一第一經延遲訊號；一第二延遲電路，其使該驅動器輸入訊號延遲該第二延遲量以產生一第二經延遲訊號；及一多工器(MUX)，其回應於具有該第一邏輯值之該負載偵測訊號而選擇該第一經延遲訊號作為該閘極控制訊號，該MUX回應於具有該第二邏輯值之該負載偵測訊號而選擇該第二經延遲訊號作為該閘極控制訊號。
  6. 如請求項5之設備，其中該閘極訊號控制電路包括：一計數器，其回應於該傳導訊號及該驅動器輸入訊號而產生一計數訊號，該計數訊號指示該傳導訊號的轉變的一數目；一比較器，其比較該計數訊號的一值與一臨限訊號的一值；及一邏輯閘，當該計數訊號的該值等於或小於該臨限訊號的該值時，該邏輯閘致使該負載偵測訊號自該第一邏輯值轉變至該第二邏輯值。
  7. 如請求項6之設備，其中該閘極訊號控制電路進一步包括：一延遲電路，其使該驅動器輸入訊號延遲一第三延遲量以產生一經延遲的輸入訊號；及一正反器，其回應於該經延遲的輸入訊號及該傳導訊號之一反相版本而產生一方向訊號。
  8. 如請求項7之設備，其中該計數器回應於具有該第二邏輯值之該方向訊號而增加該計數訊號的該值，且其中該計數器回應於具有該第一邏輯值之該方向訊號而減少該計數訊號的該值。
TW107112521A 2017-04-13 2018-04-12 用於控制功率轉換器之系統及方法 TWI673589B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/486,926 US10164543B2 (en) 2017-04-13 2017-04-13 System and method for controlling power converter with adaptive turn-on delay
US15/486,926 2017-04-13

Publications (2)

Publication Number Publication Date
TW201842430A TW201842430A (zh) 2018-12-01
TWI673589B true TWI673589B (zh) 2019-10-01

Family

ID=63791009

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107112521A TWI673589B (zh) 2017-04-13 2018-04-12 用於控制功率轉換器之系統及方法

Country Status (3)

Country Link
US (1) US10164543B2 (zh)
CN (1) CN108736732B (zh)
TW (1) TWI673589B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4283852A1 (en) 2018-07-12 2023-11-29 Power Integrations, Inc. Protecting semiconductor switches in switched mode power converters
US11128224B2 (en) 2018-07-30 2021-09-21 Texas Instruments Incorporated Methods and apparatus for adaptive synchronous rectifier control
US10554136B1 (en) * 2018-08-03 2020-02-04 Power Integrations, Inc. Control of secondary switches based on secondary winding voltage in a power converter
US11799382B2 (en) * 2021-03-03 2023-10-24 Semiconductor Components Industries, Llc Resonant converter with dual-mode control
US20220399821A1 (en) * 2021-06-15 2022-12-15 Texas Instruments Incorporated Llc converter and control

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020141209A1 (en) * 2001-03-30 2002-10-03 Texas Instruments Incorporated Control circuit for synchronous rectifiers in DC/DC converters to reduce body diode conduction losses
US20080049473A1 (en) * 2006-07-28 2008-02-28 Fuji Electric Device Technology Co., Ltd. Control circuit of DC-DC converter and control method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396250B1 (en) * 2000-08-31 2002-05-28 Texas Instruments Incorporated Control method to reduce body diode conduction and reverse recovery losses
US8134851B2 (en) * 2003-11-04 2012-03-13 International Rectifier Corporation Secondary side synchronous rectifier for resonant converter
US7262980B2 (en) * 2004-12-02 2007-08-28 Astec International Limited Method and apparatus for reducing body diode conduction of synchronous rectifiers
TWI313102B (en) * 2005-02-21 2009-08-01 Delta Electronics Inc Llc series resonant converter and the driving method of the synchronous rectifier power switches thereof
CN100424975C (zh) * 2005-02-25 2008-10-08 台达电子工业股份有限公司 Llc串联谐振变换器与其同步整流功率开关驱动方法
CN101471606A (zh) * 2007-12-26 2009-07-01 深圳迈瑞生物医疗电子股份有限公司 Llc谐振变换器
KR20150095180A (ko) * 2014-02-11 2015-08-20 페어차일드코리아반도체 주식회사 스위치 제어 회로 및 이를 포함하는 공진형 컨버터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020141209A1 (en) * 2001-03-30 2002-10-03 Texas Instruments Incorporated Control circuit for synchronous rectifiers in DC/DC converters to reduce body diode conduction losses
US20080049473A1 (en) * 2006-07-28 2008-02-28 Fuji Electric Device Technology Co., Ltd. Control circuit of DC-DC converter and control method thereof

Also Published As

Publication number Publication date
US10164543B2 (en) 2018-12-25
US20180302000A1 (en) 2018-10-18
TW201842430A (zh) 2018-12-01
CN108736732B (zh) 2021-01-15
CN108736732A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
TWI673589B (zh) 用於控制功率轉換器之系統及方法
US10574128B2 (en) Switch control circuit including multipin to set dead time information and/or protection mode
JP6554317B2 (ja) 同期整流回路、その制御回路、ワイヤレス受電装置および電子機器
US9627987B2 (en) Flyback converter operating by synchronous rectification with transient protection, primary side control circuit therein, and control method thereof
KR101271504B1 (ko) 전력 변환기들을 스위칭하기 위한 밸리-모드 스위칭 방식들
JP4815564B2 (ja) 動的オフセット補正を備えるｄｃ／ｄｃコンバータ
US9742289B2 (en) Integrated circuit and switching power-supply device
TWI674753B (zh) 用於控制一同步整流器裝置之電路及方法
KR20100000667A (ko) 스위치 제어 장치 및 이를 포함하는 컨버터
TW201832455A (zh) 一種具有對於同步整流控制器的定時控制的系統和方法
EP3557744B1 (en) A synchronous rectification circuit, corresponding device and method
US20130099834A1 (en) Ramp signal generation circuit and ramp signal adjustment circuit
KR101837164B1 (ko) 스위치 제어기, 스위치 제어 방법, 및 스위치 제어기를 포함하는 전력 공급 장치
TWI649948B (zh) 具有主動式突波吸收器的控制模組及相關的返馳式電源轉換裝置
JP6142917B2 (ja) パワーデバイスの駆動回路
US11201546B2 (en) Power converter and control circuit thereof
JP6640036B2 (ja) 電源制御装置、半導体集積回路、および共振型コンバータ
US10536088B2 (en) Switched mode power supply controller
US20190386574A1 (en) Power supply and power supply unit
US8686656B2 (en) Power supply device and light-emitting element drive device
KR102086613B1 (ko) 스위치 제어 장치, 이를 포함하는 전력 공급 장치, 및 그 구동 방법
JP7338139B2 (ja) スイッチング制御回路、電源回路
JP7031760B2 (ja) 集積回路、電源回路
TW201806273A (zh) 主動式緩衝電路
KR20240019735A (ko) 적응적으로 영전류를 검출하는 스위칭 레귤레이터 및그 제어방법