TWI668829B - 重佈線層結構及其製造方法 - Google Patents

Abstract

一種重佈線層結構，包括：基底、接墊、介電層、自對準結構、導電層以及導電連接件。接墊配置在基底上。介電層配置在基底上，且暴露出部分接墊。自對準結構配置在介電層上。導電層自接墊延伸且共形覆蓋自對準結構的表面。導電連接件配置在自對準結構上。另提供一種重佈線層結構的製造方法。

Description

重佈線層結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種重佈線層結構及其製造方法。

近年來，由於各種電子構件（例如電晶體、二極體、電阻器、電容器等）的積集度不斷提升，半導體工業因而快速成長。這種積集度的提升，大多是因為最小特徵尺寸的持續縮小，使得更多的構件整合在一特定的區域中。

相較於傳統的封裝結構，這些尺寸較小的電子構件具有較小的面積，因而需要較小的封裝結構。舉例來說，半導體晶片或晶粒具有越來越多的輸入/輸出（I/O）焊墊，重佈線層（redistribution layer，RDL）可將半導體晶片或晶粒的原始I/O焊墊的位置重新佈局於半導體晶片或晶粒的周圍，以增加I/O數量。

然而，在傳統晶圓級封裝製程中，球下金屬（under-ball metallurgy，UBM）層近乎平面的結構，使得UBM層與焊球之間的接觸面積較少且結合力較弱，進而導致焊球剝離或是產生金屬間化合物（intermetallic compound，IMC）問題。另外，焊球的球高異常也容易導致封裝過程中產生冷焊點（cold joint）或焊料橋接（solder bridge）的問題。

本發明提供一種重佈線結構，包括：基底、接墊、介電層、自對準結構、導電層以及導電連接件。接墊配置在基底上。介電層配置在基底上，且暴露出部分接墊。自對準結構配置在介電層上。導電層自接墊延伸且共形覆蓋自對準結構的表面。導電連接件配置在自對準結構上。

本發明提供一種重佈線層結構的製造方法，其步驟如下。在基底上形成接墊。在基底上形成介電層。介電層具有開口，其暴露出部分接墊。藉由第一3D列印技術在介電層上形成自對準結構。藉由第二3D列印技術形成導電層，導電層自接墊延伸且共形覆蓋自對準結構的表面。在自對準結構上形成導電連接件。

基於上述，本發明藉由3D列印技術形成具有凹陷部的自對準結構，藉此增加共形覆蓋自對準結構的導電層與嵌合於凹陷部中的導電連接件之間的接觸面積，避免導電連接件剝離或斷裂的問題。因此，本發明便可大幅增加重佈線層結構中的導電層與導電連接件之間的結構強度，進而提升產品可靠度。另外，本發明之重佈線層結構的製造方法亦具有製程步驟簡單的優點，進而提升產品的商業競爭力。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之元件標號表示相同或相似之元件，以下段落將不再一一贅述。

圖1A至圖1D是依照本發明一實施例的一種重佈線層結構的製造流程的剖面示意圖。圖2是圖1B的自對準結構的一部分的剖面放大圖。圖3是圖1C的導電層的一部分的剖面放大圖。圖4是圖1D的重佈線層結構的一部分的剖面放大圖。

請參照圖1A，本實施例提供一種重佈線層（RDL）結構的製造方法，其步驟如下。首先，提供基底100。在一實施例中，基底100包括半導體材料。具體來說，基底100可由選自於Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs與InP所組成的族群中的至少一種半導體材料形成。在本實施例中，基底100可以是矽基底。此外，基底100亦可包括絕緣體上有矽（silicon on insulator，SOI）基底。雖然圖1A中並未繪示出任何元件配置在基底100中，但本實施例之基底100可具有主動元件（例如是電晶體、二極體等）、被動元件（例如是電容器、電感器、電阻器等）、或其組合於其中。在其他實施例中，基底100可具有例如邏輯元件、記憶元件或其組合於其中。

接著，在基底100上形成接墊102。在一實施例中，接墊102的材料包括金屬材料，其可例如是銅、鋁、金、銀、鎳、鈀或其組合。接墊102的形成方法包括物理氣相沉積法（physical vapor deposition，PVD）、鍍覆法（plating）或其組合。雖然圖1A中僅繪示一個接墊102，但本發明不限於此。在其他實施例中，接墊102的數量可依需求來調整。在一實施例中，接墊102可與基底100中的元件（未繪示）電性連接。

之後，在基底100上形成介電層104。介電層104覆蓋接墊102的側壁且覆蓋接墊10的一部分頂面。如圖1A所示，介電層104具有開口105。開口105暴露出接墊102的另一部分頂面102t。在一實施例中，介電層104的材料包括介電材料，其可例如是氧化矽、氮化矽、氮氧化矽、聚醯亞胺或其組合。介電層104的形成方法包括PVD、化學氣相沉積法（chemical vapor deposition，CVD）或其組合。

請參照圖1B，藉由三維（three-dimensional，3D）列印技術來形成自對準結構106。在一實施例中，所述3D列印技術包括噴印式列印製程（Ink Jet Printing process）、氣溶膠噴塗列印製程（Aerosol Jet Printing process）或其組合。以氣溶膠噴塗列印製程為例，其是使用氣溶噴嘴沉積頭（aerosol jet deposition head），以形成由外部的鞘流（outer sheath flow）和內部的充滿氣溶的載體流（inner aerosol-laden carrier flow）構成的環狀傳播噴嘴。在環狀氣溶噴射製程中，將欲沉積的材料的氣溶流（aerosol stream）集中且沉積在欲形成的表面上。上述步驟可稱為無罩幕中尺度材料沉積（Maskless Mesoscale Material Deposition，M3D），也就是說，其可在不使用罩幕的情況下進行沉積。

在本實施例中，如圖1B所示，藉由3D列印裝置的噴頭202噴出絕緣墨水204至介電層104上。在一實施例中，絕緣墨水204包括絕緣材料與溶劑。舉例來說，所述絕緣材料可以是聚醯亞胺、聚氨脂（Polyurethane，PU）等類似絕緣材料。所述溶劑可以是N-甲基吡咯烷酮（N-Methyl-2-pyrrolidone，NMP）、丙二醇甲醚（Propylene glycol monomethyl ether，PGME）、乙二醇等類似溶劑。在固化（curing）步驟之後，絕緣墨水204固化為自對準結構106。在替代實施例中，所述固化步驟包括藉由加熱或照光，以使絕緣墨水204中的溶劑揮發而固化。在其他實施例中，自對準結構106的材料包括絕緣聚合物，其可例如是聚醯亞胺（polyimide）、聚氨酯（Polyurethane，PU）、環氧樹脂（SU-8）、黏合劑或其組合。雖然圖1B中僅繪示一個自對準結構106，但本發明不限於此。在其他實施例中，自對準結構106的數量可依需求來調整。

更進一步地說，如圖1B的自對準結構106的一部分107的放大圖2所示，自對準結構106包括相對的頂面106t與底面106b以及延伸連接頂面106t與底面106b的側壁106s。自對準結構106的頂面106t還具有凹陷部106r。在一實施例中，如圖2所示，凹陷部106r可以是自頂面106t向底面106b的延伸方向凹陷的弧面。但本發明不以此為限，在其他實施例中，凹陷部106r亦可以是自頂面106t向底面106b的延伸方向凹陷的U型表面、V型表面或是各種形狀的表面。

另外，如圖2所示，側壁106s與底面106b之間具有小於90度的夾角A。也就是說，自對準結構106的側壁為傾斜且漸縮的側壁。當夾角A小於90度時，其可強化自對準結構106與其下方的介電層104之間的附著力並具有吸收應力的效果。雖然圖2所繪示的夾角A小於90度，但本發明不以此為限，在其他實施例中，夾角A亦可以等於或大於90度。另一方面，頂面106t的延伸平面與凹陷部106r的弧面之間具有切角B。本實施例可改變切角B來調整後續形成的導電連接件110（如圖1D所示）的尺寸與高度。在一實施例中，夾角A可介於30度至70度之間；而切角B可介於20度至40度之間。

請參照圖1C，藉由3D列印技術來形成導電層108。詳細地說，藉由3D列印裝置的噴頭212噴出導電墨水214至接墊102、介電層104以及自對準結構106上以形成導電層108。在此情況下，如圖1C所示，導電層108自接墊102延伸且共形覆蓋自對準結構106的表面。具體來說，導電層108可包括第一部分108a、第二部分108b以及第三部分108c。第一部分108a共形覆蓋且接觸接墊102的頂面102t。第二部分108b共形覆蓋且接觸自對準結構106的頂面106t、凹陷部106r以及側壁106s。第三部分108c位於第一部分108a與第二部分108b之間，以連接第一部分108a與第二部分108b。在一實施例中，第一部分108a可視為原始輸入/輸出（I/O）接墊，以便進行晶片探針測試（chip probing，CP），以下稱為測試焊墊108a。第二部分108b可視為經重新佈線後的RDL接墊，使得導電連接件110（如圖1D所示）形成於其上，以與外部電路或構件電性連接，以下稱為RDL焊墊108b。第三部分108c則可視為連接測試焊墊108a與RDL焊墊108b之間的跡線（trace）。

在一實施例中，導電層108的最小厚度可介於0.5μm至5μm之間。但本發明不以此為限，在其他實施例中，可藉由列印積層的方式來增加導電層108的厚度。

在一實施例中，導電墨水214包括多個導電顆粒115與溶劑。所述溶劑包括N-甲基吡咯烷酮、丙二醇甲醚、乙二醇等類似溶劑。更進一步地說，請參照圖1C的導電層108的一部分109的放大圖3，在固化步驟後，導電層108是由彼此接觸的多個導電顆粒115所構成。在一實施例中，導電顆粒115包括多個金屬奈米顆粒，其可例如是銀奈米顆粒、銅銀奈米顆粒、銅奈米顆粒或其組合。在另一實施例中，導電顆粒115的平均粒徑可介於5 nm至1 μm之間。導電顆粒115的粒徑分布的標準差可介於4.5至43之間。在一些實施例中，導電層108是將粒徑一致的球狀導電顆粒115緊密地連接在一起，以達到均勻導電的功效。在其他實施例中，導電顆粒115亦可具有不同粒徑。

另一方面，如圖1C與圖3所示，測試焊墊108a、RDL焊墊108b以及兩者之間的跡線108c共享（share）導電顆粒115中的至少一個或多個。也就是說，導電顆粒115中的一部分橫跨測試焊墊108a與跡線108c之間的虛擬界面101；而導電顆粒115中的另一部分橫跨跡線108c與RDL焊墊108b之間的虛擬界面103。需注意的是，測試焊墊108a與跡線108c之間以及跡線108c與RDL焊墊108b之間實際上不具有界面。於此所述的虛擬界面101、103是為了清楚界定測試焊墊108a、RDL焊墊108b以及跡線108c是一體成型而定義的。所謂的一體成型可視為以同一製程且以相同材料來形成。舉例來說，測試焊墊108a、RDL焊墊108b以及跡線108c是以相同的3D列印技術且以相同的導電墨水214所形成。因此，相較於習知的UBM層，本實施例之RDL焊墊108b可避免IMC破裂（crack）的問題，以提升產品的可靠度。

另外，由於導電層108共形覆蓋自對準結構106的表面，因此，導電層108的RDL焊墊108b亦複製自對準結構106的凹陷部106r的形狀而具有另一凹陷部108r。在一實施例中，如圖3所示，凹陷部108r可以是自頂面108t向介電層104延伸方向凹陷的弧面。但本發明不以此為限，在其他實施例中，凹陷部108r亦可以是自頂面108t向介電層104延伸方向凹陷的U型表面、V型表面或是各種形狀的表面。

請參照圖1D，在自對準結構106上形成導電連接件110。具體來說，導電連接件110可藉由例如蒸鍍、電鍍、印刷、焊料轉移、植球等方法在自對準結構106的凹陷部106r上形成一層焊料之後，再進行回焊（reflow）步驟，以將導電連接件110成形為所需的凸塊形狀。在一些實施例中，導電連接件110的材料包括導電材料，其可例如是焊料、銅、鋁、金、鎳、銀、鈀、錫等導電材料。在本實施例中，如圖1D所示，導電連接件110可以是焊球。

值得注意的是，由於自對準結構106具有凹陷部106r，因此，導電連接件110可自對準或定位至凹陷部106r中。在此情況下，如圖1D的重佈線層結構的一部分111的放大圖4所示，導電連接件110的下部110a嵌合於導電層108的凹陷部108r（或自對準結構106的凹陷部106r）中，而導電連接件110的上部110b外露於導電層108的凹陷部108r（或自對準結構106的凹陷部106r）。導電層108的凹陷部108r位於自對準結構106的凹陷部106r與導電連接件110之間。在一實施例中，自對準結構106的凹陷部106r的深度106d可介於導電連接件110的高度110h的三分之一至四分之一之間。相較於習知的UBM層，本實施例之導電層108與導電連接件110之間的接觸面積較大，其可大幅增加導電層108與導電連接件110之間的結構強度，進而提升產品可靠度。另外，本實施例可改變凹陷部106r的深度106d與切角B來調整導電連接件110的尺寸與高度。舉例來說，當凹陷部106r的深度106d愈深且切角B愈大，則嵌合於凹陷部106r的導電連接件110的下部110a愈多。在此情況下，導電連接件110的上部110b的球高便會減少。反之，則會增加導電連接件110的上部110b的球高。因此，本實施例便可防止因球高異常所導致的冷焊點或焊料橋接的問題。

此外，相較於傳統封裝製程中重複使用濺鍍、電鍍、微影、蝕刻等製程來形成RDL結構與UBM層，本實施例藉由3D列印技術來形成導電層108（其包括測試焊墊108a、RDL焊墊108b以及跡線108c），其可簡化製程步驟，以降低製造成本且提升產品的商業競爭力。

綜上所述，本發明藉由3D列印技術形成具有凹陷部的自對準結構，藉此增加共形覆蓋自對準結構的導電層與嵌合於凹陷部中的導電連接件之間的接觸面積。因此，本發明便可大幅增加重佈線層結構中的導電層與導電連接件之間的結構強度，進而提升產品可靠度。另外，本發明之重佈線層結構的製造方法亦具有製程步驟簡單的優點，進而提升產品的商業競爭力。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧基底

101、103‧‧‧虛擬界面

102‧‧‧接墊

102t‧‧‧接墊的頂面

104‧‧‧介電層

105‧‧‧開口

106‧‧‧自對準結構

106b‧‧‧自對準結構的底面

106d‧‧‧凹陷部的深度

106r‧‧‧自對準結構的凹陷部

106s‧‧‧自對準結構的側壁

106t‧‧‧自對準結構的頂面

107、109、111‧‧‧部分

108‧‧‧導電層

108a‧‧‧第一部分

108b‧‧‧第二部分

108c‧‧‧第三部分

108t‧‧‧導電層的頂面

110‧‧‧導電連接件

110a‧‧‧導電連接件的下部

110b‧‧‧導電連接件的上部

110h‧‧‧導電連接件的高度

115‧‧‧導電顆粒

202、212‧‧‧噴頭

204‧‧‧絕緣墨水

214‧‧‧導電墨水

A‧‧‧夾角

B‧‧‧切角

圖1A至圖1D是依照本發明一實施例的一種重佈線層結構的製造流程的剖面示意圖。 圖2是圖1B的自對準結構的一部分的剖面放大圖。 圖3是圖1C的導電層的一部分的剖面放大圖。 圖4是圖1D的重佈線層結構的一部分的剖面放大圖。

Claims (10)

1. 一種重佈線層結構，包括：接墊，配置在基底上；介電層，配置在所述基底上，且暴露出部分所述接墊；自對準結構，配置在所述介電層上，其中所述自對準結構與所述接墊彼此分離；導電層，自所述接墊延伸且共形覆蓋所述自對準結構的表面；以及導電連接件，配置在所述自對準結構上。
2. 如申請專利範圍第1項所述的重佈線層結構，其中所述自對準結構包括相對的頂面與底面，所述頂面具有凹陷部。
3. 如申請專利範圍第2項所述的重佈線層結構，其中所述自對準結構包括延伸連接所述頂面與所述底面的側壁，所述側壁與所述底面之間具有小於90度的夾角。
4. 如申請專利範圍第2項所述的重佈線層結構，其中所述導電連接件的一部分嵌合於所述自對準結構的所述凹陷部中，且所述導電層的一部分位於所述自對準結構的所述凹陷部與所述導電連接件之間。
5. 如申請專利範圍第2項所述的重佈線層結構，其中所述自對準結構的所述凹陷部的深度介於所述導電連接件的高度的三分之一至四分之一之間。
6. 如申請專利範圍第1項所述的重佈線層結構，其中所述導電層由彼此接觸的多個導電顆粒所構成，所述多個導電顆粒包括多個金屬奈米顆粒，所述多個金屬奈米顆粒包括銀奈米顆粒、銅銀奈米顆粒、銅奈米顆粒或其組合。
7. 如申請專利範圍第1項所述的重佈線層結構，其中所述自對準結構包括絕緣聚合物，所述絕緣聚合物包括聚醯亞胺、聚氨酯、環氧樹脂、黏合劑或其組合。
8. 一種重佈線層結構的製造方法，包括：在基底上形成接墊；在所述基底上形成介電層，所述介電層具有開口，其暴露出部分所述接墊；藉由第一3D列印技術在所述介電層上形成自對準結構，其中所述自對準結構與所述接墊彼此分離；藉由第二3D列印技術形成導電層，所述導電層自所述接墊延伸且共形覆蓋所述自對準結構的表面；以及在所述自對準結構上形成導電連接件。
9. 如申請專利範圍第8項所述的重佈線層結構的製造方法，其中所述自對準結構包括相對的頂面與底面，所述頂面具有凹陷部，以使所述導電連接件的一部分嵌合於所述自對準結構的所述凹陷部中。
10. 如申請專利範圍第8項所述的重佈線層結構的製造方法，其中藉由所述第二3D列印技術形成所述導電層包括使用導電 墨水，所述導電墨水包括多個金屬奈米顆粒，所述多個金屬奈米顆粒包括銀奈米顆粒、銅銀奈米顆粒、銅奈米顆粒或其組合。