TWI662548B - 資料管理電路 - Google Patents

資料管理電路 Download PDF

Info

Publication number
TWI662548B
TWI662548B TW107102262A TW107102262A TWI662548B TW I662548 B TWI662548 B TW I662548B TW 107102262 A TW107102262 A TW 107102262A TW 107102262 A TW107102262 A TW 107102262A TW I662548 B TWI662548 B TW I662548B
Authority
TW
Taiwan
Prior art keywords
volatile memory
circuit
signal
power supply
data management
Prior art date
Application number
TW107102262A
Other languages
English (en)
Other versions
TW201933362A (zh
Inventor
殷嘉聰
Original Assignee
緯創資通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 緯創資通股份有限公司 filed Critical 緯創資通股份有限公司
Priority to TW107102262A priority Critical patent/TWI662548B/zh
Priority to CN201810111304.3A priority patent/CN110069211B/zh
Priority to US15/951,175 priority patent/US10672462B2/en
Application granted granted Critical
Publication of TWI662548B publication Critical patent/TWI662548B/zh
Publication of TW201933362A publication Critical patent/TW201933362A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/70—Services for machine-to-machine communication [M2M] or machine type communication [MTC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/022—Selective call receivers
    • H04W88/025—Selective call decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種資料管理電路，包括揮發性記憶體、電源供應電路以及訊號接收電路。電源供應電路的輸出端耦接於揮發性記憶體，並且訊號接收電路的輸出端耦接於電源供應電路的輸出端以及揮發性記憶體。電源供應電路用以對揮發性記憶體供電。訊號接收電路用以接收無線控制訊號並輸出對應無線控制訊號的資料清除訊號，以藉由資料清除訊號清除揮發性記憶體所記錄的資料。

Description

資料管理電路
本發明是有關於一種資料管理電路。
多數電腦系統的主機板中包括互補式金屬氧化物半導體隨機存取記憶體（Complementary-Metal-Oxide-Semiconductor Random-Access-Memory，CMOS RAM），用以記錄裝置組態參數、時間及/或基本輸入輸出系統（Basic Input-Output System，BIOS）的設定資料等。為了使CMOS RAM中的資料在電腦系統斷電時能夠繼續保存，現今的主機板常設置有鈕扣電池來在電腦系統斷電時提供CMOS RAM所需的電力。
由於上述的設置方式，當使用者忘記密碼或是BIOS的當前設定無法啟動電腦時，，不論是將鈕扣電池取下或是利用按鈕或是跳線(JUMPER)等方式來清除或重置CMOS RAM，皆必須要將機殼開啟才能作業。然而，這樣的機殼開啟動作費時費力，且容易造成機殼或主機板的損壞。
有鑑於此，本發明提供一種資料管理電路，能夠透過無線控制訊號來重置揮發性記憶體。
本發明的實施例提供一種資料管理電路，包括揮發性記憶體、電源供應電路以及訊號接收電路。電源供應電路的輸出端耦接於揮發性記憶體，並且訊號接收電路的輸出端耦接於電源供應電路的輸出端以及揮發性記憶體。電源供應電路用以對揮發性記憶體供電。訊號接收電路用以接收無線控制訊號並輸出對應無線控制訊號的資料清除訊號，以藉由資料清除訊號清除揮發性記憶體所記錄的資料。
本發明的實施例亦提供一種資料管理電路，用以管理揮發性記憶體，所述揮發性記憶體係由電源供應電路供電。所述資料管理電路包括訊號發射電路以及訊號接收電路。訊號接收電路的輸出端耦接於電源供應電路的輸出端以及揮發性記憶體。訊號發射電路用以產生以及發射無線控制訊號，而訊號接收電路用以接收無線控制訊號並輸出對應無線控制訊號的資料清除訊號，以藉由資料清除訊號清除揮發性記憶體所記錄的資料。
基於上述，本發明實施例所提出的資料管理電路利用無線的控制訊號來傳遞接地訊號至揮發性記憶體的電源接口，以使原用以提供揮發性記憶體電源的電力供應電路無法將電力提供至揮發性記憶體。據此，能夠省去開啓機殼的動作，避免機殼或主機板的損壞，以更加便利的方式來重置揮發性記憶體或清除揮發性記憶體中的資料。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1繪示本發明一實施例的資料管理電路的概要方塊圖。
請參照圖1，資料管理電路100包括揮發性記憶體110、電源供應電路120以及訊號接收電路130，其中電源供應電路120的輸出端O1耦接於揮發性記憶體110的電源接口P以對揮發性記憶體110供給電力，並且訊號接收電路130的輸出端O2耦接於電源供應電路120的輸出端O1以及揮發性記憶體110的電源接口P。特別的是，在上述的連接方式之下，使得訊號接收電路130的輸出端O2與揮發性記憶體110的電源接口P是等電位。
在一些實施例中，揮發性記憶體110、電源供應電路120以及訊號接收電路130例如但不限於是設置於機殼內部，在訊號接收電路130接收到來自機殼外部的無線控制訊號SNL1後，從輸出端O2輸出無線控制訊號SNL1所對應的資料清除訊號，而此資料清除訊號會重置揮發性記憶體110或將揮發性記憶體110中所記錄的資料清除。具體而言，基於揮發性記憶體110的特性，記錄於揮發性記憶體110中的資料在斷電後會消失或重置。因此，在一些實施例中，上述的資料清除訊號例如包括接地訊號，在特定時間段內將輸出接地電位GND的訊號傳送至揮發性記憶體110的電源接口P。
在一些實施例中，揮發性記憶體110為靜態隨機存取記憶體（Static Random-Access-Memory，SRAM）。舉例而言，揮發性記憶體110例如是主機板上用以記錄基本輸入輸出系統（Basic Input-Output System，BIOS）的設定資料的互補式金屬氧化物半導體隨機存取記憶體（Complementary-Metal-Oxide-Semiconductor Random-Access-Memory，CMOS RAM），其可例如外接於南橋晶片或整合於南橋晶片組中，本發明並不在此限。
在其他實施例中，揮發性記憶體110也可以是以靜態隨機存取記憶體或其他種類的揮發性記憶體的其中之一或其組合來實作，本發明並不在此限制。
在一些實施例中，電源供應電路120至少包括電池，以在資料管理電路100無法從外部獲得電力時，能夠持續供給揮發性記憶體110所需的電力。
圖2繪示本發明一實施例的電源供應電路的電路示意圖。
請參照圖2，在一些實施例中，除了電池123之外，電源供應電路120更包括系統電源121以及二極體電路125，由系統電源121以及電池123的至少其中之一來提供揮發性記憶體110所需的電力。舉例而言，當揮發性記憶體110設置於電腦系統的主機板上時，系統電源121所提供的系統電位Vcc（例如，3.33伏特）可例如是來自主機板的電源，而電池123例如是裝設在主機板上的鈕扣電池，提供電位V（例如，3伏特）。在電腦系統開啟時，非揮發性記憶體110的電力可例如由系統電源121提供或由系統電源121與電池123共同提供。然而，當電腦系統關閉時系統電源121也會隨之斷電（例如，提供的電位降至接地電位GND），因此電池123可負責在系統電源121斷電時對揮發性記憶體110供電。
詳細而言，二極體電路125例如包括第一二極體D1以及第二二極體D2，第一二極體D1的第一陽極A1耦接於系統電源121，第二二極體D2的第二陽極A2耦接於電池123的正極，而第一二極體D1與第二二極體D2的陰極C共同耦接於電源供應電路120的輸出端O1。在一些實施例中，電池123的負極接地，但本發明並不在此限制。
圖3繪示本發明一實施例的訊號接收電路的概要方塊圖。
請參照圖3，訊號接收電路130包括接收器131以及解碼器133，其中接收器131的輸出端耦接於解碼器133的輸入端，並且解碼器133的輸出端耦接於訊號接收電路130的輸出端O2。
在一些實施例中，接收器131例如接收來自訊號發射電路（未繪示於圖3）的無線控制訊號SNL1，而解碼器133例如對此無線控制訊號SNL1進行解碼操作以產生資料清除訊號SNL2，並且由輸出端O2輸出資料清除訊號SNL2。舉例而言，接收器131例如用以接收紅外線頻段的無線控制訊號SNL1。因此，使用者可例如利用紅外線頻段的訊號發射電路（例如，紅外線遙控器等）來對包括接地訊號的資料清除訊號SNL2進行編碼操作，以產生並發射類比格式的無線控制訊號SNL1。在接收器131接收到類比無線控制訊號SNL1後，將其轉換為數位格式的無線控制訊號SNL1並交由解碼器133進行解碼操作。解碼器133例如會對此數位無線控制訊號SNL1執行對應於訊號發射電路的編碼操作的解碼操作，以產生包括接地訊號的資料清除訊號SNL2，並由輸出端O2輸出資料清除訊號SNL2。
必須一提的是，本發明並不在此限制上述無線控制訊號SNL1的頻段或格式。在其他實施例中，無線控制訊號SNL1也可藉由藍芽（Bluetooth）訊號、近場通訊（Near-Field Communication，NFC）訊號或其他任意頻段的數位或類比訊號來實作。
特別是，藉由上述的編解碼操作能夠確保所接收的無線控制訊號SNL1是以重置揮發性記憶體110為目的所發送的訊號，有效的避免資料管理電路100的誤操作。
請回到圖1，根據前述段落的介紹，當訊號發射電路130接收到無線控制訊號SNL1後，會從輸出端O2輸出對應於此無線控制訊號SNL1的資料清除訊號SNL2，而在揮發性記憶體110接收到的資料清除訊號SNL2中包括的接地訊號的特定時間段內，揮發性記憶體110的電源接口P的電位為接地電位GND，因此電源供應電路120將無法對揮發性記憶體110供電。如此一來，揮發性記憶體110中的資料將會被清除或重置。
此外，在一些實施例中，為了進一步避免誤操作而導致揮發性記憶體110中的資料在非使用者意願的情形下被清除或重置，資料管理電路100更包括開關控制電路，以控制訊號接收電路130的輸出端O2與電源供應電路120的輸出端O1以及揮發性記憶體110的電源接口P之間的導通狀態。
圖4繪示本發明一實施例的資料管理電路的電路示意圖。
請參照圖4，在一些實施例中，資料管理電路100除了前述段落所介紹的揮發性記憶體110、電源供應電路120以及訊號接收電路130之外，更包括開關控制電路140以及濾波電路150。
如圖4所示，開關控制電路140耦接於訊號接收電路130與揮發性記憶體110之間，亦耦接於訊號接收電路130與電源供應電路120之間。當開關控制電路140導通（關閉）時，訊號接收電路130的輸出端O2與揮發性記憶體110的電源接口P之間為通路，資料清除訊號SNL2能夠傳遞至電源接口P，也就是輸出端O2與電源接口P可視為等電位；反之，當開關控制電路140不導通（開啓）時，訊號接收電路130的輸出端O2與揮發性記憶體110的電源接口P之間為斷路，資料清除訊號SNL2無法傳遞至電源接口P。在一些實施例中，開關控制電路是藉由滑動開關、跳線或其他手動開關的其中之一或組合來實作，但本發明並不在此限。
另一方面，濾波電路150耦接於電源供應電路120以及揮發性記憶體110之間，亦耦接於電源供應電路120以及訊號接收電路130之間。在一些實施例中，濾波電路150由電阻R1與電容C1所組成，其中電阻R1的第一端耦接於電源供應電路120的輸出端O1，電阻R1的第二端耦接於電容C1的第一端，而電容C1的第二端接地。據此，濾波電路150可例如提供保護機制，以避免電源供應電路120後端的元件因為偶發的過大電流而造成損壞。所屬技術領域具備通常知識者當可對濾波電路150有基本的認識與了解，故在此不再贅述。
請參照圖4，當資料管理電路100的使用者欲透過無線控制訊號SNL1來重置揮發性記憶體110時，可例如是手動地將開關控制電路140關閉，以導通訊號接收電路130的輸出端O2與揮發性記憶體110的電源接口P。據此，訊號接收電路130所產生的資料清除訊號SNL2能夠使揮發性記憶體110的電源接口P的電位至少在資料清除訊號SNL2中的接地訊號的特定時間段內等於接地電位GND，造成電源供應電路120無法對揮發性記憶體110供電。如此一來，揮發性記憶體110中的資料將會被清除或重置。
反之，當資料管理電路100的使用者沒有想要透過無線控制訊號SNL1來重置揮發性記憶體110時，可例如是讓開關控制電路140保持開啓狀態，以斷路訊號接收電路130的輸出端O2與非揮發性記憶體110的電源接口P。據此，揮發性記憶體110能夠接收來自系統電源121以及電池123的至少其中之一的電力。
圖5繪示本發明一實施例的資料管理電路的概要方塊圖。
請參照圖5，資料管理電路200用以管理揮發性記憶體VM，而揮發性記憶體VM可由電源供應電路PWR供電。詳細來說，資料管理電路200包括訊號接收電路210以及訊號發射電路220，電源供應電路PWR的輸出端O1耦接於揮發性記憶體VM的電源接口P以對揮發性記憶體VM供給電力，並且訊號接收電路210的輸出端O2耦接於電源供應電路PWR的輸出端O1以及揮發性記憶體VM的電源接口P。
在圖5實施例中，揮發性記憶體VM、電源供應電路PWR、訊號接收電路210以及訊號發射電路220分別是類似於前述段落所介紹的揮發性記憶體110、電源供應電路120、訊號接收電路130以及訊號發射電路，故在此不再贅述。
在一些實施例中，資料管理電路200的訊號接收電路210與訊號發射電路220分別位於機殼CS的內部與外部。詳細來說，揮發性記憶體VM、電源供應電路PWR以及訊號接收電路210皆設置於機殼CS的內部，而訊號發射電路220是位於機殼CS的外部。因此，使用者可例如藉由機殼CS外部的訊號發射電路220來產生並發射無線控制訊號WS。在一實施例中，訊號發射電路220產生無線控制訊號WS的方式是類似於前述段落所介紹無線控制訊號SNL1的產生方式，即訊號發射電路220藉由進行編碼操作來產生無線控制訊號WS並且發射所產生的無線控制訊號WS。在訊號接收電路210接收到無線控制訊號WS後，例如藉由對無線控制訊號WS進行對應訊號發射電路220的編碼操作的解碼操作，以產生資料清除訊號，而此資料清除訊號會重置揮發性記憶體VM或將揮發性記憶體VM中所記錄的資料清除。
據此，藉由資料管理電路200，使用者能夠利用機殼CS外部的訊號發射電路220來發射無線控制訊號WS至機殼CS內部的訊號接收電路210，以透過訊號接收電路210來重置揮發性記憶體VM或清除揮發性記憶體VM中的資料。這樣的清除方式無需打開機殼，進而避免機殼或是主機板的損壞。
值得一提的是，本發明並不在此限制無線控制訊號WS的頻段或格式。舉例而言，無線控制訊號WS可以是紅外線無線控制訊號WS、藍芽無線控制訊號WS、近場通訊無線控制訊號或其他任意頻段或協定的無線控制訊號。
綜上所述，本發明實施例所提出的資料管理電路利用無線的控制訊號來傳遞接地訊號至揮發性記憶體的電源接口，以使原用以提供揮發性記憶體電源的電力供應電路無法將電力提供至揮發性記憶體。據此，能夠省去開啓機殼的動作，避免機殼或主機板的損壞，以更加便利的方式來重置揮發性記憶體或清除揮發性記憶體中的資料。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200‧‧‧資料管理電路
110、VM‧‧‧揮發性記憶體
120、PWR‧‧‧電源供應電路
121‧‧‧系統電源
123‧‧‧電池
125‧‧‧二極體電路
130、210‧‧‧訊號接收電路
131‧‧‧接收器
133‧‧‧解碼器
140‧‧‧開關控制電路
150‧‧‧濾波電路
220‧‧‧訊號發射電路
A1‧‧‧第一陽極
A2‧‧‧第二陽極
C‧‧‧陰極
C1‧‧‧電容
CS‧‧‧機殼
D1‧‧‧第一二極體
D2‧‧‧第二二極體
GND‧‧‧接地電位
O1、O2‧‧‧輸出端
P‧‧‧電源接口
R1‧‧‧電阻
SNL1、WS‧‧‧無線控制訊號
SNL2‧‧‧資料清除訊號
Vcc、V‧‧‧電位
圖1繪示本發明一實施例的資料管理電路的概要方塊圖。 圖2繪示本發明一實施例的電源供應電路的電路示意圖。 圖3繪示本發明一實施例的訊號接收電路的概要方塊圖。 圖4繪示本發明一實施例的資料管理電路的電路示意圖。 圖5繪示本發明一實施例的資料管理電路的概要方塊圖。

Claims (10)

  1. 一種資料管理電路，包括： 一揮發性記憶體； 一電源供應電路，其輸出端耦接於該揮發性記憶體，用以對該揮發性記憶體供電；以及 一訊號接收電路，其輸出端耦接於該電源供應電路的該輸出端以及該揮發性記憶體， 其中該訊號接收電路用以接收一無線控制訊號並輸出對應該無線控制訊號的一資料清除訊號，以藉由該資料清除訊號清除該揮發性記憶體所記錄的資料。
  2. 如申請專利範圍第1項所述的資料管理電路，其中該揮發性記憶體為互補式金屬氧化物半導體隨機存取記憶體，並且耦接於一南橋晶片。
  3. 如申請專利範圍第2項所述的資料管理電路，其中該揮發性記憶體用以記錄一基本輸入輸出系統的設定資料。
  4. 如申請專利範圍第1項所述的資料管理電路，其中該電源供應電路包括一電池以及一系統電源，其中該電池以及該系統電源的至少其中之一用以對該揮發性記憶體供電。
  5. 如申請專利範圍第4項所述的資料管理電路，其中該電源供應電路更包括： 一二極體電路，包括一第一陽極、一第二陽極以及一陰極，其中該第一陽極耦接於該系統電源，該第二陽極耦接於該電池的正極，並且該陰極耦接於該揮發性記憶體。
  6. 如申請專利範圍第1項所述的資料管理電路，其中該訊號接收電路包括： 一接收器，用以接收該無線控制訊號；以及 一解碼器，用以對該無線控制訊號進行一解碼操作以輸出該資料清除訊號。
  7. 如申請專利範圍第1項所述的資料管理電路，更包括： 一開關控制電路，用以控制該訊號接收電路的輸出端與該電源供應電路的該輸出端以及該揮發性記憶體之間的一導通狀態， 其中該開關控制電路的輸入端耦接於該訊號控制電路的該輸出端，並且該開關控制電路的輸出端耦接於該電源供應電路的該輸出端以及該揮發性記憶體。
  8. 如申請專利範圍第1項所述的資料管理電路，其中該資料清除訊號包括一接地訊號。
  9. 如申請專利範圍第1項所述的資料管理電路，其中該揮發性記憶體、該電源供應電路以及該訊號接收電路用以設置於一機殼內部。
  10. 一種資料管理電路，用以管理一揮發性記憶體，其中該揮發性記憶體由一電源供應電路供電，所述資料管理電路包括： 一訊號發射電路，用以產生以及發射一無線控制訊號；以及 一訊號接收電路，其輸出端耦接於該電源供應電路的輸出端以及該揮發性記憶體，用以接收該無線控制訊號並輸出對應該無線控制訊號的一資料清除訊號，以藉由該資料清除訊號清除該揮發性記憶體所記錄的資料。
TW107102262A 2018-01-23 2018-01-23 資料管理電路 TWI662548B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107102262A TWI662548B (zh) 2018-01-23 2018-01-23 資料管理電路
CN201810111304.3A CN110069211B (zh) 2018-01-23 2018-02-05 数据管理电路
US15/951,175 US10672462B2 (en) 2018-01-23 2018-04-12 Data management circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107102262A TWI662548B (zh) 2018-01-23 2018-01-23 資料管理電路

Publications (2)

Publication Number Publication Date
TWI662548B true TWI662548B (zh) 2019-06-11
TW201933362A TW201933362A (zh) 2019-08-16

Family

ID=67299541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107102262A TWI662548B (zh) 2018-01-23 2018-01-23 資料管理電路

Country Status (3)

Country Link
US (1) US10672462B2 (zh)
CN (1) CN110069211B (zh)
TW (1) TWI662548B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2022004797A (es) * 2019-10-25 2022-05-16 Quip Nyc Inc Un sistema de cepillo de dientes.
CN117520253B (zh) * 2024-01-08 2024-04-19 长城信息股份有限公司 一种飞腾平台清除cmos的方法、电子设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6691068B1 (en) * 2000-08-22 2004-02-10 Onwafer Technologies, Inc. Methods and apparatus for obtaining data for process operation, optimization, monitoring, and control
TW200532407A (en) * 2004-01-30 2005-10-01 Tokyo Electron Ltd Method and apparatus for determining chemistry of part's residual contamination
TWI352281B (en) * 2007-04-30 2011-11-11 Wistron Corp Method for judging a rebooting action of a compute
CN102521167A (zh) * 2011-12-18 2012-06-27 西安安智科技有限公司 Usb电子信息防泄密存储设备及方法
CN103763110A (zh) * 2014-01-03 2014-04-30 熊猫电子集团有限公司 一种用于通信设备参数清除的装置
US20150169226A1 (en) * 2013-12-17 2015-06-18 Xipeng Shen Technologies for persistent memory programming

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6253319B1 (en) * 1998-10-22 2001-06-26 Compaq Computer Corporation Method and apparatus for restoring a computer to a clear CMOS configuration
US7007077B1 (en) * 2000-09-06 2006-02-28 Hitachi, Ltd. Remote maintenance method of an information processing apparatus
TW561336B (en) * 2002-06-21 2003-11-11 Via Tech Inc Detection circuit and method of clearing bios configuration memory for computer main board
TWI283342B (en) * 2005-04-29 2007-07-01 Quanta Comp Inc Wireless control system
US8756390B2 (en) * 2005-12-05 2014-06-17 International Business Machines Corporation Methods and apparatuses for protecting data on mass storage devices
US8788850B1 (en) * 2009-01-22 2014-07-22 Marvell International Ltd. Systems and methods for using a security circuit to monitor a voltage of an integrated circuit to counter security threats to the integrated circuit
CN201796331U (zh) * 2010-02-04 2011-04-13 映泰股份有限公司 系统设定储存器的外控式重置电路
CN101916233B (zh) * 2010-09-14 2013-04-10 湖南源科高新技术有限公司 计算机的数据清除方法和计算机
CN102456404A (zh) * 2010-10-21 2012-05-16 群联电子股份有限公司 非易失性存储器存储装置、存储器控制器与数据存储方法
TWI464746B (zh) * 2012-03-30 2014-12-11 Wistron Corp 記憶體之清除電路
US20140365743A1 (en) * 2013-06-11 2014-12-11 Seagate Technology Llc Secure Erasure of Processing Devices
CN104932653A (zh) * 2015-06-18 2015-09-23 常州工学院 一种计算机开机启动管理控制系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6691068B1 (en) * 2000-08-22 2004-02-10 Onwafer Technologies, Inc. Methods and apparatus for obtaining data for process operation, optimization, monitoring, and control
TW200532407A (en) * 2004-01-30 2005-10-01 Tokyo Electron Ltd Method and apparatus for determining chemistry of part's residual contamination
TWI352281B (en) * 2007-04-30 2011-11-11 Wistron Corp Method for judging a rebooting action of a compute
CN102521167A (zh) * 2011-12-18 2012-06-27 西安安智科技有限公司 Usb电子信息防泄密存储设备及方法
US20150169226A1 (en) * 2013-12-17 2015-06-18 Xipeng Shen Technologies for persistent memory programming
CN103763110A (zh) * 2014-01-03 2014-04-30 熊猫电子集团有限公司 一种用于通信设备参数清除的装置

Also Published As

Publication number Publication date
CN110069211A (zh) 2019-07-30
TW201933362A (zh) 2019-08-16
US10672462B2 (en) 2020-06-02
US20190228819A1 (en) 2019-07-25
CN110069211B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
TWI662548B (zh) 資料管理電路
TWI505700B (zh) 可插拔電子裝置及決定可插拔電子裝置所輸出之資料的方法
CN108183807B (zh) 服务器的远程控制系统
KR102391940B1 (ko) 전자 장치 및 전자 장치의 이어폰 삽입 오인식 방지 방법
US11023030B2 (en) Electronic device and control method thereof
US20220256928A1 (en) Electronic cigarette having electronic child lock and controlling method thereof
WO2014049686A1 (ja) Ｈｄｍｉ装置、通信システムおよびホットプラグ制御方法
TWI574149B (zh) 介面供電電路
US8970175B2 (en) Charging circuit employing a southbridge microchip to control charging when the electronic apparatus is shut down
JP2006262610A (ja) 電源回路
TWI473386B (zh) 備用電池充電電路
US9207697B2 (en) Control chip and connection module utilizing the same
US6724678B2 (en) Nonvolatile semiconductor memory unit
TW201312568A (zh) Cmos晶片資訊抹除電路
CN110716757B (zh) 开机装置、电源管理芯片及电子设备
WO2019015110A1 (zh) 芯片烧录电路及系统
US20120092044A1 (en) Circuit for swapping a memory card in an electronic device
TWI593211B (zh) 控制電路及應用該控制電路的電子裝置
CN106788360B (zh) 一种复位电路
CN104090854A (zh) 一种安全进行笔记本硬盘数据销毁的方法
KR20080025503A (ko) 메모리카드가 장착되는 전자장치 및 그의 메모리카드 리셋방법
WO2016138834A1 (zh) 密钥设备、数据转接装置、组件和系统及设备启动方法
CN108897553B (zh) 芯片烧写工装、系统、芯片烧写方法及装置
US20180348835A1 (en) Electronic device and method of controlling the same
TWI594609B (zh) 受話器控制電路及具有該控制電路的可攜帶型電子裝置