TWI656777B - 用於高速全雙工數據傳輸之回音消除 - Google Patents

用於高速全雙工數據傳輸之回音消除 Download PDF

Info

Publication number
TWI656777B
TWI656777B TW104110752A TW104110752A TWI656777B TW I656777 B TWI656777 B TW I656777B TW 104110752 A TW104110752 A TW 104110752A TW 104110752 A TW104110752 A TW 104110752A TW I656777 B TWI656777 B TW I656777B
Authority
TW
Taiwan
Prior art keywords
data
differential nodes
capacitors
loop
echo cancellation
Prior art date
Application number
TW104110752A
Other languages
English (en)
Other versions
TW201545522A (zh
Inventor
吳啟明
雷愷
宋飛
周凱
安基仲
吳智
旻奎 金
Original Assignee
美商萊迪思半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商萊迪思半導體公司 filed Critical 美商萊迪思半導體公司
Publication of TW201545522A publication Critical patent/TW201545522A/zh
Application granted granted Critical
Publication of TWI656777B publication Critical patent/TWI656777B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1461—Suppression of signals in the return path, i.e. bidirectional control circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本發明係關於提供一種用於高速全雙工數據傳輸之回音消除之系統、裝置及方法，本發明之實施例包含一第一組差分節點，用以獲得接收數據及傳輸數據；一第二組差分節點，用以獲得傳輸數據；以及一減法迴路，用以獲得來自第一組及第二組差分節點之數據，所述的減法迴路包含複數個電容器，以接收分別來自第一組及第二組差分節點之數據；以及一終端迴路，其提供直流終端電壓，以自第一組差分節點數據減除第二組差分節點數據，以利消除自第一組差分節點所接收數據之回音。

Description

用於高速全雙工數據傳輸之回音消除
本發明係關於一種電子電路，特別係關於消除回音之類比電路。
於雙向傳輸/接收數據設備中，有效的回音消除機制是將所接收到的數據分割為可傳送的接收數據。乙太網路回音消除(Ethernet echo cancellation)技術為高速回音消除方法之一，其可數位地消除回音信號，如採用類比/數位轉換器(analog-to-digital convertor,ADC)，以轉換輸入數據，且數位輸出端經回音消除後可得最佳化。上述之解決方案因採用類比/數位轉換器，而受限於速度和頻寬之限制。
本發明係關於提供一種用於高速全雙工數據傳輸之回音消除之系統、裝置及方法。本發明之實施例包含一第一組差分節點，用以獲得接收數據及傳輸數據；一第二組差分節點，用以獲得傳輸數據；以及一減法迴路，用以獲得來自第一組及第二組差分節點之數據。所述的減法迴路包含複數個電容器，以接收分別來自第一組及第二組差分節點之數據；以及一終端迴路，其提供直流終端電壓，以自第一組差分節點數據減除第二組差分節點數據，以利消除自第一組差分節點所接收數據之回音。
100‧‧‧電路
101‧‧‧第一終端迴路
102‧‧‧第一驅動器
103‧‧‧第二終端迴路
104‧‧‧第二驅動器
105‧‧‧電容器
106‧‧‧電容器
107‧‧‧電容器
108‧‧‧電容器
109‧‧‧輸入終端
110‧‧‧濾波迴路
150‧‧‧電纜
210‧‧‧遠端元件
211‧‧‧第一驅動器/終端迴路
212‧‧‧第二驅動器/終端迴路
213‧‧‧等化器
214‧‧‧混合變壓器
220‧‧‧類比減法器
txop_f‧‧‧節點
txon_f‧‧‧節點
txpf‧‧‧節點
txnf‧‧‧節點
tp1p_d‧‧‧節點
tp1n_d‧‧‧節點
401n‧‧‧電容器
402p‧‧‧電容器
411‧‧‧終端電阻
451‧‧‧緩衝器
tp2p‧‧‧節點
tp2n‧‧‧節點
txp‧‧‧節點
txn‧‧‧節點
tp2p_d‧‧‧節點
tp2n_d‧‧‧節點
n1p‧‧‧節點
n1n‧‧‧節點
outp‧‧‧節點
outn‧‧‧節點
190‧‧‧類比減法器
200‧‧‧裝置
250‧‧‧近端元件
251‧‧‧近端驅動器/終端迴路
252‧‧‧第二驅動器/終端迴路
253‧‧‧等化器
254‧‧‧混合變壓器
260‧‧‧類比減法器
txop_n‧‧‧節點
txon_n‧‧‧節點
310‧‧‧圖像
320‧‧‧圖像
330‧‧‧圖像
400‧‧‧類比減法器
401p‧‧‧電容器
402n‧‧‧電容器
412‧‧‧終端電阻
510‧‧‧響應曲線
520‧‧‧響應曲線
602‧‧‧步驟
604‧‧‧步驟
606‧‧‧步驟
608‧‧‧步驟
716‧‧‧唯讀記憶體
720‧‧‧接收器/傳送器
724‧‧‧輸入裝置
730‧‧‧電源
600‧‧‧程序
700‧‧‧裝置(或系統)
702‧‧‧匯流排或內連結
704‧‧‧處理器
712‧‧‧主記憶體
718‧‧‧非揮發性記憶體
722‧‧‧連接埠
726‧‧‧輸出裝置
205‧‧‧電纜
第一圖係根據本發明實施例顯示回音消除電路。
第二圖係根據本發明實施例顯示全雙工設備之回音消除電路。
第三圖係根據本發明實施例顯示第一驅動器上升/下降時間與第二驅動器上升/下降時間不匹配之可能態樣。
第四圖係根據本發明實施例顯示減法器之示意圖。
第五圖係根據本發明實施例顯示濾波迴路之交流響應曲線。
第六圖係根據本發明實施例顯示回音消除之流程圖。
第七圖係根據本發明實施例顯示回音消除之邏輯電路圖。
藉由參考下列詳細敘述，將可以更快地瞭解上述觀點以及本發明之優點，並且藉由下面的描述以及附加圖式，更容易了解本發明之精神。
本發明將以較佳之實施例及觀點加以詳細敘述。下列描述提供本發明特定的施行細節，俾使閱者徹底瞭解這些實施例之實行方式。然該領域之熟習技藝者須瞭解本發明亦可在不具備這些細節之條件下實行。此外，文中不會對一些已熟知之結構或功能或是作細節描述，以避免各種實施例間不必要相關描述之混淆，以下描述中使用之術語將以最廣義的合理方式解釋，即使其與本發明某特定實施例之細節描述一起使用。
參閱第一圖，該圖係根據本發明實施例顯示回音消除之電路圖。回音消除電路圖(以下簡稱該電路)100包含一第一終端迴路101、一第一驅動器102、一第二終端迴路(亦稱虛擬迴路)103、一第二驅動器(亦稱虛擬驅動器)104、複數個電容器105-108、濾波迴路110以及濾波迴路110之輸入終端(終端迴路)109。
於一實施例中，藉由電纜150以獲得接收數據(reception data)，同時地，傳輸數據(transmission data)得藉由第一驅動器102及第一終端迴路101以維持位準，其中，第一終端迴路101與纜線150之阻抗相匹配，以消除潛在的反射訊號。接收數據於差分節點tp2p與tp2n上被接收。傳輸數據自節點txp與txn起，由第一驅動器102及第二驅動器104所驅動，傳輸數據可於差分節點(differential node)tp2p(正極)與tp2n(負極)上被接收，抑或是，經第二驅動器104及第二終端迴路103，於差分節點tp2p_d與tp2n_d上被接收。
於此實施例中，本發明採用一類比電容減法器(analog capacitor substractor)以執行類比回音消除，其不同於習知技術以類比/數位轉換器(analog-to-digital convert)或數位訊號處理器(digital signal processor)為解決技術手段。類比減法器190包含複數個電容器105-108以及終端迴路109。於此實施例中，電容器105之位準與電容器106位準相同，電容器105及106接收來自節點tp2p_d與tp2n_d的傳輸數據(虛擬)；電容器107之位準與電容器108位準相同，電容器107及108接收來自節點tp2p與tp2n的傳輸數據。
電容器105及107之輸出端耦接至節點n1p，電容器106及108耦接至節點n1n。輸入終端109提供直流電壓(vcm)至節點n1p及n1n，於節點n1p及n1n上，傳輸資/接收之組合數據訊號中扣除模擬傳輸訊號，可得為消除回音後的接收數據，如：經電纜150所獲得的數據。於此實施例中，濾波器109耦接於節點n1p及n1n，以過濾短時脈衝波形干擾(glitch)，舉例而言，短時脈衝波形干擾係來自第一驅動器102與第二驅動器104間之差異。
第二圖係根據本發明之一實施例顯示全雙工設備之回音消除電路。於此實施例中，設備200包含遠端元件210(如接收元件)以及近端元件250(如傳輸元件)，電纜205耦合於遠端元件210及近端元件250之間，於遠端元件及近端元件之間進行通訊。本文所述之「全雙工(full duplex)」設備係表示數據雙向(bi-direction)傳輸，全雙工設備無須透過混合變壓器，以將傳輸數據饋通至接收數據，抵銷自另一元件之回音。
遠端元件210包含第一驅動器與終端迴路211、第二驅動器與終端迴路212、濾波器213、混合變壓器214以及類比減法器220。相似地，近端元件250包含第一驅動器與終端迴路251、第二驅動器與終端迴路252、濾波器253、混合變壓器254以及類比減法器260。
於此實施例中，遠端元件210之分析與計算係與近端元件21相互對稱。以近端元件250而言，近端驅動器與終端迴路251以及第二驅動器與終端迴路252具有共同輸入來源-V(節點txp與txn)，位於節點txop_n及txon_n上的信號等同於位於節點tp2_d及tp2n_d的信號。
以全雙工傳輸數據之配置而言，例如設備200，無法直接正常獲得節點txop_n及txon_n上的信號，本發明之實施例係採用所述之虛擬驅動器及終端迴路以獲得其間接信號。
混合變壓器254得調節節點txop_n和txon_n上的信號，混合變壓器254之輸出端tp2p與tp2n以及虛擬變壓器與終端迴路252係作為類比減法器260之輸入端，類比減法器260之輸出端n1p與n1n為已消除回音之數據，其等同於遠端第一驅動器與終端迴路211(txop_f與txon_f)與電纜205所流失數據之乘積。
於此實施例中，倘若第一驅動器與第二驅動器不相匹配，亦表示第一迴路與第二迴路不相匹配，因此，txop_n及txon_n的上升時間與下降時間 相異於tp2p_d及tp2n_d的上升時間與下降時間。
第三圖係根據本發明實施例顯示第一驅動器/終端迴路與第二驅動器/終端迴路間之上升/下降時間之不匹配可能性。復參閱第二圖，圖像310顯示txop_n及txon_n的上升/下降時間與tp2p_d及tp2n_d的上升/下降時間相匹配，因此，回音消除殘餘值為零。
如圖像320及330所示，由於txop_n及txon_n的上升/下降時間與tp2p_d及tp2n_d的上升/下降時間不相匹配，因而存在回音消除殘餘。回音消除殘餘包含短時脈衝波形干擾(glitch)，於一些實施例中，濾波器可過濾掉這些干擾，舉例而言，當這些干擾處於高頻狀態時，其相對應之濾波器能減弱其信號。
第四圖係根據本發明之實施例顯示類比減法器。於此實施例中，減法器400應用於第二圖之設備200中，減法器400包含電容器401n、401p、402p、402n，其分別接收tp2n_d、tp2p_d、tp2p、tp2n的信號，減法器400更包含終端電阻411，以接收來自電容器401p及402n之信號，以及包含終端電阻412，以接收來自電容器401n及402p之信號。於一些實施例中，電容器401p之位準與電容器401n之位準相同，電容器402p之位準與電容器402n之位準相同；電容器401p及402p之位準可為相同，亦可不相同。
復參閱第二圖，信號tp1及tp2之方程式可表示為：V(tp2p,tp2n)=V(txop_f,txon_f)＊Gcl+V(txop_n,txon_n)+vrn
V(tp1p,tp1n)=V(txop_n,txon_n)＊Gcl+V(txop_f,txon_f)+vrf
(Gcl為電纜205所流失，Vrn為近端元件250之近端殘餘值，Vrf為遠端元件210之遠端殘餘值。)
減法器400之轉換函數可表示為：
於此實施例中，C0為電容器401n和401p之電容值，C1為電容器402p和402n之電容值，Zcm為電阻411和412之阻抗值，上述方程式可視為濾波器(未顯示於圖中)之輸入終端。
濾波器450包含緩衝器451以及電容器(outp及outn)，緩衝級(buffer stage)具有已扣除之信號。於一些實施例中，濾波器450包含一線形等化 器/均衡器(linear equalizer)，以增強信號以及過濾掉回音雜訊。本發明之實施例中，濾波器450可為帶通濾波器(band-pass filter,BPF)或低通濾波器(low-pass filter,LPF)。
第五圖係根據本發明實施例顯示濾波器之交流電響應曲線。於一些實施例中，交流電響應曲線510及520可表示為第四圖濾波器450之響應曲線，倘若濾波器為低通濾波器，則響應曲線為510；若濾波器為帶通濾波器，則響應曲線為520，濾波器提供訊號頻寬(signal bandwidth)內之增益，以及消除訊號寬頻之高頻衰減(attenuation in high frequency)。
復參閱第二圖近端元件210，位於節點outp及outn之信號得由下列方程式所描述之：
(Hifilter為濾波器之轉換函數；Vrn係由Hfilter減弱(Vrn can be attenuated by Hfilter)；V(txop_f,txon_f)＊Gcl得增大。)
第六圖係根據本發明實施例顯示回音消除之流程圖。本文所述之流程提供不同步驟之示例。雖揭示特定順序及序列，除非另外指定，可更動流程之步驟順序。因此，所述之流程僅為示例性，且該流程得由不同順序步驟以執行之，甚至一些步驟可同時並行。除此之外，並非每一執行包含相同步驟，故本文所述之實施例可能忽略一或多個步驟。本發明亦包含其他步驟流程。
程序600包含下列操作步驟：於第一組差分節點接收傳輸數據與接收數據(步驟602)，以及，於第二組差分節點上接收傳輸數據(步驟604)。傳輸數據及接收數據包含至少一高清晰音效或視頻數據，於一些實施例中，於第一組和第二組差分節點上所接收到的傳輸數據，係分別來自第一及第二驅動器。
於減法迴路(subtraction circuit)中，接收來自第一組差分節點及第二組差分節點之數據(步驟606)，如前所述，減法迴路接收分別來自第一組和第二組差分節點之數據，減法迴路更包含一終端迴路，其提供交流終端電壓，以自第一組差分節點數據減除第二組差分節點數據，以利消除第一組差分節點之接收數據之回音。
接收來自第一組及第二組差分節點之數據，在減法器中被實質等化(步驟608)。於某些實施例中，於第一組及第二組差分節點上所接收到之數據， 於減法迴路中被等化或均衡，以補償電纜所流失的接收數據。
第七圖係根據本發明實施例顯示回音消除之邏輯電路之裝置或系統，說明書未提及之習知元件及標準未顯示於此圖中。於一些實施例中，該裝置或系統700(以下簡稱該裝置)包含一匯流排或內連接702或其他用以傳播數據之元件。該裝置700包含一處理元件，如一或多個處理器704，其耦合至內連接702，以處理資訊。處理器704包含一或多個實體處理器以及一或多個邏輯處理器。第七圖所示之單一內連接702係用以簡化圖式，熟知本發明領域之通常知識者應當理解，本發明之內連接或匯流排不侷限於圖式所示，得更動為其他種類及其連接方式，圖式之內連接702係抽象表達任一或多個獨立實體匯流排、點對點連接方式、或藉由適當的橋接、配接器或控制器以相連接。
於一些實施例中，該裝置700更包含一主記憶體712，用以存取數據和指令，其可由處理器704所執行，主記憶體712包含RAM(隨機存取記憶體)或其他動態存取設備或元件。RAM記憶體更包含DRAM(動態隨機存取記憶體)。於一些實施例中，該裝置的記憶體更包含暫存器或其他特定目的之記憶體。
該裝置包含ROM(唯讀記憶體)716或其他動態存取設備或元件，以存取動態數據及命令，以供處理器704執行之。該裝置700包含一或多個非揮發性記憶記憶體718，如快閃記憶體、硬碟或固態驅動器。
一或多個傳送器或接收器720亦可耦接至內連接702，於一些時實施例中，傳送器或接收器720可耦接至一或多個連接埠722，其包含HDMI(高畫質清晰度多媒體介面)連接埠、MHL(移動高清晰連接)連接埠、DVI(互動式數位視訊)連接埠等諸如此類。
於某些實施例中，該裝置700包含一或多個輸入裝置724，如鍵盤、滑鼠、觸控墊、語音命令辨識、手勢辨識或其他可供輸入至計算系統之裝置。該裝置700更包含輸出裝置726，其耦接至內連接702，於一些實施例中，輸出裝置726為顯示器，其可為液晶顯示器(LCD)或任一顯示裝置，以顯示相關訊息及內容至使用者知悉。於一些實施例中，輸出裝置726包含觸控螢幕，其亦可作為輸入裝置之一部分。於一些實施例中，輸出裝置726可為或包含音訊設備，如麥克風，以提供音訊數據。該裝置700亦包含電源裝置730，其包含電源供應器、電池、太陽能電池、染料電池或其他可供應或產生電源之系統或裝置，由電源裝置730所供應之電源，得依照實際所需以分配至該裝置700之所 有元件。
上述之目的在於解釋，各種特定細節係為了提供對於本發明之徹底理解。熟知本發明領域之通常知識者應可實施本發明，而無需其中某些特定細節。在其他實施例中，習知的結構及裝置並未顯示於方塊圖中。在圖式元件之間可能包含中間結構。所述的元件可能包含額外的輸入和輸出，其並未詳細描繪於附圖中。
本發明包含各種處理程序，該處理程序得以硬碟元件加以執行，或內嵌於電腦可讀取指令中，其可形成一般或特殊目的且具有編程指令的處理器或邏輯電路，以執行程序，除此之外，該程序亦得由硬體及軟體之組合加以執行。
本發明之部分提供電腦程式產品，其包括具有儲存指令之非暫態之電腦可讀取媒體，其電腦程式(或其他電子元件)係根據本發明以執行處理程序。電腦可讀取媒體可包括不侷限於軟性磁碟片、光學磁碟片、CD-ROMs、ROMs、RAMs、EPROMs、EEPROMs、磁體或光卡、快閃記憶體、或其他類型可適用於存取電子指令之媒體/電腦可讀取媒體。另外，本發明亦可下載作為電腦程式產品，其中該程式可由遠端電腦傳送至所指定的電腦。
用基本形式來描述方法，在未脫離本發明範疇下，任一方法或訊息得自程序中增加或刪除，熟知該項技術領域之通常知識者應可進一步改良或修正本發明，特定實施方式僅用以說明，非限制本發明。
若文中有一元件“A”耦接(或耦合)至元件“B”，元件A可能直接耦接(或耦合)至B，亦或是經元件C間接地耦接(或耦合)至B。若說明書載明一元件、特徵、結構、程序或特性A會導致一元件、特徵、結構、程序或特性B，其表示A至少為B之一部分原因，亦或是表示有其他元件、特徵、結構、程序或特性協助造成B。在說明書中所提到的“可能”一詞，其元件、特徵、程序或特性不受限於說明書中；說明書中所提到的數量不受限於“一”或“一個”等詞。
本文所述之「一實施例」或「一個實施例」意指被包含在至少一實施例中的實施例所述之一特定特徵、結構和特性。因此，本文各處之語句「在一實施例」或「在一個實施例」不一定意指相同實施例，但可能指向同一實施例。此外，由本文所揭示之內容可知，在一或多個實施例中，如熟知該項技術領域之通常知識者所知，特定的特徵、結構或特性可以用任何適當方式結合。

Claims (19)

  1. 一種用於高速全雙工數據傳輸之回音消除之裝置，係包含：一第一組差分節點，以接收一接收數據及一傳輸數據；一第二組差分節點，以接收該傳輸數據；以及一減法迴路，以接收來自該第一組差分節點及該第二組差分節點之數據，該減法迴路更包含：複數個電容器，以接收分別來自該第一組及第二組差分節點之數據，其中該複數個電容器的第一對電容器的輸入耦合至該第二組差分節點並且該複數個電容器的第二對電容器的輸入耦合至該第一組差分節點；以及一終端迴路，提供直流終端電壓，以自該第一組差分節點之數據減除該第二組差分節點之數據，以利消除自該第一組差分節點所接收數據之回音，其中由該第一對電容器的第一電容器的一個輸出和由該第二對電容器的第一電容器的一個輸出耦合到該終端迴路的第一節點，並且由該第一對電容器的第二電容器的一個輸出和由第二對電容器的第二電容器的一個輸出耦合到該終端迴路的第二節點。
  2. 如申請專利範圍1所述之用於高速全雙工數據傳輸之回音消除之裝置，更包含一第一驅動器以及一第二驅動器，該第一驅動器驅動該傳輸數據至該第一組差分節點上，該第二驅動器驅動該傳輸數據至該第二組差分節點上。
  3. 如申請專利範圍2所述之用於高速全雙工數據傳輸之回音消除之裝置，更包含一濾波迴路於該減法迴路中，以等化該第一組及第二組差分節點所接收數據。
  4. 如申請專利範圍3所述之用於高速全雙工數據傳輸之回音消除之裝置，其中等化該第一組及第二組差分節點所接收數據，係用以補償該第一驅動器及該第二驅動器間之差異。
  5. 如申請專利範圍3所述之用於高速全雙工數據傳輸之回音消除之裝置，其中該濾波迴路被進一步配置提升增益，以及降低信號頻寬之衰減。
  6. 如申請專利範圍1所述之用於高速全雙工數據傳輸之回音消除之裝置，其中該終端迴路包含一或多個電阻元件，以避免數據信號反射。
  7. 如申請專利範圍1所述之用於高速全雙工數據傳輸之回音消除之裝置，其中該傳輸數據及該接收數據包含至少一高度清晰視頻或音訊數據。
  8. 一種用於高速全雙工數據傳輸之回音消除之方法，包含：於一第一組差分節點上，接收一傳輸數據及一接收數據；於一第二組差分節點上，接收該傳輸數據；於一減法迴路中，接收分別來自該第一組及該第二組差分節點所接收到的數據，該減法迴路包含：複數個電容器，以接收分別來自該第一組及第二組差分節點之數據，其中該複數個電容器的第一對電容器的輸入耦合至該第二組差分節點並且該複數個電容器的第二對電容器的輸入耦合至該第一組差分節點；以及一終端迴路，提供直流終端電壓，以自該第一組差分節點之數據減除該第二組差分節點之數據，以利消除自該第一組差分節點所接收數據之回音，其中由該第一對電容器的第一電容器的一個輸出和由該第二對電容器的第一電容器的一個輸出耦合到該終端迴路的第一節點，並且由該第一對電容器的第二電容器的一個輸出和由第二對電容器的第二電容器的一個輸出耦合到該終端迴路的第二節點。
  9. 如申請專利範圍8所述之用於高速全雙工數據傳輸之回音消除之方法，更包含：於該減法迴路中，等化該第一組及第二組差分節點所接收數據。
  10. 如申請專利範圍9所述之用於高速全雙工數據傳輸之回音消除之方法，其中等化該第一組及第二組差分節點所接收數據，係用以補償該第一驅動器及該 第二驅動器間之差異。
  11. 如申請專利範圍8所述之用於高速全雙工數據傳輸之回音消除之方法，其中於該第一組和第二組差分節點上所接收到的該傳輸數據，係各別來自一第一驅動器及一第二驅動器。
  12. 如申請專利範圍8所述之用於高速全雙工數據傳輸之回音消除之方法，其中該傳輸數據以及該接收數據包含至少一高度清晰視頻或音訊數據。
  13. 一種用於高速全雙工數據傳輸之回音消除之系統，包含：一第一裝置；以及一第二裝置，工作地耦接於該第一裝置，以交換多媒體數據，其中該第一及第二裝置各包含：一第一組差分節點，以接收一接收數據及一傳輸數據；一第二組差分節點，以接收該傳輸數據；以及一減法迴路，以接收來自該第一組差分節點及該第二組差分節點之數據，該減法迴路更包含：複數個電容器，以接收分別來自該第一組及第二組差分節點之數據，其中該複數個電容器的第一對電容器的輸入耦合至該第二組差分節點並且該複數個電容器的第二對電容器的輸入耦合至該第一組差分節點；以及一終端迴路，提供直流終端電壓，以自該第一組差分節點之數據減除該第二組差分節點之數據，以利消除自該第一組差分節點所接收數據之回音，其中由該第一對電容器的第一電容器的一個輸出和由該第二對電容器的第一電容器的一個輸出耦合到該終端迴路的第一節點，並且由該第一對電容器的第二電容器的一個輸出和由第二對電容器的第二電容器的一個輸出耦合到該終端迴路的第二節點。
  14. 如申請專利範圍13所述之用於高速全雙工數據傳輸之回音消除之系統，該 第一及第二裝置更包含：一濾波迴路於該減法迴路中，以等化該第一組及第二組差分節點所接收數據。
  15. 如申請專利範圍14所述之用於高速全雙工數據傳輸之回音消除之系統，其中該第一裝置藉由一電纜耦接至該第二裝置，以及，於該減法迴路中，等化該第一組及第二組差分節點所接收數據，係用以補償該電纜所流失之該接收數據。
  16. 如申請專利範圍15所述之用於高速全雙工數據傳輸之回音消除之系統，其中該電纜包含至少一MHL連接器或一HDMI連接器。
  17. 如申請專利範圍13所述之用於高速全雙工數據傳輸之回音消除之系統，其中該第一裝置和該第二裝置更包含：一第一驅動器以及一第二驅動器，該第一驅動器用以將該傳輸數據驅動至該第一組差分節點上，該第二驅動器用以將該傳輸數據驅動至該第二組差分節點上。
  18. 如申請專利範圍13所述之用於高速全雙工數據傳輸之回音消除之系統，其中該傳輸數據及該接收數據包含一至少高度清晰視頻或音訊數據。
  19. 如申請專利範圍13所述之用於高速全雙工數據傳輸之回音消除之系統，其中該第一裝置包含一顯示面板，以及該第二裝置包含一行動計算裝置。
TW104110752A 2014-05-20 2015-04-01 用於高速全雙工數據傳輸之回音消除 TWI656777B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2014/077861 WO2015176224A1 (en) 2014-05-20 2014-05-20 Echo cancellation for high speed full duplex data transmissions
??PCT/CN2014/077861 2014-05-20

Publications (2)

Publication Number Publication Date
TW201545522A TW201545522A (zh) 2015-12-01
TWI656777B true TWI656777B (zh) 2019-04-11

Family

ID=54553182

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104110752A TWI656777B (zh) 2014-05-20 2015-04-01 用於高速全雙工數據傳輸之回音消除

Country Status (4)

Country Link
US (1) US10116428B2 (zh)
CN (1) CN107113023B (zh)
TW (1) TWI656777B (zh)
WO (1) WO2015176224A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112311419B (zh) * 2019-07-29 2021-10-19 瑞昱半导体股份有限公司 能够消除回音的通信装置
CN112803959B (zh) * 2019-11-13 2022-05-10 瑞昱半导体股份有限公司 收发电路与应用于收发电路的信号处理方法
US12058083B2 (en) * 2020-11-12 2024-08-06 Avago Technologies International Sales Pte. Limited Capacitive hybrid with PGA for full duplex transceivers
CN117335947B (zh) * 2023-09-28 2024-04-02 南京金阵微电子技术有限公司 全双工通信电路、芯片、电子设备及通信系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344756B1 (en) * 2000-11-14 2002-02-05 International Business Machines Corporation Echo cancellation circuit for a Bi-directional current mode link
US20030142688A1 (en) * 2002-01-31 2003-07-31 Infineon Technologies North America Corp. Power efficient line driver with high performance echo cancellation for 1000BASE-T
US20040032911A1 (en) * 2002-08-16 2004-02-19 Texas Instruments Incorporated Methods and apparatus for an ADSL transceiver
US20070147557A1 (en) * 2005-12-28 2007-06-28 Vincent Demoulin Gain control method and device for a bursty data frame reception system
US20100142606A1 (en) * 2008-12-10 2010-06-10 Nec Electronics Corporation Transmission line loss compensation circuit and transmission line loss compensation method
US20110096848A1 (en) * 2009-10-22 2011-04-28 Synopsys, Inc. "Supply-Less" HDMI Source Terminated Output Stage With Tuned Wide-Range Programmable Termination
US20110169574A1 (en) * 2010-01-14 2011-07-14 Han Bi Equalization system with stabilized peaking gain for a communication system
CN202035056U (zh) * 2011-02-22 2011-11-09 中国石油集团长城钻探工程有限公司 通信回波消除装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312457A (ja) * 2003-04-08 2004-11-04 Uniden Corp エコーキャンセル回路、ｉｐ電話機及びカールコード
CN201878187U (zh) * 2010-11-24 2011-06-22 中国海洋石油总公司 一种带有回音消除的ofdm高速测井遥传系统
CN202587132U (zh) * 2012-02-23 2012-12-05 青岛海信移动通信技术股份有限公司 具有回声抑制功能的语音通话电路及平板电脑
US9246452B2 (en) * 2013-02-13 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Extended variable gain amplification bandwidth with high-frequency boost

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344756B1 (en) * 2000-11-14 2002-02-05 International Business Machines Corporation Echo cancellation circuit for a Bi-directional current mode link
US20030142688A1 (en) * 2002-01-31 2003-07-31 Infineon Technologies North America Corp. Power efficient line driver with high performance echo cancellation for 1000BASE-T
US20040032911A1 (en) * 2002-08-16 2004-02-19 Texas Instruments Incorporated Methods and apparatus for an ADSL transceiver
US20070147557A1 (en) * 2005-12-28 2007-06-28 Vincent Demoulin Gain control method and device for a bursty data frame reception system
US20100142606A1 (en) * 2008-12-10 2010-06-10 Nec Electronics Corporation Transmission line loss compensation circuit and transmission line loss compensation method
US20110096848A1 (en) * 2009-10-22 2011-04-28 Synopsys, Inc. "Supply-Less" HDMI Source Terminated Output Stage With Tuned Wide-Range Programmable Termination
US20110169574A1 (en) * 2010-01-14 2011-07-14 Han Bi Equalization system with stabilized peaking gain for a communication system
CN202035056U (zh) * 2011-02-22 2011-11-09 中国石油集团长城钻探工程有限公司 通信回波消除装置

Also Published As

Publication number Publication date
WO2015176224A1 (en) 2015-11-26
TW201545522A (zh) 2015-12-01
US10116428B2 (en) 2018-10-30
US20170085359A1 (en) 2017-03-23
CN107113023B (zh) 2020-12-29
CN107113023A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
TWI656777B (zh) 用於高速全雙工數據傳輸之回音消除
US8098602B2 (en) System and method for transferring data over full-duplex differential serial link
TWI492622B (zh) 網路訊號接收系統與網路訊號接收方法
JP2009055306A (ja) データ受信装置
US20150215105A1 (en) Apparatus, method and system for asymmetric, full-duplex communication
TWI671737B (zh) 回音消除裝置以及回音消除方法
TWI574516B (zh) Receiving circuit and communication system
JP2008124669A (ja) データ受信装置
US8737521B2 (en) Signal conversion during transmission of serial data streams
US7774516B2 (en) Communicating system and method thereof
TWI669918B (zh) 具有自適應發送端等化器調節功能的傳輸電路及利用其之通信裝置
US9949031B2 (en) Class-D amplifier with pulse density modulation output feedback for higher performance acoustic echo canceller
US8169349B2 (en) Communication device and noise cancellation method
US8923170B2 (en) Full-duplex single-ended serial link communication system
US8482359B2 (en) Equalization apparatus
CN101515811B (zh) 信号处理装置
JP5018027B2 (ja) データ受信装置
JP2010135957A (ja) 波形等化装置及び波形等化方法、データ受信装置及びデータ受信方法、並びにコンピューター・プログラム
US20180048396A1 (en) System, apparatus, and method for at least mitigating a signal reflection
TW201113707A (en) KVM switch, extender and video and audio signal detecting method
US7933196B2 (en) Method and apparatus for canceling channel interference
CN109691046B (zh) 发送装置和系统
US8630198B1 (en) Apparatus and methods of dynamic transmit equalization
US20160072593A1 (en) Transceiver and operation method thereof
JP2024024270A (ja) 送受信装置および双方向通信システム