TWI654768B - 具有異質結構的變容二極體 - Google Patents
具有異質結構的變容二極體Info
- Publication number
- TWI654768B TWI654768B TW104112553A TW104112553A TWI654768B TW I654768 B TWI654768 B TW I654768B TW 104112553 A TW104112553 A TW 104112553A TW 104112553 A TW104112553 A TW 104112553A TW I654768 B TWI654768 B TW I654768B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- collector
- thickness
- doping
- angstroms
- Prior art date
Links
- 239000000463 material Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 21
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 11
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910005540 GaP Inorganic materials 0.000 claims description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 239000002131 composite material Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
本發明之具體實例描述積體電路(integrated circuit，IC)裝置(諸如變容二極體)之設備、方法及系統。該IC裝置包括複合集電極及異質結構。在該集電極/基極界面處包括較寬帶隙材料層作為該集電極之一部分。該寬帶隙材料之存在可增加崩潰電壓且允許在該集電極之較窄帶隙部分中增加的超突變(hyperabrupt)摻雜特徵。此可允許在不降低與同質接面裝置相關聯之崩潰效能的情況下增加調諧範圍且改良互調變(intermodulation，IMD)效能。亦可描述及/或主張其他具體實例。
Description
本發明之具體實例一般係關於積體電路及變容二極體之領域，且更特定言之係關於變容二極體之複合集電極結構之領域。
變容二極體一般包括位於n型區域中之具有超突變摻雜特徵以使得接面電容可隨偏壓變化之pn接面。典型地，變容二極體使用雙極電晶體中之基極-集電極接面，其中pn接面為諸如矽(Si)或砷化鎵(GaAs)之材料之同質接面。可藉由增加摻雜水準來增加變容二極體之調諧範圍及互調變失真(intermodulation distortion，IMD)效能。雖然增加之調諧範圍及改良之IMD效能為所需的，但在傳統pn同質接面變容器中增加摻雜水準會不利地影響崩潰效能且可降低裝置之崩潰電壓。
本發明提供一種半導體裝置，其包含：集電極，該集電極包括：第一材料之第一層；及在該第一層上形成之第二材料之第二層；及包括在該第二層上形成之第三層的基極，其中該第二材料之帶隙大於該第一材料之帶隙，且其中該第二層之厚度為至少300埃。
本發明提供一種形成半導體裝置之方法，其包含：形成第一砷化鎵(GaAs)層；在該第一層上形成第二材料之第二層；及在該第二層
上形成第三GaAs層，其中該第二材料為磷化銦鎵(InGaP)或砷化鋁鎵(AlGaAs)中之一者，且其中該第一層之厚度為該第二層之厚度的至少四倍。
本發明提供一種系統，其包含：傳輸及接收射頻(radio frequency，RF)信號之收發器；及併入該收發器內或與該收發器耦合之變容器，該變容器包括：集電極，該集電極包括：第一材料之第一層；及在該第一層上形成之第二材料之第二層；及包括在該第二層上形成之第三層的基極，其中該第二材料之帶隙大於第一材料之帶隙。
300‧‧‧IC裝置
306‧‧‧子集電極
308‧‧‧集電極第一層
310‧‧‧集電極第二層
312‧‧‧基極層
322‧‧‧基極接點
324‧‧‧集電極接點
400‧‧‧圖
402‧‧‧線
404‧‧‧線
500‧‧‧方法
504‧‧‧步驟
508‧‧‧步驟
512‧‧‧步驟
516‧‧‧步驟
600‧‧‧系統
602‧‧‧功率放大器模組
604‧‧‧收發器
606‧‧‧天線開關模組
608‧‧‧天線結構
610‧‧‧功率調節器
700‧‧‧變容二極體
702‧‧‧基板
704‧‧‧n+層
706‧‧‧n層
708‧‧‧寬帶隙n層
710‧‧‧p+層
720‧‧‧n接點
730‧‧‧p接點
藉由以下詳細描述結合隨附圖式，將容易理解具體實例。為了便於此描述，相同參考數字表示相同結構元件。在隨附圖式之各圖中藉由舉例而非限制性地說明具體實例。
圖1示意性說明根據一些具體實例之包括pn異質接面之變容二極體。
圖2為說明與圖3一致之變容二極體之IMD效能之圖。
圖3為製造根據各種具體實例之變容二極體之方法的流程圖。
圖4示意性說明包括根據各種具體實例之IC裝置之實例系統。
圖5示意性說明根據一些具體實例之包括pn異質接面之變容二極體。
本發明之具體實例提供具有異質結構之變容二極體、製造方法及系統。
在以下實施方式中，參考形成其一部分的隨附圖式，其中通篇相同數字表示相同部件，且其中以說明方式顯示其中可實踐本發明之主題的具體實例。應理解，在不背離本發明範疇之情況下，可利用其他具體
實例，且可進行結構或邏輯變化。因此，以下實施方式不應以限制性意義來理解，且具體實例之範疇藉由所附申請專利範圍及其等效物來界定。
出於本發明之目的，片語「A及/或B(A and/or B)」意謂(A)、(B)或(A及B)。出於本發明之目的，片語「A、B及/或C(A,B,and/or C)」意謂(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。
說明書可使用片語「在一具體實例中(in an embodiment)」或「在具體實例中(in embodiments)」，其可各指一或多個相同或不同的具體實例。此外，如關於本發明之具體實例所使用，術語「包含(comprising)」、「包括(including)」、「具有(having)」及其類似術語為同義的。
術語「與……耦合(coupled with)」以及其派生詞可在本文中使用。「耦合」可意謂以下一或多者。「耦合」可意謂兩個或兩個以上元件直接物理或電接觸。然而，「耦合」亦可意謂兩個或兩個以上元件彼此間接接觸，但又仍與彼此協作或相互作用，且可意謂一或多個其他元件在稱為彼此耦合的元件之間耦合或連接。
在各種具體實例中，片語「形成於第二層上之第一層(a first layer formed on a second layer)」可意謂第一層形成於第二層上方，且第一層之至少一部分可與第二層之至少一部分直接接觸(例如直接物理及/或電接觸)或間接接觸(例如在第一層與第二層之間具有一或多個其他層)。
傳統變容二極體可包括呈現某些挑戰之p-n同質接面。為了改良IMD效能及/或調諧範圍，需要增加裝置之摻雜水準。然而，增加基於p-n同質接面之裝置中之摻雜水準可導致崩潰效能降低。因而，具有增加的摻雜水準之裝置可具有降低之操作範圍，因為隨著操作電壓接近崩潰電
壓，效能可能在升高的電壓下降級。因此，基於p-n同質接面之裝置之IMD效能及調諧範圍可受限制，因為產生所需IMD效能及調諧範圍所需要的增加的摻雜水準可導致裝置之崩潰效能不可接受的降低。
以下詳細論述之各種具體實例允許在不犧牲崩潰效能之情況下增加摻雜水準。特定言之，使用複合集電極結構及異質接面可提供改良之調諧範圍及IMD效能以及改良之崩潰效能。
圖1示意性說明根據各種具體實例之包括pn異質接面之IC裝置300。IC裝置300可為例如變容二極體。
IC裝置300可包括上面形成有異質結構之子集電極306。IC裝置300可包括具有至少兩個層之複合集電極。複合集電極可包括集電極第一層308及集電極第二層310。集電極第一層308可由相對較窄帶隙材料形成。在一些情況下，集電極第一層308可由GaAs形成。集電極第一層308可包括超突變摻雜特徵。一般來說，摻雜是指將雜質添加至用於形成各種層之材料中以改變其電學特性。此可產生過量電子(n型摻雜)或電子電洞(p型摻雜)。字母「n」及「p」用於指示中度摻雜材料而「n+」及「p+」用於指示高度摻雜材料。在一些具體實例中，基極層可為p或p+型而集電極層可為n型。
超突變摻雜特徵為其中摻雜水準隨層之厚度變化以使得在一個界面處之摻雜水準比另一個界面顯著較高之摻雜特徵。集電極第一層308可包括超突變摻雜特徵以使得摻雜濃度在接近集電極第一層308/子集電極306界面處為最小值且在接近集電極第一層308/集電極第二層310界面為最大值。超突變摻雜特徵之存在可允許電容隨偏壓變化。增加超突變摻雜
水準可增加裝置之調諧範圍及互調變(IMD)效能中之一或兩者。在傳統裝置中，增加超突變摻雜水準亦可能降低崩潰電壓，但包括集電極第二層310可允許增加摻雜水準同時維持或改良崩潰效能。
集電極第二層310可由較寬帶隙材料形成；特定言之用於形成集電極第二層310之材料可具有與用於形成集電極第一層308之材料相比較寬的帶隙。在一些具體實例中，集電極第二層310可由磷化銦鎵(InGaP)或砷化鋁鎵(AlGaAs)形成。在一些具體實例中，集電極第二層310可包括多個層。舉例來說，可能在集電極第二層310中使用InGaP層及AlGaAs層。集電極第二層310之存在可在不引起調諧範圍或IMD效能之非所需變化的情況下增加崩潰電壓。此外，集電極第二層310之存在可允許在集電極第一層308中使用增加之超突變摻雜特徵。由於崩潰電壓之非所需降低，傳統同質接面裝置尚不可能實現此種增加之超突變摻雜特徵。因此，包括集電極第二層310可促進增加調諧範圍及改良IMD效能同時增加崩潰電壓。在一些具體實例中，集電極第一層308可包括其中摻雜濃度隨集電極第一層308之厚度增加至少一個數量級之超突變摻雜特徵。
集電極第二層310之厚度對於實現改良之崩潰效能而不不利地影響調諧範圍或IMD效能可為至關重要的。在一些具體實例中，集電極第二層310可約等於或低於在0偏壓下集電極中之空乏區域之厚度。在操作期間，隨著偏壓增加，峰電場將存在於集電極第二層310中。與形成集電極第一層308之較窄帶隙材料相比，用於形成集電極第二層310之較寬帶隙材料可具有較大突崩潰臨限值。因此，包括具有足以使得在較高施加偏壓值下峰電場存在於集電極第二層310中之厚度之集電極第二層310可增加
裝置之總崩潰電壓。在一些具體實例中，集電極第二層310之厚度可在約300埃至1500埃之間。在一些具體實例中，集電極第二層310之厚度可在約300埃至1000埃之間。在一些具體實例中，集電極第二層310可與集電極第一層308晶格匹配。
在一些具體實例中，超突變(hyperabrupt)摻雜特徵可持續穿過集電極第二層310。在其他具體實例中，集電極第二層310可具有恆定摻雜特徵或一些其他摻雜特徵。
集電極第一層308可顯著比集電極第二層310厚。在一些具體實例中，集電極第一層308之厚度可為集電極第二層310之至少四倍。
IC裝置300可進一步包括形成於集電極第二層310上之基極層312。在一些具體實例中，基極層312可由與集電極第一層308相同之材料形成。基極層312可與集電極第一層及第二層308及310不同摻雜以使得於集電極第二層310與基極層312之間的界面處形成pn接面。
IC裝置300可進一步包括基極接點322及集電極接點324。基極接點322及集電極接點324可由導電材料形成以連接IC裝置300與系統中之其他組件。在一些情況下，基極接點322及集電極接點324可藉由其中沈積一或多個不同金屬(例如金、銀、鈦、銅、鉑)層之金屬化流程形成。
圖2為說明與圖1之IC裝置300一致之IC裝置(例如變容二極體)之IMD效能的圖400。圖400包括兩條線402及404。線404顯示依據標準化電容(C/C0)關於電壓(V)之導數變化的理想IMD效能，其中C0為在0電壓下之電容。線402顯示IC裝置300之效能。與傳統同質
接面裝置相比，IC裝置300可展示改良之IMD效能。特定言之，IC裝置300(參見線402)可緊密遵循理想效能曲線404且甚至在較高電壓值下實質上不偏離。此為由包括集電極第二層310所產生之改良崩潰效能之結果。自圖400可見包括集電極第二層310可提供裝置之寬操作電壓範圍(在升高之電壓位準下不明顯偏離理想電壓曲線404)且改良IMD效能(線402較緊密遵循理想效能曲線404)。
圖3顯示製造根據各種具體實例之IC裝置(諸如IC裝置300)之方法500的流程圖。
方法500在504以形成第一GaAs層開始。此可包括形成圖1之層308。該層可藉由磊晶成長或其他適合技術形成。形成第一GaAs層可包括在第一層內產生超突變摻雜特徵。摻雜水準可自如集電極/子集電極界面之最小值增加至集電極第一層與集電極第二層之間的界面處的最大值。
方法500可繼續在508在第一層上形成第二材料之第二層。此可包括形成圖1之集電極第二層310。該層可藉由磊晶成長或其他適合技術形成。此層可由與製造第一層之材料(例如GaAs)相比具有較寬帶隙之材料形成。如先前所論述，在集電極/基極界面處較寬帶隙層之存在可增加崩潰電壓同時有助於在集電極第一層中使用增加之摻雜水準。在一些具體實例中，此層可由InGaP或AlGaAs形成。第二層之厚度可實質上小於第一層之厚度，如關於以上各種具體實例所論述。第二層之厚度可約等於或小於在0偏壓下集電極中之空乏區域之厚度。可選擇第二層之材料以使得第二層與第一層晶格匹配。如上文所論述，第二層可包括一個以上層且可包
括不同材料(諸如InGaP或AlGaAs)之層。
方法500可進一步包括在512在第二層上形成第三GaAs層。此可包括形成圖1之基極層312。第三層可藉由磊晶成長或其他適合技術形成。
方法500亦可包括在516在第三GaAs層上形成接點。此可包括形成圖1之基極接點322。此可包括進行金屬化製程以形成接點。在一些具體實例中，此可包括藉由濺鍍或其他適合技術形成一或多個金屬層。
各個操作描述為以最有助於理解所主張之主題的方式依次排列之多個不連續操作。然而，描述之次序不應解釋為暗示此等操作必須依賴於次序。詳言之，此等操作可不以所呈現之次序執行。所描述之操作可以與所描述之具體實例不同的次序執行。可進行各種額外操作，及/或在其他具體實例中可忽略所描述之操作。
IC裝置，例如IC裝置300可併入各種設備及系統中。儘管在圖4中顯示為300，但與本文所述之技術一致之任何IC裝置可取代IC裝置300。實例系統600之方塊圖說明於圖4中。如所說明，系統600包括功率放大器(power amplifier，PA)模組602，該模組在一些具體實例中可為射頻(Radio Frequency，RF)PA模組。系統600可包括如所說明與功率放大器模組602耦合之收發器604。功率放大器模組602可包括IC裝置，例如本文所述之IC裝置300。
功率放大器模組602可自收發器604接收RF輸入信號RFin。功率放大器模組602可放大RF輸入信號RFin以提供RF輸出信號RFout。RF輸入信號RFin及RF輸出信號RFout可均為傳輸鏈之一部分，其
在圖4中分別由Tx-RFin及Tx-RFout指出。
可將經放大之RF輸出信號RFout提供至天線開關模組(antenna switch module，ASM)606，該模組經由天線結構608來實現RF輸出信號RFout之空中(over-the-air，OTA)傳輸。ASM 606亦可經由天線結構608來接收RF信號，且沿接收鏈將所接受之RF信號Rx耦合至收發器604。在一些具體實例中，收發器604可另外/替代地在例如阻抗調諧電路中包括IC裝置300。在一些具體實例中，ASM 606可另外/替代地在例如天線調諧電路中包括IC裝置300。
在各種具體實例中，天線結構608可包括一或多個定向及/或全向天線，包括例如偶極天線、單極天線、平片天線、環形天線、微帶天線或適用於RF信號之OTA傳輸/接收的任何其他類型之天線。
在一些具體實例中，系統600可包括功率調節器610。功率調節器610可與系統600之各種組件，諸如(但不限於)PA模組602及收發器604耦合且向其提供功率。
在各種具體實例中，系統600可尤其適用於在大功率射頻下之阻抗或天線調諧。舉例而言，系統600可適用於陸地及衛星通訊、雷達系統及可能各種工業及醫學應用中的任何一或多者。更特定言之，在各種具體實例中，系統600可選自雷達裝置、衛星通訊裝置、行動手機、蜂巢式電話基地台、廣播無線電或電視放大器系統中之一者。
圖5顯示根據一些具體實例之包括pn異質接面之變容二極體。先前圖式及論述已使用與電晶體相關聯之術語集電極及基極，因為變容二極體可形成為電晶體。然而在一些具體實例中，變容二極體可形成為
p-n二極體而不必須分類為電晶體。圖5顯示形成為p-n二極體之變容二極體700。變容二極體700可包括基板702。基板可為GaAs、矽或其他適合材料。變容二極體700可進一步包括n+層704。可在n+層704上形成n接點720。變容二極體700可進一步包括n層706。n層706可具有各種摻雜特徵且可包括如先前所論述之超突變摻雜特徵。n層706之摻雜特徵可影響變容二極體700之調諧範圍及IMD效能。
可在n層706上形成寬帶隙n層708。寬帶隙n層708可具有比n層706之材料寬之帶隙。如先前關於其他具體實例所論述，寬帶隙n層708之存在可增加裝置之崩潰電壓且允許n層706內之更積極摻雜特徵。在一些具體實例中，寬帶隙n層708可約等於或低於在0偏壓下n層中之空乏區域之厚度。在一些具體實例中，寬帶隙n層708之厚度可在約300埃至1500埃之間。在一些具體實例中，寬帶隙n層708之厚度可在約300埃至1000埃之間。在一些具體實例中，寬帶隙n層708可與n層704晶格匹配。寬帶隙n層708可類似於以上參考圖1所論述之集電極第二層310。
變容二極體700可進一步包括安置於寬帶隙n層708上之p+層710。p-n接面可形成於此兩個層之間的界面處。最後，變容二極體700可包括在p+層710上形成之p接點730。
儘管本文已出於描述之目的說明及描述了某些具體實例，但在不背離本發明之範疇的情況下，經設計以達成相同目的之多種替代及/或等效具體實例或實施方案可取代所顯示及描述之具體實例。本申請案意欲涵蓋本文中所論述之具體實例之任何修改或變化。因此，顯然期望本文所述之具體實例僅受申請專利範圍及其等效物限制。
Claims (20)
- 一種半導體裝置，其包含：集電極，該集電極包括：第一材料之第一層；及在該第一層上形成之第二材料之第二層；及基極，其包括在該第二層上形成之第三層，其中該第二材料之帶隙大於該第一材料之帶隙，且其中該第二層之厚度為至少300埃。
- 如申請專利範圍第1項之裝置，其中該第二材料為砷化鋁鎵(AlGaAs)。
- 如申請專利範圍第1項之裝置，其中該第二材料為磷化銦鎵(InGaP)。
- 如申請專利範圍第1項之裝置，其中該第二層之厚度約等於在0偏壓下該集電極中之空乏區域之厚度。
- 如申請專利範圍第1項之裝置，其中該第二層之厚度小於在0偏壓下該集電極中之空乏區域之厚度。
- 如申請專利範圍第1項之裝置，其中該第二層之厚度在約300埃至1500埃之間。
- 如申請專利範圍第6項之裝置，其中該第二層之厚度在約300埃至1000埃之間。
- 如申請專利範圍第1項之裝置，其中該第一材料為砷化鎵(GaAs)。
- 如申請專利範圍第8項之裝置，其中該第三層亦為GaAs。
- 如申請專利範圍第1項之裝置，其中該第一層及該第二層彼此晶格匹配。
- 如申請專利範圍第1項之裝置，其中該第一層經摻雜以使得摻雜水準在朝向該第一層與該第二層之間的界面的方向上增加。
- 如申請專利範圍第1項之裝置，其中該第一層之厚度為該第二層之厚度的至少四倍。
- 一種形成半導體裝置之方法，其包含：形成第一砷化鎵(GaAs)層；在該第一層上形成第二材料之第二層；及在該第二層上形成第三GaAs層，其中該第二材料為磷化銦鎵(InGaP)或砷化鋁鎵(AlGaAs)中之一者，且其中該第一層之厚度為該第二層之厚度的至少四倍。
- 如申請專利範圍第13項之方法，其中該第二層之厚度小於或等於在0偏壓下該半導體裝置之集電極中之空乏區域之厚度。
- 如申請專利範圍第13項之方法，其中形成該第一層進一步包括摻雜該第一層以使得摻雜水準在朝向該第一層與該第二層之間的界面的方向上增加。
- 如申請專利範圍第13項之方法，其中形成該第一層進一步包括摻雜該第一層以使得摻雜水準隨該第一層之厚度增加至少一個數量級而在該第一層與該第二層之間的界面處之達到最大值。
- 如申請專利範圍第13項之方法，其中該第二層之厚度在約300埃至1500埃之間。
- 如申請專利範圍第13項之方法，其進一步包含在該第三GaAs層上形 成接點。
- 一種用於阻抗或天線調諧之系統，其包含：傳輸及接收射頻(radio frequency，RF)信號之收發器；及併入該收發器內或與該收發器耦合之變容器，該變容器包括：集電極，該集電極包括：第一材料之第一層；及在該第一層上形成之第二材料之第二層；及基極，其包括在該第二層上形成之第三層，其中該第二材料之帶隙大於第一材料之帶隙。
- 如申請專利範圍第19項之系統，其中該變容器為阻抗調諧電路或天線調諧電路之一部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/280,404 US10263125B2 (en) | 2014-05-16 | 2014-05-16 | Varactor diode with heterostructure |
| US14/280,404 | 2014-05-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201547033A TW201547033A (zh) | 2015-12-16 |
| TWI654768B true TWI654768B (zh) | 2019-03-21 |
Family
ID=54361767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104112553A TWI654768B (zh) | 2014-05-16 | 2015-04-20 | 具有異質結構的變容二極體 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10263125B2 (zh) |
| CN (1) | CN105097960A (zh) |
| DE (1) | DE102015005831A1 (zh) |
| FR (1) | FR3021160B1 (zh) |
| TW (1) | TWI654768B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013261B (zh) * | 2021-02-23 | 2022-08-23 | 温州大学 | 纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140110761A1 (en) | 2012-10-19 | 2014-04-24 | Yuefei Yang | Monolithic HBT with Wide-Tuning Range Varactor |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150185A (en) * | 1990-04-18 | 1992-09-22 | Fujitsu Limited | Semiconductor device |
| JP2000106370A (ja) * | 1998-07-27 | 2000-04-11 | Advantest Corp | 負性抵抗を有するバイポ―ラトランジスタ |
| CN1698210A (zh) * | 2003-01-06 | 2005-11-16 | 日本电信电话株式会社 | P型氮化物半导体结构以及双极晶体管 |
| US7038250B2 (en) * | 2003-05-28 | 2006-05-02 | Kabushiki Kaisha Toshiba | Semiconductor device suited for a high frequency amplifier |
| JP2005150531A (ja) * | 2003-11-18 | 2005-06-09 | Nec Compound Semiconductor Devices Ltd | 半導体装置 |
| JP2005197440A (ja) * | 2004-01-07 | 2005-07-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| KR101623960B1 (ko) * | 2009-06-04 | 2016-05-25 | 삼성전자주식회사 | 광전자 셔터, 이의 동작 방법 및 광전자 셔터를 채용한 광학 장치 |
| EP2690697B1 (en) * | 2011-03-25 | 2018-05-09 | GS Yuasa International Ltd. | Cylindrical battery and electrode structure for battery |
| US8963289B2 (en) * | 2012-05-08 | 2015-02-24 | Eta Semiconductor Inc. | Digital semiconductor variable capacitor |
| US9099518B1 (en) * | 2014-02-04 | 2015-08-04 | Triquint Semiconductor, Inc. | Electrostatic discharge protection device |
-
2014
- 2014-05-16 US US14/280,404 patent/US10263125B2/en active Active
-
2015
- 2015-04-20 TW TW104112553A patent/TWI654768B/zh not_active IP Right Cessation
- 2015-05-05 FR FR1554009A patent/FR3021160B1/fr active Active
- 2015-05-07 DE DE102015005831.2A patent/DE102015005831A1/de active Pending
- 2015-05-15 CN CN201510249636.4A patent/CN105097960A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140110761A1 (en) | 2012-10-19 | 2014-04-24 | Yuefei Yang | Monolithic HBT with Wide-Tuning Range Varactor |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102015005831A1 (de) | 2015-11-19 |
| US10263125B2 (en) | 2019-04-16 |
| FR3021160A1 (zh) | 2015-11-20 |
| TW201547033A (zh) | 2015-12-16 |
| FR3021160B1 (fr) | 2018-05-18 |
| US20150333192A1 (en) | 2015-11-19 |
| CN105097960A (zh) | 2015-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Margomenos et al. | GaN technology for E, W and G-band applications | |
| US10535784B2 (en) | Dual stack varactor | |
| US20190088765A1 (en) | Compound semiconductor field effect transistor with self-aligned gate | |
| US10636897B2 (en) | Semiconductor device having a collector layer including first-conductivity-type semiconductor layers | |
| US20180337242A1 (en) | Compound semiconductor field effect transistor with self-aligned gate | |
| US9099518B1 (en) | Electrostatic discharge protection device | |
| JP6392128B2 (ja) | ヘテロ接合バイポーラトランジスタ用のエミッタコンタクトエピタキシャル構造およびオーミックコンタクト形成 | |
| US8350295B1 (en) | Device structure including high-thermal-conductivity substrate | |
| US20130119404A1 (en) | Device structure including high-thermal-conductivity substrate | |
| US20150380399A1 (en) | Devices and methodologies related to structures having hbt and fet | |
| US20210020790A1 (en) | Integration of vertical gan varactor with hemt | |
| KR102205010B1 (ko) | 저 도핑된 드레인을 갖는 고전력 화합물 반도체 전계 효과 트랜지스터 디바이스들 | |
| TWI654768B (zh) | 具有異質結構的變容二極體 | |
| JP6180082B2 (ja) | ＧａＮＨＥＭＴ装置用再成長ショットキー構造 | |
| US20160133758A1 (en) | Dual stack varactor | |
| JP2003209125A (ja) | 化合物半導体装置とその製造方法、及び高周波モジュール | |
| Barsky et al. | 190 GHz InP HEMT MMIC LNA with dry etched backside vias | |
| US10886266B1 (en) | Integration of vertical GaN varactor with HEMT | |
| Magnée et al. | Application-specific SiGe HBT optimization | |
| Liu et al. | Improved n+-GaAs/p+-In 0.49 Ga 0.51 P/n-GaAs camel-like gate structure for high-breakdown, low-leakage, and high-temperature applications | |
| Shimawaki et al. | Microwave noise characteristics of GaAs-based HBTs | |
| JP2006210544A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |